CN118435344A - 摄像元件和摄像元件制造方法 - Google Patents

Abstract

根据本公开实施方案的摄像元件包括：配线层，其包括沿着一个方向延伸的多个配线；阻挡膜，其层叠在所述配线层上，并且具有在所述多个配线中的一者上方的端面；第一绝缘膜，其层叠在所述配线层和所述阻挡膜上；第一空隙，其通过所述第一绝缘膜设置在彼此相邻的所述多个配线之间；和第二空隙，其设置在所述第一空隙上方。

Description

摄像元件和摄像元件制造方法

技术领域

本公开涉及例如在各配线之间具有空隙的摄像元件和摄像元件制造方法。

背景技术

在半导体装置中，随着半导体集成电路元件的小型化，连接在各元件之间和各元件内部的配线的间隔变得更小。鉴于此，例如，专利文献1公开了一种在配线之间具有空隙(气隙)以减少各配线之间的电容的半导体装置。

引用文献列表

专利文献

专利文献1：日本待审查专利申请公开第2008-193104号

发明内容

同时，近年来，层叠型图像传感器变得越来越普遍，并且期望减少配线电容。

期望提供一种能够减少配线电容的摄像元件和摄像元件制造方法。

根据本公开的一个实施方案的摄像元件包括：配线层，其包括沿着一个方向延伸的多个配线；阻挡膜，其层叠在所述配线层上，并且具有在所述多个配线中的一者上方的端面；第一绝缘膜，其层叠在所述配线层和所述阻挡膜上；第一空隙，其通过所述第一绝缘膜设置在彼此相邻的所述多个配线之间；和第二空隙，其设置在所述第一空隙上方。

根据本公开的一个实施方案的第一摄像元件制造方法包括：形成包括沿着一个方向延伸的多个配线的配线层；在所述配线层上形成第一阻挡膜；使所述配线层在其预定区域中具有第一开口，所述配线层的所述第一开口在所述第一阻挡膜与彼此相邻的所述多个配线之间；形成第一绝缘膜，从而在所述彼此相邻的所述多个配线之间形成第一空隙；以及形成第三绝缘膜，从而在所述第一空隙上方形成第二空隙。

根据本公开的一个实施方案的第二摄像元件制造方法包括：形成包括多个配线的配线层，所述多个配线具有被阻挡金属覆盖的侧表面和底表面并且沿着一个方向延伸；在所述配线层上形成第一阻挡膜；在所述配线层的预定区域中使所述配线层具有第一开口，同时使所述阻挡金属部分地缩回，所述配线层的所述第一开口在所述第一阻挡膜与彼此相邻的所述多个配线之间，并且所述阻挡金属覆盖由所述第一开口露出的所述多个配线的所述侧表面；形成覆盖所述多个配线的上表面和侧表面的第二绝缘膜；以及形成第一绝缘膜，从而形成第一空隙和第二空隙，所述第一空隙形成在所述彼此相邻的所述多个配线之间，并且所述第二空隙形成在所述第一空隙上方。

在根据本公开的一个实施方案的摄像元件、根据本公开的一个实施方案的第一摄像元件制造方法和根据本公开的一个实施方案的第二摄像元件制造方法中，在沿着一个方向延伸的所述多个配线之间形成第一空隙，并且还在所述第一空隙上方形成第二空隙。因此，减少了沿着一个方向延伸的各配线之间的电容。

附图说明

图1是示出了根据本公开第一实施方案的配线结构的垂直断面构造的示例的示意图。

图2A是示出了图1所示的配线结构的水平断面构造的示例的示意图。

图2B是示出了图1所示的配线结构的水平断面构造的示例的示意图。

图3A是示出了图1所示的配线结构的制造过程的示例的示意性断面图。

图3B是示出了图3A之后的制造过程的示例的示意性断面图。

图3C是示出了图3B之后的制造过程的示例的示意性断面图。

图3D是示出了图3C之后的制造过程的示例的示意性断面图。

图3E是示出了图3D之后的制造过程的示例的示意性断面图。

图3F是示出了图3E之后的制造过程的示例的示意性断面图。

图3G是示出了图3F之后的制造过程的示例的示意性断面图。

图4示出了根据本公开第一实施方案的摄像元件的垂直断面构造的示例。

图5示出了图4所示的摄像元件的示意性构造的示例。

图6是将图1所示的配线结构应用于图4所示的摄像元件的图。

图7示出了图4所示的传感器像素和读出电路的示例。

图8示出了图4所示的传感器像素和读出电路的示例。

图9示出了图4所示的传感器像素和读出电路的示例。

图10示出了图4所示的传感器像素和读出电路的示例。

图11示出了多个读出电路与多个垂直信号线之间的连接模式的示例。

图12示出了图4所示的摄像元件的水平断面构造的示例。

图13示出了图4所示的摄像元件的水平断面构造的示例。

图14示出了图4所示的摄像元件的水平面内的配线布局的示例。

图15示出了图4所示的摄像元件的水平面内的配线布局的示例。

图16示出了图4所示的摄像元件的水平面内的配线布局的示例。

图17示出了图4所示的摄像元件的水平面内的配线布局的示例。

图18A示出了图4所示的摄像元件的制造过程的示例。

图18B示出了图18A之后的制造过程的示例。

图18C示出了图18B之后的制造过程的示例。

图18D示出了图18C之后的制造过程的示例。

图18E示出了图18D之后的制造过程的示例。

图18F示出了图18E之后的制造过程的示例。

图18G示出了图18F之后的制造过程的示例。

图19是示出了根据本公开第二实施方案的配线结构的垂直断面构造的示例的示意图。

图20A是示出了图19所示的配线结构的制造过程的示例的示意性断面图。

图20B是示出了图20A之后的制造过程的示例的示意性断面图。

图20C是示出了图20B之后的制造过程的示例的示意性断面图。

图21是示出了根据本公开第三实施方案的配线结构的垂直断面构造的示例的示意图。

图22A是示出了图21所示的配线结构的制造过程的示例的示意性断面图。

图22B是示出了图22A之后的制造过程的示例的示意性断面图。

图22C是示出了图22B之后的制造过程的示例的示意性断面图。

图23是示出了根据本公开变形例1的配线结构的垂直断面构造的示例的示意图。

图24是示出了根据本公开变形例1的配线结构的垂直断面构造的另一示例的示意图。

图25示出了根据本公开变形例2的摄像元件的垂直断面构造的示例。

图26示出了根据本公开变形例3的摄像元件的垂直断面构造的示例。

图27示出了根据本公开变形例4的摄像元件的水平断面构造的示例。

图28示出了根据本公开变形例4的摄像元件的水平断面构造的另一示例。

图29示出了根据本公开变形例5的摄像元件的水平断面构造的示例。

图30示出了根据本公开变形例6的摄像元件的水平断面构造的示例。

图31示出了根据本公开变形例7的摄像元件的水平断面构造的示例。

图32示出了根据本公开变形例8的摄像元件的水平断面构造的另一示例。

图33示出了根据本公开变形例8的摄像元件的水平断面构造的另一示例。

图34示出了根据本公开变形例8的摄像元件的电路构造的示例。

图35示出了根据本公开变形例9的图34的摄像元件包括三个层叠基板的构造的示例。

图36示出了根据本公开变形例10的逻辑电路分别形成在包括传感器像素的基板和包括读出电路的基板上的示例。

图37示出了根据本公开变形例11的逻辑电路形成在第三基板上的示例。

图38示出了包括根据上述实施方案等的摄像元件的摄像系统的示意性构造的示例。

图39示出了图38的摄像系统的摄像过程的示例。

图40示出了可应用本公开的技术的非层叠型固体摄像元件和层叠型固体摄像元件的构造示例的概述。

图41是示出了层叠型固体摄像元件的第一构造示例的断面图。

图42是示出了层叠型固体摄像元件的第二构造示例的断面图。

图43是示出了层叠型固体摄像元件的第三构造示例的断面图。

图44是示出了可应用本公开的技术的层叠型固体摄像元件的另一构造示例的断面图。

图45是示出了车辆控制系统的示意性构造的示例的框图。

图46是辅助说明车外信息检测部和摄像部的安装位置的示例的图。

图47是示出了内窥镜手术系统的示意性构造的示例的图。

图48是示出了摄像头和相机控制单元(CCU)的功能构造的示例的框图。

具体实施方式

以下，将参照附图详细说明本公开的一些实施方案。以下说明的实施方案是本公开的具体示例，并且本公开不限于以下实施方案。另外，本公开中的组件的布置、尺寸、尺寸比等不限于各附图所示的实施方案。需要注意的是，将按照以下顺序进行说明。

1.第一实施方案(在各相邻配线之间形成的空隙上方具有另外的微小空隙的配线结构的示例)

1-1.配线结构的构造

1-2.配线结构制造方法

1-3.摄像元件的构造

1-4.摄像元件制造方法

1-5.作用和效果

2.第二实施方案(空隙上方的微小空隙的制造方法的另一示例)

3.第三实施方案(空隙上方的微小空隙的制造方法的另一示例)

4.变形例

4-1.变形例1(空隙形状的其他示例)

4-2.变形例2(使用平面型TG的示例)

4-3.变形例3(在面板的外缘使用Cu-Cu接合的示例)

4-4.变形例4(在传感器像素与读出电路之间设置偏移的示例)

4-5.变形例5(其上设置有读出电路的硅基板具有岛形状的示例)

4-6.变形例6(其上设置有读出电路的硅基板具有岛形状的示例)

4-7.变形例7(八个传感器像素共用一个FD的示例)

4-8.变形例8(列信号处理电路包括一般的列ADC电路的示例)

4-9.变形例9(摄像元件包括三个层叠基板的示例)

4-10.变形例10(逻辑电路设置在第一基板和第二基板上的示例)

4-11.变形例11(逻辑电路设置在第三基板上的示例)

5.应用示例

6.实际应用示例

<1.第一实施方案>

图1示意性示出了根据本公开第一实施方案的配线结构(配线结构100)的垂直断面构造的示例。图2A示意性示出了图1所示的配线结构100的水平断面构造的示例。图2B示意性示出了图1所示的配线结构100的水平断面构造的另一示例。另外，例如，图1对应于沿着图2B所示的线I-I截取的断面。例如，配线结构100具有多个配线层层叠的多层配线构造，并且例如可应用于稍后说明的摄像元件1。

配线结构100包括配线层112，该配线层112包括沿着一个方向(例如，沿着Y轴方向)延伸的多个配线(例如，配线112X1至配线112X6)，并且配线结构100还包括按顺序层叠在配线层112上的阻挡膜121以及绝缘膜123和124。例如，阻挡膜121在配线层112上方延伸，并且例如在配线112X2和配线112X5上分别具有端面S121。绝缘膜123层叠在阻挡膜121上方，并且还设置为填充在相邻配线之间(例如，在相邻的配线112X2与配线112X3之间，在配线112X3与配线112X4之间以及在配线112X4与配线112X5之间)产生的开口H2。绝缘膜124层叠在绝缘膜123上。

在本实施方案中，在上述开口H2中，配线结构100在相邻配线之间，即，在配线112X2与配线112X3之间，在配线112X3与配线112X4之间以及在配线112X4与配线112X5之间分别具有空隙G1，并且进一步地，在空隙G1上方具有空隙G2，空隙G2的体积小于空隙G1的体积。这些多个配线112X1至112X6和配线层112分别对应于本公开的“多个配线”和“配线层”的一个具体示例。阻挡膜121对应于本公开的“阻挡膜”的一个具体示例。绝缘膜123对应于本公开的“第一绝缘膜”的一个具体示例，并且绝缘膜124对应于本公开的“第三绝缘膜”的一个具体示例。空隙G1对应于本公开的“第一空隙”的一个具体示例，并且空隙G2对应于本公开的“第二空隙”的一个具体示例。

(1-1.配线结构的构造)

例如，配线结构100具有第一层110和第二层120按此顺序层叠在硅基板(未示出)等上的构造。第一层110具有绝缘膜111和配线层112，在配线层112中多个配线(例如，配线112X1至配线112X6)埋设在绝缘膜111中。第二层120包括例如阻挡膜121、绝缘膜122至126以及例如埋设在绝缘膜126的一部分中的导电层127。

第一层110包括埋设在绝缘膜111中的多个配线(例如，配线112X1至配线112X6)。

例如，绝缘膜111使用相对介电常数(k)为3.0以下的低介电常数材料(低k材料)形成。具体地，作为绝缘膜111的材料，例如，可以举出含碳氧化硅(SiOC)、SiOCH、多孔二氧化硅、氟掺杂氧化硅(SiOF)、无机SOG、有机SOG和诸如聚芳醚等有机聚合物等。

例如，配线层112包括沿着一个方向延伸的多个配线，例如，沿着Y轴方向延伸的配线112X1至配线112X6。例如，配线112X1至配线112X6以Line(L)/Space(S)＝40-200nm/40-200nm平行地形成。配线112X1至配线112X6埋设在绝缘膜111中产生的开口H1中，并且各自包括例如形成在开口H1的侧表面和底表面上的阻挡金属112A和形成为填充开口H1的金属膜112B。作为阻挡金属112A的材料，例如，可以举出Ti(钛)或Ta(钽)的单质，或者其氮化物或合金。作为金属膜112B的材料，例如，可以举出主要包括诸如Cu(铜)、W(钨)或铝(Al)等低电阻金属的金属材料。

此外，第一层110在各相邻配线之间(具体地，例如，在配线112X2与配线112X3之间，在配线112X3与配线112X4之间以及在配线112V4与配线112X5之间)的绝缘膜111中具有开口H2。

在第二层120中，层叠有阻挡膜121和多个绝缘膜(绝缘膜122-126)并且例如，导电层127埋设在绝缘膜126的顶层中。具体地，从第一层110侧起，阻挡膜121、绝缘膜122、绝缘膜123、绝缘膜124、绝缘膜125以及绝缘膜126按此顺序层叠。在配线112X2与配线112X3之间，在配线112X3与配线112X4之间以及在配线112V4与配线112X5之间产生的上述开口H2被包括在第二层120中的绝缘膜123封闭。这导致在配线112X2与配线112X3之间，在配线112X3与配线112X4之间以及在配线112V4与配线112X5之间分别形成能减少平行配线之间的电容的空隙G1。例如，如图2A和图2B所示，空隙G1跨越配线112X2与配线112X3之间，配线112X3与配线112X4之间以及配线112V4与配线112X5之间的区域(空隙形成区域100X)的全部(图2A)或一部分(图2B)形成。然而，本公开不限于此，如图2所示，除了在配线112X2与配线112X3之间，在配线112X3与配线112X4之间以及在配线112V4与配线112X5之间形成空隙G1之外，还可以在沿着Y轴方向延伸的除了配线112X1至配线112X6之外的其他配线之间形成空隙G1。

例如，在使用铜(Cu)形成配线112X1至配线112X6的情况下，阻挡膜121旨在防止铜(Cu)的扩散和水的浸入。阻挡膜121在配线层112的除了一部分之外的上方延伸。具体地，将阻挡膜121设置为覆盖绝缘膜111的除了上述开口H2的部分、埋设的配线112X1和配线112X6以及其间具有开口H2的配线112X2和配线112X5的一部分。换言之，阻挡膜121形成在开口H2的外部，并且在配线112X2和配线112X5上方具有端面S121。例如，阻挡膜121使用氧化硅(SiO_x)、氮化硅(SiN_x)、SiC_xN_y、碳化硅(SiC)、氮氧化硅(SiON、SiNO)、氮氧化铝(AlNO)、氮化铝(AlN)等形成。

例如，与阻挡膜121一样，在使用铜(Cu)形成配线112X1至配线112X6的情况下，绝缘膜122旨在防止铜(Cu)的扩散和水的浸入。绝缘膜122对应于本公开的“第二绝缘膜”的一个具体示例，并且设置在阻挡膜121上，并且进一步延伸以连续覆盖开口H2中露出的表面，即，配线112X2至配线112X5的上表面和侧表面以及开口H2的底表面。如上所述，例如，通过使用台阶覆盖性低的制造方法，使用防止铜(Cu)扩散和水浸入的绝缘材料来形成绝缘膜122。具体地，例如，通过使用例如化学气相沉积方法(CVD方法)或使用旋涂器的涂布方法，使用氧化硅(SiO_x)、氮化硅(SiN_x)、氮氧化硅(SiON、SiNO)、SiC_xN_y等形成绝缘膜122。

绝缘膜123设置在绝缘膜122上以在开口H2中的配线之间(具体地，在配线112X2与配线112X3之间，在配线112X3与配线112X4之间以及在配线112V4与配线112X5之间)分别产生空隙G1。绝缘膜123使用台阶覆盖性低并且相对介电常数(k)例如为3.0以下的低k材料形成。具体地，作为绝缘膜123的材料，例如，可以举出四乙氧基硅烷基(tetraethoxysilane-based)氧化硅(TEOS SiO₂)、含碳氧化硅(SiOC)、SiOCH、单硅烷(SiH₄)氧化硅、多孔二氧化硅、氟掺杂氧化硅(SiOF)、无机SOG、有机SOG和诸如聚芳醚等有机聚合物等。

绝缘膜124设置在绝缘膜123上，以在开口H2中的配线之间(具体地，在配线112X2与配线112X3之间，在配线112X3与配线112X4之间以及在配线112V4与配线112X5之间)形成的空隙G1上方形成空隙G2。绝缘膜124使用台阶覆盖性低并且相对介电常数(k)例如为3.0以下的低k材料形成。具体地，作为绝缘膜124的材料，例如，可以举出四乙氧基硅烷基氧化硅(TEOS SiO₂)、含碳氧化硅(SiOC)、SiOCH、单硅烷(SiH₄)氧化硅、多孔二氧化硅、氟掺杂氧化硅(SiOF)、无机SOG、有机SOG和诸如聚芳醚等有机聚合物等。

由于在封闭开口H2时产生的绝缘膜123的表面的凹凸，空隙G2以自对准的方式形成在空隙G1上方。例如，可以通过在比绝缘膜123的形成条件更低的台阶覆盖性的条件下(诸如通过在膜形成期间增加压力等)使用与绝缘膜123相同的材料形成绝缘膜124来形成空隙G2。

绝缘膜125设置在绝缘膜124上，以填充绝缘膜124的在空隙G1和G2G上方的凹凸，并且在空隙G1和G2G上方形成平坦表面，从而使得能够使用诸如Cu-Cu接合等混合接合来层叠装置。作为绝缘膜125的材料，优选使用抛光率比绝缘膜123和124高并且相对介电常数(k)例如约为4.0的材料。作为这样的材料，例如，可以举出氧化硅(SiO_x)、含碳氧化硅(SiOC)、氟掺杂氧化硅(SiOF)和氮氧化硅(SiON)等。需要注意的是，绝缘膜125可以是包含上述材料中的任一种材料的单层膜，或者可以形成为包含两种以上材料的层叠膜。

绝缘膜126设置在绝缘膜125上，以包括在例如稍后说明的摄像元件1的第二基板20和第三基板30之间的接合面中。作为绝缘膜126的材料，优选使用抛光率比绝缘膜123高并且相对介电常数(k)例如约为4.0的材料，以使得对接合面能够进行平坦化。作为这样的材料，例如，可以举出氧化硅(SiO_x)、SiOC、SiOF和SiON等。需要注意的是，绝缘膜126可以是包含上述材料中的任一种材料的单层膜，或者可以形成为包含两种以上材料的层叠膜。

导电层127对应于本公开的“第一导电膜”。例如，导电层127是设置在包括沿着一个方向延伸的配线112X1至配线112X6的配线层112正上方的配线层。例如，导电层127埋设在绝缘膜126和绝缘膜125的一部分中产生的开口H3中，以包括在与绝缘膜126相同的平面中。导电层127包括多个导电膜(例如，导电层127X1和导电层127X2)，并且导电层127的至少一部分沿着一个方向延伸并且还设置为与配线112X1至112X6中的至少一部分正对。作为示例，在图1中，导电层127X1形成为例如在与其间分别具有空隙G1的配线112X2、配线112X3和配线112X4正对的位置处与配线112X2和配线112X3一样地沿着Y轴方向延伸。在开口H3内，产生贯通阻挡膜121至绝缘膜125以到达配线112X1的开口H4。导电层127X1还埋设在该开口H4中，并且电连接至配线112X1。需要注意的是，作为图1所示的导电层127X2(在图2中未示出)，导电层127可以形成在其间不形成空隙G1或G2的配线(例如，配线112X6)上方。

导电层127包括形成在开口H3和H4的侧表面和底表面上的阻挡金属127A以及填充开口H3和H4的金属膜127B。作为阻挡金属127A的材料，例如，可以举出Ti(钛)或Ta(钽)的单质，或者其氮化物或合金。作为金属膜127B的材料，例如，可以举出主要包括诸如Cu(铜)、W(钨)或铝(Al)等低电阻金属的金属材料。

需要注意的是，在绝缘膜125与绝缘膜126之间可以设置其他层。例如，在绝缘膜125与绝缘膜126之间，可以设置其他绝缘膜以减少由于形成导电层127时引起的应力而导致的翘曲。例如，可以使用例如相对介电常数(k)为7.0以上的氧化硅(SiO_x)、氮化硅(SiN_x)等，通过CVD(化学气相沉积)方法来形成如此的绝缘膜。

(1-2.配线结构制造方法)

首先，在将包括配线112X1至配线112X6的配线层112埋设在绝缘膜111中之后，使用例如CMP(化学机械抛光)方法对表面进行抛光，以形成第一层110。随后，如图3A所示，例如，使用PVD(物理气相沉积)方法或CVD(化学气相沉积)方法，在第一层110上形成例如厚度为10nm至50nm的阻挡膜121。

接下来，如图3B所示，使用光刻技术，在阻挡膜121上对在与配线121X2至配线112X5相对应的位置处具有开口的抗蚀剂膜131进行图案化。随后，如图3C所示，例如，对从抗蚀剂膜131露出的阻挡膜121、配线112X2至配线112X5中的一部分配线以及绝缘膜111进行干法蚀刻，以产生开口H2。

接下来，在去除抗蚀剂膜131之后，如图3D所示，例如，使用CVD方法，形成厚度为5nm至50nm的绝缘膜122以覆盖阻挡膜121的上表面以及开口H2的侧表面和底表面。随后，如图3E所示，使用例如CVD方法形成包含例如SiOC或氮化硅并且厚度例如为10nm至500nm的绝缘膜123。这封闭了开口H2，导致在配线112X2与配线112X3之间，在配线112X3与配线112X4之间以及在配线112X4与配线112V5之间分别形成空隙G1。

接下来，如图3F所示，例如，使用CVD方法，在绝缘膜123上形成厚度为100nm至500nm的绝缘膜123。此时，由于将条件改变为比形成绝缘膜123时更低的台阶覆盖性(诸如使用比形成绝缘膜123时更高的压力条件的条件)，在空隙G1上方形成微小尺寸的空隙G2。

接下来，如图3G所示，例如，使用CVD方法，在绝缘膜124上形成包含例如SiO_x并且膜厚度为200nm至300nm的绝缘膜125。然后，例如，使用CMP方法对绝缘膜125进行抛光，以获得平坦化的表面。

接下来，使用例如CVD方法在绝缘膜125上形成厚度例如为100nm至2μm的绝缘膜126。随后，使用与用于开口H2的方法类似的方法，对绝缘膜126的一部分进行干法蚀刻以产生开口H3，然后在开口H3内，进一步产生贯通阻挡膜121至绝缘膜126以到达配线112X1的开口H4。然后，例如，使用例如溅射法在开口H3和开口H4的侧表面和底表面上形成阻挡金属127A，然后例如使用电镀法在开口H3和开口H4内形成金属膜127B。最后，通过抛光去除形成在绝缘膜126上的阻挡金属127A和金属膜127B，从而形成绝缘膜126和导电层127包括在同一平面中的平坦表面。由此，完成了图1所示的配线结构100。

(1-3.摄像元件的构造)

图4示出了根据本公开的一个实施方案的摄像元件(摄像元件1)的垂直断面构造的示例。图5示出了图4所示的摄像元件1的示意性构造的一个示例。摄像元件1是具有三维构造的摄像元件，其中层叠有第一基板10、第二基板20和第三基板30，第一基板10包括在半导体基板11上的执行光电转换的传感器像素12，第二基板20包括在半导体基板21上的基于从传感器像素12输出的电荷输出图像信号的读出电路22，第三基板30包括在半导体基板31上的处理像素信号的逻辑电路32。如图6所示，例如，将上述配线结构100应用于第二基板20接合至第三基板30的接合面附近的配线结构。

如上所述，第一基板10包括在半导体基板11上的执行光电转换的多个传感器像素12。多个传感器像素12以矩阵形状设置在第一基板10的像素区域13内。第二基板20包括在半导体基板21上的基于从传感器像素12输出的电荷输出像素信号的读出电路22，针对每四个传感器像素12设置一个读出电路。第二基板20包括沿着行方向延伸的多个像素驱动线23和沿着列方向延伸的多个垂直信号线24。第三基板30包括在半导体基板31上的处理像素信号的逻辑电路32。例如，逻辑电路32包括垂直驱动电路33、列信号处理电路34、水平驱动电路35和系统控制电路36。逻辑电路32(具体地，水平驱动电路35)将各传感器像素12的输出电压Vout输出至外部。在逻辑电路32中，例如，可以使用自对准硅化物(Self Alignedsilicide)工艺在与源极电极和漏极电极接触的杂质扩散区域的表面中形成包含诸如CoSi₂或NiSi等硅化物的低电阻区域。在本实施方案中，半导体基板11对应于本公开的“第一半导体基板”的一个具体示例，并且第一基板10对应于本公开的“第一基板”的一个具体示例。半导体基板31对应于本公开的“第二半导体基板”的一个具体示例，并且第三基板30对应于本公开的“第二基板”的一个具体示例。需要注意的是，可以将包括半导体基板21的第二基板20视为包括在本公开的“第一基板”侧和“第二基板”侧中。

例如，垂直驱动电路33以行为单位依次地选择多个传感器像素12。列信号处理电路34例如对从垂直驱动电路33选择的行中的各传感器像素12输出的像素信号执行相关双采样(Correlated Double Sampling：CDS)处理。例如，列信号处理电路34通过执行CDS处理来提取像素信号的信号电平，并且保持与各传感器像素12接收的光量相对应的像素数据。例如，水平驱动电路35将列信号处理电路34保持的像素数据依次输出至外部。例如，系统控制电路36控制逻辑电路32中的各块(垂直驱动电路33、列信号处理电路34和水平驱动电路35)的驱动。

图7示出了传感器像素12和读出电路22的一个示例。以下说明了如图7所示的四个传感器像素12共用一个读出电路22的情况。这里，“共用”是指将来自四个传感器像素12的输出输入到共用的读出电路22的状态。

各传感器像素12包括彼此共同的组件。在图7中，在各传感器像素12的组件的附图标记的末尾分配了识别号(1、2、3或4)，以将各传感器像素12的组件彼此区分。以下，在需要将各传感器像素12的组件彼此区分的情况下，在各传感器像素12的组件的附图标记的末尾分配识别号。然而，在不需要将各传感器像素12的组件彼此区分的情况下，将省略在各传感器像素12的组件的附图标记的末尾的识别号。

例如，各传感器像素12包括：光电二极管PD；电连接至光电二极管PD的传输晶体管TR；以及浮动扩散部FD，其临时保持从光电二极管PD经由传输晶体管TR输出的电荷。光电二极管PD执行光电转换以生成与接收的光量相对应的电荷。光电二极管PD的阴极电连接至传输晶体管TR的源极，并且光电二极管PD的阳极电连接至基准电位线(例如，地)。传输晶体管TR的漏极电连接至浮动扩散部FD，并且传输晶体管TR的栅极电连接至像素驱动线23。例如，传输晶体管TR包括CMOS(互补金属氧化物半导体)晶体管。

共用一个读出电路22的各传感器像素12的浮动扩散部FD彼此电连接，并且还电连接至共用的读出电路22的输入端。读出电路22包括例如复位晶体管RST、选择晶体管SEL和放大晶体管AMP。需要注意的是，可以根据需要省略选择晶体管SEL。复位晶体管RST的源极(读出电路22的输入端)电连接至浮动扩散部FD，并且复位晶体管RST的漏极电连接至电源线VDD和放大晶体管AMP的漏极。复位晶体管RST的栅极电连接至像素驱动线23。放大晶体管AMP的源极电连接至选择晶体管SEL的漏极，并且放大晶体管AMP的栅极电连接至复位晶体管RST的源极。选择晶体管SEL的源极(读出电路22的输出端)电连接至垂直信号线24，并且选择晶体管SEL的栅极电连接至像素驱动线23。

当导通传输晶体管TR时，传输晶体管TR将光电二极管PD的电荷传输至浮动扩散部FD。例如，如图4所示，传输晶体管TR具有从半导体基板11的表面延伸至贯通p阱层42以到达PD 41的深度的栅极(传输栅极TG)。复位晶体管RST将浮动扩散部FD的电位复位到预定电位。当导通复位晶体管RST时，其将浮动扩散部FD的电位复位到电源线VDD的电位。选择晶体管SEL控制来自读出电路22的像素信号的输出时序。放大晶体管AMP生成与保持在浮动扩散部FD中的电荷的电平相对应的电压的信号作为像素信号。放大晶体管AMP包括在源极跟随器型放大器中，并且输出与在光电二极管PD中生成的电荷的电平相对应的电压的像素信号。当导通选择晶体管SEL时，放大晶体管AMP放大浮动扩散部FD的电位，并且经由垂直信号线24将与该电位相对应的电压输出至列信号处理电路34。例如，复位晶体管RST、放大晶体管AMP和选择晶体管SEL是CMOS晶体管。

需要注意的是，如图8所示，选择晶体管SEL可以设置在电源线VDD与放大晶体管AMP之间。在这种情况下，复位晶体管RST的漏极电连接至电源线VDD和选择晶体管SEL的漏极。选择晶体管SEL的源极电连接至放大晶体管AMP的漏极，并且选择晶体管SEL的栅极电连接至像素驱动线23。放大晶体管AMP的源极(读出电路22的输出端)电连接至垂直信号线24，并且放大晶体管AMP的栅极电连接至复位晶体管RST的源极。另外，如图9和图10所示，可以在复位晶体管RST的源极与放大晶体管AMP的栅极之间设置FD传输晶体管FDG。

当切换转换效率时使用FD传输晶体管FDG。通常，当在黑暗场所中拍摄图像时，像素信号小。当基于Q＝CV执行电荷-电压转换时，如果浮动扩散部FD的电容(FD电容C)大，则当通过放大晶体管AMP转换为电压时，V变小。另一方面，由于像素信号在明亮场所中变大，因此除非FD电容C很大，否则很难使浮动扩散部FD充分地接收光电二极管PD的电荷。此外，需要FD电容C足够大，以防止在通过放大晶体管AMP转换为电压时V变得太大(换言之，使V变小)。考虑到这些点，当导通FD传输晶体管FDG时，FD传输晶体管FDG的栅极电容增加，导致总FD电容C变大。相比之下，当截止FD传输晶体管FDG时，总FD电容C变小。因此，可以通过切换FD传输晶体管FDG的导通和截止来改变FD电容C，从而切换转换效率。

图11示出了多个读出电路22与多个垂直信号线24之间的连接模式的示例。在多个读出电路22沿着垂直信号线24的延伸方向(例如，列方向)并排布置的情况下，可以为每个读出电路22分配一个垂直信号线。例如，如图11所示，在四个读出电路22沿着垂直信号线24的延伸方向(例如，列方向)并排布置的情况下，可以以为每个读出电路22分配一个垂直信号线的方式来分配四个垂直信号线24。需要注意的是，在图11中，在每个垂直信号线24的附图标记的末尾分配识别号(1、2、3或4)，以区分各垂直信号线24。

接下来，将参照图4说明摄像元件1的垂直断面构造。如上所述，摄像元件1具有第一基板10、第二基板20和第三基板30按此顺序层叠的构造。摄像元件1还包括在第一基板10的背面(光入射面)侧的滤色器40和光接收透镜50。例如，针对每个传感器像素12分别设置一个滤色器40和一个光接收透镜50。换言之，摄像元件1是背面照射型摄像元件。

第一基板10包括层叠在半导体基板11的表面(表面11S1)上的绝缘层46。第一基板10包括作为层间绝缘膜51的一部分的绝缘层46。绝缘层46设置在半导体基板11与稍后说明的半导体基板21之间。半导体基板11包括硅基板。例如，半导体基板11在所述表面的一部分及其相邻区域中包括p阱层42，并且在另一区域(比p阱层42深的区域)中包括导电类型与p阱层42的导电类型不同的PD 41。p阱层42包括p型半导体区域。PD 41包括导电类型(具体地，n型)与p阱层42的导电类型不同的半导体区域。半导体基板11在p阱层42内具有作为导电类型(具体地，n型)与p阱层42的导电类型不同的半导体区域的浮动扩散部FD。

第一基板10针对各传感器像素12包括光电二极管PD、传输晶体管TR和浮动扩散部FD。第一基板10具有传输晶体管TR和浮动扩散部FD设置在半导体基板11的表面11S1侧(在光入射面侧的相反侧，即，在第二基板20侧)的一部分上的构造。第一基板10具有分离各传感器像素12的元件分离部43。元件分离部43形成为沿着半导体基板11的法线方向(垂直于半导体基板11的表面的方向)延伸。元件分离部43设置在彼此相邻的两个传感器像素12之间。元件分离部43将彼此相邻的传感器像素12电分离。例如，元件分离部43包含氧化硅。例如，元件分离部43贯通半导体基板11。例如，第一基板10还包括与表面接触的p阱层44，该表面是元件分离部43的侧表面且也在光电二极管PD侧。p阱层44包括导电类型(具体地，p型)与光电二极管PD的导电类型不同的半导体区域。此外，例如，第一基板10具有与半导体基板11的背面(表面11S2或另一表面)接触的固定电荷膜45。固定电荷膜45带负电，以抑制由半导体基板11的光接收面侧的界面状态引起的暗电流的生成。例如，固定电荷膜45包括具有负固定电荷的绝缘膜。作为这种绝缘膜的材料，例如，可以举出氧化铪、氧化锆、氧化铝、氧化钛或氧化钽。由固定电荷膜45感应的电场导致在半导体基板11的光接收面侧的界面处形成空穴累积层。该空穴累积层抑制了来自界面的电子的生成。滤色器40设置在半导体基板11的背面侧。例如，滤色器40设置为与固定电荷膜45接触，并且经由固定电荷膜45设置在与传感器像素12相对的位置处。例如，光接收透镜50设置为与滤色器40接触，并且经由滤色器40和固定电荷膜45设置在与传感器像素12相对的位置处。

第二基板20包括层叠在半导体基板21上的绝缘层52。第二基板20包括作为层间绝缘膜51的一部分的绝缘层52。绝缘层52设置在半导体基板21与半导体基板31之间。半导体基板21包括硅基板。第二基板20具有针对每四个传感器像素12设置一个的读出电路22。第二基板20具有读出电路22设置在半导体基板21的表面(与第三基板30相对的表面21S1或一个表面)侧的一部分上的构造。第二基板20以半导体基板21的背面(表面21S2)面向半导体基板11的表面(表面11S1)的方式接合至第一基板10。换言之，第二基板20以面对背的方式接合至第一基板10。此外，第二基板20包括在与半导体基板21相同的层内的贯通半导体基板21的绝缘层53。第二基板20包括作为层间绝缘膜51的一部分的绝缘层53。绝缘层53设置为覆盖稍后说明的贯通配线54的侧表面。

包括第一基板10和第二基板20的层叠体包括层间绝缘膜51和设置在层间绝缘膜51中的贯通配线54。上述层叠体包括针对每个传感器像素12设置一个的贯通配线54。贯通配线54沿着半导体基板21的法线方向延伸，并且设置为贯通层间绝缘膜51中的包括绝缘层53的部位。第一基板10和第二基板20通过贯通配线54彼此电连接。具体地，贯通配线54电连接至浮动扩散部FD和稍后说明的连接配线55。

包括第一基板10和第二基板20的层叠体还包括设置在层间绝缘膜51中的贯通配线47和48(参照稍后说明的图12)。上述层叠体针对每个传感器像素12包括一个贯通配线47和一个贯通配线48。贯通配线47和48各自沿着半导体基板21的法线方向延伸，并且设置为贯通层间绝缘膜51中的包括绝缘层53的部位。第一基板10和第二基板20通过贯通配线47和48彼此电连接。具体地，贯通配线47电连接至半导体基板11的p阱层42和第二基板20中的配线。贯通配线48电连接至传输栅极TG和像素驱动线23。

例如，第二基板20包括在绝缘层52中的电连接至读出电路22和半导体基板21的多个连接部59。此外，例如，第二基板20具有在绝缘层52上的配线层56。例如，配线层56包括绝缘层57以及设置在绝缘层57中的多个像素驱动线23和多个垂直信号线24。此外，例如，配线层56包括在绝缘层57内的多个连接配线55，针对每四个传感器像素12设置一个连接配线。连接配线55将电连接至包括在共用读出电路22的四个传感器像素12中的浮动扩散部FD的各个配线54彼此电连接。这里，贯通配线54和48的总数大于包括在第一基板10中的传感器像素12的总数，并且是包括在第一基板10中的传感器像素12的总数的两倍。另外，贯通配线54、48和47的总数大于包括在第一基板10中的传感器像素12的总数，并且是包括在第一基板10中的传感器像素12的总数的三倍。

此外，例如，配线层56包括在绝缘层57中的多个焊盘电极58。例如，各焊盘电极58包含诸如Cu(铜)、钨(W)或Al(铝)等金属。各焊盘电极58在配线层56的表面上露出。各焊盘电极58用于第二基板20与第三基板30之间的电连接以及用于接合第二基板20和第三基板30。多个焊盘电极58例如以针对每个像素驱动线23和垂直信号线24设置一个焊盘电极的方式设置。这里，例如，焊盘电极58的总数(或者焊盘电极58与焊盘电极64(稍后说明)之间的接合的总数)小于包括在第一基板10中的传感器像素12的总数。

图6示意性示出了当将上述配线结构100应用于摄像元件1时的断面构造。在本实施方案中，例如，多个垂直信号线24对应于上述配线结构100中的配线112X3和配线112X4，并且电源线VSS对应于上述配线结构100中的配线112X2和配线112X5。尽管在图4中未示出，但是如图6所示，绝缘层57包括具有阻挡膜152的多个绝缘膜151至157。在这些膜中，绝缘膜154在彼此平行延伸的电源线VSS与垂直信号线24之间，在多个垂直信号线24中的每个垂直信号线之间以及在垂直信号线24上方分别形成空隙G1和G2。在配线层56的表面上露出的焊盘电极58(焊盘电极58X1和58X2)分别对应于上述配线结构100中的导电层127X1和导电层127X2。

各焊盘电极58的一部分(焊盘电极58X1)电连接至接地线(配线112X1)。例如，尽管未示出，但是接地线连接至半导体基板11的p阱或地(GND)。这使得能够使用焊盘电极58X1作为垂直信号线24在层叠方向上的屏蔽配线，从而抑制垂直信号线24中的噪声生成。

此外，用作屏蔽配线的焊盘电极58X1接合至稍后说明的第三基板30侧的焊盘电极64X1。与单独利用焊盘电极58X1形成屏蔽配线的情况相比，这使得能够降低屏蔽配线的阻抗。另外，例如，与垂直信号线24一样，用作屏蔽配线的焊盘电极58X1设置为纵跨像素区域13延伸，以在像素区域13的区域边缘之外的外围附近终止。

例如，第三基板30包括层叠在半导体基板31上的层间绝缘膜61。需要注意的是，如后所述，因为第三基板30以面对面的方式在表面侧接合至第二基板20，因此当说明第三基板30中的构造时，说明中的垂直方向与附图中的垂直方向相反。半导体基板31包括硅基板。第三基板30具有逻辑电路32设置在半导体基板31的表面(表面31S1)侧的一部分上的构造。此外，例如，第三基板30具有在层间绝缘膜61上的配线层62。例如，配线层62包括绝缘层63和设置在绝缘层63中的多个焊盘电极64(例如，焊盘电极64X1和焊盘电极64X2)。多个焊盘电极64电连接至逻辑电路32。例如，各焊盘电极64包含铜(Cu)。各焊盘电极64在配线层62的表面上露出。各焊盘电极64用于第二基板20与第三基板30之间的电连接以及用于接合第二基板20和第三基板30。另外，并不总是需要设置多个焊盘电极64，但是也可以仅设置一个焊盘电极64以电连接至逻辑电路32。第二基板20和第三基板30通过焊盘电极58和64之间的连接而彼此电连接。换言之，传输晶体管TR的栅极(传输栅极TG)经由贯通配线54以及焊盘电极58和64电连接至逻辑电路32。第三基板30以半导体基板31的表面(表面31S1)面向半导体基板21的表面(表面21S1)侧的方式接合至第二基板20。换言之，第三基板30以面对面的方式接合至第二基板20。

图12和图13各自示出了摄像元件1的水平断面构造的示例。图12和图13中的各者的上侧图示出了图4的断面Sec1处的断面构造的示例，并且图12和图13中的各者的下侧图示出了图4的断面Sec2处的断面构造的示例。图12示出了在第二方向H上布置两组2×2四个传感器像素12的构造的示例，并且图13示出了在第一方向V和第二方向H上布置四组2×2四个传感器像素12的构造的示例。需要注意的是，在图12和图13的上侧断面图中，将示出了半导体基板11的表面构造的示例的图叠加在示出了图4的断面Sec1处的断面构造的示例的图上，并且省略了绝缘层46。另外，在图12和图13的下侧断面图中，将示出了半导体基板21的表面构造的示例的图叠加在示出了图4的断面Sec2处的断面构造的示例的图上。

如图12和图13所示，多个贯通配线54、多个贯通配线48和多个贯通配线47在第一基板10的平面内沿着第一方向V(图12的垂直方向和图13的水平方向)布置成带状形状。需要注意的是，图12和图13示出了多个贯通配线54、多个贯通配线48和多个贯通配线47在第一方向V上布置成两列的情况的示例。第一方向V平行于例如以矩阵形状布置的多个传感器像素12的两个阵列方向(例如，行方向和列方向)中的一个阵列方向(例如，列方向)。在共用读出电路22的四个传感器像素12中，例如，四个浮动扩散部FD经由元件分离部43彼此相邻地布置。在共用读出电路22的四个传感器像素12中，例如，四个传输栅极TG布置为四个传输栅极TG以环形形状包围四个浮动扩散部FD。

绝缘层53包括沿着第一方向V延伸的多个块。半导体基板21包括具有岛形状的多个块21A，并且多个块21A沿着第一方向V延伸，同时经由绝缘层53在与第一方向V正交的第二方向H上并排布置。例如，各块21A包括多组复位晶体管RST、放大晶体管AMP和选择晶体管SEL。被四个传感器像素12共用的一个读出电路22包括例如设置在与四个传感器像素12相对的区域中的复位晶体管RST、放大晶体管AMP和选择晶体管SEL。例如，被四个传感器像素12共用的一个读出电路22包括在与绝缘层53相邻的左侧块21A中的放大晶体管AMP，并且包括在与绝缘层53相邻的右侧块21A中的复位晶体管RST和选择晶体管SEL。

图14、图15、图16和图17各自示出了摄像元件1的水平面内的配线布局的一个示例。图14至图17示出了四个传感器像素12共用的一个读出电路22设置在与四个传感器像素12相对的区域中的情况的示例。例如，图14至图17所述的配线设置在配线层56中彼此不同的层内。

如图14所示，例如，彼此相邻的四个贯通配线54电连接至连接配线55。此外，如图14所示，例如，彼此相邻的四个贯通配线54经由连接配线55和连接部59电连接至包括在与绝缘层53相邻的左侧块21A中的放大晶体管AMP的栅极和包括在与绝缘层53相邻的右侧块21A中的复位晶体管RST的栅极。

如图15所示，例如，电源线VDD设置在与沿着第二方向H并排布置的各读出电路22相对的位置处。如图15所示，例如，电源线VDD经由连接部59电连接至沿着第二方向H并排布置的各读出电路22的放大晶体管AMP的漏极和复位晶体管RST的漏极。如图15所示，例如，两个像素驱动线23设置在与沿着第二方向H并排布置的各读出电路22相对的位置处。如图15所示，例如，一个像素驱动线23(第二控制线)是电连接至沿着第二方向H并排布置的各读出电路22的复位晶体管RST的栅极的配线RSTG。如图15所示，例如，另一像素驱动线23(第三控制线)是电连接至沿着第二方向H并排布置的各读出电路22的选择晶体管SEL的栅极的配线SELG。如图15所示，例如，在各读出电路22中，放大晶体管AMP的源极和选择晶体管SEL的漏极经由配线25彼此电连接。

例如，如图16所示，两个电源线VSS布置在与沿着第二方向H并排布置的各读出电路22相对的位置处。如图16所示，例如，各电源线VSS电连接至与沿着第二方向H并排布置的各传感器像素12相对的位置处的多个贯通配线47。例如，如图16所示，四个像素驱动线23布置在与沿着第二方向H并排布置的各读出电路22相对的位置处。如图16所示，例如，四个像素驱动线23各自是电连接至与沿着第二方向H并排布置的各读出电路22相对应的四个传感器像素12中的一者的贯通配线48的配线TRG。换言之，四个像素驱动线23(第一控制线)电连接至沿着第二方向H并排布置的各传感器像素12的传输晶体管TR的栅极(传输栅极TG)。在图16中，在各配线TRG的末尾分配识别号(1、2、3或4)，以区分各配线TRG。

如图17所示，例如，垂直信号线24设置在与沿着第一方向V并排布置的各读出电路22相对的位置处。如图17所示，例如，垂直信号线24(输出线)电连接至沿着第一方向V并排布置的各读出电路22的输出端(放大晶体管AMP的源极)。

(1-4.摄像元件制造方法)

接下来，将说明摄像元件1的制造方法。图18A至图18G各自示出了摄像元件1的制造过程的一个示例。

首先，在半导体基板11上形成p阱层42、元件分离部43和p阱层44。接下来，在半导体基板11上形成光电二极管PD、传输晶体管TR和浮动扩散部FD(图18A)。这导致在半导体基板11上形成传感器像素12。此时，作为在传感器像素12中使用的电极材料，优选地不使用通过自对准硅化物工艺形成的诸如CoSi₂或NiSi等低耐热性材料。作为在传感器像素12中使用的电极材料，反而优选地使用高耐热性材料。作为高耐热性材料的示例，可以举出多晶硅。然后，在半导体基板11上形成绝缘层46(图18A)。以这种方式，形成第一基板10。

接下来，将半导体基板21接合至第一基板10(绝缘层46B)上(图18B)。然后，根据需要减薄半导体基板21。此时，半导体基板21形成为具有形成读出电路22所需的厚度。通常，半导体基板21的厚度为几百nm。然而，取决于读出电路22的概念，FD(全耗尽)型也是可能的，在这种情况下，半导体基板21的厚度可以采用几nm至几μm的范围。

随后，在与半导体基板21相同的层中形成绝缘层53(图18C)。绝缘层53例如形成在与浮动扩散部FD相对的部位。例如，形成贯通半导体基板21的狭缝(开口21H)，以将半导体基板21分成多个块21A。然后，形成绝缘层53以填充狭缝。然后，在半导体基板21的各块21A中形成包括放大晶体管AMP等的读出电路22(图18C)。此时，在使用具有高耐热性的金属材料作为传感器像素12的电极材料的情况下，可以通过热氧化形成读出电路22的栅极绝缘膜。

接下来，在半导体基板21上形成绝缘层52。以这种方式，形成包括绝缘层46、52和53的层间绝缘膜51。随后，在层间绝缘膜51中形成通孔51A和51B(图18D)。具体地，在绝缘层52中，在与读出电路22相对的部位形成贯通绝缘层52的通孔51B。另外，在层间绝缘膜51中，在与浮动扩散部FD相对的部位(换言之，在与绝缘层53相对的部位)形成贯通层间绝缘膜51的通孔51A。

随后，通过在通孔51A和51B中埋设导电材料，在通孔51A中形成贯通配线54，同时在通孔51B中形成连接部59(图18E)。此外，在绝缘层52上，形成连接配线55以将贯通配线54和连接部59彼此电连接(图18E)。然后，在绝缘层52上形成配线层56(图18F)。以这种方式，形成第二基板20。

接下来，将第二基板20以半导体基板21的表面面向半导体基板31的表面侧的方式接合至包括逻辑电路32和配线层62的第三基板30(图18G)。此时，第二基板20的焊盘电极58和第三基板30的焊盘电极64接合在一起，以将第二基板20和第三基板30彼此电连接。以这种方式，制造出摄像元件1。

(1-5.作用和效果)

本实施方案的配线结构100和应用了本实施方案的摄像元件1在沿着一个方向(例如，沿着Y轴方向)延伸的多个配线之间具有空隙G1，并且在空隙G1上方还具有空隙G2。例如，针对沿着Y轴方向延伸并且被绝缘膜123掩埋的配线112X1至配线112X6，在相邻配线之间，即，在相邻的配线112X2与配线112X3之间，在配线112X3与配线112X4之间以及在配线112X4与配线112X5之间分别形成空隙G1，并且在空隙G1上方形成空隙G2。这减少了沿着一个方向延伸的配线之间的电容。以下将对此进行说明。

如上所述，近年来，随着半导体集成电路元件的小型化，连接在各元件之间和各元件内部的配线的间隔变得更小，并且配线间电容(寄生电容)趋于增加。配线间电容的增加会延迟配线信号，从而导致降低装置的操作速度的缺点。因此，在一般的半导体装置中，通过使用低k材料使层叠方向上的配线之间电绝缘并且通过在平行配线之间形成空隙来寻求配线间寄生电容的减少。

在如上所述的半导体装置中，在针对其间具有空隙的各配线形成用于连接至上层的过孔的情况下，存在空隙不与形成有过孔的配线相邻形成的限制。因此，很难在整体上充分地减少配线层的电容。

另外，例如，在使用铜(Cu)形成配线的情况下，通常，在Cu配线上层叠具有高相对介电常数(k)值的阻挡膜。因此，存在的缺点是，导致没有空隙的配线部分在层叠方向上具有更高的电容。

然而，在本实施方案中，例如，对配线112X2至配线112X5中的一部分配线和绝缘膜111进行干法蚀刻，以产生开口H2。然后，例如，使用CVD方法形成绝缘膜123，以在配线112X2与配线112X3之间，在配线112X3与配线112X4之间以及在配线112X4与配线112V5之间分别形成空隙G1。然后，在比绝缘膜123的形成条件更低的台阶覆盖性的条件下形成绝缘膜124，从而在空隙G1上方形成空隙G2。这减少了配线之间及其附近的电容。

因此，本实施方案的配线结构100使得能够减少整个结构的配线电容。另外，例如，对于应用了本实施方案的配线结构100的摄像元件1，可以减少纵跨像素区域13延伸的多个垂直信号线24的配线之间及其附近的配线电容。

以下，将说明第二和第三实施方案以及变形例1至11。需要注意的是，在以下说明中，与上述实施方案中的组件类似的组件将由相同的附图标记表示，并且将适当地省略其说明。

<2.第二实施方案>

图19示意性示出了根据本公开第二实施方案的配线结构(配线结构100A)的垂直断面构造的示例。例如，与在上述第二实施方案中一样，配线结构100A具有多个配线层层叠的多层配线构造，并且可应用于例如稍后说明的摄像元件1。

配线结构100A包括配线层112，该配线层112包括沿着一个方向(例如，沿着Y轴方向)延伸的多个配线(例如，配线112X1至配线112X6)。配线结构100A包括按顺序层叠在配线层112上的阻挡膜121以及绝缘膜123和128。例如，阻挡膜121在配线层112上方延伸，并且例如，在配线112X2和配线112X5上分别具有端面S121。绝缘膜123层叠在阻挡膜121上方，并且还设置为填充在各相邻配线之间(例如，在配线112X2与配线112X3之间，在配线112X3与配线112X4之间以及在配线112X4与配线112X5之间)的开口H2。绝缘膜128层叠在绝缘膜123上。

在本实施方案中，绝缘膜128对应于本公开的“第三绝缘膜”的一个具体示例，并且在上述开口H2内的相邻配线之间，即，在配线112X2与配线112X3之间，在配线112X3与配线112X4之间以及在配线112X4与配线112X5之间分别具有空隙G1，并且在空隙G1上方还具有体积比空隙G1小的空隙G2。

绝缘膜128设置在绝缘膜123上，以在开口H2中的配线之间(具体地，在配线112X2与配线112X3之间，在配线112X3与配线112X4之间以及在配线112V4与配线112X5之间)形成的空隙G1上方形成空隙G2。由于在封闭开口H2时产生的绝缘膜123的表面的凹凸，空隙G2以自对准的方式形成在空隙G1上方。对于绝缘膜128，选择台阶覆盖性比绝缘膜123更低的材料。例如，在使用TEOS SiO₂形成绝缘膜123的情况下，可以选择SiOC作为绝缘膜128的材料。例如，在使用SiOC形成绝缘膜123的情况下，可以选择SiH₄ SiO₂作为绝缘膜128的材料。

例如，可以以以下方式制造配线结构100A。

首先，与在上述第一实施方案中一样，例如，如图20A所示，使用例如CVD方法形成包含例如TEOS SiO₂并且厚度例如为10nm至500nm的绝缘膜123。这封闭了开口H2，导致在配线112X2与配线112X3之间，在配线112X3与配线112X4之间以及在配线112X4与配线112V5之间分别形成空隙G1。

接下来，如图20B所示，例如，使用CVD方法，在绝缘膜123上形成包含例如台阶覆盖性比TEOS SiO₂低的SiOC并且厚度例如为100nm至500nm的绝缘膜123。这导致在空隙G1上方形成微小尺寸的空隙G2。

接下来，如图20C所示，例如，使用CVD方法，在绝缘膜124上形成包含例如SiO_x并且厚度为200nm至300nm的绝缘膜125。然后，例如，使用CMP方法，对绝缘膜125进行抛光以具有平坦化的表面。然后，与在上述第一实施方案中一样，形成绝缘膜126和包括阻挡金属127A和金属膜127B的导电层127。最后，通过抛光去除形成在绝缘膜126上的阻挡金属127A和金属膜127B，从而形成绝缘膜126和导电层127包括在同一平面中的平坦表面。由此，完成了图19所示的配线结构100A。

以这种方式，在本实施方案中，在具有空隙G1的绝缘膜123上形成包括台阶覆盖性比绝缘膜123低的氧化膜的绝缘膜128。这导致在空隙G1上方形成空隙G2，从而减少配线之间及其附近的电容。

因此，本实施方案的配线结构100A使得能够减少整个结构的配线电容。另外，例如，对于应用了本实施方案的配线结构100的摄像元件1，可以减少纵跨像素区域13延伸的多个垂直信号线24的配线之间及其附近的配线电容。

<3.第三实施方案>

图21示意性示出了根据本公开第三实施方案的配线结构(配线结构100B)的垂直断面构造的示例。例如，与在上述第二实施方案中一样，配线结构100B具有多个配线层层叠的多层配线构造，并且可应用于例如稍后说明的摄像元件1。

配线结构100B包括配线层112，该配线层112包括沿着一个方向(例如，沿着Y轴方向)延伸的多个配线(例如，配线112X1至配线112X6)。配线结构100B包括按顺序层叠在配线层112上的阻挡膜121以及绝缘膜122和123。例如，阻挡膜121在配线层112上方延伸，并且例如，在配线112X2和配线112X5上分别具有端面S121。绝缘膜122设置在阻挡膜121上，并且进一步延伸以连续地覆盖在开口H2中露出的表面，即配线112X2至配线112X5的上表面和侧表面以及开口H2的底表面。绝缘膜123层叠在阻挡膜121上方，并且还设置为填充在各相邻配线之间(例如，在相邻的配线112X2与配线112X3之间，在配线112X3与配线112X4之间以及在配线112X4与配线112X5之间)的开口H2。

在配线结构100B中，如图21所示，在包括在配线112X1至配线112X6中并且覆盖金属膜112B的侧表面和底表面的阻挡金属112A中，在开口H2中露出的配线112X2至配线112X5的阻挡金属112A部分地朝着底表面缩回。这导致在配线112X2至配线112X5的侧表面上形成台阶。在本实施方案中，当封闭开口H2时，由于该台阶，在空隙G1上方以自对准的方式形成空隙G2。

例如，可以以以下方式制造配线结构100B。

首先，与在上述第一实施方案中一样，例如，如图3C所示，对从抗蚀剂膜131露出的包括阻挡膜121、配线112X2至配线112X5的一部分以及绝缘膜111的部分进行干法蚀刻，以产生开口H2。随后，如图22A所示，通过进一步进行过量的干法蚀刻，使配线112X2至配线112X5的阻挡金属112A朝着底表面缩回。

接下来，与在上述第一实施方案中一样，形成绝缘膜122，然后，如图22B所示，例如，使用CVD方法形成包含例如SiOC或氮化硅并且厚度例如为10nm至500nm的绝缘膜123。此时，开口H2被绝缘膜123封闭，导致在配线112X2与配线112X3之间，在配线112X3与配线112X4之间以及在配线112X4与配线112V5之间分别形成空隙G1。在由阻挡金属112A的缩回形成的台阶处，发生夹断(pinch-off)，导致在空隙G1上方形成微小尺寸的空隙G2。

接下来，如图22C所示，例如，使用CVD方法在绝缘膜123上形成例如包含SiO_x并且厚度为200nm至300nm的绝缘膜125。然后，例如，使用CMP方法对绝缘膜125进行抛光以具有平坦化的表面。然后，与在上述第一实施方案中一样，形成绝缘膜126和包括阻挡金属127A和金属膜127B的导电层127。最后，通过抛光去除形成在绝缘膜126上的阻挡金属127A和金属膜127B，从而形成绝缘膜126和导电层127包括在同一平面中的平坦表面。由此，完成了图21所示的配线结构100B。

以这种方式，在本实施方案中，在开口H2中露出的配线112X2至配线112X5的阻挡金属112A部分地朝着底表面缩回，从而在配线112X2至配线112X5的侧表面上形成台阶。因此，当封闭开口H2时，由于该台阶，在空隙G1上方以自对准的方式形成空隙G2，从而减少了配线之间及其附近的电容。

因此，本实施方案的配线结构100B使得能够减少整个结构的配线电容。另外，例如，对于应用了本实施方案的配线结构100的摄像元件1，可以减少纵跨像素区域13延伸的多个垂直信号线24的配线之间及其附近的配线电容。

<4.变形例>

(4-1.变形例1)

图23示意性示出了根据本公开变形例1的配线结构(配线结构100A、100B、100C和100D)的垂直断面构造的示例。图24示意性示出了根据本公开变形例1的配线结构(配线结构100A、100B、100C和100D)的垂直断面构造的另一示例。配线112X2至配线112X5中的各配线之间的空隙G1的形状不限于图1等所示的形状。

例如，如图23所示，空隙G1的底部可以具有与配线112X2至配线112X5的底部大致相同的深度。或者，如图24所示，空隙G的底部可以具有比配线112X2至配线112X5的底部更大的深度。除此之外，尽管未示出，但是空隙G的上表面可以具有比配线112X2至配线112X5的上表面更大的高度。

这使得能够进一步增强降低配线间寄生电容和电可靠性(TDDB)的效果。

另外，空隙G可以延伸至配线112X2至配线112X5的底部。此外，空隙G可以从配线112X2至配线112X5的底部延伸，并且可以在配线112X2至配线112X5的底部处彼此连续。这使得除了减少平面方向上的配线间寄生电容之外，还减少了层叠方向上的配线间寄生电容。

(4-2.变形例2)

图25示出了根据上述实施方案等的一个变形例(变形例2)的摄像元件(摄像元件1)的垂直断面构造的示例。在本变形例中，传输晶体管TR具有平面型传输栅极TG。因此，传输栅极TG仅形成在半导体基板11的表面上，而不贯通p阱层42。即使在将平面型传输栅极TG用于传输晶体管TR的情况下，摄像元件1也具有与上述第一实施方案的效果类似的效果。

(4-3.变形例3)

图26示出了根据上述实施方案等的一个变形例(变形例3)的摄像元件(摄像元件1)的垂直断面构造的示例。在本变形例中，第二基板20和第三基板30在与第一基板10的外围区域14相对的区域中彼此电连接。外围区域14对应于第一基板10的边框区域，并且设置在像素区域13的外围处。在本变形例中，第二基板20在与外围区域14相对的区域中包括多个焊盘电极58，并且第三基板30在与外围区域14相对的区域中包括多个焊盘电极64。第二基板20和第三基板30通过接合在与外围区域14相对的区域中的焊盘电极58和64而彼此电连接。

因此，在本变形例中，通过接合在与外围区域14相对的区域中的焊盘电极58和64而将第二基板20和第三基板30彼此电连接。与接合在与像素区域13相对的区域中的焊盘电极58和64的情况相比，这使得能够降低阻碍每个像素的面积的小型化的风险。因此，除了上述第一实施方案的效果之外，还可以在不阻碍每个像素的面积的小型化的情况下提供芯片尺寸等于先前尺寸的具有三层构造的摄像元件1。

(4-4.变形例4)

图27示出了根据上述实施方案等的一个变形例(变形例4)的摄像元件(摄像元件1)的垂直断面构造的示例。图28示出了根据上述实施方案的变形例(变形例4)的摄像元件(摄像元件1)的垂直断面构造的另一示例。图27和图28中的各者的上侧图是图1的断面Sec1处的断面构造的变形例，并且图27的下侧图是图1的断面Sec2处的断面构造的变形例。需要注意的是，在图27和图28中的各者的上侧断面图中，将示出了图1的半导体基板11的表面构造的变形例的图叠加在示出了图1的断面Sec1处的断面构造的变形例的图上，并且省略了绝缘层46。另外，在图27和图28的下侧断面图中，将示出了半导体基板21的表面构造的变形例的图叠加在示出了图1的断面Sec2处的断面构造的变形例的图上。

如图27和图28所示，多个贯通配线54、多个贯通配线48和多个贯通配线47(图中以矩阵形状布置的多个点)在第一基板10的平面内沿着第一方向V(图27和28中的水平方向)布置成带状形状。需要注意的是，图27和图28示出了多个贯通配线54、多个贯通配线48和多个贯通配线47在第一方向V上布置成两列的情况的示例。在共用读出电路22的四个传感器像素12中，四个浮动扩散部FD例如经由元件分离部43彼此相邻地布置。在共用读出电路22的四个传感器像素12中，四个传输栅极TG(TG1、TG2、TG3和TG4)布置为例如四个传输栅极TG以环形形状包围四个浮动扩散部FD。

绝缘层53包括沿着第一方向V延伸的多个块。半导体基板21包括具有岛形状的多个块21A，并且多个块21A沿着第一方向V延伸，同时经由绝缘层53在与第一方向V正交的第二方向H上并排布置。例如，各块21A包括复位晶体管RST、放大晶体管AMP和选择晶体管SEL。例如，被四个传感器像素12共用的一个读出电路22不与这四个传感器像素12正对设置，而是沿着第二方向H移位。

在图27中，被四个传感器像素12共用的一个读出电路22包括在第二基板20上从与四个传感器像素12相对的区域沿着第二方向H移位的区域中的复位晶体管RST、放大晶体管AMP和选择晶体管SEL。例如，被四个传感器像素12共用的一个读出电路22包括在一个块21A中的放大晶体管AMP、复位晶体管RST和选择晶体管SEL。

在图28中，被四个传感器像素12共用的一个读出电路22包括在第二基板20上从与四个传感器像素12相对的区域沿着第二方向H移位的区域中的复位晶体管RST、放大晶体管AMP、选择晶体管SEL和FD传输晶体管FDG。例如，被四个传感器像素12共用的一个读出电路22包括在一个块21A中的放大晶体管AMP、复位晶体管RST、选择晶体管SEL和FD传输晶体管FDG。

在本变形例中，例如，被四个传感器像素12共用的一个读出电路22没有设置为与四个传感器像素12正对，而是从与四个传感器像素12正对的位置沿着第二方向H移位。在这种情况下，这使得配线25更短或者使得能够省略配线25，以将放大晶体管AMP的源极和选择晶体管SEL的漏极构造在公共杂质区域中。结果，可以减小读出电路22的尺寸或者增大读出电路22中的其他部位的尺寸。

(4-5.变形例5)

图29示出了根据上述实施方案等的一个变形例(变形例5)的摄像元件(摄像元件1)的水平断面构造的示例。图29示出了图12的断面构造的变形例。

在本变形例中，半导体基板21包括具有岛形状的多个块21A，该多个块21A经由绝缘层53在第一方向V和第二方向H上并排布置。例如，各块21A包括作为一组的复位晶体管RST、放大晶体管AMP和选择晶体管SEL。在这种情况下，可以通过绝缘层53抑制彼此相邻的读出电路22之间的串扰，从而使得能够抑制再现图像的分辨率劣化或由于颜色混合而导致的图像质量劣化。

(4-6.变形例6)

图30示出了根据上述实施方案等的一个变形例(变形例6)的摄像元件(摄像元件1)的水平断面构造的示例。图30示出了图29的断面构造的变形例。

在本变形例中，例如，被四个传感器像素12共用的一个读出电路22没有设置为与四个传感器像素12正对，而是沿着第一方向V移位。此外，在本变形例中，与在变形例9中一样，半导体基板21包括具有岛形状的多个块21A，该多个块21A经由绝缘层53在第一方向V和第二方向H上并排布置。例如，各块21A包括作为一组的复位晶体管RST、放大晶体管AMP和选择晶体管SEL。此外，在本变形例中，多个贯通配线47和多个贯通配线54也在第二方向H上布置。具体地，多个贯通配线47设置在共用一个读出电路22的四个贯通配线54和共用在第二方向H上与所述一个读出电路22相邻的另一读出电路22的四个贯通配线54之间。在这种情况下，可以通过绝缘层53和贯通配线47抑制彼此相邻的读出电路22之间的串扰，从而使得能够抑制再现图像的分辨率劣化和由于颜色混合而导致的图像质量劣化。

(4-7.变形例7)

图31示出了根据上述实施方案等的一个变形例(变形例7)的摄像元件(摄像元件1)的水平断面构造的示例。图31示出了图12的断面构造的变形例。

在本变形例中，第一基板10针对各传感器像素12具有光电二极管PD和传输晶体管TR，并且每四个传感器像素12共用一个浮动扩散部FD。因此，在本变形例中，针对每四个传感器像素12设置一个贯通配线54。

在以矩阵形状布置的多个传感器像素12中，为了方便起见，把与通过将单位区域沿着第一方向V移位一个传感器像素12而获得的区域相对应的四个传感器像素12称为四个传感器像素12A，该单位区域对应于共用一个浮动扩散部FD的四个传感器像素12。此时，在本变形例中，第一基板10针对每四个传感器像素12A共用贯通配线47。因此，在本变形例中，针对每四个传感器像素12A设置一个贯通配线47。

在本变形例中，第一基板10具有针对各传感器像素12分离光电二极管PD和传输晶体管TR的元件分离部43。当从半导体基板11的法线方向观察时，元件分离部43不完全包围传感器像素12，并且在浮动扩散部FD(贯通配线54)和贯通配线47附近具有间隙(未形成区域)。另外，该间隙使得四个传感器像素12共用一个贯通配线54，或者使得四个传感器像素12A共用一个贯通配线47。在本变形例中，第二基板20针对共用浮动扩散部FD的每四个传感器像素12具有一个读出电路22。

图32示出了根据本变形例的摄像元件1的水平断面构造的另一示例。图32示出了图30的断面构造的变形例。在本变形例中，第一基板10针对各传感器像素12包括光电二极管PD和传输晶体管TR，并且每四个传感器像素12共用一个浮动扩散部FD。此外，第一基板10包括针对各传感器像素12分离光电二极管PD和传输晶体管TR的元件分离部43。

图33示出了根据本变形例的摄像元件1的水平断面构造的另一示例。图33示出了图31的断面构造的变形例。在本变形例中，第一基板10针对各传感器像素12包括光电二极管PD和传输晶体管TR，并且每四个传感器像素12共用一个浮动扩散部FD。此外，第一基板10包括针对各传感器像素12分离光电二极管PD和传输晶体管TR的元件分离部43。

(4-8.变形例8)

图34示出了根据上述实施方案等的一个变形例(变形例8)的摄像元件(摄像元件1)的电路构造的示例。根据本变形例的摄像元件1是并入有列并行ADC的CMOS图像传感器。

如图34所示，根据本变形例的摄像元件1包括像素区域13，在该像素区域13中，以矩阵形状(即，以矩阵状态)二维地布置有各自包括光电转换部的多个传感器像素12。除此之外，摄像元件1还包括垂直驱动电路33、列信号处理电路34、基准电压供给部38、水平驱动电路35、水平输出线37和系统控制电路36。

在该系统构造中，基于主时钟MCK，系统控制电路36生成用作垂直驱动电路33、列信号处理电路34、基准电压供给部38和水平驱动电路35等的操作的基准的时钟信号、控制信号等。然后，系统控制电路36将时钟信号、控制信号等供给至垂直驱动电路33、列信号处理电路34、基准电压供给部38和水平驱动电路35等。

另外，垂直驱动电路33与像素区域13中的各传感器像素12一起形成在第一基板10上，并且垂直驱动电路33还形成在其上形成有读出电路22的第二基板20上。列信号处理电路34、基准电压供给部38、水平驱动电路35、水平输出线37和系统控制电路36形成在第三基板30上。

作为传感器像素12，例如，尽管这里省略了附图对其的图示，但是可以使用除了包括光电二极管PD之外还包括传输晶体管TR的构造，传输晶体管TR将在光电二极管PD中通过光电转换获得的电荷传输至浮动扩散部FD。另外，作为读出电路22，例如，尽管这里省略了附图对其的图示，但是可以使用包括控制浮动扩散部FD的电位的复位晶体管RST、根据浮动扩散部FD的电位输出信号的放大晶体管AMP以及进行像素选择的选择晶体管SEL的三晶体管构造。

在像素区域13中，各传感器像素12二维布置，并且对于该m行n列的像素布置，针对各行设置像素驱动线23，并且针对各列设置垂直信号线24。多个像素驱动线23的一端分别连接至垂直驱动电路33中的与各行相对应的各输出端。垂直驱动电路33包括移位寄存器等，并且经由多个像素驱动线23控制像素区域13的行寻址和行扫描。

例如，列信号处理电路34具有ADC(模数转换电路)34-1至34-m，其针对像素区域13的各像素列，即，各垂直信号线24设置。列信号处理电路34将从像素区域13中的各传感器像素12以列为单位输出的模拟信号转换为数字信号，以输出数字信号。

例如，基准电压供给部38包括作为生成所谓的斜坡(RAMP)波形基准电压Vref的装置的DAC(数模转换电路)38A，斜坡波形的电平随着时间以倾斜的方式变化。需要注意的是，生成斜坡波形基准电压Vref的装置不限于DAC 38A。

在系统控制电路36供给的控制信号CS1的控制下，DAC 38A基于系统控制电路36供给的时钟CK生成斜坡波形基准电压Vref，并且将斜坡波形基准电压Vref供给至列信号处理电路34的ADC 34-1至34-m。

需要注意的是，ADC 34-1至34-m各自构造为在正常帧率模式和高速帧率模式之间选择性执行与各操作模式相对应的AD转换操作，正常帧率模式使用逐行扫描方式从所有传感器像素12读出信息，高速帧率模式通过将传感器像素12的曝光时间设定为1/N而将帧率设定为正常帧率模式的N倍(例如，两倍)。在系统控制电路36供给的控制信号CS2和CS3的控制下执行该操作模式的切换。另外，从外部系统控制器(未示出)向系统控制电路36供给用于在正常帧率模式与高速帧率模式之间进行切换的指令信息。

ADC 34-1至34-m都具有相同的构造，并且在此参考ADC 34-m作为示例进行说明。ADC 34-m包括比较器34A、例如作为计数装置的递增/递减计数器(在图中记为U/DCNT)34B、传输开关34C和存储装置34D。

比较器34A将与从像素区域13的第n列的各传感器像素12输出的信号相对应的垂直信号线24的信号电压Vx与基准电压供给部38供给的斜坡波形基准电压Vref进行比较。例如，当基准电压Vref大于信号电压Vx时，输出Vco变为“H(高)”电平，并且当基准电压Vref等于或小于信号电压Vx时，输出Vco变为“L(低)”电平。

递增/递减计数器34B是异步计数器，并且在系统控制电路36供给的控制信号CS2的控制下，通过与时钟CK同步地递减(DOWN)计数或递增(UP)计数来测量比较器34A中从比较操作开始到比较操作结束的比较时段，系统控制电路36同时向DAC 18A供给时钟CK。

具体地，在正常帧率模式下，在从一个传感器像素12读出信号的读取操作中，在第一次读取操作期间执行递减计数以测量第一次读取期间的比较时间，并且在第二次读取操作期间执行递增计数以测量第二次读取期间的比较时间。

另一方面，在高速帧率模式下，将针对一行中的传感器像素12的计数结果保持为原样，并且从前一次计数结果开始连续地对后一行中的传感器像素12执行递减计数，从而测量第一次读取期间的比较时间，并且在第二次读取操作期间执行递增计数，从而测量第二次读取期间的比较时间。

在系统控制电路36供给的控制信号CS3的控制下，在正常帧率模式下，在针对一行中的传感器像素12完成递增/递减计数器34B的计数操作时，导通(闭合)传输开关34C，并且将递增/递减计数器34B的计算结果传输至存储装置34D。

另一方面，例如，在N＝2的高帧率下，在针对一行中的传感器像素12完成递增/递减计数器34B的计数操作时，递增/递减计数器34B保持截止(打开)。此后，当针对后一行中的传感器像素12完成递增/递减计数器34B的计数操作时，导通递增/递减计数器34B，并且将针对垂直的两个像素的递增/递减计数器34B的计数结果传输至存储装置34D。

以这种方式，由像素区域13中的各传感器像素12经由垂直信号线24按列供给的模拟信号通过ADC 34-1至34-m中的比较器34A和递增/递减计数器34B的各操作被转换为N位数字信号，以存储在存储装置34D中。

水平驱动电路35包括移位寄存器等，并且控制列信号处理电路34的ADC 34-1至34-m的列寻址和列扫描。在该水平驱动电路35的控制下，在ADC 34-1至34-m各者中经AD转换的N位数字信号被依次读出至水平输出线37，以经由水平输出线37作为拍摄图像数据输出。

需要注意的是，尽管由于以下内容与本公开不直接相关而未由附图具体示出，但是除了上述组件之外，还可以设置对经由水平输出线37输出的拍摄图像数据执行各种信号处理的电路等。

上述构造的并入有根据本变形例的列并行ADC的摄像元件1使得能够经由传输开关34C选择性地将递增/递减计数器34B的计数结果传输至存储装置34D，从而使得能够独立地控制递增/递减计数器34B的计数操作和递增/递减计数器34B的读取操作，以将计数结果读出至水平输出线37。

(4-9.变形例9)

图35示出了图34的摄像元件包括三个层叠基板(第一基板10、第二基板20和第三基板30)的构造的示例。在本变形例中，在第一基板10中，包括多个传感器像素12的像素区域13形成在中央部分中，并且垂直驱动电路33形成在像素区域13周围。另外，在第二基板20中，包括多个读出电路22的读出电路区域15形成在中央部分中，并且垂直驱动电路33形成在读出电路区域15周围。在第三基板30中，形成有列信号处理电路34、水平驱动电路35、系统控制电路36、水平输出线37和基准电压供给部38。与在上述实施方案等中一样，这避免了由于基板彼此电连接的构造而增大芯片尺寸或损害每个像素的面积的小型化。结果，在不损害每个像素的面积的小型化的情况下，可以提供芯片尺寸等于现有芯片尺寸的具有三层构造的摄像元件1。需要注意的是，垂直驱动电路33可以仅形成在第一基板10上，或者可以仅形成在第二基板20上。

(4-10.变形例10)

图36示出了根据上述实施方案等的一个变形例(变形例10)的摄像元件(摄像元件1)的断面构造的示例。在上述实施方案等中，摄像元件1构造为包括三个层叠基板(第一基板10、第二基板20和第三基板30)。然而，摄像元件1可以构造为包括两个层叠基板(第一基板10和第二基板20)。此时，例如，如图36所示，逻辑电路32可以分别形成在第一基板10和第二基板20上。这里，在逻辑电路32中，设置在第一基板10侧的电路32A包括具有栅极构造的晶体管，在该栅极构造中层叠有包含耐高温处理的材料(例如，高k)的高介电常数膜和金属栅极电极。另一方面，设置在第二基板20侧的电路32B包括在与源极电极和漏极电极接触的杂质扩散区域的表面中的低电阻区域26，该低电阻区域26包含诸如CoSi₂或NiSi等通过自对准硅化物(Self Aligned Silicide)处理形成的硅化物。包含硅化物的低电阻区域包含用于半导体基板的材料和金属的化合物。这使得能够在形成传感器像素12时使用诸如热氧化等高温处理。另外，在逻辑电路32的设置在第二基板20侧的电路32B中，在包含硅化物的低电阻区域26设置在与源极电极和漏极电极接触的杂质扩散区域的表面中的情况下，可以降低接触电阻。结果，可以提高逻辑电路32的计算速度。

(4-11.变形例11)

图37示出了根据上述实施方案等的一个变形例(变形例11)的摄像元件1的断面构造的变形例。根据上述实施方案等的第三基板30上的逻辑电路32可以包括在与源极电极和漏极电极接触的杂质扩散区域的表面中的低电阻区域39，该低电阻区域39包含诸如CoSi₂和NiSi等通过自对准硅化物(Self Aligned Silicide)处理形成的硅化物。这使得能够在形成传感器像素12时使用诸如热氧化等高温处理。另外，在逻辑电路32中，在包含硅化物的低电阻区域39设置在与源极电极和漏极电极接触的杂质扩散区域的表面上的情况下，可以降低接触电阻。结果，可以提高逻辑电路32的计算速度。

需要注意的是，在上述实施方案等中，可以颠倒导电类型。例如，在上述实施方案等的说明中，p型可以被更改为n型，并且n型可以被更改为p型。在这种情况下，也可以获得与上述实施方案等的效果类似的效果。

<5.应用示例>

图38示出了包括根据上述第一至第三实施方案以及变形例1至11的摄像元件(摄像元件1)的摄像系统7的示意性构造的示例。

例如，摄像系统7是诸如数码相机或摄像机等摄像元件或者诸如便携式终端装置(诸如智能手机或平板型装置等)等电子设备。例如，摄像系统7包括光学系统241、快门装置242、摄像元件1、DSP电路243、帧存储器244、显示部245、存储部246、操作部247和电源部248。在摄像系统7中，快门装置242、摄像元件1、DSP电路243、帧存储器244、显示部245、存储部246、操作部247和电源部248经由总线249彼此连接。

摄像元件1输出与入射光相对应的图像数据。光学系统241具有一个或多个透镜，并且将来自被摄体的光(入射光)引导到摄像元件1，以在摄像元件1的光接收面上形成图像。快门装置242设置在光学系统241与摄像元件1之间，并且根据操作部247的控制来控制对摄像元件1的光照射时段和光屏蔽时段。DSP电路243是处理从摄像元件1输出的信号(图像数据)的信号处理电路。帧存储器244以帧为单位临时保持由DSP电路243处理后的图像数据。例如，显示部245包括诸如液晶面板或有机EL(电致发光)面板等面板型显示装置，并且显示由摄像元件1拍摄的运动图像或静止图像。存储部246将由摄像元件1拍摄的运动图像或静止图像的图像数据记录到诸如半导体存储器或硬盘等记录介质上。操作部247根据用户的操作发出用于摄像系统7的各种功能的操作命令。电源部248将作为用于操作摄像元件1、DSP电路243、帧存储器244、显示部245、存储部246和操作部247的电源的各种电源适当地供给至这些供给目标。

接下来，将说明摄像系统7中的摄像过程。

图39示出了摄像系统7的摄像操作的流程图的示例。用户通过操作操作部247给出开始摄像的指令(步骤S101)。然后，操作部247向摄像元件1发送摄像命令(步骤S102)。当接收到摄像命令时，摄像元件1(具体地，系统控制电路36)使用预定的摄像方法执行摄像(步骤S103)。

摄像元件1将通过光学系统241和快门装置242在光接收面上形成图像的光(图像数据)输出至DSP电路243。这里，图像数据是基于临时保持在浮动扩散部FD上的电荷而生成的所有像素的像素信号的数据。DSP电路243基于从摄像元件1输入的图像数据执行预定的信号处理(例如，降噪处理)(步骤S104)。DSP电路243使帧存储器244保持执行了预定信号处理的图像数据，并且帧存储器244使图像数据存储在存储部246中(步骤S105)。以这种方式，在摄像系统7中执行摄像。

在本应用示例中，摄像元件1应用于摄像系统7。这使得摄像元件1能够更小或更高清，从而使得能够提供更小或更高清的摄像系统7。

图40示出了可应用本公开的技术的非层叠型固体摄像元件(固体摄像元件23210)和层叠型固体摄像元件(固体摄像元件23020)的构造示例的概述。

图40的A示出了非层叠型固体摄像元件的示意性构造的示例。如图40的A所示，固体摄像元件23010包括单个裸片(半导体基板)23011。该裸片23011包括其中以阵列形状布置有各像素的像素区域23012、驱动像素并且执行其他各种控制的控制电路23013和执行信号处理的逻辑电路23014。

图40的B和C各自示出了层叠型固体摄像元件的示意性构造的示例。如图40的B和C所示，固体摄像元件23020包括两个裸片，即，层叠并电连接以构造为单个半导体芯片的传感器裸片23021和逻辑裸片23024。这些传感器裸片23021和逻辑裸片23024对应于本公开的“第一基板”和“第二基板”的一个具体示例。

在图40的B中，传感器裸片23021搭载像素区域23012和控制电路23013，并且逻辑裸片23024搭载包括执行信号处理的信号处理电路的逻辑电路23014。此外，例如，传感器裸片20321可以搭载前述的读出电路22等。

在图40的C中，传感器裸片23021搭载像素区域23012，并且逻辑裸片23024搭载控制电路23013和逻辑电路23014。

图41是示出了层叠型固体摄像元件23020的第一构造示例的断面图。

在传感器裸片23021中，形成有包括在像素区域23012所包括的像素中的PD(光电二极管)、FD(浮动扩散部)、Tr(MOS FET)和用作控制电路23013的Tr等。此外，在传感器裸片23021中，形成有包括多层配线23110(在本示例中，三层配线23110)的配线层23101。需要注意的是，可以在逻辑裸片23024中设置控制电路23013(用作控制电路23013的Tr)而不是在传感器裸片23021中设置控制电路23013。

在逻辑裸片23024中，Tr形成为包括在逻辑电路23014中。此外，在逻辑裸片23024中，形成有包括多层配线23170(在本示例中，三层配线23170)的配线层23161。另外，逻辑裸片23024具有接触孔23171，绝缘膜23172形成在接触孔23171的内壁表面上，并且连接至配线23170等的连接导体23173埋设在接触孔23171中。

传感器裸片23021和逻辑裸片23024利用彼此面对的配线层23101和23161而接合在一起，从而构成层叠有传感器裸片23021和逻辑裸片23024的层叠型固体摄像元件23020。在传感器裸片23021和逻辑裸片23024接合在一起的表面上形成有保护膜23191等。

传感器裸片23021具有从传感器裸片23021的背面侧(光进入PD的一侧)(上侧)贯通传感器裸片23021以到达逻辑裸片23024的顶层中的配线23170的接触孔23111。此外，在接触孔23111附近，传感器裸片23021具有从传感器裸片23021的背面侧到达第一层中的配线23110的接触孔23121。绝缘膜23112形成在接触孔23111的内壁表面上，并且绝缘膜23122形成在接触孔23121的内壁表面上。然后，连接导体23113和23123分别埋设在接触孔23111和23121中。连接导体23113和连接导体23123在传感器裸片23021的背面侧彼此电连接，从而经由配线层23101、接触孔23121、接触孔23111和配线层23161将传感器裸片23021和逻辑裸片23024电连接。

图42是示出了层叠型固体摄像元件23020的第二构造示例的断面图。

在固体摄像元件23020的第二构造示例中，传感器裸片23021(的配线层23101(的配线23110))和逻辑裸片23024(的配线层23161(的配线23170))通过在传感器裸片23021中产生的一个接触孔23211彼此电连接。

换言之，在图42中，接触孔23211形成为从传感器裸片23021的背面侧贯通传感器裸片23021，以到达逻辑裸片23024的顶层中的配线23170，并且还到达传感器裸片23021的顶层中的配线23110。绝缘膜23212形成在接触孔23211的内壁表面上，并且连接导体23213埋设在接触孔23211中。在前述的图41中，传感器裸片23021和逻辑裸片23024通过两个接触孔23111和23121彼此电连接。在图42中，传感器裸片23021和逻辑裸片23024通过一个接触孔23211彼此电连接。

图43是示出了层叠型固体摄像元件23020的第三构造示例的断面图。

图43的固体摄像元件23020与图39的情况的不同之处在于，在传感器裸片23021和逻辑裸片23024接合在一起的表面上没有形成保护膜23191等。

通过重叠传感器裸片23021和逻辑裸片23024以使配线23110和23170彼此直接接触，然后在施加必要的重量的同时通过加热直接接合配线23110和23170来构造图43的固体摄像元件23020。

图44是示出了可应用本公开的技术的层叠型固体摄像元件的另一构造示例的断面图。

在图44中，固体摄像元件23401具有其中包括传感器裸片23411、逻辑裸片23412和存储器裸片23413的三个裸片层叠的三层层叠构造。

例如，存储器裸片23413包括临时保持逻辑裸片23412执行的信号处理所需的数据的存储器电路。

在图44中，尽管逻辑裸片23412和存储器裸片23413按此顺序层叠在传感器裸片23411下方，但是可以以相反顺序，即，以存储器裸片23413和逻辑裸片23412的顺序将逻辑裸片23412和存储器裸片23413层叠在传感器裸片23411下方。

需要注意的是，在图44中，传感器裸片23411包括用作像素的光电转换部的PD和像素Tr的源极/漏极区域。

栅极电极经由栅极绝缘膜形成在PD周围，并且栅极电极和一对源极/漏极区域包括在像素Tr 23421和像素Tr 23422中。

与PD相邻的像素Tr 23421是传输Tr，并且包括在像素Tr 23421中的一对源极/漏极区域中的一者是FD。

另外，传感器裸片23411包括层间绝缘膜，并且层间绝缘膜具有接触孔。在接触孔中，形成有连接至像素Tr 23421和像素Tr 23422的连接导体23431。

此外，传感器裸片23411包括配线层23433，在该配线层23433中形成有连接至各连接导体23431的多层配线23432。

另外，在传感器裸片23411的配线层23433的底层中，形成有用作外部连接用电极的铝焊盘23434。换言之，在传感器裸片23411中，铝焊盘23434形成在比配线23432更靠近与逻辑裸片23412的接合面23440的位置处。铝焊盘23434用作与外部的信号输入和输出相关的配线的一端。

此外，传感器裸片23411包括用于与逻辑裸片23412电连接的接触部23441。接触部23441还连接至逻辑裸片23412的接触部23451以及传感器裸片23411的铝焊盘23442。

然后，传感器裸片23411具有从传感器裸片23411的背面侧(上侧)到达铝焊盘23442的焊盘孔23443。

本公开的技术可应用于如上所述的固体摄像元件。例如，如前所述的多个像素驱动线23和多个垂直信号线24可以设置在配线23110或配线层23161中。在这种情况下，通过在多个垂直信号线24之间形成如图1所示的空隙G来减少配线间电容。另外，可以通过抑制配线间电容的增加来减少配线电容的变化。

<6.实际应用示例>

(实际应用示例1)

本公开的技术(本技术)可应用于各种产品。例如，本公开的技术可以实现为安装在诸如汽车、电动汽车、混合动力汽车、摩托车、自行车、个人移动车辆、飞机、无人机、船舶或机器人等任何类型的移动体上的装置。

图45是示出了作为可以应用根据本发明实施方案的技术的移动体控制系统的示例的车辆控制系统的示意性构造的示例的框图。

车辆控制系统12000包括通过通信网络12001彼此连接的多个电子控制单元。在图45所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。另外，作为集成控制单元12050的功能构造，示出了微型计算机12051、声音/图像输出部12052和车载网络接口(I/F)12053。

驱动系统控制单元12010根据各种类型的程序控制与车辆的驱动系统相关的装置的操作。例如，驱动系统控制单元12010用作以下装置的控制装置：诸如内燃机或驱动马达等用于产生车辆驱动力的驱动力产生装置、用于将驱动力传递至车轮的驱动力传递机构、用于调节车辆转向角的转向机构和用于产生车辆制动力的制动装置等。

车身系统控制单元12020根据各种类型的程序控制设置在车身上的各种类型的装置的操作。例如，车身系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动车窗装置或诸如前照灯、倒车灯、刹车灯、转向信号灯或雾灯等各种类型的灯的控制装置。在这种情况下，可以向车身系统控制单元12020输入从替代钥匙的移动装置发送的无线电波或各种类型的开关的信号。车身系统控制单元12020接收这些无线电波或信号的输入，并且控制车辆的门锁装置、电动车窗装置或灯等。

车外信息检测单元12030检测包括车辆控制系统12000的车辆外部的信息。例如，车外信息检测单元12030与摄像部12031连接。车外信息检测单元12030使摄像部12031对车辆外部的图像进行摄像，并且接收所摄像的图像。基于接收到的图像，车外信息检测单元12030可以执行诸如人、车辆、障碍物、标志或路面上的字符等物体的检测处理，或者可以执行距上述物体的距离的检测处理。

摄像部12031是接收光并且输出与接收到的光的光量相对应的电信号的光学传感器。摄像部12031可以将电信号作为图像输出，或者可以将电信号作为测距信息输出。另外，由摄像部12031接收的光可以是可见光，或者可以是诸如红外线等不可见光。

车内信息检测单元12040检测车辆内部的信息。车内信息检测单元12040例如与检测驾驶员状态的驾驶员状态检测部12041连接。驾驶员状态检测部12041例如包括对驾驶员进行摄像的相机。基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或驾驶员的集中程度，或者可以确定驾驶员是否在打瞌睡。

微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的车辆外部或内部的信息来计算驱动力产生装置、转向机构或制动装置的控制目标值，并且向驱动系统控制单元12010输出控制命令。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS)功能的协同控制，ADAS功能包括车辆的碰撞避免或冲击减缓、基于车间距离的跟随驾驶、车速保持驾驶、车辆碰撞警告或车辆偏离车道警告等。

另外，通过基于由车外信息检测单元12030或车内信息检测单元12040获得的车辆外部或内部的信息来控制驱动力产生装置、转向机构或制动装置等，微型计算机12051能够执行旨在实现自动驾驶等的协同控制，所述自动驾驶使得车辆能够不依赖于驾驶员的操作而自主行驶。

另外，基于由车外信息检测单元12030获得的车辆外部的信息，微型计算机12051可以向车身系统控制单元12020输出控制命令。例如，微型计算机12051可以例如根据由车外信息检测单元12030检测到的前方车辆或对向车辆的位置，通过控制前照灯以从远光变为近光来执行旨在防止眩光的协同控制。

声音/图像输出部12052将声音和图像中的至少一者的输出信号发送至能够在视觉上或听觉上将信息通知到车辆的乘客或车辆外部的输出装置。在图45的示例中，作为输出装置，示出了音频扬声器12061、显示部12062和仪表板12063。例如，显示部12062可以包括车载显示器和抬头显示器中的至少一者。

图46是示出了摄像部12031的安装位置的示例的图。

在图46中，摄像部12031包括摄像部12101、12102、12103、12104和12105。

摄像部12101、12102、12103、12104和12105例如设置在车辆12100的前鼻、后视镜、后保险杠和后门上的位置以及车厢内挡风玻璃的上部的位置。设置在前鼻的摄像部12101和设置在车厢内挡风玻璃的上部的摄像部12105主要获得车辆12100前方的图像。设置在后视镜的摄像部12102和12103主要获得车辆12100两侧的图像。设置在后保险杠或后门的摄像部12104主要获得车辆12100后方的图像。设置在车厢内挡风玻璃的上部的摄像部12105主要用于检测前方车辆、行人、障碍物、交通信号灯、交通标志或车道等。

顺便提及地，图46示出了摄像部12101至12104的摄像范围的示例。摄像范围12111表示设置在前鼻的摄像部12101的摄像范围。摄像范围12112和12113分别表示设置在后视镜的摄像部12102和12103的摄像范围。摄像范围12114表示设置在后保险杠或后门的摄像部12104的摄像范围。例如，通过叠加由摄像部12101至12104摄像的图像数据，获得从上方观察的车辆12100的鸟瞰图像。

摄像部12101至12104中的至少一者可以具有获得距离信息的功能。例如，摄像部12101至12104中的至少一者可以是由多个摄像元件组成的立体相机，或者可以是具有用于相位差检测的像素的摄像元件。

例如，基于从摄像部12101至12104获得的距离信息，微型计算机12051能够确定距摄像范围12111至12114内的各个三维物体的距离和所述距离的时间变化(相对于车辆12100的相对速度)，从而提取最近的三维物体作为前方车辆，特别地，该三维物体存在于车辆12100的行驶路径上并且以预定速度(例如，等于或大于0km/h)沿着与车辆12100大致相同的方向行驶。此外，微型计算机12051可以预先设定前方的与前方车辆要保持的车间距离，并且执行自动制动控制(包括跟随停止控制)或自动加速控制(包括跟随启动控制)等。因此，可以执行旨在使车辆不依赖于驾驶员的操作而自主行驶的自动驾驶等的协同控制。

例如，基于从摄像部12101至12104获得的距离信息，微型计算机12051可以将三维物体的三维物体数据分类为两轮车辆、标准车辆、大型车辆、行人、电线杆和其他三维物体的三维物体数据，提取分类后的三维物体数据，并且使用所提取的三维物体数据来自动躲避障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员能够在视觉上识别的障碍物和车辆12100的驾驶员难以在视觉上识别的障碍物。然后，微型计算机12051确定用于指示与各个障碍物发生碰撞的风险的碰撞风险。在碰撞风险等于或者高于设定值并且因此存在碰撞可能性的情况下，微型计算机12051经由音频扬声器12061或显示部12062向驾驶员输出警告，并且经由驱动系统控制单元12010执行强制减速或规避转向。因此，微型计算机12051能够辅助驾驶以避免碰撞。

摄像部12101至12104中的至少一者可以是检测红外线的红外相机。微型计算机12051可以例如通过确定摄像部12101至12104的摄像图像中是否存在行人来识别行人。例如，这种对行人的识别是通过以下过程执行的：提取作为红外相机的摄像部12101至12104的摄像图像中的特征点的过程；以及对表示物体轮廓的一系列特征点进行图案匹配处理以确定是否是行人的过程。如果微型计算机12051确定在摄像部12101至12104的摄像图像中存在行人，并因此识别出行人，则声音/图像输出部12052控制显示部12062，从而使用于强调的方形轮廓线以叠加在识别出的行人上的方式显示。声音/图像输出部12052还可以控制显示部12062，以在期望的位置处显示表示行人的图标等。

上面已经说明了可应用本公开的技术的移动体控制系统的一些示例。本公开的技术可应用于上述构造中的摄像部12031。具体地，可以将根据上述第一至第三实施方案及其变形例1至11的摄像元件1应用于摄像部12031。将本公开的技术应用于摄像部12031使得能够获得具有较少噪声的高清拍摄图像，从而使得能够在移动体控制系统中使用拍摄图像来执行高精度控制。

(实际应用示例2)

图47是示出了可以应用根据本发明实施方案的技术(本技术)的内窥镜手术系统的示意性构造示例的图。

在图47中，示出了外科大夫(医生)11131正在使用内窥镜手术系统11000对病床11133上的患者11132进行手术的状态。如图所示，内窥镜手术系统11000包括内窥镜11100、诸如气腹管11111和能量装置11112等其他手术工具11110、支撑内窥镜11100的支撑臂装置11120和装载着用于内窥镜手术的各种装置的推车11200。

内窥镜11100包括镜筒11101和连接至镜筒11101的近端的摄像头11102，该镜筒11101从其远端起预定长度的区域插入患者11132的体腔。在所示的示例中，内窥镜11100被示出为包括具有硬型镜筒11101的刚性内窥镜。然而，内窥镜11100也可以包括具有柔型镜筒11101的柔性内窥镜。

镜筒11101在其远端具有安装物镜的开口部。光源装置11203连接至内窥镜11100，使得由光源装置11203产生的光通过在镜筒11101内部延伸的光导而被引导到镜筒11101的远端并且通过物镜向患者11132的体腔中的观察目标照射。需要注意的是，内窥镜11100可以是前视内窥镜，或者可以是斜视内窥镜或侧视内窥镜。

在摄像头11102的内部设置有光学系统和摄像元件，使得来自观察目标的反射光(观察光)被光学系统聚集在摄像元件上。摄像元件对观察光进行光电转换，以生成与观察光相对应的电信号，即，与观察图像相对应的图像信号。图像信号作为RAW数据被传输到相机控制单元(CCU)11201。

CCU 11201包括中央处理单元(CPU)、图形处理单元(GPU)等，并且整体地控制内窥镜11100和显示装置11202的操作。此外，CCU 11201从摄像头11102接收图像信号，并且对图像信号执行用于显示基于图像信号的图像的各种图像处理，例如显影处理(去马赛克处理)。

显示装置11202在CCU 11201的控制下显示基于已经由CCU 11201进行了图像处理的图像信号的图像。

例如，光源装置11203包括诸如发光二极管(LED)等光源，并且在对手术部位等进行摄像时向内窥镜11100供给照射光。

输入装置11204是用于内窥镜手术系统11000的输入接口。用户可以通过输入装置11204执行向内窥镜手术系统11000输入各种类型的信息或指令的输入。例如，用户输入指令等以改变内窥镜11100的摄像条件(照射光的类型、放大率或焦距等)。

治疗工具控制装置11205控制用于烧灼或切开组织、密封血管等的能量装置11112的驱动。气腹装置11206通过气腹管11111将气体送入患者11132的体腔内以便对体腔充气，以确保内窥镜11100的视野并且确保外科大夫的工作空间。记录器11207是能够记录与手术相关的各种类型的信息的装置。打印机11208是能够以诸如文本、图像或图表等各种形式打印与手术相关的各种类型的信息的装置。

需要注意的是，将对手术部位进行摄像时的照射光供给至内窥镜11100的光源装置11203可以包括白光源，该白光源包括例如LED、激光光源或者它们的组合。在白光源包括红、绿、蓝(RGB)激光光源的组合的情况下，因为能够高精度地控制各种颜色(各个波长)的输出强度和输出时序，所以可以由光源装置11203执行拍摄图像的白平衡调节。此外，在这种情况下，如果来自RGB激光光源各者的激光束以时分(time-divisionally)的方式照射到观察目标上，并且与照射时序同步地控制摄像头11102的摄像元件的驱动，则也能够以时分的方式拍摄对应于R、G和B各者的图像。根据此方法，即使没有为摄像元件设置滤色器，也能够获得彩色图像。

此外，可以控制光源装置11203，使得要输出的光的强度每隔预定时间变化。通过与光强度的变化的时序同步地控制摄像头11102的摄像元件的驱动从而以时分的方式获取图像并且合成所述图像，能够产生没有曝光不足的遮挡阴影和过度曝光的高光的高动态范围图像。

此外，光源装置11203可以构造为供给能够用于特殊光观察的预定波长带的光。在特殊光观察中，例如，通过利用身体组织中光吸收的波长依赖性来照射与普通观察时的照射光(即白光)相比的窄带光，进行以高对比度对诸如粘膜表层的血管等预定组织进行摄像的窄带光观察。或者，在特殊光观察中，可以执行用于根据通过照射激发光产生的荧光来获得图像的荧光观察。在荧光观察中，可以通过将激发光照射到身体组织上来观察来自身体组织的荧光(自体荧光观察)或者通过将诸如吲哚菁绿(ICG)等试剂局部注射到身体组织中并且将与该试剂的荧光波长相对应的激发光照射到身体组织上来获得荧光图像。光源装置11203可以构造为供给适于如上所述的特殊光观察的窄带光和/或激发光。

图48是示出了图47所示的摄像头11102和CCU 11201的功能构造的示例的框图。

摄像头11102包括透镜单元11401、摄像单元11402、驱动单元11403、通信单元11404和摄像头控制单元11405。CCU 11201包括通信单元11411、图像处理单元11412和控制单元11413。摄像头11102和CCU 11201通过传输电缆11400彼此连接以进行通信。

透镜单元11401是设置在与镜筒11101的连接位置处的光学系统。从镜筒11101的远端摄取的观察光被引导到摄像头11102并且被引入到透镜单元11401中。透镜单元11401包括包含变焦透镜和聚焦透镜的多个透镜的组合。

摄像单元11402所包括的摄像元件的数量可以是一个(单板型)或者是多个(多板型)。例如，在摄像单元11402被构造为多板型的摄像单元的情况下，通过摄像元件生成与R、G和B各者相对应的图像信号，并且可以合成图像信号以获得彩色图像。摄像单元11402还可以被构造为具有用于分别获取右眼用图像信号和左眼用图像信号的一对摄像元件，从而用于三维(3D)显示。如果执行3D显示，则外科大夫11131能够更准确地理解手术部位中活体组织的深度。需要注意的是，在摄像单元11402被构造为立体型的摄像单元的情况下，与各个摄像元件相对应地设置透镜单元11401的多个系统。

此外，摄像单元11402不是必须设置在摄像头11102上。例如，摄像单元11402可以在镜筒11101内部设置在物镜正后方。

驱动单元11403包括致动器，并且在摄像头控制单元11405的控制下使透镜单元11401的变焦透镜和聚焦透镜沿着光轴移动预定距离。因此，能够适当地调节由摄像单元11402拍摄的图像的放大率和焦点。

通信单元11404包括用于将各种类型的信息发送到CCU 11201和接收来自CCU11201的各种类型的信息的通信装置。通信单元11404通过传输电缆11400将从摄像单元11402获取的图像信号作为RAW数据发送到CCU 11201。

另外，通信单元11404从CCU 11201接收用于控制摄像头11102的驱动的控制信号，并且将该控制信号供给至摄像头控制单元11405。控制信号包括诸如与摄像条件相关的信息，例如指定拍摄图像的帧率的信息、指定拍摄图像时的曝光值的信息和/或指定拍摄图像的放大率和焦点的信息。

需要注意的是，诸如帧率、曝光值、放大率或焦点等摄像条件可以由用户指定，或者可以由CCU 11201的控制单元11413基于获得的图像信号自动设定。在后一种情况下，自动曝光(AE)功能、自动聚焦(AF)功能和自动白平衡(AWB)功能并入内窥镜11100中。

摄像头控制单元11405基于通过通信单元11404接收到的来自CCU 11201的控制信号来控制摄像头11102的驱动。

通信单元11411包括用于将各种类型的信息发送到摄像头11102和接收来自摄像头11102的各种类型的信息的通信装置。通过传输电缆11400，通信单元11411接收从摄像头11102向其发送的图像信号。

此外，通信单元11411向摄像头11102发送用于控制摄像头11102的驱动的控制信号。图像信号和控制信号可以通过电通信、光通信等传输。

图像处理单元11412对从摄像头11102向其发送的RAW数据形式的图像信号执行各种图像处理。

控制单元11413执行与由内窥镜11100对手术部位等的摄像和通过对手术部位等的摄像而获得的拍摄图像的显示相关的各种类型的控制。例如，控制单元11413产生用于控制摄像头11102的驱动的控制信号。

此外，控制单元11413基于已经由图像处理单元11412进行了图像处理的图像信号控制显示装置11202以显示对手术部位等摄像的拍摄图像。因此，控制单元11413可以使用各种图像识别技术来识别拍摄图像中的各种物体。例如，控制单元11413可以通过检测包括在拍摄图像中的物体的边缘的形状、颜色等来识别诸如镊子等手术工具、特定的活体部位、出血、使用能量装置11112时的薄雾等等。当控制单元11413控制显示装置11202显示拍摄的图像时，控制单元11413可以使用识别结果使得以与手术部位的图像重叠的方式显示各种类型的手术支持信息。当以重叠的方式显示手术支持信息并且将其呈现给外科大夫11131时，能够减轻外科大夫11131的负担，并且外科大夫11131可以确信地进行手术。

将摄像头11102和CCU 11201彼此连接的传输电缆11400是能够用于电信号通信的电信号电缆，能够用于光通信的光纤或者能够用于电通信和光通信的复合电缆。

这里，虽然在所示的示例中，通过使用传输电缆11400的有线通信来执行通信，但是也可以通过无线通信来执行摄像头11102和CCU 11201之间的通信。

上面已经说明了可应用本公开的技术的内窥镜手术系统的一些示例。在上述构造中，本公开的技术优选地可应用于设置在内窥镜11100的摄像头11102中的摄像单元11402。将本公开的技术应用于摄像单元11402使得摄像单元11402能够更小或更高清，从而使得能够提供更小或更高清的内窥镜11100。

尽管上面已经参考第一至第三实施方案及其变形例1至11、应用示例和实际应用示例说明了本公开，但是本公开不限于上述实施方案等，并且各种应用和变形是可能的。例如，在上述实施方案等中，已经示出了当处理开口H2的内部时，在阻挡膜121上形成抗蚀剂膜131以处理多个配线之间的绝缘膜111的示例，但是本公开不限于此。例如，可以使用诸如SMAP方法(堆叠掩模工艺)等堆叠膜构造来处理绝缘膜111。

另外，在上述实施方案等中，已经说明了多个像素驱动线23沿着行方向延伸并且多个垂直信号线沿着列方向延伸的示例，但是像素驱动线23和垂直信号线可以沿着同一方向延伸。此外，可以适当地改变像素驱动线23的延伸方向，例如沿着垂直方向。

另外，在上述实施方案等中，已经参考具有三维构造的摄像元件的示例说明了本技术，但是本技术不限于此。本技术可应用于任何三维层叠型的大规模集成(LSI)半导体装置。

需要注意的是，本文所述的效果仅为示例。本公开的效果不限于本文记载的效果。本公开可以具有不同于本文所述的效果。

需要注意的是，本公开可以具有以下构造。根据关于以下构造的本技术，在沿着一个方向延伸的多个配线之间形成第一空隙，并且在第一空隙上方进一步形成第二空隙，从而减少沿着一个方向延伸的配线之间的电容。因此，可以减少整体配线电容。

(1)

一种摄像元件，包括：

配线层，其包括沿着一个方向延伸的多个配线；

阻挡膜，其层叠在所述配线层上，并且具有在所述多个配线中的一者上方的端面；

第一绝缘膜，其层叠在所述配线层和所述阻挡膜上；

第一空隙，其通过所述第一绝缘膜设置在彼此相邻的所述多个配线之间；和

第二空隙，其设置在所述第一空隙上方。

(2)

根据(1)所述的摄像元件，其中

所述第二空隙具有比所述第一空隙小的体积。

(3)

根据(1)或(2)所述的摄像元件，还包括第二绝缘膜，所述第二绝缘膜设置在所述第一绝缘膜与所述阻挡膜之间并且连续地覆盖所述多个配线的上表面和侧表面。

(4)

根据(1)至(3)中任一项所述的摄像元件，还包括第三绝缘膜，所述第三绝缘膜设置在所述第一绝缘膜上，其中

所述第三绝缘膜形成所述第二空隙。

(5)

根据(4)所述的摄像元件，其中

所述第一绝缘膜和所述第三绝缘膜具有相同的材料成分。

(6)

根据(4)或(5)所述的摄像元件，其中

所述第三绝缘膜是台阶覆盖性比所述第一绝缘膜低的氧化膜。

(7)

根据(1)至(6)中任一项所述的摄像元件，其中

所述多个配线具有被阻挡金属覆盖的侧表面和底表面。

(8)

根据(7)所述的摄像元件，其中

覆盖其间具有所述第一空隙的所述多个配线的所述侧表面的所述阻挡金属部分地朝着所述底表面缩回，以在所述多个配线的所述侧表面上形成台阶。

(9)

根据(1)至(8)中任一项所述的摄像元件，其中

所述第一绝缘膜在所述多个配线上方具有凹凸。

(10)

根据(1)至(9)中任一项所述的摄像元件，其中

所述第一绝缘膜包含相对介电常数k为3.0以下的低介电材料。

(11)

根据(4)至(10)中任一项所述的摄像元件，其中

所述第一绝缘膜和所述第三绝缘膜分别选自四乙氧基硅烷基氧化硅、含碳氧化硅和单硅烷基氧化硅。

(12)

根据(1)至(11)中任一项所述的摄像元件，还包括第一导电膜，所述第一导电膜以所述第一绝缘膜介于中间的方式与所述多个配线的至少一部分正对。

(13)

根据(12)所述的摄像元件，其中

所述第一导电膜经由贯通所述第一绝缘膜的连接部电连接至所述多个配线的一部分。

(14)

根据(12)或(13)所述的摄像元件，还包括：

第一基板，其包括第一半导体基板和多层配线层，所述第一半导体基板具有执行光电转换的传感器像素，并且所述多层配线层具有埋设在其中的所述第一导电膜；和

第二基板，其包括第二半导体基板和多层配线层，所述第二半导体基板具有对基于从所述传感器像素输出的电荷的像素信号进行处理的逻辑电路，并且所述多层配线层具有埋设在其中的第二导电膜，其中

所述第一基板和所述第二基板通过接合所述第一导电膜和所述第二导电膜而彼此电连接。

(15)

一种摄像元件制造方法，包括：

形成包括沿着一个方向延伸的多个配线的配线层；

在所述配线层上形成阻挡膜；

使所述配线层在其预定区域中具有第一开口，所述配线层的所述第一开口在所述阻挡膜与彼此相邻的所述多个配线之间；

形成第一绝缘膜，从而在所述彼此相邻的所述多个配线之间形成第一空隙；以及

形成第三绝缘膜，从而在所述第一空隙上方形成第二空隙。

(16)

根据(15)所述的摄像元件制造方法，其中

使用化学气相沉积方法形成所述第一绝缘膜和所述第三绝缘膜。

(17)

根据(16)所述的摄像元件制造方法，其中

在比形成所述第一绝缘膜时更高的压力条件下形成所述第三绝缘膜。

(18)

一种摄像元件制造方法，包括：

形成包括多个配线的配线层，所述多个配线具有被阻挡金属覆盖的侧表面和底表面并且沿着一个方向延伸；

在所述配线层上形成阻挡膜；

在所述配线层的预定区域中使所述配线层具有第一开口，同时使所述阻挡金属部分地缩回，所述配线层的所述第一开口在所述阻挡膜与彼此相邻的所述多个配线之间，并且所述阻挡金属覆盖由所述第一开口露出的所述多个配线的所述侧表面；

形成覆盖所述多个配线的上表面和侧表面的第二绝缘膜；以及

形成第一绝缘膜，从而形成第一空隙和第二空隙，所述第一空隙形成在所述彼此相邻的所述多个配线之间，并且所述第二空隙形成在所述第一空隙上方。

本申请要求2022年1月11日向日本专利局提交的日本优先权专利申请JP2022-002479的优先权，将其全部内容通过引用并入本文。

本领域技术人员应当理解的是，在所附权利要求或其等同物的范围内，根据设计要求和其他因素，可以进行各种变形、组合、子组合和变更。

Claims (18)

1.一种摄像元件，包括：

配线层，其包括沿着一个方向延伸的多个配线；

阻挡膜，其层叠在所述配线层上，并且具有在所述多个配线中的一者上方的端面；

第一绝缘膜，其层叠在所述配线层和所述阻挡膜上；

第一空隙，其通过所述第一绝缘膜设置在彼此相邻的所述多个配线之间；和

第二空隙，其设置在所述第一空隙上方。

2.根据权利要求1所述的摄像元件，其中

所述第二空隙具有比所述第一空隙小的体积。

3.根据权利要求1所述的摄像元件，还包括第二绝缘膜，所述第二绝缘膜设置在所述第一绝缘膜与所述阻挡膜之间并且连续地覆盖所述多个配线的上表面和侧表面。

4.根据权利要求1所述的摄像元件，还包括第三绝缘膜，所述第三绝缘膜设置在所述第一绝缘膜上，其中

所述第三绝缘膜形成所述第二空隙。

5.根据权利要求4所述的摄像元件，其中

所述第一绝缘膜和所述第三绝缘膜具有相同的材料成分。

6.根据权利要求4所述的摄像元件，其中

所述第三绝缘膜是台阶覆盖性比所述第一绝缘膜低的氧化膜。

7.根据权利要求1所述的摄像元件，其中

所述多个配线具有被阻挡金属覆盖的侧表面和底表面。

8.根据权利要求7所述的摄像元件，其中

覆盖其间具有所述第一空隙的所述多个配线的所述侧表面的所述阻挡金属部分地朝着所述底表面缩回，以在所述多个配线的所述侧表面上形成台阶。

9.根据权利要求1所述的摄像元件，其中

所述第一绝缘膜在所述多个配线上方具有凹凸。

10.根据权利要求1所述的摄像元件，其中

所述第一绝缘膜包含相对介电常数k为3.0以下的低介电材料。

11.根据权利要求4所述的摄像元件，其中

所述第一绝缘膜和所述第三绝缘膜分别选自四乙氧基硅烷基氧化硅、含碳氧化硅和单硅烷基氧化硅。

12.根据权利要求1所述的摄像元件，还包括第一导电膜，所述第一导电膜以所述第一绝缘膜介于中间的方式与所述多个配线的至少一部分正对。

13.根据权利要求12所述的摄像元件，其中

所述第一导电膜经由贯通所述第一绝缘膜的连接部电连接至所述多个配线的一部分。

14.根据权利要求12所述的摄像元件，还包括：

第一基板，其包括第一半导体基板和多层配线层，所述第一半导体基板具有执行光电转换的传感器像素，并且所述多层配线层具有埋设在其中的所述第一导电膜；和

第二基板，其包括第二半导体基板和多层配线层，所述第二半导体基板具有对基于从所述传感器像素输出的电荷的像素信号进行处理的逻辑电路，并且所述多层配线层具有埋设在其中的第二导电膜，其中

所述第一基板和所述第二基板通过接合所述第一导电膜和所述第二导电膜而彼此电连接。

15.一种摄像元件制造方法，包括：

形成包括沿着一个方向延伸的多个配线的配线层；

在所述配线层上形成阻挡膜；

使所述配线层在其预定区域中具有第一开口，所述配线层的所述第一开口在所述阻挡膜与彼此相邻的所述多个配线之间；

形成第一绝缘膜，从而在所述彼此相邻的所述多个配线之间形成第一空隙；以及

形成第三绝缘膜，从而在所述第一空隙上方形成第二空隙。

16.根据权利要求15所述的摄像元件制造方法，其中

使用化学气相沉积方法形成所述第一绝缘膜和所述第三绝缘膜。

17.根据权利要求16所述的摄像元件制造方法，其中

在比形成所述第一绝缘膜时更高的压力条件下形成所述第三绝缘膜。

18.一种摄像元件制造方法，包括：

形成包括多个配线的配线层，所述多个配线具有被阻挡金属覆盖的侧表面和底表面并且沿着一个方向延伸；

在所述配线层上形成阻挡膜；

在所述配线层的预定区域中使所述配线层具有第一开口，同时使所述阻挡金属部分地缩回，所述配线层的所述第一开口在所述阻挡膜与彼此相邻的所述多个配线之间，并且所述阻挡金属覆盖由所述第一开口露出的所述多个配线的所述侧表面；

形成覆盖所述多个配线的上表面和侧表面的第二绝缘膜；以及

形成第一绝缘膜，从而形成第一空隙和第二空隙，所述第一空隙形成在所述彼此相邻的所述多个配线之间，并且所述第二空隙形成在所述第一空隙上方。