CN118412358A - 具有堆叠结构的图像传感器及其制造方法 - Google Patents

具有堆叠结构的图像传感器及其制造方法 Download PDF

Info

Publication number
CN118412358A
CN118412358A CN202311644163.9A CN202311644163A CN118412358A CN 118412358 A CN118412358 A CN 118412358A CN 202311644163 A CN202311644163 A CN 202311644163A CN 118412358 A CN118412358 A CN 118412358A
Authority
CN
China
Prior art keywords
layer
insulating layer
region
barrier
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311644163.9A
Other languages
English (en)
Inventor
朴炳俊
金智恩
张佑在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN118412358A publication Critical patent/CN118412358A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H10F39/1825—Multicolour image sensors having stacked structure, e.g. NPN, NPNPN or multiple quantum well [MQW] structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

提供了具有堆叠结构的图像传感器及其制造方法，所述图像传感器可以包括第一半导体芯片和第二半导体芯片，第一半导体芯片包括像素区域和外围区域，像素区域包括多个像素，第二半导体芯片结合到第一半导体芯片的下表面，第二半导体芯片包括多个逻辑元件，像素区域包括多个滤色器和在像素区域中的栅栏，多个滤色器对应于多个像素，栅栏具有网格图案，并且多个滤色器中的每个滤色器通过栅栏彼此分开，外围区域包括屏蔽区域和屏蔽外区域，屏蔽区域围绕像素区域，以及包括在屏蔽外区域中的栅栏绝缘层，栅栏绝缘层包括与栅栏相同的材料。

Description

具有堆叠结构的图像传感器及其制造方法
本申请要求于2023年1月27日在韩国知识产权局提交的第10-2023-0011106号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
发明构思的各种示例实施例涉及一种图像传感器，更具体地，涉及一种具有半导体芯片在其中彼此结合的堆叠结构的图像传感器、一种包括该图像传感器的系统、一种操作该图像传感器的方法和/或该图像传感器的制造方法等。
背景技术
通常，图像传感器可以包括像素区域和逻辑区域。多个像素可以在像素区域中以二维阵列结构布置，并且构成像素的单位像素可以包括一个光电二极管和多个像素晶体管。像素晶体管可以包括例如传输晶体管、复位晶体管、源极跟随器晶体管和选择晶体管。用于处理来自像素区域的像素信号的逻辑元件可以布置在逻辑区域中。最近，已经开发了具有堆叠结构的图像传感器。通过在相应的半导体芯片中形成像素区域和逻辑区域，然后将两个半导体芯片堆叠来制造该堆叠结构。具有堆叠结构的图像传感器可以通过增大和/或最大化像素区域中的像素的数量并且改善和/或优化逻辑区域中的逻辑元件的性能来提供高质量和高可靠的图像传感器。
发明内容
发明构思的各种示例实施例提供了具有改善的污渍缺陷的堆叠结构的图像传感器、包括该图像传感器的系统、操作该图像传感器的方法和/或该图像传感器的制造方法等。
发明构思的示例实施例的目的不限于上述目的，并且本领域技术人员将从以下描述中清楚地理解本文未描述的其他目的。
根据本发明构思的至少一个示例实施例，提供了一种具有堆叠结构的图像传感器，所述图像传感器包括第一半导体芯片和结合到第一半导体芯片的下表面的第二半导体芯片，第一半导体芯片包括像素区域和外围区域，像素区域包括多个像素，第二半导体芯片包括多个逻辑元件，像素区域包括多个滤色器和位于像素区域中的栅栏，所述多个滤色器对应于所述多个像素，栅栏具有网格图案，并且所述多个滤色器中的每个通过栅栏彼此分开，外围区域包括屏蔽区域和屏蔽外区域，屏蔽区域围绕像素区域，栅栏绝缘层包括在屏蔽外区域中，栅栏绝缘层包括与栅栏相同的材料。
根据本发明构思的至少一个示例实施例，提供了一种具有堆叠结构的图像传感器，所述图像传感器包括第一半导体芯片和结合到第一半导体芯片的下表面的第二半导体芯片，第一半导体芯片包括基底和至少一个布线层，基底包括像素区域、外围区域和背侧绝缘层，所述至少一个布线层位于基底的下表面上，像素区域包括多个像素，并且背侧绝缘层位于基底的上表面上，第二半导体芯片包括多个逻辑元件，背侧绝缘层包括栅栏、多个滤色器和TiO2层，栅栏和所述多个滤色器位于像素区域中，栅栏包括具有网格图案的单个绝缘层，并且所述多个滤色器的每个滤色器通过栅栏彼此分开，并且栅栏绝缘层在外围区域的I/O垫区域和至少一个贯穿过孔阵列区域上，栅栏绝缘层包括与栅栏相同的材料。
根据本发明构思的至少一个示例实施例，提供了一种具有堆叠结构的图像传感器，所述图像传感器包括第一半导体芯片和结合到第一半导体芯片的下表面的第二半导体芯片，第一半导体芯片包括基底和布线层，基底包括像素区域、外围区域和背侧绝缘层，布线层位于基底的下表面上，像素区域包括多个像素，并且背侧绝缘层位于基底的上表面上，第二半导体芯片包括多个逻辑元件，背侧绝缘层包括位于像素区域中的栅栏和多个滤色器，栅栏具有网格图案，并且所述多个滤色器通过栅栏彼此分开，外围区域包括屏蔽区域和屏蔽外区域，屏蔽区域围绕像素区域，栅栏绝缘层位于屏蔽外区域中，栅栏绝缘层包括与栅栏相同的材料。
根据本发明构思的至少一个示例实施例，提供了一种制造具有堆叠结构的图像传感器的方法，所述方法包括以下步骤：在第一半导体芯片的第一基底中形成多个像素，所述多个像素中的每个包括光电二极管；在第一基底的有源表面上形成第一布线层；在第二半导体芯片的第二基底中形成多个逻辑元件；在第二基底的有源表面上形成第二布线层；将第一半导体芯片和第二半导体芯片彼此结合，使得第一布线层面对第二布线层；对第一基底进行减薄，减薄步骤包括去除第一基底的非有源表面的一部分；在第一基底的无源表面上形成背侧绝缘层；在第一基底的至少一个贯穿过孔阵列区域中形成多个贯穿过孔；在第一基底的像素区域中在背侧绝缘层上形成多个滤色器，所述多个滤色器对应于所述多个像素；以及在所述多个滤色器上形成多个微透镜，其中，形成所述多个滤色器的步骤包括在背侧绝缘层上形成栅栏材料层、在像素区域中形成具有网格图案的栅栏、在屏蔽外区域中形成栅栏绝缘层以及在栅栏内部形成所述多个滤色器，屏蔽外区域在第一基底的屏蔽区域外部。
附图说明
通过以下结合附图的详细描述，将更清楚地理解各种示例实施例，在附图中：
图1是根据至少一个示例实施例的具有堆叠结构的图像传感器的透视图，并且示出了第一半导体芯片和半导体芯片彼此分开的分解透视图；
图2是根据一些示例实施例的图1的堆叠结构的图像传感器的平面图；
图3A是沿着图2的线I-I'截取的剖视图，图3B是根据至少一个示例实施例的图像传感器的剖视图；
图4A至图4C是根据一些示例实施例的图3A的背侧绝缘层的放大剖视图；
图5A至图7B是根据一些示例实施例的施加图4C的背侧绝缘层的结构的节点分离部分的平面图和与其对应的剖面；
图8A和图8B是根据一些示例实施例的具有堆叠结构的图像传感器的剖面视图，并且对应于图2；
图9A至图9G是示意性地示出根据一些示例实施例的制造具有图1的堆叠结构的图像传感器的方法的工艺的剖视图；以及
图10A至图10C是更详细地示出根据一些示例实施例的形成与形成图9F的滤色器相关的栅栏和栅栏绝缘层的工艺的剖视图。
具体实施方式
在下文中，参照附图详细描述各种示例实施例。同样的附图标记用于附图中的同样元件，并且将省略其冗余描述。
图1是根据至少一个示例实施例的具有堆叠结构的图像传感器的透视图，并且示出了分解透视图，其中第一半导体芯片和半导体芯片彼此分开，然而示例实施例不限于此。
参照图1，根据至少一个示例实施例的具有堆叠结构的图像传感器1000(下文中，简称为“图像传感器”)可以包括第一半导体芯片100和第二半导体芯片200。根据至少一个示例实施例的图像传感器1000可以具有第一半导体芯片100堆叠在第二半导体芯片200上的结构，但示例实施例不限于此，例如，图像传感器1000可以包括多于两个半导体芯片和/或附加的堆叠结构等。根据至少一个示例实施例的图像传感器1000可以包括例如互补金属氧化物半导体(CMOS)图像传感器(CIS)，但是不限于此。
第一半导体芯片100可以包括像素区域PA和/或第一外围区域PE1等，但是不限于此。像素区域PA位于第一半导体芯片100的中心区域处，并且像素区域PA可以包括以二维阵列结构布置的多个像素等。像素区域PA可以包括在像素区域PA的中心处的有源像素传感器区域APS和/或围绕有源像素传感器区域APS的光学黑色像素区域OB，但是不限于此。像素也布置在光学黑色像素区域OB中，但是可以是未电操作的虚设像素。另外，第一金属层140(见图3A)可以位于光学黑色像素区域OB的上部，以减少、阻挡和/或屏蔽到达光学黑色像素区域OB的光等。
第一外围区域PE1可以包括屏蔽区域SHA、I/O垫区域I/O PAD和/或芯片边缘区域C/E等，但是示例实施例不限于此。I/O垫区域I/O PAD和芯片边缘区域C/E可以称为屏蔽外区域。屏蔽区域SHA可以位于光学黑色像素区域OB的外部。第二金属层160(见图3A)和/或栅栏绝缘层125a(见图3B)可以位于屏蔽区域SHA的至少一部分中，以减少、阻挡和/或屏蔽光等。另外，第一贯穿过孔阵列区域TVA1和/或第二贯穿过孔阵列区域TVA2可以位于屏蔽区域SHA的一部分中。多个贯穿过孔150(见图3A)可以布置在第一贯穿过孔阵列区域TVA1和第二贯穿过孔阵列区域TVA2等中，但是示例实施例不限于此。
第一贯穿过孔阵列区域TVA1可以在如图1中所示的x方向(例如，相对于图像传感器1000的表面的第一方向)上延伸并且位于沿y方向的底侧(例如，相对于图像传感器1000的表面的第二方向)，第二贯穿过孔阵列区域TVA2可以在y方向上延伸并且位于沿x方向的右侧。然而，第一贯穿过孔阵列区域TVA1和第二贯穿过孔阵列区域TVA2的形状和位置不限于上述形状和位置。此外，在根据至少一个示例实施例的图像传感器1000中，贯穿过孔阵列区域的数量不限于两个，并且可以布置三个或四个等贯穿过孔阵列区域。此外，根据至少一个示例实施例，第一贯穿过孔阵列区域TVA1和第二贯穿过孔阵列区域TVA2可以被认为是与屏蔽区域SHA分离的区域。
另外，多个贯穿过孔150可以经由第一半导体芯片100的第一布线层180(见图3A)的多条第一线182(见图3A)连接到有源像素传感器区域APS的像素，但是示例实施例不限于此。此外，多个贯穿过孔150可以将第一半导体芯片100的第一布线层180的第一线182连接到第二半导体芯片200的第二布线层210(见图3A)的多条第二线212(见图3A)，但是不限于此。第二半导体芯片200的第二布线层210的第二线212可以连接到逻辑区域LA的一个或更多个逻辑元件等。例如，第一贯穿过孔阵列区域TVA1的贯穿过孔150可以连接到逻辑区域LA的相关双采样(CDS)电路，并且第二贯穿过孔阵列区域TVA2的贯穿过孔150可以连接到逻辑区域LA的行驱动器电路，但是示例实施例不限于此。在图3A和图3B的描述中更详细地描述了根据一些示例实施例的贯穿过孔150的详细结构。
芯片边缘区域C/E可以围绕屏蔽区域SHA并占据第一半导体芯片100的最外部分。根据至少一个示例实施例，划线(未示出)的一部分可以保持与芯片边缘区域C/E相邻。作为参照，在根据现有技术的图像传感器中，金属层存在于芯片边缘区域C/E中。然而，在根据至少一个示例实施例的图像传感器1000中，金属层可以不存在于芯片边缘区域C/E等中。
图2是具有图1的堆叠结构的图像传感器1000的平面图。图3A是沿着图2的线I-I'截取的剖视图，并且图3B是根据至少一个示例实施例的图像传感器的剖视图并且对应于图3A，然而示例实施例不限于此。下面一起参照图1给出了描述，并且简要地给出或省略已经参照图1给出的描述。
参照图2和图3A，当根据至少一个示例实施例的图像传感器1000在z方向(例如，相对于图像传感器1000的表面的第三方向)上被视为垂直结构时，第一基底101可以定位在第一半导体芯片100的上部部分中，并且第一布线层180可以定位在第一半导体芯片100的下部部分中，但是不限于此。第一基底101可以包括硅(Si)。然而，第一基底101的材料不限于Si。例如，第一基底101可以包括诸如锗(Ge)的单一元素半导体或者诸如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)和/或磷化铟(InP)等的化合物半导体。多个像素可以形成在第一基底101的像素区域PA等中。布置在第一基底101中的像素各自可以包括光电二极管PD并且可以通过至少一个深沟槽隔离(DTI)105彼此分开，但是不限于此。
第一布线层180可以位于第一基底101下方，并且包括多条第一线182和第一层间绝缘层184，但是不限于此。在另一层(例如，第二层等)中的第一线182可以经由竖直接触件彼此连接，但是不限于此。尽管图3A示出了呈两层的第一线182，但是第一线182的层数不限于两层。另外，尽管在图3A中仅在第一外围区域PE1中示出了第一线182，但是第一线182也可以布置在像素区域PA中，并且/或者在第一外围区域PE1中的第一线182可以连接到像素区域PA中的第一线182等。像素区域PA中的第一线182可以分别连接到像素晶体管。
背侧绝缘层110可以在第一基底101的背侧上。背侧绝缘层110可以包括至少两个材料层等。例如，背侧绝缘层110可以包括四个材料层，并且最上层可以用作针对金属层和/或栅栏膜的蚀刻停止层，但是不限于此。此外，背侧绝缘层110的结构可以根据在背侧绝缘层110上的栅栏120和/或栅栏绝缘层125的结构等变化。在图4A至图4C的描述中更详细地描述了根据一些示例实施例的背侧绝缘层110的详细结构。
多个滤色器130和/或多个微透镜可以在有源像素传感器区域APS中布置在背侧绝缘层110上，但是示例实施例不限于此。在图3A的有源像素传感器区域APS中，省略了微透镜，并且仅示出了滤色器130和将滤色器130彼此分开的栅栏120，然而示例实施例不限于此。栅栏120可以以二维网格图案彼此连接，但是不限于此。栅栏120可包括例如原硅酸四乙酯(TEOS)等。TEOS可以使用等离子体工艺在400℃以下形成，但是不限于此。通过上述等离子体工艺形成的TEOS被称为等离子体增强原硅酸四乙酯(PE-TEOS)或等离子体原硅酸四乙酯(PTEOS)。
作为参照，滤色器130和/或微透镜相对于像素形成在其中的第一基底101布置在与第一布线层180相对的一侧上的结构和/或图像传感器被称为背侧照明(BSI)结构或BSI图像传感器。另一方面，滤色器和/或微透镜相对于第一基底101与第一布线层180布置在相同的一侧上的结构和/或图像传感器(即，滤色器和/或微透镜布置在第一布线层180上的结构和/或图像传感器)被称为前侧照明(FSI)结构或FSI图像传感器。在根据至少一个示例实施例的图像传感器1000中，第一半导体芯片100可以具有BSI结构，但是不限于此。因此，根据至少一个示例实施例的图像传感器1000可以包括BSI图像传感器等。
在光学黑色像素区域OB和第一外围区域PE1中的背侧绝缘层110上，可以根据相应的对应区域布置图案和/或组件。更具体地，第一金属层140可以在光学黑色像素区域OB中的背侧绝缘层110上，但是不限于此。第一间隔件142可以位于第一金属层140的至少一个侧表面上，但是不限于此。根据至少一个示例实施例，可以省略第一间隔件142。
穿过背侧绝缘层110和第一基底101的贯穿过孔150可以布置在第一贯穿过孔阵列区域TVA1中。贯穿过孔150穿过由硅(Si)制成的第一基底101，并且因此可以对应于贯穿硅过孔(TSV)，但是不限于此。贯穿过孔150中的每个可以包括外导电层152和过孔金属层154等。外导电层152可以包括至少一个金属层。例如，外导电层152可以包括钛(Ti)/氮化钛(TiN)和/或钨(W)等，并且/或者过孔金属层154可以包括铝(Al)等。然而，外导电层152和过孔金属层154的材料不限于上述材料。
贯穿过孔150可以连接到第一布线层180的第一线182，并且还可以连接到第二半导体芯片200的第二布线层210的第二线212，但是示例实施例不限于此。也就是说，贯穿过孔150可以将第一线182和第二线212等彼此连接。
第二金属层160可以在屏蔽区域SHA中的背侧绝缘层110上。第二间隔件162可以位于第二金属层160的至少一个侧表面上。根据至少一个示例实施例，可以省略第二间隔件162。如上所述，第一贯穿过孔阵列区域TVA1和第二贯穿过孔阵列区域TVA2可以布置在屏蔽区域SHA中。根据至少一个示例实施例，第一贯穿过孔阵列区域TVA1和第二贯穿过孔阵列区域TVA2可以被认为是屏蔽区域SHA的一部分。然而，在根据至少一个示例实施例的图像传感器1000中，为了便于描述并且为了清楚起见，这些区域彼此区分开并且被示出为单独的区域。
贯穿过孔150和至少一个垫170可以布置在I/O垫区域I/O PAD中。在I/O垫区域I/OPAD中的贯穿过孔150可以与在第一贯穿过孔阵列区域TVA1中的贯穿过孔150相同和/或基本相同，但是不限于此。因此，贯穿过孔150可以连接到第一布线层180的第一线182，并且还可以连接到第二半导体芯片200的第二布线层210的第二线212等。此外，在I/O垫区域I/OPAD中，贯穿过孔150可以经由外导电层152连接到垫170。也就是说，在I/O垫区域I/O PAD中，贯穿过孔150可以将垫170连接到第一线182和/或第二线212，但是不限于此。
同时，根据至少一个示例实施例，至少一个虚设垫区域可以位于I/O垫区域I/OPAD与屏蔽区域SHA之间。至少一个虚设垫可以位于虚设垫区域中。然而，虚设垫可以不电操作(例如，虚设垫可以不是可操作的并且/或者虚设垫可以不电连接到电源和/或接地等)。在芯片边缘区域C/E中可以不布置其他组件。此外，尽管未示出，但是划线可以保持与芯片边缘区域C/E相邻。
如图3A中所示，I/O垫区域I/O PAD和/或芯片边缘区域C/E可以被栅栏绝缘层125覆盖，但是示例实施例不限于此。具体地，在I/O垫区域I/O PAD中，栅栏绝缘层125可以覆盖在贯穿过孔150上方的区域、外导电层152的延伸部分和/或暴露的背侧绝缘层110等。
在芯片边缘区域C/E中，栅栏绝缘层125可以覆盖背侧绝缘层110。换言之，在根据至少一个示例实施例的图像传感器1000中，芯片边缘区域C/E没有单独的金属层，因此，栅栏绝缘层125可以直接覆盖背侧绝缘层110。另外，当划线保持与芯片边缘区域C/E相邻时，栅栏绝缘层125可以在划线上覆盖背侧绝缘层110。
栅栏绝缘层125可以包括与有源像素传感器区域APS的栅栏120相同和/或基本相同的材料。例如，栅栏绝缘层125可以包括TEOS或PTEOS，但是不限于此。另外，栅栏绝缘层125可以具有与栅栏120相同和/或基本相同的厚度(例如，在+/-10％内)，但是不限于此。例如，栅栏绝缘层125和栅栏120中的每个可以具有大约的厚度等。然而，栅栏绝缘层125和栅栏120的厚度不限于上述数值。根据至少一个示例实施例，栅栏绝缘层125和栅栏120通过使相同的材料层图案化而一起形成，并且因此具有相同的厚度。下面在图10A至图10C的描述中更详细地描述形成栅栏绝缘层125和栅栏120的方法。
在根据至少一个示例实施例的图像传感器1000中，栅栏绝缘层125在屏蔽区域SHA外部的区域中(例如，在I/O垫区域I/O PAD和芯片边缘区域C/E的区域中)保持在背侧绝缘层110上，因此，可以显著改善(例如，可以显著减少、降低等)染色缺陷。如果划线的一部分保持与芯片边缘区域C/E相邻，则栅栏绝缘层125也可以保持在划线的背侧绝缘层110上。通常，可以通过旋涂工艺在BSI图像传感器的背面上形成每个滤色器130，但是不限于此。然而，在滤色器130的旋涂工艺期间，当BSI图像传感器的背侧上的图案之间存在大的高度差和/或相对大的高度差(例如，z方向上的长度差等)时，使用在旋涂工艺中的旋涂溶液泄漏到图像传感器的其他部分上和/或覆盖图像传感器的其他部分，从而在由图像传感器1000捕获的图像中导致污渍缺陷。然而，在根据至少一个示例实施例的图像传感器1000中，栅栏绝缘层125保持在屏蔽区域SHA的外部，因此，可以减小和/或最小化图像传感器1000的背侧上的图案之间的高度差。因此，可以显著改善污渍缺陷(例如，可以显著减少污渍缺陷的发生等)。另外，栅栏绝缘层125可以代替在屏蔽区域SHA外侧上的金属层，因此，可以降低金属层的密度以减少晶片和/或芯片等的翘曲。
另外，栅栏120和栅栏绝缘层125中的每个可以包括下导电层122(见图4A)和/或上绝缘层124(见图4A)，但是不限于此。然而，在一些示例实施例中，栅栏120a(见图4B)和栅栏绝缘层125可以包括单个绝缘层而没有导电层。取决于栅栏和栅栏绝缘层是否包括下导电层，背侧绝缘层的结构可以变化。这在图4A至图4C的描述中更详细地描述。
在图1中可以看出，第二半导体芯片200可以包括逻辑区域LA和/或第二外围区域PE2等。逻辑区域LA位于第二半导体芯片200的中心区域处，并且多个逻辑元件可以布置在逻辑区域LA中。逻辑元件可以包括用于处理由第一半导体芯片100的像素输出的像素信号的各种元件和/或组件。例如，逻辑元件可以包括模拟信号处理元件、模数转换器(ADC)、图像信号处理元件、控制元件等。然而，包括在逻辑区域LA中的元件不限于此。例如，用于向像素和/或无源元件供应电力和/或接地的元件(诸如电阻器、电容器等)可以布置在逻辑区域LA中，但是示例实施例不限于此。
第二外围区域PE2具有围绕逻辑区域LA的结构并且可以位于逻辑区域LA外部。例如，第二外围区域PE2具有围绕逻辑区域LA的四个侧表面的形状并且位于逻辑区域LA外部。然而，根据至少一个示例实施例，第二外围区域PE2可以位于逻辑区域LA的仅一些侧面(例如，至少一个侧面)的外部。此外，尽管未具体示出，但是与第一半导体芯片100的第一贯穿过孔阵列区域TVA1和第二贯穿过孔阵列区域TVA2对应的一个或更多个贯穿过孔阵列区域也可以布置在第二外围区域PE2中，但是示例实施例不限于此。
如图3A中所示，当在z方向上被视为垂直结构时，第二基底201(见图9B)可以定位在第二半导体芯片200的下部部分中，并且第二布线层210可以定位在第二半导体芯片200的上部部分中，但是示例实施例不限于此。第二基底201还可以包括硅(Si)等。然而，第二基底201的材料不限于硅(Si)。一个或更多个逻辑元件可以布置在第二基底201中，但是不限于此。
第二布线层210可以位于第二基底201上方，并且包括多条第二线212和/或第二层间绝缘层214等。在图3A中，为了清楚和方便描述，示出了单层的第二线212。然而，第二布线层210可以包括呈多层的多条第二线212。第二布线层210的第二线212可以连接到逻辑区域LA的一个或更多个逻辑元件。此外，第二布线层210的第二线212可以经由贯穿过孔150等连接到第一布线层180的第一线182和/或垫170。
如图1中所示，第二半导体芯片200可以在第一半导体芯片100下面并且通过例如直接接合结合到第一半导体芯片100，但是不限于此。这里，直接接合可以意味着第一半导体芯片100的绝缘层和第二半导体芯片200的绝缘层彼此直接结合(例如，接合)。根据至少一个示例实施例，第一半导体芯片100和第二半导体芯片200可以通过单独的粘合层等彼此结合。
在第一半导体芯片100和第二半导体芯片200的结合结构中，这些半导体芯片彼此结合，使得第一半导体芯片100的第一布线层180的下表面面对第二半导体芯片200的第二布线层210的上表面。此外，贯穿过孔150布置在第一外围区域PE1和第二外围区域PE2的贯穿过孔阵列区域中，并且第一半导体芯片100和第二半导体芯片200可以经由贯穿过孔150彼此电连接。因此，来自第一半导体芯片100的像素区域PA的多个像素信号可以被传输到第二半导体芯片200的逻辑区域LA的一个或更多个逻辑元件等。另外，驱动信号和电力/接地信号可以从第二半导体芯片200的逻辑区域LA的逻辑元件传输到第一半导体芯片100的像素区域PA的像素等。
在根据至少一个示例实施例的图像传感器1000中，栅栏绝缘层125在屏蔽区域SHA外部的区域中(例如，在I/O垫区域I/O PAD和芯片边缘区域C/E的区域中)保持在背侧绝缘层110上，因此，可以显著改善(例如，显著减少、降低等)染色缺陷。另外，在根据至少一个示例实施例的图像传感器1000中，在屏蔽区域SHA外部上的金属层可以用栅栏绝缘层125代替，因此，可以降低金属层的密度以减少晶片和/或芯片等的翘曲。
参照图2和图3B，根据至少一个示例实施例的图像传感器1000a与图3A的图像传感器1000的不同之处可以在于，单独的金属层不在第一外围区域PE1的屏蔽区域SHA的背侧绝缘层110上。具体地，根据至少一个示例实施例的图像传感器1000a可以包括在屏蔽区域SHA的背侧绝缘层110上的栅栏绝缘层125a，但是不限于此。栅栏绝缘层125a可以从屏蔽区域SHA延伸到I/O垫区域I/O PAD和芯片边缘区域C/E等。在I/O垫区域I/O PAD和芯片边缘区域C/E中的栅栏绝缘层125a具有与图3A的图像传感器1000中的栅栏绝缘层125相同的结构，但是示例实施例不限于此。另外，当划线(未示出)保持与芯片边缘区域C/E相邻时，栅栏绝缘层125a也可以在划线的背侧绝缘层110上延伸。
在根据至少一个示例实施例的图像传感器1000a中，栅栏绝缘层125a甚至保持在屏蔽区域SHA的背侧绝缘层110上连同I/O垫区域I/O PAD和芯片边缘区域C/E上，因此，可以显著改善(例如，显著减少、降低等)染色缺陷。此外，在根据至少一个示例实施例的图像传感器1000a中，栅栏绝缘层125a可以代替屏蔽区域SHA的第二金属层160。因此，可以降低金属层的密度以减少晶片和/或芯片等的翘曲。
图4A至图4C是根据一些示例实施例的图3A的背侧绝缘层110的放大剖视图。连同参照图3A下面给出了描述，并且简要地给出或省略已经参照图1至图3B给出的描述。
参照图4A，在根据至少一个示例实施例的图像传感器1000中，有源像素传感器区域APS的栅栏120可以包括下导电层122和/或上绝缘层124，但是不限于此。此外，类似于栅栏120，第一外围区域PE1的栅栏绝缘层125也可以包括下导电层122和/或上绝缘层124等。下导电层122可以包括例如Ti/TiN，上绝缘层124可以包括例如TEOS和/或PTEOS。然而，下导电层122和上绝缘层124的材料不限于上述材料。另外，栅栏120和栅栏绝缘层125中的每个的双层结构也可以应用于图3B的图像传感器1000a，但是示例实施例不限于此。
当栅栏120和栅栏绝缘层125中的每个包括下导电层122时，背侧绝缘层110可以包括在第一基底101的背侧上顺序地堆叠的AlO层112、第一HfOx层114、PTEOS层116和/或第二HfOx层118等，但是示例实施例不限于此。AlO层112、第一HfOx层114、PTEOS层116和第二HfOx层118可以分别具有例如和的厚度。然而，AlO层112、第一HfOx层114、PTEOS层116和第二HfOx层118的厚度不限于上述数值。此外，第二HfOx层118可以用作针对金属层和/或栅栏膜的蚀刻停止层。
参照图4B和图4C，在根据至少一个示例实施例的图像传感器1000b中，有源像素传感器区域APS的栅栏120a可以包括单个绝缘层，但是示例实施例不限于此。也就是说，栅栏120a可以不包括下导电层。此外，根据至少一个示例实施例的图像传感器1000b可以在第一外围区域PE1中包括图3A的栅栏绝缘层125或图3B的栅栏绝缘层125a，但是不限于此。类似于栅栏120a，栅栏绝缘层125或125a可以包括单个绝缘层，但是不限于此。栅栏120a和栅栏绝缘层125或125a可以包括例如TEOS和/或PTEOS等。然而，栅栏120a和栅栏绝缘层125或125a的材料不限于上述材料。
当栅栏120a和栅栏绝缘层125或125a中的每个包括单个绝缘层时，背侧绝缘层110a可以包括在第一基底101的背侧上顺序地堆叠的AlO层112、TiO2层115、PTEOS层116a和/或HfOx层118a等，但是不限于此。AlO层112、TiO2层115、PTEOS层116a和HfOx层118a可以分别具有例如 和的厚度，但是示例实施例不限于此。然而，AlO层112、TiO2层115、PTEOS层116a和HfOx层118a的厚度不限于上述数值。此外，HfOx层118a可以用作针对金属层和/或栅栏膜的蚀刻停止层。此外，TiO2层115可以用作导电膜等的防反射层。
在根据至少一个示例实施例的图像传感器1000b中，栅栏120a和栅栏绝缘层125或125a中的每个不包括下导电层，并且背侧绝缘层110a可以包括TiO2层115而不是第一HfOx层114，但是不限于此。此外，由于TiO2层115具有大约的厚度，因此与图4A的背侧绝缘层110相比，背侧绝缘层110a的总厚度可以减小大约但是示例实施例不限于此。
另外，由于背侧绝缘层110a包括具有导电性的TiO2层115，因此TiO2层115可以在期望和/或要求节点分离的部分处断开连接。图4C示出了TiO2层115在节点分离部分NDA处断开连接的结构。由于TiO2层115在节点分离部分NDA中断开连接，因此可以在节点分离部分NDA中形成凹槽H。换言之，如图4C中所示，在TiO2层115断开连接的节点分离部分NDA中，在上区域中的PTEOS层116a和HfOx层118a形成为均匀的厚度或基本均匀的厚度(例如，+/-10％厚度)，因此，凹槽H可以形成在节点分离部分NDA等中。在下文中，图5A至图7B示出了其中TiO2层115断开连接的各种节点分离部分NDA，但是示例实施例不限于此。
图5A至图7B是其中应用图4C的背侧绝缘层110a的结构的节点分离部分的平面图以及与其对应的剖面。图5B、图6B和图7B分别是根据一些示例实施例的沿着图5A的线II-II'、图6A的线III-III'和图7A的线IV-IV'截取的剖视图。
图5A和图5B示出了在第一外围区域PE1的I/O垫区域I/O PAD中的节点分离部分NDA，但是示例实施例不限于此。节点分离部分NDA可以位于贯穿过孔150的两侧，但是不限于此。在图5A中，围绕贯穿过孔150的四边形虚线可以对应于节点分离部分NDA。
图6A和图6B示出了在第一外围区域PE1的第一贯穿过孔阵列区域TVA1和/或第二贯穿过孔阵列区域TVA2中的节点分离部分NDA，但是示例实施例不限于此。节点分离部分NDA可以位于贯穿过孔150的两侧，但是不限于此。在图6A中，围绕贯穿过孔150的网格图案虚线可以对应于节点分离部分NDA。
图7A和图7B示出了节点分离部分NDA在像素区域PA的背侧接触件BCA位于的边缘中，但是示例实施例不限于此。节点分离部分NDA可以位于背侧接触件BCA的两侧上，但是不限于此。在图7A中，围绕背侧接触件BCA的虚线可以对应于节点分离部分NDA。
作为参照，背侧接触件BCA可以连接到至少一个DTI 105。DTI 105可以具有在z方向上穿过第一基底101的结构，但是不限于此。由于DTI 105形成为穿过第一基底101的结构，因此可以减少、降低和/或防止由于倾斜入射的光引起的串扰。DTI 105可以包括中心导电层和外绝缘层等。中心导电层可以包括例如多晶硅和/或杂质掺杂的多晶硅等。然而，中心导电层的材料不限于上述材料。例如，中心导电层可以包括金属、金属硅化物、含金属的导电材料等。外绝缘层可以围绕中心导电层的外部并且使中心导电层与第一基底101绝缘。外绝缘层可以包括例如氧化物和/或氮化物(诸如氧化硅、氮化硅、氮氧化硅等)。
背侧接触件BCA可以位于像素区域PA的边缘部分中，并且可以向DTI 105的中心导电层施加电力，例如(-)电压(例如，负电压)，但是示例实施例不限于此。(-)电压经由背侧接触件BCA施加到DTI 105的中心导电层，因此，可能存在于DTI 105的外绝缘层的表面上的空穴被固定，从而改善暗电流特性等。
图8A和图8B是根据一些示例实施例的具有堆叠结构的图像传感器的剖视图，并且对应于图3A，但是示例实施例不限于此。下面一起参照图1给出描述，并且简要地给出或省略已经参照图1至图7B给出的描述。
参照图8A，根据至少一个示例实施例的图像传感器1000c可以在栅栏绝缘层125b的结构和存在附加的蓝色滤色器层130a的方面，与图3A或图3B的图像传感器1000或1000a不同。具体地，在根据至少一个示例实施例的图像传感器1000c中，栅栏绝缘层125b可以完全地覆盖第一外围区域PE1。也就是说，栅栏绝缘层125b可以覆盖第一贯穿过孔阵列区域TVA1和第二贯穿过孔阵列区域TVA2上方的区域以及屏蔽区域SHA、I/O垫区域I/O PAD和芯片边缘区域C/E，但是不限于此。另外，栅栏绝缘层125b还可以覆盖在光学黑色像素区域OB中的第一金属层140的一部分等。根据至少一个示例实施例，栅栏绝缘层125b可以不覆盖光学黑色像素区域OB中的第一金属层140。
栅栏120和栅栏绝缘层125b可以包括下导电层122和上绝缘层124，并且背侧绝缘层110可以具有图4A的结构，但是不限于此。因此，在第一贯穿过孔阵列区域TVA1和第二贯穿过孔阵列区域TVA2中，在贯穿过孔150之间期望和/或要求节点分离。因此，如图8A中所示，栅栏绝缘层125b可以在节点分离部分NDA中断开连接，但是不限于此。
此外，在根据至少一个示例实施例的图像传感器1000c中，光学黑色像素区域OB以及第一贯穿过孔阵列区域TVA1和第二贯穿过孔阵列区域TVA2可以被附加的蓝色滤色器层130a覆盖，但是示例实施例不限于此。例如，附加的蓝色滤色器层130a可以覆盖第一贯穿过孔阵列区域TVA1和第二贯穿过孔阵列区域TVA2上的栅栏绝缘层125b以及光学黑色像素区域OB的第一金属层140等。由于提供了如上所述的附加的蓝色滤色器层130a，因此可以阻挡光输入到第一贯穿过孔阵列区域TVA1和第二贯穿过孔阵列区域TVA2中并且/或者进一步加强对光输入到光学黑色像素区域OB中的阻挡等。作为参照，当在有源像素传感器区域APS中形成蓝色滤色器时，可以一起形成附加的蓝色滤色器层130a，但是示例实施例不限于此。
参照图8B，根据至少一个示例实施例的图像传感器1000d可以在栅栏绝缘层125c的结构方面与图8A的图像传感器1000c不同。具体地，在根据至少一个示例实施例的图像传感器1000d中，栅栏绝缘层125c可以完全地覆盖第一外围区域PE1和光学黑色像素区域OB的第一金属层140的一部分，但是不限于此。根据至少一个示例实施例，栅栏绝缘层125c可以不覆盖光学黑色像素区域OB中的第一金属层140等。
栅栏120a和栅栏绝缘层125c可以包括单个绝缘层，并且背侧绝缘层110a可以具有图4B的结构，但是示例实施例不限于此。因此，在第一贯穿过孔阵列区域TVA1和第二贯穿过孔阵列区域TVA2中，在贯穿过孔150之间期望和/或要求由背侧绝缘层110a进行的节点分离。因此，尽管图8B中未示出，但是背侧绝缘层110a的TiO2层115可以在节点分离部分NDA中断开连接。如上所述通过背侧绝缘层110a进行节点分离，因此，如图8B中所示，栅栏绝缘层125c可以在节点分离部分NDA中连续连接而不断开连接，但是不限于此。
此外，即使在根据至少一个示例实施例的图像传感器1000d中，光学黑色像素区域OB以及第一贯穿过孔阵列区域TVA1和第二贯穿过孔阵列区域TVA2也可以被附加的蓝色滤色器层130a覆盖，但是不限于此。例如，附加的蓝色滤色器层130a可以覆盖第一贯穿过孔阵列区域TVA1和第二贯穿过孔阵列区域TVA2上的栅栏绝缘层125c以及光学黑色像素区域OB的第一金属层140等。
在图8A和图8B的图像传感器1000c和1000d中，由于栅栏绝缘层125b和125c完全地覆盖第一外围区域PE1，因此可以使整个第一外围区域PE1上的图案之间的高度差减小和/或最小化。因此，可以在旋涂工艺期间平滑地形成滤色器130，并且可以显著改善(例如，可以显著减少、降低等)污渍缺陷。作为参照，由于图8A和图8B的图像传感器1000c和1000d具有其中栅栏绝缘层125b和125c在第一贯穿过孔阵列区域TVA1和第二贯穿过孔阵列区域TVA2上延伸的结构，因此可以不改变贯穿过孔150的尺寸和/或轮廓等。
图9A至图9G是示意性地示出根据一些示例实施例的制造具有图1的堆叠结构的图像传感器1000的方法的工艺的剖视图。下面一起参照图8A给出描述，并且简要地给出或省略已经参照图1至图8B给出的描述，但是示例实施例不限于此。此外，在图9A至图9G中，为了描述的清楚和方便起见，仅示出了第一外围区域PE1的第一贯穿过孔阵列区域TVA1的一部分。
参照图9A，在根据至少一个示例实施例的制造具有堆叠结构的图像传感器的方法(在下文中，简单地称为“制造图像传感器的方法”)中，制备第一半导体芯片100。具体地，在第一半导体芯片100的第一基底101的像素区域PA中形成像素。每个像素可以包括光电二极管PD和像素晶体管(未示出)，但是不限于此。这里，可以通过DTI 105使像素彼此分开。DTI105还可以位于第一外围区域PE1中。
在像素区域PA中形成像素之后，在第一基底101的下表面上形成第一布线层180。这里，第一基底101的下表面表示有源表面ACT，并且第一基底101的上表面表示无源表面NACT。也就是说，第一基底101的下表面可以对应于前侧，并且第一基底101的上表面可以对应于后侧。第一布线层180可以包括多条第一线182和/或第一层间绝缘层184等。第一线182可以分别连接到像素晶体管。
接下来，参照图9B，制备第二半导体芯片200。具体地，在第二半导体芯片200的第二基底201中形成一个或更多个逻辑元件(未示出)，并且在第二基底201的有源表面上形成第二布线层210。在图9B中，第二基底201的上表面可以表示有源表面，并且第二基底201的下表面可以表示无源表面。第二布线层210可以包括多条第二线212和/或第二层间绝缘层214等。在图9B中，为了描述的清楚和方便，仅示出了一条第二线212。然而，在一些示例实施例中，呈多个层的多条第二线212可以布置在第二层间绝缘层214中，并且第二线212可以连接到第二基底201的一个或更多个逻辑元件等。
根据一些示例实施例，可以并行执行第二半导体芯片200的制备和第一半导体芯片100的制备，但是不限于此。换言之，在第二半导体芯片200的制备和第一半导体芯片100的制备之间可以没有顺序的偏好。另外，第一半导体芯片100的制备和第二半导体芯片200的制备在图9A和图9B中以芯片为单位示出，但是实际上可以以晶片为单位执行。换言之，第一半导体芯片100的制备可以对应于包括多个第一半导体芯片100的第一晶片的制备，并且第二半导体芯片200的制备可以对应于包括多个第二半导体芯片200的第二晶片的制备等。
在制备第一半导体芯片100和第二半导体芯片200之后，通过直接接合将第一半导体芯片100和第二半导体芯片200彼此结合，但是不限于此。例如，可以将第一半导体芯片100的第一布线层180结合到第二半导体芯片200的第二布线层210。具体地，第一布线层180的第一层间绝缘层184可以通过例如直接接合等结合到第二布线层210的第二层间绝缘层214。此外，可以以晶片为单位执行第一半导体芯片100和第二半导体芯片200之间的结合。换言之，可以通过例如直接接合等将包括多个第一半导体芯片100的第一晶片结合到包括多个第二半导体芯片200的第二晶片。
参照图9C，在将第一半导体芯片100和第二半导体芯片200彼此结合之后，去除第一半导体芯片100的第一基底101的背侧的一部分以使第一基底101减薄。可以通过例如诸如研磨和/或化学机械抛光(CMP)等的背面打磨(back-lap)工艺来执行第一半导体芯片100的背侧的去除。如图9C中所示，可以通过去除第一基底101的背侧来暴露DTI 105。例如，在背面打磨工艺期间，DTI 105可以充当蚀刻停止层。
参照图9D，在减薄第一基底101之后，在第一基底101的背侧上形成背侧绝缘层110。背侧绝缘层110可以具有图4A的结构，但是示例实施例不限于此。然而，可以形成具有图4B的结构的背侧绝缘层110a来代替背侧绝缘层110等。例如，当随后形成的栅栏和栅栏绝缘层具有包括下导电层122的双层结构时，可以形成图4A的背侧绝缘层110。另一方面，当栅栏和栅栏绝缘层具有单个绝缘层的结构时，可以形成图4B的背侧绝缘层110a。在下文中，为了便于描述，描述了图4A的背侧绝缘层110的结构，但是示例实施例不限于此。
参照图9E，随后，在第一贯穿过孔阵列区域TVA1中形成至少一个贯穿过孔150。贯穿过孔150可以包括外导电层152和过孔金属层154等。外导电层152可以包括至少一个金属层。例如，外导电层152可以包括钛(Ti)/氮化钛(TiN)和/或钨(W)等，并且/或者过孔金属层154可以包括铝(Al)等。然而，外导电层152和过孔金属层154的材料不限于上述导电材料。
如图9E中所示，贯穿过孔150可以连接到第一布线层180的第一线182，并且还可以连接到第二半导体芯片200的第二布线层210的第二线212。也就是说，贯穿过孔150可以将第一线182和第二线212彼此连接。此外，尽管未示出，贯穿过孔150和/或垫170等也可以形成在I/O垫区域I/O PAD中。I/O垫区域I/O PAD的贯穿过孔150也可以连接到垫170。
接着，参照图9F，在光学黑色像素区域OB中形成第一金属层140。另外，在有源像素传感器区域APS中形成至少一个滤色器130。当形成滤色器130时，可以形成附加的蓝色滤色器层130a以覆盖第一外围区域PE1的第一贯穿过孔阵列区域TVA1和/或第二贯穿过孔阵列区域TVA2等，但是示例实施例不限于此。根据至少一个示例实施例，可以省略附加的蓝色滤色器层130a。
滤色器130可以以与像素相对应的二维阵列结构布置，但是不限于此。在至少一个示例实施例中，滤色器130可以具有包括红色滤色器、绿色滤色器和蓝色滤色器等的拜耳图案结构。在至少一个示例实施例中，滤色器130可以包括黄色滤色器、品红色滤色器和青色滤色器等。另外，滤色器130可以附加地包括白色滤色器。
此外，在形成滤色器130之前，可以形成栅栏120和/或栅栏绝缘层125等。因此，附加的蓝色滤色器层130a可以覆盖栅栏绝缘层125。另外，栅栏120和栅栏绝缘层125可以包括下导电层122，因此，栅栏绝缘层125可以在节点分离部分中断开连接。然而，如果栅栏120和栅栏绝缘层125仅包括绝缘层，则背侧绝缘层110a的TiO2层115在节点分离部分中断开连接，但是栅栏绝缘层125可以不断开连接。
下面在图10A至图10C的描述中更详细地描述了在光学黑色像素区域OB中形成第一金属层140、栅栏120和栅栏绝缘层125的工艺。
参照图9G，在形成滤色器130和/或附加的蓝色滤色器层130a之后，在滤色器130上形成微透镜190等。具体地，在滤色器130上形成透镜材料层，并且使用光刻工艺在透镜材料层上形成光致抗蚀剂(PR)图案。然后，对PR图案执行回流工艺以使PR图案成为半球形形状，但是示例实施例不限于此，例如PR图案可以形成为不同的形状。随后，通过使用PR图案作为掩模通过对透镜材料层进行图案化来形成微透镜190。此外，根据至少一个示例实施例，可以在平面透镜层上形成平面透镜层可以形成在滤色器130上和/或微透镜190，但是不限于此。
图10A至图10C是根据一些示例实施例的更详细地示出与图9F的形成滤色器的步骤相关的形成栅栏和栅栏绝缘层的工艺的剖视图。下面一起参照图8A和图9F给出描述，并且简要地给出或省略已经参照图1至图9G给出的描述，但是示例实施例不限于此。此外，即使在图10A至图10C中，为了便于描述并且为了清楚，仅示出了第一外围区域PE1的第一贯穿过孔阵列区域TVA1的一部分，但是示例实施例不限于此。
参照图10A，在第一基底101的背侧上形成背侧绝缘层110，但是不限于此。此外，如图9E中所示，贯穿过孔150形成在第一贯穿过孔阵列区域TVA1中，但是不限于此。然后，在光学黑色像素区域OB上形成第一金属层140。第一金属层140可以包括例如钨(W)等。然而，第一金属层140的材料不限于钨(W)，并且可以是不同的金属和/或金属合金。此外，尽管未示出，但是当在屏蔽区域SHA中形成第二金属层160时，第二金属层160可以与第一金属层140一起形成。在下文中，当第二金属层160存在于屏蔽区域SHA中时，第二金属层160可以被认为与第一金属层140相同和/或基本相同。
参照图10B，在光学黑色像素区域OB上形成第一金属层140之后，在第一基底101的整个背侧上形成栅栏材料层120L，但是示例实施例不限于此。栅栏材料层120L可以覆盖背侧绝缘层110的暴露区域和/或在背侧绝缘层110上的结构。例如，栅栏材料层120L可以覆盖有源像素传感器区域APS中的背侧绝缘层110和光学黑色像素区域OB中的第一金属层140等。此外，栅栏材料层120L可以覆盖第一贯穿过孔阵列区域TVA1中的贯穿过孔150等。
参照图10C，随后通过光刻工艺对栅栏材料层120L进行图案化。因此，在有源像素传感器区域APS中形成栅栏120，并且在第一外围区域PE1中形成栅栏绝缘层125。这里，去除光学黑色像素区域OB中的第一金属层140上的栅栏材料层120L。此外，可以在第一金属层140的至少一个侧表面上保留栅栏材料层120L以形成第一间隔件142，但是示例实施例不限于此。根据至少一个示例实施例，可以不形成第一间隔件142，例如，可以省略第一间隔件142。
在第一外围区域PE1中，栅栏绝缘层125可以覆盖背侧绝缘层110的暴露区域和/或在背侧绝缘层110上的结构。栅栏绝缘层125的各种结构分别在图3A、图3B、图8A和图8B的图像传感器1000、1000a、1000c和1000d中示出，但是示例实施例不限于此。在形成了栅栏120和栅栏绝缘层125之后，在其上形成滤色器130和附加的蓝色滤色器层130a。因此，可以形成图9F的结构。
虽然已经具体示出和描述了本发明构思的各种示例实施例，但是应当理解的是，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种具有堆叠结构的图像传感器，所述图像传感器包括：
第一半导体芯片，包括像素区域和外围区域，像素区域包括多个像素；以及
第二半导体芯片，结合到第一半导体芯片的下表面，第二半导体芯片包括多个逻辑元件，
其中，像素区域包括多个滤色器和位于像素区域中的栅栏，所述多个滤色器对应于所述多个像素，栅栏具有网格图案，并且所述多个滤色器中的每个通过栅栏彼此分开，
外围区域包括屏蔽区域和屏蔽外区域，屏蔽区域围绕像素区域，并且
栅栏绝缘层包括在屏蔽外区域中，栅栏绝缘层包括与栅栏相同的材料。
2.根据权利要求1所述的图像传感器，其中，所述第一半导体芯片包括：第一基底和位于第一基底的下表面上的第一布线层，
其中，所述多个像素包括在位于像素区域中的第一基底中，
背侧绝缘层位于第一基底的上表面上，
栅栏、滤色器和栅栏绝缘层位于背侧绝缘层上，并且
栅栏和栅栏绝缘层距背侧绝缘层的上表面具有相同的厚度。
3.根据权利要求2所述的图像传感器，其中，背侧绝缘层包括位于屏蔽区域中的金属层或栅栏绝缘层。
4.根据权利要求2所述的图像传感器，其中，
栅栏和栅栏绝缘层中的每个包括下导电层和上绝缘层；
背侧绝缘层包括AlO层、第一HfOx层、原硅酸四乙酯层和第二HfOx层，AlO层、第一HfOx层、原硅酸四乙酯层和第二HfOx层顺序地堆叠；以及
第二HfOx层是针对金属层或栅栏膜的蚀刻停止层。
5.根据权利要求2所述的图像传感器，其中，
栅栏和栅栏绝缘层中的每个包括单个绝缘层；以及
背侧绝缘层包括AlO层、TiO2层、原硅酸四乙酯层和HfOx层，AlO层、TiO2层、原硅酸四乙酯层和HfOx层顺序地堆叠。
6.根据权利要求5所述的图像传感器，其中，
TiO2层在背侧绝缘层的节点分离部分处断开连接；以及
AlO层、原硅酸四乙酯层和HfOx层在节点分离部分中连续连接。
7.根据权利要求1所述的图像传感器，其中，
外围区域包括屏蔽区域、I/O垫区域和芯片边缘区域，I/O垫区域在屏蔽区域外部，并且芯片边缘区域包括第一半导体芯片的最外部分；
至少一个贯穿过孔阵列区域位于屏蔽区域的至少一部分中；并且
栅栏绝缘层覆盖I/O垫区域和芯片边缘区域。
8.根据权利要求7所述的图像传感器，所述图像传感器还包括：
金属层，在所述至少一个贯穿过孔阵列区域外部的屏蔽区域中；以及
间隔件，包括与栅栏相同的材料，间隔件位于金属层的至少一个侧表面上。
9.根据权利要求7所述的图像传感器，其中，栅栏绝缘层位于所述至少一个贯穿过孔阵列区域外部的屏蔽区域中。
10.根据权利要求7所述的图像传感器，其中，
所述至少一个贯穿过孔阵列区域包括多个贯穿过孔；
I/O垫区域包括至少一个垫和多个贯穿过孔；并且
栅栏绝缘层覆盖所述多个贯穿过孔上方的区域、垫上方的区域、所述多个贯穿过孔之间的区域以及所述至少一个贯穿过孔阵列区域与I/O垫区域之间的区域。
11.一种具有堆叠结构的图像传感器，所述图像传感器包括：
第一半导体芯片，包括基底和至少一个布线层，基底包括像素区域、外围区域和背侧绝缘层，所述至少一个布线层位于基底的下表面上，像素区域包括多个像素，并且背侧绝缘层位于基底的上表面上；以及
第二半导体芯片，结合到第一半导体芯片的下表面，第二半导体芯片包括多个逻辑元件；
其中，背侧绝缘层包括栅栏、多个滤色器和TiO2层，栅栏和所述多个滤色器位于像素区域中，栅栏包括具有网格图案的单个绝缘层，并且所述多个滤色器中的每个滤色器通过栅栏彼此分开；并且
栅栏绝缘层位于外围区域PE1的I/O垫区域和至少一个贯穿过孔阵列区域上，栅栏绝缘层包括与栅栏相同的材料。
12.根据权利要求11所述的图像传感器，其中，
背侧绝缘层包括AlO层、TiO2层、原硅酸四乙酯层和HfOx层，AlO层、TiO2层、原硅酸四乙酯层和HfOx层顺序地堆叠；
TiO2层在背侧绝缘层的节点分离部分处断开连接；以及
AlO层、原硅酸四乙酯层和HfOx层在节点分离部分中连续连接。
13.根据权利要求11所述的图像传感器，其中，
外围区域包括屏蔽区域、I/O垫区域和芯片边缘区域，屏蔽区域围绕像素区域，I/O垫区域位于屏蔽区域外部并包括至少一个垫和多个第一贯穿过孔，并且芯片边缘区域包括第一半导体芯片的最外部分；并且
至少一个贯穿过孔阵列区域位于屏蔽区域的至少一部分中，并且包括多个第二贯穿过孔。
14.一种具有堆叠结构的图像传感器，所述图像传感器包括：
第一半导体芯片，包括基底和布线层，基底包括像素区域、外围区域和背侧绝缘层，布线层位于基底的下表面上，像素区域包括多个像素，并且背侧绝缘层位于基底的上表面上；以及
第二半导体芯片，结合到第一半导体芯片的下表面，第二半导体芯片包括多个逻辑元件；
其中，背侧绝缘层包括位于像素区域中的栅栏和多个滤色器，栅栏具有网格图案，并且所述多个滤色器通过栅栏彼此分开；
外围区域包括屏蔽区域和屏蔽外区域，屏蔽区域围绕像素区域；并且
栅栏绝缘层位于屏蔽外区域中，栅栏绝缘层包括与栅栏相同的材料。
15.根据权利要求14所述的图像传感器，其中，背侧绝缘层包括位于屏蔽区域中的金属层或栅栏绝缘层。
16.根据权利要求14所述的图像传感器，其中，
位于屏蔽外区域中的栅栏绝缘层在背侧绝缘层上；以及
栅栏和栅栏绝缘层具有距背侧绝缘层的上表面相同的厚度。
17.一种制造具有堆叠结构的图像传感器的方法，所述方法包括以下步骤：
在第一半导体芯片的第一基底中形成多个像素，所述多个像素中的每个包括光电二极管；
在第一基底的有源表面上形成第一布线层；
在第二半导体芯片的第二基底中形成多个逻辑元件；
在第二基底的有源表面上形成第二布线层；
将第一半导体芯片和第二半导体芯片彼此结合，使得第一布线层面对第二布线层；
对第一基底进行减薄，减薄步骤包括去除第一基底的无源表面的一部分；
在第一基底的无源表面上形成背侧绝缘层；
在第一基底的至少一个贯穿过孔阵列区域中形成多个贯穿过孔；
在第一基底的像素区域中在背侧绝缘层上形成多个滤色器，所述多个滤色器对应于所述多个像素；以及
在所述多个滤色器上形成多个微透镜，
其中，形成所述多个滤色器的步骤包括：在背侧绝缘层上形成栅栏材料层；在像素区域中形成具有网格图案的栅栏；在屏蔽外区域中形成栅栏绝缘层，屏蔽外区域在第一基底的屏蔽区域外部；以及在栅栏内部形成所述多个滤色器。
18.根据权利要求17所述的方法，其中，
栅栏和栅栏绝缘层中的每个包括下导电层和上绝缘层；
背侧绝缘层包括AlO层、第一HfOx层、原硅酸四乙酯层和第二HfOx层，AlO层、第一HfOx层、原硅酸四乙酯层和第二HfOx层顺序地堆叠；以及
第二HfOx层是当形成金属层或栅栏时的蚀刻停止层。
19.根据权利要求17所述的方法，其中，
栅栏和栅栏绝缘层中的每个包括单个绝缘层；
背侧绝缘层包括AlO层、TiO2层、原硅酸四乙酯层和HfOx层，AlO层、原硅酸四乙酯层和HfOx层顺序地堆叠；
TiO2层形成为在背侧绝缘层的节点分离部分处断开连接；并且
AlO层、原硅酸四乙酯层和HfOx层形成为在节点分离部分中连续连接。
20.根据权利要求17所述的方法，其中，在形成所述多个贯穿过孔期间：
在第一基底的I/O垫区域中形成垫和所述多个贯穿过孔；并且
栅栏绝缘层形成为覆盖所述多个贯穿过孔上方的区域、垫上方的区域、所述多个贯穿过孔之间的区域以及所述至少一个贯穿过孔阵列区域与I/O垫区域之间的区域。
CN202311644163.9A 2023-01-27 2023-12-01 具有堆叠结构的图像传感器及其制造方法 Pending CN118412358A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020230011106A KR20240118532A (ko) 2023-01-27 2023-01-27 적층 구조의 이미지 센서 및 그 제조방법
KR10-2023-0011106 2023-01-27

Publications (1)

Publication Number Publication Date
CN118412358A true CN118412358A (zh) 2024-07-30

Family

ID=91963951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311644163.9A Pending CN118412358A (zh) 2023-01-27 2023-12-01 具有堆叠结构的图像传感器及其制造方法

Country Status (5)

Country Link
US (1) US20240258347A1 (zh)
JP (1) JP2024106974A (zh)
KR (1) KR20240118532A (zh)
CN (1) CN118412358A (zh)
TW (1) TW202431624A (zh)

Also Published As

Publication number Publication date
JP2024106974A (ja) 2024-08-08
US20240258347A1 (en) 2024-08-01
TW202431624A (zh) 2024-08-01
KR20240118532A (ko) 2024-08-05

Similar Documents

Publication Publication Date Title
US11222914B2 (en) Semiconductor apparatus, method of manufacturing semiconductor apparatus, method of designing semiconductor apparatus, and electronic apparatus
CN103579381B (zh) 具有串扰隔离的抬升式光电二极管
US9978784B2 (en) Grids in backside illumination image sensor chips and methods for forming the same
JP5308616B2 (ja) 受光領域が拡張されたイメージセンサ及びその製造方法
US9478581B2 (en) Grids in backside illumination image sensor chips and methods for forming the same
KR100660714B1 (ko) 백사이드 조명 구조의 씨모스 이미지 센서 및 그의 제조방법
US9093348B2 (en) Method of manufacturing semiconductor device, semiconductor device, and electronic apparatus
KR102456271B1 (ko) 후면 정렬 마크가 있는 bsi 칩
US20220359598A1 (en) Image sensor grid and method of fabrication of same
CN113725240B (zh) 半导体器件及其形成方法
TW202238974A (zh) 影像感測器器件、晶片及形成影像感測器器件的方法
KR102737512B1 (ko) 이미지 센서
EP4407686A1 (en) Image sensor and method of manufacturing the same
TW202105699A (zh) 影像感測器、用於影像感測器的半導體結構及其製造方法
CN118412358A (zh) 具有堆叠结构的图像传感器及其制造方法
US20240178259A1 (en) Three-layered stacked image sensor and method of manufacturing the same
CN118412359A (zh) 图像传感器及其制造方法
KR20240139499A (ko) 이미지 센서 및 그 제조방법
CN118588717A (zh) 影像感测器与其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication