CN118377731A - 多路聚合路由芯片及电子设备、数据缓存方法、存储介质 - Google Patents

Abstract

本公开提供了一种多路聚合路由芯片及电子设备、数据缓存方法、存储介质，涉及车辆技术领域。该多路聚合路由芯片包括缓存池管理模块和共享存储模块，共享存储模块包括依次连接的第一矩阵式访存控制器、存储单元以及第二矩阵式访存控制器，存储单元包括多个双端存储器；缓存池管理模块配置用于接收不同视频输入通道的数据写入请求，并在存储单元中为各视频输入通道分配存储空间以缓存当前行数据；当当前行数据读取完成时，对当前行数据所占存储空间进行回收释放。采用本公开的多路聚合路由芯片，各路视频输入通道的缓存空间能够共享，并可根据实际应用场景进行动态分配，有效提高了行缓冲器的使用效率，适用范围广泛，灵活性强。

Description

多路聚合路由芯片及电子设备、数据缓存方法、存储介质

技术领域

本公开一般涉及车载芯片技术领域，具体涉及一种多路聚合路由芯片及电子设备、数据缓存方法、存储介质。

背景技术

在车载视频数据多路聚合中，路由和复制均需要利用行缓冲器(line buffer)来进行数据缓存，而行缓冲器的大小和使用效率决定了其所能处理视频图像的最大尺寸和同时处理图像数据的最大路数，并且芯片中行缓冲器占据了整个芯片面积的30％～40％。因此，如何在有限行缓冲器的情况下，尽可能提高行缓冲器的使用效率并适配多种应用场景是亟需解决的技术问题。

发明内容

鉴于相关技术中的上述缺陷或不足，期望提供一种多路聚合路由芯片及电子设备、数据缓存方法、存储介质，能够有效提高行缓冲器的使用效率，并增强芯片对场景适配的灵活性。

第一方面，本公开提供一种多路聚合路由芯片，所述多路聚合路由芯片包括缓存池管理模块和共享存储模块，所述共享存储模块包括依次连接的第一矩阵式访存控制器、存储单元以及第二矩阵式访存控制器，所述存储单元包括多个双端存储器；

所述缓存池管理模块配置用于接收不同视频输入通道的数据写入请求，并在所述存储单元中为各所述视频输入通道分配存储空间以缓存当前行数据；当所述当前行数据读取完成时，对所述当前行数据所占存储空间进行回收释放。

可选地，在本公开一些实施例中，所述存储单元具体用于根据所述视频输入通道对应的访存地址，将所述当前行数据按照所述双端存储器的编号顺序依次进行缓冲器。

可选地，在本公开一些实施例中，所述第一矩阵式访存控制器和所述第二矩阵式访存控制器还具体用于当多个所述视频输入通道访问同一个所述双端存储器时，基于所述视频输入通道对应的优先级进行仲裁。

可选地，在本公开一些实施例中，所述缓存池管理模块包括所述不同视频输入通道各自的行缓冲器管理单元，所述行缓冲器管理单元具体用于根据所述当前行数据的操作状态，在所述存储空间对应的行缓冲器列表中更新行缓冲器占用状态。

可选地，在本公开一些实施例中，所述双端存储器为静态随机存储器。

第二方面，本公开提供一种电子设备，所述电子设备包括第一方面中任意一项所述的多路聚合路由芯片。

可选地，在本公开一些实施例中，所述电子设备包括摄像头集线器。

第三方面，本公开提供一种用于第一方面中任意一项所述多路聚合路由芯片的数据缓存方法，所述数据缓存方法包括：

接收不同视频输入通道的数据写入请求，并为各所述视频输入通道分配存储空间以缓存当前行数据；

当所述当前行数据读取完成时，对所述当前行数据所占存储空间进行回收释放。

可选地，在本公开一些实施例中，所述为各所述视频输入通道分配存储空间以缓存当前行数据，包括：

根据所述视频输入通道对应的访存地址，将所述当前行数据按照双端存储器的编号顺序依次进行缓冲器。

第四方面，本公开提供一种计算机可读存储介质，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现第三方面中任意一项所述的数据缓存方法的步骤。

从以上技术方案可以看出，本公开实施例具有以下优点：

本公开实施例提供了一种多路聚合路由芯片及电子设备、数据缓存方法、存储介质，该多路聚合路由芯片包括缓存池管理模块和共享存储模块，其中共享存储模块包括依次连接的第一矩阵式访存控制器、存储单元以及第二矩阵式访存控制器，而存储单元包括多个双端存储器，由此该多路聚合路由芯片中缓存池管理模块能够接收不同视频输入通道的数据写入请求，并在存储单元中为各视频输入通道分配存储空间以缓存当前行数据，也就是说各路视频输入通道的缓存空间共享，并可根据实际应用场景进行动态分配，同时在当前行数据读取完成之后，对当前行数据所占存储空间进行回收释放，极大地提高了行缓冲器存储器的使用效率，适用范围广泛，灵活性强。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：

图1为本公开实施例提供的一种多路聚合路由芯片的结构框图；

图2为本公开实施例提供的一种多路聚合路由芯片的硬件结构示意图；

图3为本公开实施例提供的另一种多路聚合路由芯片的硬件结构示意图；

图4为本公开实施例提供的一种共享存储模块的结构示意图；

图5为本公开实施例提供的一种视频输入通道的访问示意图；

图6为本公开实施例提供的一种电子设备的结构框图；

图7为本公开实施例提供的一种数据缓存方法的流程示意图。

附图标记

1-多路聚合路由芯片，101-缓存池管理模块，102-共享存储模块，1021-第一矩阵式访存控制器，1022-存储单元，1023-第二矩阵式访存控制器，2-电子设备。

具体实施方式

为了使本技术领域的人员更好地理解本公开方案，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本公开保护的范围。

本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便描述的本公开的实施例能够以除了在这里图示或描述的那些以外的顺序实施。

此外，术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或模块。

需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。为便于更好地理解本公开，下面通过图1至图7详细地阐述本公开实施例提供的多路聚合路由芯片及电子设备、数据缓存方法、存储介质。

请参考图1，其为本公开实施例提供的一种多路聚合路由芯片的结构框图。该多路聚合路由芯片1包括缓存池管理模块101和共享存储模块102，共享存储模块102包括依次连接的第一矩阵式访存控制器1021、存储单元1022以及第二矩阵式访存控制器1023，存储单元1022包括多个双端存储器，例如双端存储器可以为静态随机存储器(Static RandomAccess Memory，SRAM)。其中，缓存池管理模块101能够接收不同视频输入通道的数据写入请求，并在存储单元1022中为各视频输入通道分配存储空间以缓存当前行数据；以及，当当前行数据读取完成时，对当前行数据所占存储空间进行回收释放。

示例性地，如图2所示在目前的车载视频数据多路聚合路由芯片中，每个视频输入通道的行缓冲器均固定，各通道的行缓冲器无法统一编址，并且互相之间不能共享，不能在芯片的使用过程中根据应用场景进行灵活调整，也就是说当视频输入通道的图像大小不一时，小尺寸图像占用的行缓冲器和大尺寸图像占用的行缓冲器相同，缓冲存储器利用率不高，这严重限制了对更大尺寸图像的支持。而如图3所示，本公开实施例的多路聚合路由芯片1中各路视频输入通道(对应PIPE0、PIPE1、PIPE2和PIPE3等)的缓存空间能够共享，缓存池管理模块101可根据实际应用场景对缓存空间进行动态分配，有效提高了行缓冲器存储器的使用效率，灵活性强。

进一步地，如图4所示，其为本公开实施例提供的一种共享存储模块的结构示意图。其中，wr arbiter表示第一矩阵式访存控制器1021，rd arbiter表示第二矩阵式访存控制器1023，二者均为NxM矩阵形式，以及bank0～bank7表示存储单元1022，即包含8个SRAMbank，这8块SRAM采用交织策略组织在一起。比如，当视频输入通道对缓存池进行访问时，存储单元1022能够根据视频输入通道对应的访存地址，将当前行数据按照双端存储器的编号顺序依次进行缓冲器，而访存地址的低3位被用作bank译码，决定当前需要访问哪个双端存储器。例如图5所示，burst5对应视频输入通道5的访问，burst6对应视频输入通道6的访问，而burst5将按顺序访问bank0～bank7，burst6只顺序访问bank2和bank3。

再如，第一矩阵式访存控制器1021和第二矩阵式访存控制器1023能够保证各个视频输入通道可同时访问不同的双端存储器。当多个视频输入通道访问同一双端存储器时，第一矩阵式访存控制器1021和第二矩阵式访存控制器1023能够基于视频输入通道对应的优先级进行仲裁，该优先级可通过控制寄存器进行配置。由于本公开实施例采用双端存储器，因此读写通道可以同时访问同一bank，无须进行仲裁。

又如，缓存池管理模块101可以包括不同视频输入通道各自的行缓冲器管理单元，也就是说包含8个视频输入通道的行缓冲器管理单元，这8个行缓冲器管理单元具有相同硬件结构。在初始化时，系统根据实际需求在缓存池中分配一片专属的存储空间，该存储空间由基地址和空间大小组成，并且该存储空间可被继续划分为几个行缓冲器(line buffer)，每个行缓冲器能够缓存当前视频输入通道的1行视频数据。行缓冲器管理单元会为这些行缓冲器创建如表1所示的行缓冲器列表，系统初始化后该存储空间内的所有行缓冲器都被标记为空闲，并可根据当前行数据的操作状态，在存储空间对应的行缓冲器列表中更新行缓冲器占用状态。

表1行缓冲器列表

index

Base_addr

length

Free_flag

例如，当输入模块需要写入视频数据时，可向行缓冲器管理单元请求行缓冲器，然后行缓冲器管理单元从所有Free_flag＝1的表项中选择表项编号值(即index)最小的空闲行缓冲器分配给当前请求，同时将该行缓冲器标记为占用。进一步地，当输入模块完成当前行数据的写入之后，将行缓冲器信息通知给对应的输出模块。最终，输出模块完成当前行数据输出，并向行缓冲器管理单元发送信息，而行缓冲器管理单元在收到相应信息后，将该行缓冲器重新标记为空闲。

作为再一方面，本公开实施例提供一种电子设备。请参考图6，其为本公开实施例提供的一种电子设备的结构框图，该电子设备2包括图1至图5对应实施例的多路聚合路由芯片1。例如，电子设备2可以包括摄像头集线器。

作为又一方面，本公开实施例提供一种用于图1至图5对应实施例中任意一项多路聚合路由芯片1的数据缓存方法。请参考图7，其为本公开实施例提供的一种数据缓存方法的流程示意图，该数据缓存方法具体包括以下步骤：

S101，接收不同视频输入通道的数据写入请求，并为各视频输入通道分配存储空间以缓存当前行数据。

示例性地，多路聚合路由芯片1中缓存池管理模块101可以接收不同视频输入通道的数据写入请求，并在存储单元1022中为各视频输入通道分配存储空间，而存储单元1022可以根据视频输入通道对应的访存地址，将当前行数据按照双端存储器的编号顺序依次进行缓冲器。

S102，当当前行数据读取完成时，对当前行数据所占存储空间进行回收释放。

示例性地，行缓冲器管理单元可以在收到输出模块完成当前行数据输出的信息之后，将行缓冲器列表中所占行缓冲器重新标记为空闲，以备再次分配给视频输入通道。

作为另一方面，本公开实施例提供一种计算机可读存储介质，用于存储程序代码，该程序代码用于执行前述图7对应实施例的数据缓存方法中的任意一种实施方式。

需要说明的是，本实施例中与其它实施例中相同步骤和相同内容的说明，可以参照其它实施例中的描述，此处不再赘述。

本公开实施例提供的多路聚合路由芯片及电子设备、数据缓存方法、存储介质，该多路聚合路由芯片包括缓存池管理模块和共享存储模块，其中共享存储模块包括依次连接的第一矩阵式访存控制器、存储单元以及第二矩阵式访存控制器，而存储单元包括多个双端存储器，由此该多路聚合路由芯片中缓存池管理模块能够接收不同视频输入通道的数据写入请求，并在存储单元中为各视频输入通道分配存储空间以缓存当前行数据，也就是说各路视频输入通道的缓存空间共享，并可根据实际应用场景进行动态分配，同时在当前行数据读取完成之后，对当前行数据所占存储空间进行回收释放，极大地提高了行缓冲器使用效率，适用范围广泛，灵活性强。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本公开所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本公开各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个模块单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。而集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。

基于这样的理解，本公开的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本公开各个实施例数据缓存方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(RandomAccess Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

需要说明的是，以上实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的精神和范围。

Claims (10)

1.一种多路聚合路由芯片，其特征在于，所述多路聚合路由芯片包括缓存池管理模块和共享存储模块，所述共享存储模块包括依次连接的第一矩阵式访存控制器、存储单元以及第二矩阵式访存控制器，所述存储单元包括多个双端存储器；

所述缓存池管理模块配置用于接收不同视频输入通道的数据写入请求，并在所述存储单元中为各所述视频输入通道分配存储空间以缓存当前行数据；当所述当前行数据读取完成时，对所述当前行数据所占存储空间进行回收释放。

2.根据权利要求1所述的多路聚合路由芯片，其特征在于，所述存储单元具体用于根据所述视频输入通道对应的访存地址，将所述当前行数据按照所述双端存储器的编号顺序依次进行缓冲器。

3.根据权利要求1所述的多路聚合路由芯片，其特征在于，所述第一矩阵式访存控制器和所述第二矩阵式访存控制器还具体用于当多个所述视频输入通道访问同一个所述双端存储器时，基于所述视频输入通道对应的优先级进行仲裁。

4.根据权利要求1至3中任意一项所述的多路聚合路由芯片，其特征在于，所述缓存池管理模块包括所述不同视频输入通道各自的行缓冲器管理单元，所述行缓冲器管理单元具体用于根据所述当前行数据的操作状态，在所述存储空间对应的行缓冲器列表中更新行缓冲器占用状态。

5.根据权利要求4所述的多路聚合路由芯片，其特征在于，所述双端存储器为静态随机存储器。

6.一种电子设备，其特征在于，所述电子设备包括权利要求1至5中任意一项所述的多路聚合路由芯片。

7.根据权利要求6所述的电子设备，其特征在于，所述电子设备包括摄像头集线器。

8.一种用于权利要求1至5中任意一项所述多路聚合路由芯片的数据缓存方法，其特征在于，所述数据缓存方法包括：

接收不同视频输入通道的数据写入请求，并为各所述视频输入通道分配存储空间以缓存当前行数据；

当所述当前行数据读取完成时，对所述当前行数据所占存储空间进行回收释放。

9.根据权利要求8所述的数据缓存方法，其特征在于，所述为各所述视频输入通道分配存储空间以缓存当前行数据，包括：

根据所述视频输入通道对应的访存地址，将所述当前行数据按照双端存储器的编号顺序依次进行缓冲器。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现权利要求8至9中任意一项所述的数据缓存方法的步骤。