CN118337659A - 生成can通信模块的容错干扰信号的方法、装置、存储介质及电子设备 - Google Patents

Abstract

本申请实施例公开了一种生成CAN通信模块的干扰信号的方法、装置、存储介质及电子设备，属于信号处理领域。本申请利用同步信号同步测试装置和待测的CAN通信模块之间的信号发送时刻，以及通过对数据流寄存器中存储的比特流的一个或多个比特位进行修改，实现精确地在某一比特位注入特定的干扰，这样覆盖CAN通信模块的所有异常工作场景，提高测试场景的覆盖率，使得设置有CAN通信模块的芯片在流片前或流片后确保质量。

Description

生成CAN通信模块的容错干扰信号的方法、装置、存储介质及 电子设备

技术领域

本申请涉及信号处理领域，尤其涉及一种生成CAN通信模块的容错干扰信号的方法、装置、存储介质及电子设备。

背景技术

芯片中设置有CAN通信模块，CAN通信模块利用CAN协议进行数据的发送或接收，为了确保CAN通信模块能够正常工作，在芯片流片前或流片后需要对CAN通信模块的容错功能进行测试，一般采用如下的两种测试方法：

1、两台发送机配置相同的帧ID，同时发送，可以在数据域或者少部分特定比特上实现“发1检0”的错误场景。这种方法的缺点主要在于难以实现两个FPGA开发板的精确同步，除非将波特率设置得极慢，并且小心调试程序的延迟，效率极低，难度大。另外该方法只能测试发送机的异常，不能测试接收机的异常，也只能制造出发送机的约30％错误场景。

2、使用外购的CAN通信模块，配置不匹配的协议版本进行通信。这种方法能测试到极个别比特的错误场景，以及协议不匹配的错误场景，占总体的错误场景比例极低。

发明内容

本申请实施例提供了的生成CAN通信模块的容错干扰信号的方法、装置、存储介质及电子设备，可以解决现有技术中CAN通信模块的测试场景的覆盖率较低以及调试难度大的问题。所述技术方案如下：

第一方面，本申请实施例提供了一种生成CAN通信模块的容错干扰信号的方法，所述方法包括：

接收测试指令；其中，所述测试指令携带测试模式信息；

当所述测试模式信息表示第一测试模式时，在数据流寄存器中读取第一比特流，将所述第一比特流的一个或多个比特位进行取反操作；当检测到来自CAN通信模块的同步信号时，根据所述同步信号的结束时刻确定信号发送时刻，以及根据预先配置的波特率将修改后的发送比特流在所述信号发送时刻发送给待测装置；

当所述测试模式信息表示第二测试模式时，在所述数据流寄存器中读取第二比特流，根据预先配置的波特率将第二比特流发送给所述CAN通信模块；所述第二比特流中有一个或多个比特位不满足CAN协议。

第二方面，本申请实施例提供了一种生成CAN通信模块的容错干扰信号的装置，所述装置包括：

接收单元，用于接收测试指令；其中，所述测试指令携带测试模式信息；

测试单元，用于当所述测试模式信息表示第一测试模式时，在数据流寄存器中读取第一比特流，将所述第一比特流的一个或多个比特位进行取反操作；当检测到来自CAN通信模块的同步信号时，根据所述同步信号的结束时刻确定信号发送时刻，以及根据预先配置的波特率将修改后的发送比特流在所述信号发送时刻发送给待测装置；

所述测试单元，还用于当所述测试模式信息表示第二测试模式时，在所述数据流寄存器中读取第二比特流，根据预先配置的波特率将第二比特流发送给所述CAN通信模块；所述第二比特流中有一个或多个比特位不满足CAN协议。

第三方面，本申请实施例提供一种计算机存储介质，所述计算机存储介质存储有多条指令，所述指令适于由处理器加载并执行上述的方法步骤。

第四方面，本申请实施例提供一种电子设备，可包括：处理器和存储器；其中，所述存储器存储有计算机程序，所述计算机程序适于由所述处理器加载并执行上述的方法步骤。

本申请一些实施例提供的技术方案带来的有益效果至少包括：

通过精确地在某一比特注入特定的干扰，使得设置有CAN通信模块的芯片在流片前或流片后实现如下有益效果：1、实现自动同步，操作方便，效率高。2、可以在任意比特注入错误，从而可以覆盖所有比特的错误。3、注入的错误电平宽度，位置均可以控制，从而可以覆盖波特率不匹配以及超越同步跳转宽度导致的位时序错误场景。4、FPGA板或回样后的开发板测试均可使用此测试方法。5、其他通信接口也可以使用此模块进行一部分错误场景的测试，迁移性好。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的测试系统的结构示意图；

图2是本申请实施例提供的生成CAN通信模块的容错干扰信号的方法的流程示意图；

图3是本申请提供的一种装置的结构示意图；

图4是本申请提供的一种电子设备的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例方式作进一步地详细描述。

下面将结合附图，对本申请实施例提供的生成CAN通信模块的容错干扰信号的方法和装置进行详细介绍。

参见图1，为本申请实施例提供的测试系统的的结构示意图，测试系统包括测试装置和待测装置，测试装置和待测装置之间进行连接，连接方式可以是有线方式或无线方式，待测装置为FPGA板或开发板，FPGA板中设置有根据RTL代码烧录的CAN通信模块，开发板中设置有芯片，芯片中设置有CAN通信模块。测试装置可以设置有一个或多个接收端口，测试装置中各个单元的连接关系参见图1所示，此处不再赘述。

图1中的测试装置设置有两个端口rx1和rx0，本申请提供两种连接方法：方法一选择rx1/rx0其中一个作为CAN通信端口并且用于信号同步，另一个(rx0/rx1)空闲；方法一选择rx1/rx0其中一个作为CAN通信端口，另一个(rx0/rx1)连接其他信号源用于信号同步。板级连接由实际情况决定，本申请不对板级连接作具体要求。测试装置通过接收端口接同步信号。测试装置中的分频寄存器用于配置各个部件/单元的时钟频率，模式寄存器用于配置当前的测试模式，数据流寄存器用于配置各个测试模式的比特流。rx0检测0电平单元和rx1检测0电平单元用于检测0电平，rx0检测1电平单元和rx1检测1电平单元用于检测1电平。延时单元用于对数据通道进行延时处理。多路复用器，用于在多个通道中选择一个通道。测试装置还设置有输出端口out和输出使能端口out_en，当输出使能端口为高电平时，允许测试装置输出数据；否则不允许测试装置输出数据。

其中，理论上只需要1个接收rx0即可满足功能要求，但是本申请设计有两个接收端口rx0和rx1，因为增加一个接收端口rx1，在测试时可以有更多的灵活性。例如：在某个方案场景中，两个CAN通信模块的SOC检测到一个电平信号，随后发出CAN帧。多一个接收端口rx1，再加上延时发送功能，则可以实现这种测试场景。同时，多一个接收端口rx1，使得本申请的测试装置可以应用到SPI或UART等测试场景中。

请参见图2，为本申请实施例提供了一种生成CAN通信模块的容错干扰信号的方法的流程示意图。如图1所示，本申请实施例的所述方法可以包括以下步骤：

S201、接收测试指令。

其中，测试装置接收测试指令，测试指令用于对待测的CAN通信模块的容错机制进行测试，测试指令可以是用户手动触发的，也可以是用于根据时间自动触发的，例如：检测到当前时刻到达预设时刻时，测试装置自动生成测试指令。测试指令中携带测试模式信息，测试模式信息表示测试模式，测试模式具体分为第一测试模式和第二测试模式，第二测试模式是指对CAN通信模块的发送机进行测试，第二测试模式是指对CAN通信模块的接收机进行测试。

进一步的，在本申请的实施例中，通信模块可以是将RTL代码烧录到FPGA板中生成的，通过这种方式可以在芯片流片前对CAN通信模块进行测试；或通信模块可以位于芯片中，芯片焊接在测试板上，实现流片后对CAN通信模块进行测试。

S202、当测试模式信息表示第一测试模式时，在数据流寄存器中读取第一比特流，将所述第一比特流的一个或多个比特位进行取反操作；当检测到来自CAN通信模块的同步信号时，根据同步信号的结束时刻确定信号发送时刻，以及根据预先配置的波特率将修改后的发送比特流在信号发送时刻发送给待测装置。

其中，在第一测试模式下，测试装置和CAN通信模块配置有相同的波特率，以及数据流寄存器中配置有第一测试模式关联的第一比特流。在第一测试模式下，测试装置和CAN通信模块必须保证同时发送指定的比特流，为了实现同时发送的目的，CAN通信模块在发送动作之前向测试装置发送同步信号，测试装置在接收到同步信号之后，再执行发送动作。具体过程为：测试装置解析测试指令确定测试模式为第一测试模式时，在数据流寄存器中读取第一比特流，将第一比特流中一个或多个比特位进行取反操作，需要进行取反操作的比特位的最大数量由第一比特流的长度以及CAN协议来确定，本申请不作限制。

当接收到来自CAN通信模块的同步信号时，根据同步信号的结束时刻确定信号发送时刻，信号发送时刻是指测试装置和CAN通信模块同时发送数据的时刻，信号发送时刻可以是同步信号的结束时刻，也可以是同步时刻的结束时刻延迟预设时长后的时刻，本申请不作限制。然后根据预先配置的波特率将修改后的比特流在信号发送时刻发送给CAN通信模块。由于CAN通信模块在信号发送时刻发送的是原来的第一比特流，而测试装置在信号发送时刻发送的取反操作后的比特流，因此CAN通信模块就能检测到收发的数据不一致，从而启动容错机制。

在本申请的一些实施例中，同步信号可以是全0序列或全1序列，全0序列由0电平检测器来检测，测试装置连续接收到预设数量的比特0时，确定接收到同步信号。全1序列由1电平检测器来检测，测试装置连续接收到预设数量的比特1时，确定接收到同步信号。

在本申请的一些实施例中，测试装置设置有多个接收端口，利用多个接收端口分别接收多路同步信号，根据各路同步信号来实现对多个CAN通信模块的测试，以满足不同的测试场景。

S203、当测试模式信息表示第二测试模式时，在数据流寄存器中读取第二比特流，根据预先配置的波特率将第二比特流发送给CAN通信模块。

其中，数据流寄存器中配置有第二比特流，第二比特流中的一个或多个比特位不满足CAN协议的要求，这样CAN通信模块接收到第二比特流后检测出数据异常，然后启动容错机制。第二比特流中不满足CAN协议的比特位的最大数量由第二比特流的长度来决定。

在本申请的一些实施例中，当测试模式信息表示第三测试模式时，测试装置的比特率和CAN通信模块的比特率不相等，测试装置根据CAN通信模块的同步信号，控制测试装置和CAN通信模块在相同的信号发送时刻使用不同的比特率发送相同的比特流或加倍的比特率，从而实现测试CAN通信模块在时序不一致的纠错能力，进一步提高测试场景的覆盖率。

本申请实施例的方案，有如下优势：

1、实现自动同步，操作方便，效率高。

2、可以在任意比特注入错误，从而可以覆盖所有比特的错误。

3、注入的错误电平宽度，位置均可以控制，从而可以覆盖波特率不匹配以及超越同步跳转宽度导致的位时序错误场景。

4、FPGA原型验证以及回样后的开发板测试均可使用此测试方法。

5、其他通信接口也可以使用此模块进行一部分错误场景的测试，迁移性好。

下述为本申请装置实施例，可以用于执行本申请方法实施例。对于本申请装置实施例中未披露的细节，请参照本申请方法实施例。

请参见图3，其示出了本申请一个示例性实施例提供的系统时钟信号的锁屏装置的结构示意图，以下简称装置3。该装置3可以通过软件、硬件或者两者的结合实现成为电子设备的全部或一部分。装置3包括：接收单元301、测试单元302。

接收单元301，用于接收测试指令；其中，所述测试指令携带测试模式信息；

测试单元302，用于当所述测试模式信息表示第一测试模式时，在数据流寄存器中读取第一比特流，将所述第一比特流的一个或多个比特位进行取反操作；当检测到来自CAN通信模块的同步信号时，根据所述同步信号的结束时刻确定信号发送时刻，以及根据预先配置的波特率将修改后的发送比特流在所述信号发送时刻发送给待测装置；

所述测试单元302，还用于当所述测试模式信息表示第二测试模式时，在所述数据流寄存器中读取第二比特流，根据预先配置的波特率将第二比特流发送给所述CAN通信模块；所述第二比特流中有一个或多个比特位不满足CAN协议。

在一个或多个可能的实施例中，所述同步信号为预设长度的全0序列或全1序列。

在一个或多个可能的实施例中，所述测试指令是用户触发生成的，或根据预设的时间条件触发生成的。

在一个或多个可能的实施例中，还包括：

获取单元，用于在状态寄存器中获取测试装置的波特率、CAN通信模块的比特率、当前的测试模式，各个测试测试模式关联的比特流，以及各个比特流中需要修改的比特位。

在一个或多个可能的实施例中，所述CAN通信模块是将RTL代码烧录在FPGA板中生成的，或所述CAN通信模块设置在芯片的开发板中。

在一个或多个可能的实施例中，所述同步信号的结束时刻与所述信号发送时刻重合；或所述信号发送时刻为所述同步信号的结束时刻延迟预设时长。

在一个或多个可能的实施例中，当所述测试模式信息表示第三测试模式时，所述测试装置的比特率和所述CAN通信模块的比特率不相等。

需要说明的是，上述实施例提供的装置3在执行生成CAN通信模块的容错干扰信号的方法时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的系统时钟信号的锁屏装置与生成CAN通信模块的容错干扰信号的方法实施例属于同一构思，其体现实现过程详见方法实施例，这里不再赘述。

上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

本申请实施例还提供了一种计算机存储介质，所述计算机存储介质可以存储有多条指令，所述指令适于由处理器加载并执行如上述图1所示实施例的方法步骤，具体执行过程可以参见图1所示实施例的具体说明，在此不进行赘述。

本申请还提供了一种计算机程序产品，该计算机程序产品存储有至少一条指令，所述至少一条指令由所述处理器加载并执行以实现如上各个实施例所述的生成CAN通信模块的容错干扰信号的方法。

请参见图4，为本申请实施例提供了一种电子设备的结构示意图。如图4所示，所述电子设备400可以包括：至少一个处理器401，至少一个通信接口403，存储器404，至少一个通信总线402。

其中，通信总线402用于实现这些组件之间的连接通信。

其中，通信接口403用于实现外部器件或装置之间的通信，可选的可以包括标准的有线接口、无线接口(如WI-FI接口)。

其中，处理器401可以包括一个或者多个处理核心。处理器401利用各种接口和线路连接整个电子设备400内的各个部分，通过运行或执行存储在存储器404内的指令、程序、代码集或指令集，以及调用存储在存储器404内的数据，执行电子设备400的各种功能和处理数据。可选的，处理器401可以采用数字信号处理(Digital Signal Processing，DSP)、现场可编程门阵列(Field-Programmable GateArray，FPGA)、可编程逻辑阵列(ProgrammableLogic Array，PLA)中的至少一种硬件形式来实现。处理器401可集成中央处理器(CentralProcessing Unit，CPU)、图像处理器(Graphics Processing Unit，GPU)和调制解调器等中的一种或几种的组合。其中，CPU主要处理操作系统、用户界面和应用程序等；GPU用于负责显示屏所需要显示的内容的渲染和绘制；调制解调器用于处理无线通信。可以理解的是，上述调制解调器也可以不集成到处理器401中，单独通过一块芯片进行实现。

其中，存储器404可以包括随机存储器(RandomAccess Memory，RAM)，也可以包括只读存储器(Read-Only Memory)。可选的，该存储器404包括非瞬时性计算机可读介质(non-transitory computer-readable storage medium)。存储器404可用于存储指令、程序、代码、代码集或指令集。存储器404可包括存储程序区和存储数据区，其中，存储程序区可存储用于实现操作系统的指令、用于至少一个功能的指令(比如触控功能、声音播放功能、图像播放功能等)、用于实现上述各个方法实施例的指令等；存储数据区可存储上面各个方法实施例中涉及到的数据等。存储器404可选的还可以是至少一个位于远离前述处理器401的存储装置。如图4所示，作为一种计算机存储介质的存储器404中可以包括操作系统、网络通信模块、用户接口模块以及应用程序。

在图4所示的电子设备400中，用户接口403主要用于为用户提供输入的接口，获取用户输入的数据；而处理器401可以用于调用存储器404中存储的应用程序，并具体执行如图1所示的方法，具体过程可参照图1所示，此处不再赘述。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体或随机存储记忆体等。

以上所揭露的仅为本申请较佳实施例而已，当然不能以此来限定本申请之权利范围，因此依本申请权利要求所作的等同变化，仍属本申请所涵盖的范围。

Claims (10)

1.一种生成CAN通信模块的容错干扰信号的方法，其特征在于，所述方法包括：

接收测试指令；其中，所述测试指令携带测试模式信息；

当所述测试模式信息表示第一测试模式时，在数据流寄存器中读取第一比特流，将所述第一比特流的一个或多个比特位进行取反操作；当检测到来自CAN通信模块的同步信号时，根据所述同步信号的结束时刻确定信号发送时刻，以及根据预先配置的波特率将修改后的发送比特流在所述信号发送时刻发送给待测装置；

当所述测试模式信息表示第二测试模式时，在所述数据流寄存器中读取第二比特流，根据预先配置的波特率将第二比特流发送给所述CAN通信模块；所述第二比特流中有一个或多个比特位不满足CAN协议。

2.根据权利要求1所述的方法，其特征在于，所述同步信号为预设长度的全0序列或全1序列。

3.根据权利要求1或2所述的方法，其特征在于，所述测试指令是用户触发生成的，或根据预设的时间条件触发生成的。

4.根据权利要求3所述的方法，其特征在于，还包括：

在状态寄存器中获取测试装置的波特率、CAN通信模块的比特率、当前的测试模式，各个测试测试模式关联的比特流，以及各个比特流中需要修改的比特位。

5.根据权利要求1或2或4所述的方法，其特征在于，所述CAN通信模块是将RTL代码烧录在FPGA板中生成的，或所述CAN通信模块设置在芯片的开发板中。

6.根据权利要求5所述的方法，其特征在于，所述同步信号的结束时刻与所述信号发送时刻重合；或所述信号发送时刻为所述同步信号的结束时刻延迟预设时长。

7.根据权利要求1或2或4或6所述的方法，其特征在于，当所述测试模式信息表示第三测试模式时，所述测试装置的比特率和所述CAN通信模块的比特率不相等。

8.一种生成CAN通信模块的容错干扰信号的装置，其特征在于，所述装置包括：

接收单元，用于接收测试指令；其中，所述测试指令携带测试模式信息；

测试单元，用于当所述测试模式信息表示第一测试模式时，在数据流寄存器中读取第一比特流，将所述第一比特流的一个或多个比特位进行取反操作；当检测到来自CAN通信模块的同步信号时，根据所述同步信号的结束时刻确定信号发送时刻，以及根据预先配置的波特率将修改后的发送比特流在所述信号发送时刻发送给待测装置；

所述测试单元，还用于当所述测试模式信息表示第二测试模式时，在所述数据流寄存器中读取第二比特流，根据预先配置的波特率将第二比特流发送给所述CAN通信模块；所述第二比特流中有一个或多个比特位不满足CAN协议。

9.一种计算机存储介质，其特征在于，所述计算机存储介质存储有多条指令，所述指令适于由处理器加载并执行如权利要求1～7任意一项的方法步骤。

10.一种电子设备，其特征在于，包括：处理器和存储器；其中，所述存储器存储有计算机程序，所述计算机程序适于由所述处理器加载并执行如权利要求1～7任意一项的方法步骤。