CN118335613A

CN118335613A - 半导体装置的制造方法

Info

Publication number: CN118335613A
Application number: CN202410214340.8A
Authority: CN
Inventors: 赵皇麟; 李绅扬; 张翔笔
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2023-03-07
Filing date: 2024-02-27
Publication date: 2024-07-12

Abstract

公开一种半导体装置的制造方法。此半导体装置的制造方法包含：暴露晶体管的导电通道的一个或多个表面；以第一高介电系数介电层覆盖一个或多个表面；以第二高介电系数介电层覆盖第一高介电系数介电层；在第二高介电系数介电层的上方沉积含钌层；以及以不大于临界值的温度执行第一退火制程，以将多个氧空缺从至少第一高介电系数介电层移除。

Description

半导体装置的制造方法

技术领域

本公开实施例是有关于一种半导体装置的制造方法。

背景技术

由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体产业经历了快速增长。在很大程度上，这种集成密度的提高来自于最小特征尺寸的反复减小，这使得更多的部件可整合至给定的区域中。

发明内容

本公开的一个实施例为一种半导体装置的制造方法。半导体装置的制造方法包含：暴露晶体管的导电通道的一个或多个表面；以第一高介电系数介电层覆盖一个或多个表面；以第二高介电系数介电层覆盖第一高介电系数介电层；在第二高介电系数介电层的上方沉积含钌层；以及以不大于一临界值的温度执行一第一退火制程，以将多个氧空缺从至少第一高介电系数介电层移除。

本公开的另一个实施例为一种半导体装置的制造方法。半导体装置的制造方法包含：暴露第一晶体管的第一导电通道的一个或多个表面；暴露第二晶体管的第二导电通道的一个或多个表面；分别以第一高介电系数介电层覆盖第一导电通道的一个或多个表面并以第二高介电系数介电层覆盖第二导电通道的一个或多个表面；在第一高介电系数介电层的上方形成第一临界电压调变层组合；在第二高介电系数介电层的上方形成第二临界电压调变层组合；至少对第一临界电压调变层组合与第二临界电压调变层组合执行第一退火制程；将第一临界电压调变层组合与第二临界电压调变层组合移除；分别以第三高介电系数介电层覆盖第一高介电系数介电层并以第四高介电系数介电层覆盖第二高介电系数介电层；在第三高介电常数介电层与第四高介电常数介电层的上方分别沉积含钌层；以及以不大于临界值的温度执行第二退火制程，以将多个氧空缺从至少第一高介电系数介电层与第二高介电系数介电层移除。

本公开的又一个实施例为一种半导体装置的制造方法。半导体装置的制造方法包含：暴露配置有第一临界电压的第一晶体管的第一导电通道的一个或多个表面；暴露配置有第二临界电压的第二晶体管的第二导电通道的一个或多个表面，第二临界电压与第一临界电压不同；分别以第一高介电系数介电层包覆第一导电通道的一个或多个表面并以第二高介电系数介电层包覆第二导电通道的一个或多个表面；以第一临界电压调变层组合包覆第一高介电系数介电层；形成具有第二临界电压调变层组合的第二高介电系数介电层；至少对第一临界电压调变层组合与第二临界电压调变层组合执行第一退火制程；将第一临界电压调变层组合与第二临界电压调变层组合移除；分别以第三高介电系数介电层包覆第一高介电系数介电层并以第四高介电系数介电层包覆第二高介电系数介电层；以含钌层包覆第三高介电常数介电层与第四高介电常数介电层的每个；以及执行第二退火制程，以将多个氧空缺从至少第一高介电系数介电层与第二高介电系数介电层移除。

附图说明

根据以下的详细说明并配合所附图式做完整公开。应注意的是，根据本产业的一般作业，各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。

图1是根据一些实施例绘示全绕式栅极(GAA)场效晶体管(FET)装置的透视图。

图2是根据一些实施例绘示制造非极性晶体管装置的范例性方法的流程图。

图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16与图17是根据一些实施例绘示通过图2的方法制造范例性全绕式栅极场效晶体管装置(或范例性全绕式栅极场效晶体管装置的一部分)在各种制造阶段的剖面图。

图18、图19、图20、图21、图22、图23、图24、图25、图26、图27、图28、图29、图30、图31与图32是根据一些实施例绘示基于图2的方法制造多个范例性全绕式栅极场效晶体管装置在各种制造阶段的剖面图。

其中，附图标记说明如下：

100，300：全绕式栅极场效晶体管装置

102，302：基板

104：纳米结构

106：隔离区

108：栅极结构

110：源极/漏极结构

112：层间电介质

200：方法

202，204，206，208，210，212，214，216，218，220，222，224，226，228，230：操作

401：鳍片结构

410：第一半导体层

420：第二半导体层

502：隔离结构

602：虚设栅极结构

702：栅极间隔物

710，720：半导体层

802：内间隔物

902：栅极沟槽

904：外延结构

1002：界面层

1102，1102A，1102B，1102C，1102D，1102E，1102F：第一高介电系数介电层

1202：临界电压调变层

1202-1：第一临界电压调变层

1202-2：第二临界电压调变层

1202-3：第三临界电压调变层

1202-4：第四临界电压调变层

1402：第二高介电系数介电层

1502：含钌层

1702：功函数金属层

2010，2210，2220，2410，2610，2620：图案化层

A，B，C，D，E，F：晶体管

A-A，B-B：剖面

具体实施方式

以下的公开内容提供许多不同的实施例或范例，以实施本案的不同部件。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本公开书叙述了第一部件形成于第二部件之上或上方，即表示其可能包含上述第一部件与上述第二部件是直接接触的实施例，亦可能包含了有附加部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与第二部件可能未直接接触的实施例。另外，以下公开书的不同范例中可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。

此外，与空间相关用词，例如“在…的下方”、“之下”、“下”、“在…的上方”、“上”、“顶部”、“底部”及类似的用词，是为了便于描述图式中一个元件或部件与另一个(些)元件或部件之间的关系。除了在图式中绘示的方位外，这些空间相关用词意欲包含使用中或操作中的装置的不同方位。装置可能被转向不同方位(旋转90度或其他方位)，且在此使用的空间相关词也可依此对应地解释。

随着次世代晶体管架构的不断进步，单个晶体管的尺寸越来越小。晶体管的各种特征部件的尺寸及/或相邻的特征部件之间的间距已经变得更小，其可能使晶体管的制程显著地具有挑战性。举例来说，使用多个纳米结构(例如，纳米片)作为其导点通道的晶体管已被建议作为次世代的晶体管架构。在这种架构中，相邻的纳米结构之间的间距通常较小，这使得形成品质良好的栅极结构以包覆每个纳米结构显著地困难。在形成通常包含至少一层高介电系数介电层及至少一金属层的栅极结构时，会形成一定量的氧空缺(oxygenvacancies)。通常，这些空缺不利地影响晶体管的性能，例如非期望的临界电压偏移。在这方面，现有的技术已提出使用高温退火(例如，高于约750℃)及/或沉积一个或多个额外的覆盖层以消除(cure)(例如，填充)这些空缺。然而，任何此类现有的方法都可能使晶体管的形成过程显著地复杂化。因此，用于形成晶体管的现有的技术在某些方面还不能完全令人满意。

在形成纳米结构场效晶体管(field-effect-transistor FET)装置(有时称为全绕式栅极(gate-all-around，GAA)场效晶体管装置)的上下文中讨论本公开的实施例，特别是在形成全绕式栅极场效晶体管装置的替代栅极的上下文中。举例来说，在本公开的一些方面，在包覆全绕式栅极场效晶体管装置的每个纳米结构(例如，纳米片)的一个或多个高介电系数电介质层的上方形成含钌(ruthenium-containing)层。在一些实施例中，这种含钌层可由钌或氧化钌组成，其随后可用于通过低温退火制程(例如，温度不超过550℃)以消除(例如，填充)一个或多个高介电系数介电层中存在的任何氧空缺。此外，在本公开的一些方面，可将已消除氧空缺的含钌层移除，随后沉积一个或多个功函数金属层，以形成全绕式栅极场效晶体管装置的金属栅极。在本公开的一些其他的方面，可在消除氧空缺之后保留含钌层。如此，含钌层可用作全绕式栅极场效晶体管装置的部分或全部的金属栅极。通过形成含钌层，需要较少数量的层来消除氧空缺，其可显著地简化形成全绕式栅极场效晶体管装置的制程。此外，使用这样的单层以消除空缺可以使所公开的方法更容易被未来的技术所采用。

图1是根据各种实施例绘示一种范例性纳米结构晶体管装置(例如，全绕式栅极场效晶体管装置)100的透视图。全绕式栅极场效晶体管装置100包含基板102及位于基板102上方的多个纳米结构(例如，纳米片、纳米线等)104。纳米结构104彼此垂直分离。隔离区106形成于基板102的突出部分的相对侧之上，纳米结构104设置于突出部分的上方。栅极结构108环绕每个纳米结构104(例如，每个纳米结构104的完整周边)。源极/漏极结构设置于栅极结构108的相对侧之上，例如图1所示的源极/漏极结构110。层间电介质(interlayerdielectric，ILD)112设置于源极/漏极结构110的上方。

应当理解，图1描绘简化的全绕式栅极场效晶体管装置，因此，完整的全绕式栅极场效晶体管装置的一个或多个特征部件可能未在图1中绘示。举例来说，与源极/漏极结构110的栅极结构108相对的另一个源极/漏极结构和设置在这样的源极/漏极结构上方的ILD未在图1中绘示。此外，提供图1作为参考以说明后续图中的多个剖面。如图所示，剖面A-A是沿着栅极结构108的纵轴(例如，X方向)所切的；剖面B-B是沿着半导体层104中的一个的纵轴并且在源极/漏极结构之间的电流流动的方向(例如，Y方向)所切的。为清楚起见，后续的图式可能会参考这些参考剖面。

图2是根据本公开的一个或多个实施例绘示形成纳米结构晶体管装置的方法200的流程图。举例来说，方法200的至少一些操作(或步骤)可用于形成FinFET装置、GAA FET装置(例如，全绕式栅极场效晶体管装置100)、纳米片晶体管装置、纳米线晶体管装置、垂直晶体管装置、互补式场效晶体管装置的至少一部分或类似的装置。需要说明的是，方法200仅为一个范例，并不用于限制本公开。因此，应当理解，可以在图2的方法200之前、期间和之后提供额外的操作，并且一些其他的操作在本文中可仅被简要地描述。在一些实施例中，方法200的操作可分别与如图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16与图17所示的范例性全绕式栅极场效晶体管装置在各个制造阶段的剖面图相关，这将在下方进一步地详细讨论。

简而言之，方法200开始于操作202，提供基板。方法200继续到操作204，形成鳍片结构，鳍片结构包含多个第一半导体层和多个第二半导体层。方法200继续到操作206，形成隔离结构。方法200继续到操作208，形成虚设栅极结构。方法200继续到操作210，将部分鳍片结构移除。方法200继续到操作212，形成内间隔物。方法200继续到操作214，将虚设栅极结构和第一半导体层移除。方法200继续到操作216，形成界面层，界面层环绕每个第二半导体层。方法200继续到操作218，在界面层的上方形成第一高介电系数介电层。方法200继续到操作220，在第一高介电系数电介质层的上方形成一个或多个临界电压调变层。方法200继续到操作222，执行第一退火制程并将一个或多个临界电压调变层移除。方法200继续到操作224，在第一高介电系数介电层的上方形成第二高介电系数介电层。方法200继续到操作226，在第二高介电系数介电层的上方形成含钌层。方法200继续到操作228，执行第二退火制程并将含钌层移除。方法200继续到操作230，在第二高介电系数介电层的上方形成一个或多个功函数金属层，以形成主动栅极结构。

如上所述，图3～图17分别以剖面图的形式绘示在图2的方法200的各个制造阶段的全绕式栅极场效晶体管装置300的一部分。全绕式栅极场效晶体管装置300类似于图1中所示的全绕式栅极场效晶体管装置100，但是为了简洁，其未绘示某些特征部件/结构/区域。举例来说，全绕式栅极场效晶体管装置300的以下图式不包含源极/漏极结构(例如，图1的110)。应当理解，全绕式栅极场效晶体管装置300还可包含多个其他装置(其未绘示于以下的图式中)，例如感应器、保险丝、电容器、线圈等，同时仍在本公开的范围内。

对应于图2的操作202，图3是包含半导体基板302的全绕式栅极场效晶体管装置300在各种制造阶段之一的剖面图。图3的剖面图是在与全绕式栅极场效晶体管装置300的主动/虚设栅极结构的纵向垂直的方向(例如，图1中所示的剖面A-A)上所切的。

基板302可以是半导体基板，例如块(bulk)半导体、绝缘体上半导体(SOI)基板或类似物，其可以是掺杂的(例如，用p型或n型掺杂剂)或未掺杂的。基板302可以是晶片，例如硅晶片。通常，SOI基板包含形成于绝缘体层之上的半导体材料层。绝缘体层可以是例如埋入式氧化物(buried oxide，BOX)层、氧化硅层或类似物。绝缘体层设置于基板之上，通常是硅或玻璃基板。也可以使用其他的机板，例如多层或梯度基板。在一些实施例中，基板302的半导体材料可以包括硅、锗、化合物半导体(包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟)、合金半导体(包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP)或其组合。

对应于图2的操作204，图4是包含形成于基板302之上的多个第一半导体层410和多个第二半导体层420的全绕式栅极场效晶体管装置300在各种制造阶段之一的剖面图。图4的剖面图是在与全绕式栅极场效晶体管装置300的主动/虚设栅极结构的纵向垂直的方向(例如，图1中所示的剖面A-A)上所切的。

如图所示，第一半导体层410和第二半导体层420交替地设置于彼此的顶面之上(例如，沿着Z方向)以形成堆叠。举例来说，第二半导体层420中的一个设置于第一半导体层410中的一个的上方，然后第一半导体层420中的另一个设置于此第二半导体层410的上方，依此类推。堆叠可包含任意数量的分别交替设置的第一半导体层410和第二半导体层420。例如在图4中，第一堆叠包含三个第一半导体层410，三个第二半导体层420交替地设置于它们之间并且其中一个第二半导体层420是最顶部的半导体层。应当理解，全绕式栅极场效晶体管装置300可包含任意数量的第一半导体层和任意数量的第二半导体层，其中第一半导体层或第二半导体层中的任一个是最顶层的半导体层，同时保持在本公开的范围内。

第一半导体层410和第二半导体层420可具有各自不同的厚度。此外，第一半导体层410从一层到另一层可具有不同的厚度。第二半导体层420从一层到另一层可具有不同的厚度。每个第一半导体层410和第二半导体层420的厚度范围可以从几纳米到几十纳米。堆叠的第一层可比其他的第一半导体层410和第二半导体层420更厚。在一实施例中，每个第一半导体层410具有从约5纳米(nm)到约20nm范围内的厚度，而每个第二半导体层420具有从约5nm到约20nm范围内的厚度。

第一半导体层410和第二半导体层420具有不同的组成。在各种实施例中，第一半导体层410和第二半导体层420具有在层之间提供不同氧化速率和/或不同蚀刻选择性的组成。在一实施例中，第一半导体层410包含硅锗(Si_1-xGe_x)，而第二半导体层包含硅(Si)。在一实施例中，每个第二半导体层420为可能未掺杂的或实质上无掺杂剂的硅(即，具有从约0cm^-3到约1×10¹⁷cm^-3的外来的掺杂浓度)，其中，例如在形成第二半导体层420(例如，硅)时不进行有意的掺杂。在一些实施例中，每个第一半导体层410是包含摩尔比(molar ratio)小于50％(x＜0.5)的Ge的Si_1-xGe_x。举例来说，Ge以摩尔比计可占Si_1-xGe_x的第一半导体层410的约15％至35％。再者，第一半导体层410之间可包含不同的组成，而第二半导体层420之间可包含不同的组成。

第一半导体层410和第二半导体层420中的任一个可包含其他的材料，例如化合物半导体(例如，碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟)、合金半导体(例如，GaAsP、AlInAs、AlGaAs、InGaAs、GaInP及/或GaInAsP)或其组合。可基于提供不同的氧化速率及/或蚀刻选择性来选择第一半导体层410和第二半导体层420的材料。

第一半导体层410和第二半导体层420可从半导体基板302外延生长。举例来说，每个第一半导体层410和第二半导体层420可通过分子束外延(MBE)制程、化学气相沉积(CVD)制程(例如，金属有机化学气相沉积(MOCVD)制程)及/或其他合适的外延生长制程所生长。在外延生长制程中，半导体基板302的晶体结构向上延伸，导致第一半导体层410和第二半导体层420与半导体基板302具有相同的晶向。

在半导体基板302之上生长第一半导体层410和第二半导体层420(作为堆叠)后，堆叠可被图案化以形成一个或多个鳍片结构(例如，401)。每个鳍片结构沿着横向方向(例如，Y方向)伸长，并且包含彼此交错的图案化半导体层410-420的堆叠。鳍片结构401通过使用例如光微影和蚀刻技术将半导体层410-420和半导体基板302图案化所形成。举例来说，在最顶部的半导体层(例如图4中的420)的上方形成遮罩层(其可包含多层，例如垫氧化物层和覆盖的垫氮化物层)。垫氧化物层可以是包含例如使用热氧化制程所形成的氧化硅的薄膜。垫氧化物层可充当最顶层的半导体层410(或在一些其他实施例中的半导体层420)和上面的垫氮化物层之间的粘着层。在一些实施例中，垫氮化物层由氮化硅、氮氧化硅、碳氮化硅、类似物或其组合所形成。举例来说，垫氮化物层可使用低压化学气相沉积(LPCVD)或等离子体辅助化学气相沉积(PECVD)所形成。

可使用光微影技术将遮罩层图案化。一般来说，光微影技术利用被沉积、照射(曝光)和显影的光阻剂材料(未绘示)以将一部分光阻剂材料移除。剩余的光阻剂材料保护下方的材料，例如本范例中的遮罩层，免受后续的处理步骤(例如蚀刻)影响。举例来说，光阻剂材料用于将垫氧化层和垫氮化物层图案化，以形成图案化遮罩。

图案化的遮罩随后可用于将半导体层410-420和基板302暴露的部分图案化，以形成沟槽(或开口)，从而界定相邻的沟槽之间的鳍片结构401。当形成多个鳍片结构时，这种沟槽可设置于任何相邻的鳍片结构之间。在一些实施例中，鳍片结构401通过使用例如反应性离子蚀刻(RIE)、中子束蚀刻(NBE)类似的制程或其组合在半导体层410-420和基板302中蚀刻沟槽所形成。蚀刻可以是非等向性的(anisotropic)。在一些实施例中，沟槽可以是彼此平行且彼此紧密地隔开的条带(当从顶部观察时)。在一些实施例中，沟槽可以是连续的并且围绕鳍片结构401。

对应于图2的操作206，图5是包含一个或多个隔离结构502的全绕式栅极场效晶体管装置300在各种制造阶段之一的剖面图。图5的剖面图是在与全绕式栅极场效晶体管装置300的主动/虚设栅极结构的纵向垂直的方向(例如，图1中所示的剖面A-A)上所切的。

隔离结构502(其可包含多个部分)可形成于相邻的鳍片结构之间，或者紧邻单一个鳍片结构。由绝缘材料形成的隔离结构502可将相邻的鳍片结构彼此电性隔离。绝缘材料可以是氧化物(例如，氧化硅)、氮化物、类似物或其组合，且可通过高密度等离子体化学气相沉积(HDP-CVD)、可流动化学气相沉积(FCVD)所形成(例如，在远程等离子体系统中基于CVD的材料沉积和后固化以使其转化为另一种材料(例如，氧化物))类似的制程或其组合。可使用其他绝缘材料及/或其他形成制程。在一范例中，绝缘材料是通过FCVD制程所形成的氧化硅。一旦形成绝缘材料，就可以执行退火制程。平坦化制程(例如，化学机械研磨(CMP)制程)可将任何多余的绝缘材料移除，并形成绝缘材料的顶表面和界定鳍片结构401的图案化遮罩(未绘示)的顶表面。在各种实施例中，还可通过平坦化制程将图案化遮罩移除。

接着，将绝缘材料凹陷(recessed)以形成隔离结构502，如图5所示，其有时被称为浅沟槽隔离(STI)。将隔离结构502凹陷，使得鳍片结构401从隔离结构502的相邻部分之间突出。隔离结构(STI)502的顶面可具有平坦的表面(如图所示)、凸面、凹面(例如碟形)或其组合。隔离结构502的顶面可通过适当的蚀刻而形成为平坦的、凸起的和/或凹陷的。可使用可接受的蚀刻制程(例如对隔离结构502的材料具有选择性的蚀刻制程)使隔离结构502凹陷。举例来说，可执行使用稀释的氢氟酸(dilute hydrofluoric DHF)的干式蚀刻或湿式蚀刻以将隔离结构502凹陷。

对应于图2的操作208，图6是包含虚设(dummy)栅极结构602的全绕式栅极场效晶体管装置300在各种制造阶段之一的剖面图。图6的剖面图是在与全绕式栅极场效晶体管装置300的主动/虚设栅极结构的纵向垂直的方向(例如，图1中所示的剖面A-A)上所切的。

接着，虚设栅极结构602形成于鳍片结构401和隔离结构502的上方。虚设栅极结构602可沿垂直于鳍片结构401的长度方向的横向方向(例如，X方向)延伸。在各种实施例中，虚设栅极结构602可形成于稍后形成主动(例如，金属)栅极结构的地方中，即，界定主动栅极结构的覆盖区。在一些实施例中，虚设栅极结构602被放置于鳍片结构401的一部分的上方。鳍片结构401的这种重叠部分包含第二半导体层420被共同配置为导电通道的部分和第一半导体层410被以主动栅极结构所代替的部分。如此，主动栅极结构可环绕第二半导体层420的每个部分，这将在下方进一步地详细讨论。

在一些实施例中，虚设栅极结构602可包含与第一半导体层410类似(或具有相似的蚀刻速率)的一种或多种Si基或SiGe基材料，例如SiGe。虚设栅极结构602可通过CVD、PECVD、ALD、FCVD或其组合所沉积。尽管在图6所示的实施例中虚设栅极结构602被绘示为形成为单一件(single-piece)，但是应当理解，虚设栅极结构602可形成为具有多个部分，每个部分可包含各自不同的材料。

对应于图2的操作210，图7是全绕式栅极场效晶体管装置300在各种制造阶段之一的剖面图，其中将鳍片结构401未被虚设栅极结构602覆盖的部分移除。图7的剖面图是在全绕式栅极场效晶体管装置300的鳍片结构的纵向方向(例如，图1中所示的剖面B-B)上所切的。

在形成虚设栅极结构602之后，可形成一对栅极间隔物702，栅极间隔物702沿着虚设栅极结构602的相对侧壁(在Y方向)延伸。栅极间隔物702可包含低介电系数介电材料并可由合适的介电材料(例如，氧化硅、碳氮氧化硅或类似物)所形成。栅极间隔物702可使用任何合适的沉积方法(例如，热氧化、化学气相沉积(CVD)或类似的制程所形成。虚设栅极结构602连同栅极间隔物702可作为遮罩以蚀刻鳍片结构401的非重叠部分，这导致鳍片结构401具有包含半导体层410和420的剩余部分的一个或多个交替堆叠。因而，沿着Z方向，每个鳍片结构401新形成的侧壁与虚设栅极结构602的侧壁对齐。举例来说，在图7中，半导体层710和720分别是半导体层710和720被虚设栅极结构602所覆盖的剩余部分。在一些实施例中，半导体层710和720有时可分别被称为纳米结构(例如，纳米片)710和720。

对应于图2的操作212，图8是包含多个内间隔物的全绕式栅极场效晶体管装置300在各种制造阶段之一的剖面图。图8的剖面图是在全绕式栅极场效晶体管装置300的鳍片结构的纵向方向(例如，图1中所示的剖面B-B)上所切的。

为了形成内间隔物802，将每个纳米结构710相应的末端部分移除。纳米结构710的末端部分可使用“回拉(pull-back)”制程移除(例如，蚀刻)，以将纳米结构710拉回回拉距离。在半导体层720包含Si而半导体层710包含SiGe的范例中，回拉制程可包含氯化氢(HCl)气体等向性(isotropic)蚀刻制程，其蚀刻SiGe而不攻击Si。因此，Si层(纳米结构)720可在这制程期间保持完整。因此，可形成多对凹部。接着，以介电材料填充这些凹部以形成内间隔物802。如图8所示，每对内间隔物802沿着纳米结构710相应的蚀刻末端所形成。

在一些实施例中，内间隔物802可通过化学气相沉积(CVD)或通过氮化物单层掺杂(monolayer doping，MLD)然后进行间隔物反应性离子蚀刻(RIE)而顺应性地形成。内间隔物802可使用例如顺应性沉积制程和随后的等向性或非等向性回蚀所沉积，以将位于鳍片结构401的堆叠的侧壁之上和半导体基板302的表面之上过量的间隔物材料移除。内间隔物802可由氮化硅、碳氮化硅硼、碳氮化硅、碳氮氧化硅或适合于形成晶体管的绝缘栅极侧壁间隔物的角色的任何其他类型的介电材料(例如，介电常数κ小于约5的介电材料)所形成。

对应于图2的操作214，图9是全绕式栅极场效晶体管装置300在各种制造阶段之一的剖面图，其中将虚设栅极结构602和纳米结构710的剩余部分移除以形成栅极沟槽902。图9的剖面图是在全绕式栅极场效晶体管装置300的鳍片结构的纵向方向(例如，图1中所示的剖面B-B)上所切的。

在形成栅极沟槽902之前，可形成至少一对外延结构904以(沿着Y方向)耦合到每个纳米结构720相应的末端。此外，外延结构904以内间隔物802与纳米结构710(图8)相应的末端(沿着Y方向)分离(或隔离)。

外延结构904可各自包含锗化硅(SiGe)、砷化铟(InAs)、砷化铟镓(InGaAs)、锑化铟(InSb)、砷化锗(GaAs)、锑化锗(GaSb)、磷化铝铟(InAlP)、磷化铟(InP)、任何其他合适的材料或其组合。可使用外延层生长制程在每个纳米结构720暴露的末端之上形成外延结构904。举例来说，生长制程可包含选择性外延生长(SEG)制程、CVD沉积技术(例如，气相外延(VPE)及/或超高真空CVD(UHV-CVD))、分子束外延，或其他合适的外延制程。可应用原位掺杂(In-situ doping，ISD)以形成掺杂的外延结构904，从而为全绕式栅极场效晶体管装置300创建接面(junction)。举例来说，当全绕式栅极场效晶体管装置300配置为n型时，外延结构904可通过注入n型掺杂物(例如，砷(As)、磷(P)等)掺杂到其中。当全绕式栅极场效晶体管装置300配置为p型时，外延结构904可通过注入p型掺杂剂(例如，硼(B)等)掺杂到其中。

在形成外延结构904之后，虚设栅极结构602和纳米结构710(图8)可被共同地或分别地移除以形成栅极沟槽902。在一些实施例中，虚设栅极结构602及/或纳米结构710可通过应用选择性蚀刻(例如，盐酸(HCl))所移除，同时留下实质上完好无损的纳米结构720、栅极间隔物702和内间隔物802。在将虚设栅极结构602移除之后，可形成栅极沟槽902的一部分(其暴露每个纳米结构720面向X方向的相应的侧壁)。在将纳米结构710移除以进一步延伸栅极沟槽902之后，可暴露每个纳米结构720各自的底部表面及/或顶部表面。因此，可暴露每个纳米结构720的整个周边。

对应于图2的操作216，图10是包含形成以环绕每个纳米结构720的界面层(interfacial layer)1002的全绕式栅极场效晶体管装置300在各种制造阶段之一的剖面图。图10的剖面图是在全绕式栅极场效晶体管装置300的鳍片结构的纵向方向(例如，图1中所示的剖面B-B)上所切的。

如图10的剖面图所示，界面层1002形成于栅极沟槽902的每一部分内。具体地，界面层1002可包覆在每个纳米结构720的周围。界面层1002可包含硅、氧及/或氮。在一实施例中，界面层1002可包含SiO₂。界面层1002可通过原子层沉积(ALD)、湿式清洗、热氧化及/或其他合适的制程所形成。

对应于图2的操作218，图11是包含形成于界面层1002上方的第一高介电系数介电层1102的全绕式栅极场效晶体管装置300在各种制造阶段之一的剖面图。图11的剖面图是在全绕式栅极场效晶体管装置300的鳍片结构的纵向方向(例如，图1中所示的剖面B-B)上所切的。

如图11的剖面图所示，第一高介电系数介电层1102形成于栅极沟槽902的每一部分内。具体地，第一高介电系数介电层1102可环绕界面层1002，即进一步环绕每个纳米结构720的周边。第一高介电系数电介质层1102可具有大于约7.0的κ值，并且可包含Hf、Al、Zr、La、Mg、Ba、Ti、Pb或其组合的金属氧化物或硅酸盐。第一高介电系数介电层1102的形成方法可包含分子束沉积(MBD)、原子层沉积(ALD)、PECVD或类似的制程。在一些实施例中，第一高介电系数介电层1102可通过界面偶极子工程(interface dipole engineering)被修改(例如，掺杂)，以调整对应的主动(例如，金属)栅极结构的平带电压(flat band voltage)。不同的平带电压可对应于不同的临界电压。如此，通过对平带电压的这种调整，可形成多个具有各自不同的临界电压的晶体管，其将于后方讨论。

对应于图2的操作220，图12是包含形成于第一高介电系数介电层1102的上方的一个或多个临界电压调变层1202的全绕式栅极场效晶体管装置300在各种制造阶段之一的剖面图。图12的剖面图是在全绕式栅极场效晶体管装置300的鳍片结构的纵向方向(例如，图1中所示的剖面B-B)上所切的。

在一些实施例，临界电压调变层1202可包含选自由以下所组成的群组的介电材料：氧化镧(III)(La₂O₃)、氧化镏(LuO)、氧化钪(ScO)、氧化钇(Y₂O₃)、氧化铥(III)(Tm₂O₃)、氧化钆(III)(Gd₂O₃)、氧化锌(ZnO)、氧化锗(GeO)、氧化铝(II)(AlO)、氧化钛(II)(TiO)、氧化钒(II)(VO)及其组合。临界电压调变层1202的形成方法可包含分子束沉积(MBD)、原子层沉积(ALD)、PECVD或类似的制程。临界电压调变层1202在被退火后可在其自身和下方的第一高介电系数介电层1102之间引起偶极子界面，其可改变对应的主动栅极结构的平带电压，主动栅极结构利用第一高介电系数介电层1102作为其栅极介电层的一部分。如此，不同导电类型的主动栅极结构可基于各别不同的临界电压调变层(第一高介电系数介电层的不同组成)所形成。举例来说，氧化镧(III)(La₂O₃)、氧化镏(LuO)、氧化钪(ScO)、氧化钇(Y₂O₃)、氧化铥(III)(Tm₂O₃)、氧化钆(III)(Gd₂O₃)或其组合可用于形成n型晶体管，而氧化锌(ZnO)、氧化锗(GeO)、氧化铝(II)(AlO)、氧化钛(II)(TiO)、氧化钒(II)(VO)或其组合可用于形成p型晶体管。

对应于图2的操作222，图13是全绕式栅极场效晶体管装置300在各种制造阶段之一的剖面图，其中执行第一退火制程，接着将一个或多个临界电压调变层1202移除。图13的剖面图是在全绕式栅极场效晶体管装置300的鳍片结构的纵向方向(例如，图1中所示的剖面B-B)上所切的。

如上所述，第一退火制程可导致偶极子界面在其自身和下方的第一高介电系数介电层1102之间形成。具体地，通过第一退火制程，可沿着第一高介电系数介质层1102的表面(即，第一高介电系数介质层1102与临界电压调变层1202之间的界面)形成多个偶极子。第一退火制程可在约500℃和700℃左右执行约10至30秒。在第一高介电系数介电层1102被修改(modified)(以下称为“修改的第一高介电系数介电层1102”)之后，可通过湿式刻蚀制程将一个或多个临界电压调变层1202移除。

对应于图2的操作224，图14是包含形成于第一高介电系数介电层1102的上方的第二高介电系数介电层1402的全绕式栅极场效晶体管装置300在各种制造阶段之一的剖面图。图14的剖面图是在全绕式栅极场效晶体管装置300的鳍片结构的纵向方向(例如，图1中所示的剖面B-B)上所切的。

如图14的剖面图所示，第二高介电系数介电层1402形成于栅极沟槽902的每一部分内。具体地，第二高介电系数介电层1402可环绕第一高介电系数介电层1102，即进一步环绕每个纳米结构720的周边。第二高介电系数介电层1402可具有大于约7.0的κ值，并且可包含Hf、Al、Zr、La、Mg、Ba、Ti、Pb或其组合的金属氧化物或硅酸盐。第二高介电系数介电层1402的形成方法可包含分子束沉积(MBD)、原子层沉积(ALD)、PECVD或类似的制程。

对应于图2的操作226，图15是包含形成于第二高介电系数介电层1402的上方的含钌层(ruthenium-containing layer)1502的全绕式栅极场效晶体管装置300在各种制造阶段之一的剖面图。图15的剖面图是在全绕式栅极场效晶体管装置300的鳍片结构的纵向方向(例如，图1中所示的剖面B-B)上所切的。

在一些实施例中，含钌层1502实质上由钌或氧化钌组成。含钌层1502的形成方法可包含分子束沉积(MBD)、原子层沉积(ALD)、PECVD或类似的制程。

对应于图2的操作228，图16是全绕式栅极场效晶体管装置300在各种制造阶段之一的剖面图，其中执行第二退火制程，接着将含钌层1502移除。图16的剖面图是在全绕式栅极场效晶体管装置300的鳍片结构的纵向方向(例如，图1中所示的剖面B-B)上所切的。

通过至少对含钌层1502执行第二退火制程，可消除存在于第一高介电系数介电层1102及/或第二高介电系数介电层1402中的任何氧空缺。举例来说，通过第二退火制程，包含于含钌层1502中的氧原子(固有地沿着含钌层1502的表面形成)可被扩散(或推入)到第一高介电系数介电层1102及/或第二高介电系数介电层1402中，以填补其中的氧空缺。如此，第一高介电系数介电层1102及/或第二高介电系数介电层1402的品质可大幅提升。在一些实施例中，第二退火制程可以在(相对于第一退火制程)相对低的温度下执行，例如不大于约550℃。因此，可显著地减少制全绕式栅极场效晶体管装置300的热预算总量。

对应于图2的操作230，图17是包含形成于第二高介电系数介电层1402的上方的一个或多个功函数金属层1702的全绕式栅极场效晶体管装置300在各种制造阶段之一的剖面图。图17的剖面图是在全绕式栅极场效晶体管装置300的鳍片结构的纵向方向(例如，图1中所示的剖面B-B)上所切的。

在一些实施例中，一个或多个功函数金属层1702可以形成于第二高介电系数介电层1402的上方以填充栅极沟槽902，如图17所示。界面层1002、第一高介电系数介电层1102、第二高介电系数介电层1402和功函数金属层1702可被统称为全绕式栅极场效晶体管装置300的主动(例如，金属)栅极结构。这种主动栅极结构可环绕每个纳米结构720，其中纳米结构720可共同用作全绕式栅极场效晶体管装置300的导电通道，外延结构904用作全绕式栅极场效晶体管装置300的源极和漏极。

功函数金属层1702可包含p型功函数层、n型功函数层、其多层或其组合。范例性p型功函数金属可包含TiN、TaN、Ru、Mo、Al、WN、ZrSi₂、MoSi₂、TaSi₂、NiSi₂、WN、其他合适的p型功函数材料或其组合。范例性n型功函数金属可包含Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、其他合适的n型功函数材料或其组合。功函数值与功函数层的材料组成相关，因此，选择功函数层的材料以调整其功函数值，使得待形成的装置达到目标临界电压Vt。功函数金属层1702可通过CVD、物理气相沉积(PVD)、ALD及/或其他合适的制程所沉积。

在一些实施例中，代替利用功函数金属层1702作为全绕式栅极场效晶体管装置300的栅极金属，含钌层1502可用作栅极金属。换言之，界面层1002、第一高介电系数介电层1102、第二高介电系数介电层1402和含钌层1502可共同用作全绕式栅极场效晶体管装置300的主动(例如，金数)栅极结构。如此，在执行第二退火制程之后，含钌层1502可保留。此外，在操作226(沉积含钌层1502)中，含钌层1502可能已经填满栅极沟槽902。

根据本公开的各种实施例，方法200的每个操作可同时在基板的不同区域上执行，以制造分别具有不同临界电压的多个晶体管(例如，全绕式栅极场效晶体管装置)。图18、图19、图20、图21、图22、图23、图24、图25、图26、图27、图28、图29、图30、图31及图32分别绘示形成六个不同的晶体管的多个制造阶段，其中一个或多个可对应于方法200的操作。在以下的讨论中，这六个晶体管(从左到右)在本文中分别被称为“晶体管A”、“晶体管B”、“晶体管C”、“晶体管D”、“晶体管E”和“晶体管F”。

在图18中，在为晶体管A至F中的每一个形成栅极沟槽之后(即，暴露它们各自的纳米结构720A、720B、720C、720D、720E和720F)，界面层1002可普遍地形成于晶体管A到F的上方，以围绕它们各自的纳米结构720A到720F中的每一个(对应于操作216)。接着在图19中，其可对应于操作218，第一高介电系数介电层1102可普遍地形成于晶体管A到F的上方。

接着在图20中，其可对应于操作220，第一临界电压调变层1202-1可普遍地形成于晶体管A至F的上方。在一些实施例中，第一临界电压调变层1202-1可以选自以下之一：氧化镧(III)(La₂O₃)、氧化镏(LuO)、氧化钪(ScO)、氧化钇(Y₂O₃)、氧化铥(III)(Tm₂O₃)、氧化钆(III)(Gd₂O₃)及其组合。在普遍地形成第一临界电压调变层1202-1之后，可形成图案化层2010以遮蔽晶体管A，并暴露形成于晶体管B至F上方的第一临界电压调变层1202-1。因此接着在图21中，暴露的第一临界电压调变层1202-1被移除，只有晶体管A的第一高介电系数介电层1102被第一临界电压调变层1202-1所包覆。接着在图22中，第二临界电压调变层1202-2可普遍地形成于晶体管A到F的上方。在一些实施例中，第二临界电压调变层1202-2可选自以下之一：氧化镧(III)(La₂O₃)、氧化镏(LuO)、氧化钪(ScO)、氧化钇(Y₂O₃)、氧化铥(III)(Tm₂O₃)、氧化钆(III)(Gd₂O₃)及其组合。在普遍地形成第二临界电压调变层1202-2之后，可形成图案化层2210和2220以分别遮蔽晶体管A和晶体管B，并暴露形成于晶体管C至F上方的第二临界电压调变层1202-2。因此接着在图23中，暴露的第二临界电压调变层1202-2被移除，只有晶体管A的第一高介电系数介质层1102被第一临界电压调变层1202-1和第二临界电压调变层1202-2所包覆，且只有晶体管B的第一高介电系数介质层1102被第二临界电压调变层1202-2所包覆。

接着在图24中，其仍可对应于操作220，第三临界电压调变层1202-3可普遍地形成于晶体管A至F的上方。在一些实施例中，第三临界电压调变层1202-3可以选自以下之一：氧化锌(ZnO)、氧化锗(GeO)、氧化铝(II)(AlO)、氧化钛(II)(TiO)、氧化钒(II)(VO)及其组合。在普遍地形成第三临界电压调变层1202-3之后，可形成图案化层2410以遮蔽晶体管F，并暴露形成于晶体管A至E上方的第三临界电压调变层1202-3。因此接着在图25中，暴露的第三临界电压调变层1202-3被移除，只有晶体管F的第三高介电系数介电层1102被第三临界电压调变层1202-3所包覆。接着在图26中，第四临界电压调变层1202-4可普遍地形成于晶体管A到F的上方。在一些实施例中，第四临界电压调变层1202-4可选自以下之一：氧化锌(ZnO)、氧化锗(GeO)、氧化铝(II)(AlO)、氧化钛(II)(TiO)、氧化钒(II)(VO)及其组合。在普遍地形成第四临界电压调变层1202-4之后，可形成图案化层2610和2620以分别遮蔽晶体管F和晶体管E，并暴露形成于晶体管A至D上方的第四临界电压调变层1202-4。因此接着在图27中，暴露的第四临界电压调变层1202-4被移除，只有晶体管F的第一高介电系数介质层1102被第三临界电压调变层1202-3和第四临界电压调变层1202-4所包覆，且只有晶体管E的第一高介电系数介质层1102被第四临界电压调变层1202-4所包覆。

接着在图28中，其可对应于操作222，如上所述，执行第一退火制程以分别修改晶体管A至F的第一高介电系数介电层1102。有时称为将不同的掺杂剂或不同量的掺杂剂推进晶体管A至F的第一高介电系数介电层1102中，在此分别称为“第一高介电系数介电层1102A”、“第一高介电系数介电层1102B”、“第一高介电系数介电层1102C”、“第一高介电系数介电层1102D”、“第一高介电系数介电层1102E”和“第一高介电系数介电层1102F”。在推进制程之后，可从晶体管(例如A、B、E和F)中将“剩余的”临界电压调变层移除。

接着在图29中，其可对应于操作224，第二高介电系数介电层1402可普遍地形成于晶体管A至F的上方。如此，第一高介电系数介电层1102A至1102F中的每一个都可以被普遍地形成的第二高介电系数介电层1402所包覆。

接着在图30中，其可对应于操作226，含钌层1502可普遍地形成于晶体管A至F的上方。如此，第一高介电系数介电层1102A至1102F中的每一个可进一步被普遍地形成的含钌层1502所包覆。接着在图31中，其可对应于操作228，可执行第二退火制程，以使用含钌层1502来消除存在于第一高介电系数介电层1102A至1102F或第二高介电系数介电层1402中的至少一个中的氧空缺(如果有的话)。接着在图32中，其可对应于操作230，功函数金属层1702可普遍地形成于晶体管A至F的上方。尽管功函数金属层1702普遍地形成于晶体管A至F的上方，但它们的第一高介电系数介电层1102A至1102F被不同地修改，晶体管A至F仍可具有各自不同的临界电压。

在本公开的一种态样中，公开一种半导体装置的制造方法。半导体装置的制造方法包含：暴露晶体管的导电通道的一个或多个表面；以第一高介电系数介电层覆盖一个或多个表面；以第二高介电系数介电层覆盖第一高介电系数介电层；在第二高介电系数介电层的上方沉积含钌层；以及以不大于一临界值的温度执行一第一退火制程，以将多个氧空缺从至少第一高介电系数介电层移除。

在一些实施例中，导电通道包含彼此垂直间隔的多个纳米结构。

在一些实施例中，在以第二高介电系数介电层覆盖第一高介电系数介电层的步骤之前，半导体装置的制造方法更包含：在第一高介电系数介电层的上方形成一个或多个临界电压调变层；至少对一个或多个临界电压调变层执行一第二退火制程；及将一个或多个临界电压调变层移除。

在一些实施例中，一个或多个临界电压调变层是选自由氧化镧(III)(La₂O₃)、氧化镏(LuO)、氧化钪(ScO)、氧化钇(Y₂O₃)、氧化铥(III)(Tm₂O₃)、氧化钆(III)(Gd₂O₃)及其组合所组成的群组。

在一些实施例中，一个或多个临界电压调变层是选自由氧化锌(ZnO)、氧化锗(GeO)、氧化铝(II)(AlO)、氧化钛(II)(TiO)、氧化钒(II)(VO)及其组合所组成的群组。

在一些实施例中，含钌层实质上由钌或氧化钌组成。

在一些实施例中，在执行第一退火制程的步骤之后，半导体装置的制造方法更包含：将含钌层移除；在第二高介电常数介电层的上方形成一个或多个功函数金属层；及形成与一个或多个功函数金属层的至少一部分接触的互连结构。

在一些实施例中，在执行一第一退火制程的步骤之后，半导体装置的制造方法更包含：保留含钌层；及形成与含钌层的至少一部分接触的互连结构。

在一些实施例中，临界值为约550℃。

在本公开的另一种态样中，公开一种半导体装置的制造方法。半导体装置的制造方法包含：暴露第一晶体管的第一导电通道的一个或多个表面；暴露第二晶体管的第二导电通道的一个或多个表面；分别以第一高介电系数介电层覆盖第一导电通道的一个或多个表面并以第二高介电系数介电层覆盖第二导电通道的一个或多个表面；在第一高介电系数介电层的上方形成第一临界电压调变层组合；在第二高介电系数介电层的上方形成第二临界电压调变层组合；至少对第一临界电压调变层组合与第二临界电压调变层组合执行第一退火制程；将第一临界电压调变层组合与第二临界电压调变层组合移除；分别以第三高介电系数介电层覆盖第一高介电系数介电层并以第四高介电系数介电层覆盖第二高介电系数介电层；在第三高介电常数介电层与第四高介电常数介电层的上方分别沉积含钌层；以及以不大于临界值的温度执行第二退火制程，以将多个氧空缺从至少第一高介电系数介电层与第二高介电系数介电层移除。

在一些实施例中，第一导电通道与第二导电通道的每个包含彼此垂直间隔的多个纳米结构。

在一些实施例中，第一临界电压调变层组合与第二临界电压调变层组合是选自由氧化镧(III)(La₂O₃)、氧化镏(LuO)、氧化钪(ScO)、氧化钇(Y₂O₃)、氧化铥(III)(Tm₂O₃)、氧化钆(III)(Gd₂O₃)、氧化锌(ZnO)、氧化锗(GeO)、氧化铝(II)(AlO)、氧化钛(II)(TiO)、氧化钒(II)(VO)及其组合所组成的群组。

在一些实施例中，第一临界电压调变层组合被配置为向第一晶体管提供第一临界电压，且第二临界电压调变层组合被配置为向第二晶体管提供第二临界电压。

在一些实施例中，临界值为约550℃。

在一些实施例中，在第二退火制程之后，半导体装置的制造方法更包含：将含钌层移除；及在第三高介电常数介电层与第四高介电常数介电层的每个的上方形成至少一功函数金属层。

在一些实施例中，含钌层实质上由钌或氧化钌组成。

在本公开的又一种态样中，公开一种半导体装置的制造方法。半导体装置的制造方法包含：暴露配置有第一临界电压的第一晶体管的第一导电通道的一个或多个表面；暴露配置有第二临界电压的第二晶体管的第二导电通道的一个或多个表面，第二临界电压与第一临界电压不同；分别以第一高介电系数介电层包覆第一导电通道的一个或多个表面并以第二高介电系数介电层包覆第二导电通道的一个或多个表面；以第一临界电压调变层组合包覆第一高介电系数介电层；形成具有第二临界电压调变层组合的第二高介电系数介电层；至少对第一临界电压调变层组合与第二临界电压调变层组合执行第一退火制程；将第一临界电压调变层组合与第二临界电压调变层组合移除；分别以第三高介电系数介电层包覆第一高介电系数介电层并以第四高介电系数介电层包覆第二高介电系数介电层；以含钌层包覆第三高介电常数介电层与第四高介电常数介电层的每个；以及执行第二退火制程，以将多个氧空缺从至少第一高介电系数介电层与第二高介电系数介电层移除。

在一些实施例中，第二退火制程的温度小于或等于约550℃。

在一些实施例中，含钌层实质上由钌或氧化钌组成。

如本文所用，术语“约”和“大约”通常表示加上或减去所述值的特定百分比，其取决于应用于本公开的技术节点。举例来说，此百分比可以等于10％，使得约0.5将包含0.45和0.55，约10将包含9到11，约1000将包含900到1100，依此类推。在另一个范例中，此百分比可以等于20％，使得约0.5将包含0.4和0.6，约10将包含8到12，约1000将包含800到1200，依此类推。在又一范例中，此百分比可以等于30％，使得约0.5将包含0.35和0.65，约10将包含7到13，约1000将包含700到1300，依此类推。

前述内文概述了许多实施例的部件，使本技术领域中具有通常知识者可以从各个方面更佳地了解本公开。本技术领域中具有通常知识者应可理解，且可轻易地以本公开为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中具有通常知识者也应了解这些相等的结构并未背离本公开的发明精神与范围。在不背离本公开的发明精神与范围的前提下，可对本公开进行各种改变、置换或修改。

Claims

1.一种半导体装置的制造方法，包括：

暴露晶体管的导电通道的一个或多个表面；

以第一高介电系数介电层覆盖所述一个或多个表面；

以第二高介电系数介电层覆盖所述第一高介电系数介电层；

在所述第二高介电系数介电层的上方沉积含钌层；以及

以不大于临界值的温度执行第一退火制程，以将多个氧空缺从至少所述第一高介电系数介电层移除。

2.如权利要求1所述的半导体装置的制造方法，其中所述导电通道包含彼此垂直间隔的多个纳米结构。

3.如权利要求1所述的半导体装置的制造方法，在以第二高介电系数介电层覆盖所述第一高介电系数介电层的步骤之前，更包括：

在所述第一高介电系数介电层的上方形成一个或多个临界电压调变层；

至少对所述一个或多个临界电压调变层执行第二退火制程；及

将所述一个或多个临界电压调变层移除。

4.如权利要求3所述的半导体装置的制造方法，其中所述一个或多个临界电压调变层是选自由氧化镧(III)(La₂O₃)、氧化镏(LuO)、氧化钪(ScO)、氧化钇(Y₂O₃)、氧化铥(III)(Tm₂O₃)、氧化钆(III)(Gd₂O₃)及其组合所组成的群组。

5.如权利要求1所述的半导体装置的制造方法，在执行第一退火制程的步骤之后，更包括：

将所述含钌层移除；

在所述第二高介电常数介电层的上方形成一个或多个功函数金属层；及

形成与所述一个或多个功函数金属层的至少一部分接触的互连结构。

6.如权利要求1所述的半导体装置的制造方法，在执行第一退火制程的步骤之后，更包括：

保留所述含钌层；及

形成与所述含钌层的至少一部分接触的互连结构。

7.如权利要求1所述的半导体装置的制造方法，其中所述临界值为约550℃。

8.一种半导体装置的制造方法，包括：

暴露第一晶体管的第一导电通道的一个或多个表面；

暴露第二晶体管的第二导电通道的一个或多个表面；

分别以第一高介电系数介电层覆盖所述第一导电通道的所述一个或多个表面并以第二高介电系数介电层覆盖所述第二导电通道的所述一个或多个表面；

在所述第一高介电系数介电层的上方形成第一临界电压调变层组合；

在所述第二高介电系数介电层的上方形成第二临界电压调变层组合；

至少对所述第一临界电压调变层组合与所述第二临界电压调变层组合执行第一退火制程；

将所述第一临界电压调变层组合与所述第二临界电压调变层组合移除；

分别以第三高介电系数介电层覆盖所述第一高介电系数介电层并以第四高介电系数介电层覆盖所述第二高介电系数介电层；

在所述第三高介电常数介电层与所述第四高介电常数介电层的上方分别沉积含钌层；以及

以不大于临界值的温度执行第二退火制程，以将多个氧空缺从至少所述第一高介电系数介电层与所述第二高介电系数介电层移除。

9.如权利要求8所述的半导体装置的制造方法，在所述第二退火制程之后，更包括：

将所述含钌层移除；及

在所述第三高介电常数介电层与所述第四高介电常数介电层的每个的上方形成至少一功函数金属层。

10.一种半导体装置的制造方法，包括：

暴露配置有第一临界电压的第一晶体管的第一导电通道的一个或多个表面；

暴露配置有第二临界电压的第二晶体管的第二导电通道的一个或多个表面，所述第二临界电压与所述第一临界电压不同；

分别以第一高介电系数介电层包覆所述第一导电通道的所述一个或多个表面并以第二高介电系数介电层包覆所述第二导电通道的所述一个或多个表面；

以第一临界电压调变层组合包覆所述第一高介电系数介电层；

形成具有第二临界电压调变层组合的所述第二高介电系数介电层；

分别以第三高介电系数介电层包覆所述第一高介电系数介电层并以第四高介电系数介电层包覆所述第二高介电系数介电层；

以含钌层包覆所述第三高介电常数介电层与所述第四高介电常数介电层的每个；以及

执行第二退火制程，以将多个氧空缺从至少所述第一高介电系数介电层与所述第二高介电系数介电层移除。