CN118311712A - 一种完全垂直双层变迹光栅耦合器 - Google Patents
一种完全垂直双层变迹光栅耦合器 Download PDFInfo
- Publication number
- CN118311712A CN118311712A CN202410569499.1A CN202410569499A CN118311712A CN 118311712 A CN118311712 A CN 118311712A CN 202410569499 A CN202410569499 A CN 202410569499A CN 118311712 A CN118311712 A CN 118311712A
- Authority
- CN
- China
- Prior art keywords
- grating
- layer
- silicon
- apodization
- coupler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010168 coupling process Methods 0.000 claims abstract description 37
- 230000008878 coupling Effects 0.000 claims abstract description 36
- 238000005859 coupling reaction Methods 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 140
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 67
- 229910052710 silicon Inorganic materials 0.000 claims description 67
- 239000010703 silicon Substances 0.000 claims description 67
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 44
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 44
- 238000005253 cladding Methods 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000005457 optimization Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 239000002245 particle Substances 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 238000004088 simulation Methods 0.000 claims description 4
- 238000004458 analytical method Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 claims description 2
- 230000001105 regulatory effect Effects 0.000 claims 1
- 239000013307 optical fiber Substances 0.000 abstract description 16
- 238000004806 packaging method and process Methods 0.000 abstract description 8
- 238000012360 testing method Methods 0.000 abstract description 6
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 230000003287 optical effect Effects 0.000 description 19
- 239000000835 fiber Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
本发明涉及一种完全垂直双层变迹光栅耦合器，包括：自上而下依次叠放在一起的氧化物上包层、氮化硅光栅层、底部硅光栅反射层、氧化物下包层以及硅衬底层，所述氧化物上包层与氧化物下包层的材质一致，均为二氧化硅，且折射率应小于光栅耦合器中的材质硅和氮化硅，本发明中光纤以垂直角度入射，不需要研磨光纤端面，无需复杂的对准或测试，可以有效降低芯片封装成本，同时保证了较高的耦合效率，更有利于晶圆级测试与后道工艺里的封装。
Description
技术领域
本发明属于及光通信领域，尤其涉及一种基于Si3N4-ON-Si光子平台的三维集成完全垂直双层变迹光栅耦合器。
背景技术
近年来，半导体微电子芯片尺寸已接近理论极限，越来越难以突破摩尔定律的限制。光电子集成芯片由于其巨大的传输带宽和优异的低功耗特性，被认为是能够突破摩尔定律的革命性器件，会改变未来芯片格局。随着光通信和光子集成技术的迅速发展，高效的光耦合技术成为系统设计中的关键环节。特别是在连接光纤与纳米级波导以及实现三维光子芯片内部层间光信号传输、光电一体融合芯片等技术需求上，传统光栅耦合方案往往难以满足高性能、高集成度以及宽带宽应用的需求。
氮化硅(Si3N4)与硅(Si)三维集成的光子学平台，即Si3N4-ON-Si平台，因其优秀的光学和物理特性而备受关注。Si3N4拥有适中的折射率，介于二氧化硅和硅之间，这一特性使得基于Si3N4的光栅耦合器能够实现较大的光栅周期和更大的光学带宽；同时，在光纤通信的C波段窗口不受双光子吸收效应的影响。此外，当Si3N4波导厚度超过700nm时，可通过色散工程有效控制光频梳和超连续光谱的产生，为非线性光学应用提供了新的可能性。Si3N4-ON-Si平台不仅提供了优秀的光学特性和非线性效应的调控能力，还与现有的CMOS工艺高度兼容，这使得其在工业集成方面具有显著优势。基于这一平台设计的光学器件，包括层间耦合器和光栅耦合器，因此能够满足高效率耦合、宽带宽传输以及非线性光学效应处理等多方面需求，展现出广泛的应用潜力。
目前连接光纤与光子芯片的耦合结构有两种：端面耦合与垂直耦合。与端面耦合相比，基于光栅耦合器的垂直耦合方式能够减小器件尺寸；布局灵活，可以设计在芯片的任意位置且易于形成阵列化，为后续光电子芯片的测试和封装提供极大的便利。传统的光栅耦合器与芯片表面并非完全垂直，在耦合过程中需要光纤以一定倾斜角度向光栅耦合器入射。在耦合封装中，这就要求光纤端面需要斜抛至与芯片上表面平行，无疑增加了封装成本。此外，传统的倾斜光栅方案难以应用于垂直腔面发射激光器中，并且与多芯光纤兼容性差：后者的端面研磨难度高。因此，针对集成光收发模块以及面向数据中心可插拔多芯光纤接口等诸多应用场景，迫切需要一种宽带、高耦合效率的完全垂直光栅耦合器。
发明内容
本发明的目的是提供一种基于Si3N4-ON-Si平台的三维集成硅光子学器件，包括一种完全垂直双层变迹光栅耦合器。所述完全垂直双层变迹光栅耦合器用以解决现有光纤与硅基光子芯片通信中，光纤端面需要斜抛并以一定倾斜角度向光栅耦合器入射且耦合效率低、带宽窄等问题，未来可将本设计与多芯光纤、垂直面腔发射器等结构集成。
为了解决上述问题，本发明的解决方案是：
一种完全垂直双层变迹光栅耦合器，所述结构自上而下包括氧化物上包层、氮化硅光栅层、底部硅光栅反射层、氧化物下包层及硅衬底层。
所述耦合器的氧化物上包层及氧化物下包层均属于氧化物层，材质相同，均为二氧化硅，且折射率应小于耦合器中的材质硅和氮化硅，所述下包层厚度为3μm。所述氧化物上包层位于器件的最上端。
所述完全垂直双层变迹光栅耦合器的氧化物上包层覆盖在光栅上，用以封装整个光栅结构，并提供一定的保护，同时与氧化物下包层一起提供了与光栅折射率相对比的环境，有助于减少光的横向散射和损耗，有效提高光的耦合效率。
所述完全垂直双层变迹光栅耦合器的氮化硅光栅层只有一层光栅，采用全刻蚀工艺，光栅厚度为0.26μm。宽度至少为50μm。全刻蚀工艺是指将波导材料上的光栅图案完全刻蚀穿，形成可以彻底穿透波导层的光栅结构。
所述完全垂直双层变迹光栅耦合器的底部硅光栅反射层采用单刻蚀工艺，包括一层硅光栅和一层硅薄膜，并且硅光栅叠加在硅薄膜层之上。所述底部硅光栅反射层其厚度为0.34μm，宽度至少为50μm。单刻蚀工艺是指在波导材料上仅刻蚀出一部分深度的光栅。这种工艺不会将波导层完全刻蚀穿，而是形成了一层光栅层和底部的薄膜层。该工艺有助于增强波导的结构强度和稳定性，同时降低了制作难度和对设备的要求。所述完全垂直双层变迹光栅耦合器的硅光栅层的厚度为0.24μm，剩余硅层厚度为0.1μm。
所述氮化硅光栅层和硅光栅层的优化方法一致，先利用粒子群算法对氮化硅光栅层和硅光栅层的均匀光栅优化，后基于变迹光栅的优化思路继续利用粒子群算法优化。即氮化硅光栅层和硅光栅层均为切趾光栅，切趾光栅指的是在整个光栅中每个光栅条纹都有不同的周期和占空比。
使用粒子群算法优化的具体过程为：在均匀光栅的优化中，对所有纵向参数进行了迭代分析，包括层间距离、衬底间距、刻蚀深度以及光栅厚度，得到了稳定的耦合效率后再进一步微调横向参数。在变迹光栅的优化中，先选择优化纵向参数并以此为基础先保持硅光栅不变，优化氮化硅光栅的横向参数，选用线性变迹光栅周期但占空比随机的结构，经过多次仿真耦合效率趋于稳定后保持氮化硅光栅不变，优化硅光栅的横向参数，多次迭代循环后耦合效率趋于稳定。
具体地，所述氮化硅光栅层底部与底部硅光栅反射层顶部垂直间距为0.29μm，即氧化物夹层厚度为0.29μm。所述所述衬底层的材质均为硅。
由于采用了上述技术方案，本发明与现有发明相比，具有以下的优点和积极效果：
本发明中光纤以垂直角度入射，不需要研磨光纤端面，无需复杂的对准或测试，可以有效降低芯片封装成本，同时保证了较高的耦合效率，更有利于晶圆级测试与后道工艺里的封装。
相较于常规光栅，在本发明中采用了双层光栅的结构。其中第一层光栅作为耦合器，采用全刻蚀工艺，便于工艺上的制造；第二层作为反射层，能够将未被耦合的光重新反射回氮化硅光栅中，有效提高耦合效率。
相较于传统的均匀光栅，在本发明中对双层光栅均采用了变迹的优化处理。对顶层氮化硅光栅来说增大了模场重叠积分，对底层硅光栅来说提高了光向上的反射率，从而提高了耦合效率。单向耦合效率从变迹前的42％提高到了变迹后的68％；在本发明中，氮化硅光栅层厚度为260nm，底部硅反射光栅层厚度为240nm，最小特征尺寸为80nm，符合硅光标准工艺，易于加工。如果进一步降低最小特征尺寸至65nm(兼容65nm CMOS工艺节点)，硅光栅的反射能力还将从75.6％增强至76.6％，从而使得该垂直光栅的耦合效率提高至68.3％。
附图说明
通过阅读下文精选实施方式的详细描述，本发明的其它特征以及优点和益处对于本领域的技术人员将变得清晰明了。附图仅用于进一步具体描述精选实施方式的详细描述，而并不认为是对本发明的限制。
图1为本发明实施特例提供的一种完全垂直光纤双层变迹光栅耦合器的三维结构示意图；
图2为本发明实施特例提供的一种完全垂直光纤双层变迹光栅耦合器的正视示意图；
图3为本发明实施特列提供的一种完全垂直光纤双层变迹光栅耦合器的对于氮化硅光栅层和底部硅光栅反射层的局部正视图；
图4为本发明实施特列提供的一种完全垂直光纤双层变迹光栅耦合器在1550nm波长附近的耦合效率仿真图；
图5为本发明实施特例提供的一种完全垂直光纤双层变迹光栅耦合器在1550nm处的出射光功率分布图。
具体实施方式
下面结合附图和具体实施方式，进一步阐明本发明。应理解下述具体实施方式仅用于说明本发明而不用于限制本发明的范围。
实施例：参见图1，图1所示为本实例提供的一种高耦合效率的完全垂直双层变迹光栅耦合器的正视图，自下而上包括，衬底层10，氧化物下包层20，底部硅光栅反射层30，氮化硅光栅层40，氧化物上包层50，以及芯片上方的标准单模光纤内芯60。
图1中的衬底层10采用硅材质，用作支撑整个芯片。氧化物下包层20与氧化物上包层50均属于氧化物层，使用的材质为二氧化硅，折射率小于氮化硅光栅层40和底部硅光栅反射层30所使用的材质。其中底部硅光栅反射层30包括一层硅光栅层和一层硅薄膜层，完全包裹在氧化物下包层内，折射率取决于交替的二氧化硅和硅。在此优选例中，氧化物下包层20的厚度取3μm。氮化硅光栅40的左端连接一个氮化硅波导，用于承接由光栅耦合进入光栅耦合器中的光信号。在此优选实例中，氧化物上包层50的厚度取3.8μm；标准单模光纤内芯60靠近在氧化物上包层50上表面且与上表面垂直对准。
工作时，标准单模光纤内芯60输出光信号垂直进入器件中，通过氧化物上包层垂直进入光栅耦合器中，其中部分光在氮化硅光栅的耦合作用下进入氮化硅波导中，另一部分向下的光进入硅光栅中，通过反射作用进入氮化硅光栅中。
作为一优选实施例，如图1所示，所述氮化硅光栅层40的厚度为0.26μm，为全刻蚀工艺，有利于工艺上的制造。
作为一优选实施例，如图1所示，所述底部光栅反射层30的厚度为0.34μm，为单刻蚀工艺，包括一层硅光栅层和一层硅薄膜层，厚度分别为0.24μm和0.1μm，与氮化硅光栅层40的垂直距离为0.29μm，夹层材质为二氧化硅。通过双层光栅的设计，其中顶部光栅作为光栅耦合，底部光栅作为反射器。同时对两层光栅使用变迹处理，也就是改变光栅的每个光栅条的周期与占空比，进一步提高耦合效率。
作为一优选实施例，如图1所示，所述光栅材料分别选用氮化硅和硅，其中氮化硅的折射率较低，介于二氧化硅与硅之间，可以更好地匹配氧化物层的折射率，减小光向上反射的损耗；而硅的折射率较高，使得其具有更强的反射和衍射能力，可确保更多的光能够有效反射回上方的氮化硅光栅，提高整体的耦合效率。
作为一优选实施例，如图1所示，与传统光栅耦合器常采用将光纤倾斜磨抛至8°～12°入射，光纤采用完全垂直放置，不需要预留倾斜空间使得整体结构设计更为紧凑，有效减少平面空间的占用，提高光子芯片封装密度；也不需要额外调整角度，减少了设计和测试的复杂性；同时降低了封装与制造的难度。
作为一优选实施例，如图1所示，氮化硅光栅与硅光栅的厚度波动范围在±10nm时，耦合器仍可以获得超过64％的耦合效率。
图2是一种完全垂直双层变迹光栅耦合器的三维结构图。图3是一种完全垂直双层变迹光栅耦合器的光栅局部正视图，包括氮化硅光栅层40与底部硅光栅反射层30。其中两个光栅层均包括14个光栅条。对于氮化硅光栅层40，其光栅周期为1.037μm固定，占空比在0.2至0.92之间变化。对于硅光栅层30，其光栅周期满足以下公式：
Pitch_Si＝1.047+(i-1)0.0015
其中Pitch_Si表示硅光栅条的周期，i表示光栅条个数。可以看出硅光栅的光栅周期随个数增多而呈线性增大。同时，占空比在0.075至0.19之间。其中氮化硅光栅层40的主要目的是将光从外部光纤高效耦合进入波导，保持光栅周期不变可以确保对特定入射光波长范围内的稳定耦合效率。稳定的光栅周期有助于维持一致的相位匹配条件，从而实现高效的光耦合。而硅光栅层30的目的是为了扩大带宽的同时并且使部分光重新反射回氮化硅光栅层40，通过改变光栅周期，可以实现对不同波长光的高效反射，从而优化光栅耦合器的带宽和耦合效率。
作为一优选实施例，如图2所示，由于光纤垂直入射，在基于三维集成光学的光子芯片上可以充分利用垂直方向的空间，这种布局可以将更多的光栅耦合器和其他光子器件集成在一个较小的水平面积内，为多层的三维集成光子芯片提供可能。同时也便于多个光栅耦合器的集成，无需额外的角度调整，有效支持多通道并行数据传输。多芯光纤垂直放置于光栅耦合器阵列上，可以实现多路并行的光信号输入/输出。
图4所示的是为此优选实施例在1550nm及附近波段的耦合效率仿真结果。在1550nm处耦合效率达到峰值，约为68.1％(-1.67dB)；器件3dB带宽达到了103nm(对应1.5μm～1.603μm)，覆盖全部C+L波段以及部分U波段。
图5所示的是为此优选实施例在1550nm波长处的输出光场强度分布图，可以看出大部分的光都向左耦合，其他方向的光损失较少。
本实施例中单模光纤采用完全垂直放置，光纤端面无需研磨、天然与芯片上表面平行。采用了厚度为0.26um的单层氮化硅光栅层，通过粒子群算法的使用不断优化光栅结构得到最优的单向耦合效率，并在氮化硅光栅层与氧化物下包层中引入硅光栅层作为反射结构以减少衬底损耗，使得单向耦合效率进一步提高，也使得该耦合器兼具高耦合效率与大带宽的特点。本例中光栅耦合器适用于CMOS兼容工艺，可以与现有半导体工艺集成，利用现有的制造技术，进一步降低成本并提高制造可靠性。需要说明的是上述实施例，并非用来限定本发明的保护范围，在上述技术方案的基础上所作出的等同变换或替代均落入本发明权利要求所保护的范围。
Claims (10)
1.一种完全垂直双层变迹光栅耦合器，其特征在于，包括：自上而下依次叠放在一起的氧化物上包层、氮化硅光栅层、底部硅光栅反射层、氧化物下包层以及硅衬底层。
2.根据权利要求1所述的完全垂直双层变迹光栅耦合器，其特征在于，所述氧化物上包层与氧化物下包层的材质一致，均为二氧化硅，且折射率应小于光栅耦合器中的材质硅和氮化硅，所述下包层厚度为3μm。
3.根据权利要求1所述的完全垂直双层变迹光栅耦合器，其特征在于，所述氮化硅光栅层完全包裹在氧化物下包层之中，底部与氧化物上下包层的临界面相接触，只有一层光栅，光栅条为长方体形状，采用全刻蚀工艺，光栅厚度为0.26μm，宽度至少为50μm。
4.根据权利要求1所述的完全垂直双层变迹光栅耦合器，其特征在于，所述底部硅光栅反射层采用单刻蚀工艺，完全包裹在氧化物下包层之中，包括一层硅光栅和一层硅薄膜，并且硅光栅叠放在硅薄膜层之上,所述底部硅光栅反射层其厚度为0.34μm，宽度至少为50μm。
5.根据权利要求4所述的完全垂直双层变迹光栅耦合器，其特征在于，所述硅光栅层的刻蚀深度为0.24μm，剩余硅薄膜层的厚度为0.1μm。
6.根据权利要求3或4所述的完全垂直双层变迹光栅耦合器，其特征在于，所述氮化硅光栅层底部与底部硅光栅反射层顶部垂直间距为0.29μm，即层间距离为0.29μm。
7.根据权利要求3或4或5或6所述的完全垂直双层变迹光栅耦合器，其特征在于，氮化硅光栅层和硅光栅层的优化方法相同，先利用粒子群算法对氮化硅光栅层和硅光栅层的均匀光栅优化，后基于变迹光栅的优化思路继续利用粒子群算法优化，即氮化硅光栅层和硅光栅层均为切趾光栅，切趾光栅指的是在整个光栅中每个光栅条纹都有不同的周期和占空比，其中氮化硅光栅层和底部硅光栅反射层均包括14个光栅条。
8.根据权利要求7所述的完全垂直双层变迹光栅耦合器，其特征在于，使用粒子群算法优化的具体思路为：由于两层光栅功能独立，将其视为两个独立单元，采用交替固定的策略不断迭代优化；由于参数均在一个微小区间内浮动，近似认为在调整光栅的其中某一个光栅条纹参数时，不会对其他肋槽的耦合或反射效应产生显著影响，这使得在进行遍历扫描时，进行单独扫描，无需同时遍历所有变量；此外由于纵向和横向的参数相互独立，且相较于横向，纵向的参数较少，选择先优化纵向的参数。
9.根据权利要求7所述的完全垂直双层变迹光栅耦合器，其特征在于，使用粒子群算法优化的具体过程为：在均匀光栅的优化中，对所有纵向参数进行了迭代分析，包括层间距离、衬底间距、刻蚀深度以及光栅厚度，得到了稳定的耦合效率后再进一步微调横向参数，在变迹光栅的优化中，先选择优化纵向参数并以此为基础先优化氮化硅光栅的横向参数，选用线性变迹光栅周期但占空比随机的结构，经过多次仿真耦合效率趋于稳定后优化硅光栅的横向参数，多次迭代循环后耦合效率趋于稳定。
10.根据权利要求1所述的完全垂直双层变迹光栅耦合器，其特征在于，所述硅衬底的材质与底部硅光栅反射层的材质相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410569499.1A CN118311712A (zh) | 2024-05-09 | 2024-05-09 | 一种完全垂直双层变迹光栅耦合器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410569499.1A CN118311712A (zh) | 2024-05-09 | 2024-05-09 | 一种完全垂直双层变迹光栅耦合器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118311712A true CN118311712A (zh) | 2024-07-09 |
Family
ID=91720557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410569499.1A Pending CN118311712A (zh) | 2024-05-09 | 2024-05-09 | 一种完全垂直双层变迹光栅耦合器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118311712A (zh) |
-
2024
- 2024-05-09 CN CN202410569499.1A patent/CN118311712A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10690848B2 (en) | Photonic chip with integrated collimation structure | |
| US6574383B1 (en) | Input light coupler using a pattern of dielectric contrast distributed in at least two dimensions | |
| US7397995B2 (en) | Multiple-core planar optical waveguides and methods of fabrication and use thereof | |
| Lončar et al. | Experimental and theoretical confirmation of Bloch-mode light propagation in planar photonic crystal waveguides | |
| US7283695B2 (en) | Optical interconnects in microelectronics based on azimuthally asymmetric long-period fiber grating couplers | |
| CN102047158B (zh) | 低折射率、大模场直径光耦合器 | |
| EP1606660B1 (en) | Polarization splitting grating couplers | |
| US9057844B2 (en) | Grating edge coupler and method of forming same | |
| EP3296783A1 (en) | Integrated photonics waveguide grating coupler | |
| US10317584B2 (en) | Grating coupler and preparation method | |
| US7480430B2 (en) | Partial confinement photonic crystal waveguides | |
| CN103645540A (zh) | 一种刻蚀衍射光栅型波分复用/解复用器 | |
| CN116165742A (zh) | 一种集成底部反射层的双层氮化硅光栅耦合器 | |
| CN108279461A (zh) | 偏振无关的三维集成双层光栅耦合器 | |
| CN118311712A (zh) | 一种完全垂直双层变迹光栅耦合器 | |
| CN214954215U (zh) | 一种凸型自增强聚焦耦合光栅耦合器 | |
| CN115144964A (zh) | 一种基于欧拉弯曲宽波导的硅基阵列波导光栅 | |
| CN115616703A (zh) | 基于双层氮化硅结构的光栅耦合器及其制作方法 | |
| Galán | Addressing fiber-to-chip coupling issues in silicon photonics | |
| Taillaert et al. | Efficient coupling between submicron SOI-waveguides and single-mode fibers | |
| CN115201970B (zh) | 具有光栅耦合器的硅基光学芯片 | |
| CN118377085B (zh) | 一种光芯片结构 | |
| CN117250697B (zh) | 高效光栅耦合器 | |
| CN117970565A (zh) | 一种全刻蚀垂直光栅耦合器 | |
| EP1496378A1 (en) | Optical coupling device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |