CN118300623A - 一种射频接收机芯片 - Google Patents

Abstract

本申请提供了一种射频接收机芯片，涉及通信技术领域，其中，该射频接收机芯片包括：低噪声跨导放大单元，混频单元，跨阻放大单元，其中，低噪声跨导放大单元用于对输入射频信号进行处理得到目标射频电流信号；混频单元包括环形行波振荡器，环形行波振荡器用于产生多相位本振信号，混频单元用于对目标射频电流信号逐次进行下变频处理，得到基带电流信号，其中，基带电流信号的中心频率为直流；跨阻放大单元用于对基带电流信号进行处理得到基带电压信号。实施本申请提供的技术方案，解决了相关技术中的零中频接收机存在设计难度较大及接收信号质量较差的技术问题。

Description

一种射频接收机芯片

技术领域

本申请涉及通信技术领域，具体涉及一种射频接收机芯片。

背景技术

相关技术中的接收机有超外差接收机和零中频接收机两种常用架构，其中，超外差接收机利用本地振荡器(LO)信号将射频(RF)信号下变频到中频(IF)频率。超外差接收机主要包括：输入带通滤波器，用以过滤信号；低噪声放大器(LNA)，用于增强信号质量；镜像抑制滤波器，用于消除不需要的镜像频率；混频器，将信号从RF转换到IF；中频滤波器，用于进一步精确信号处理；以及模拟-数字转换器(AD)，用于信号的数字化处理，该类接收机相对于零中频接收机更为复杂，成本高，集成度不足，需要多个离散的滤波器，导致增加了成本和体积，从而降低了集成度；而相关技术中的零中频接收机采用本振频率与射频信号频率相同，以消除镜像频率干扰的问题，但是，信道选择性完全依赖于基带的有源低通滤波器，这使得设计和实现具有高动态范围、低噪声和良好线性度的滤波器变得极为困难，同时，由于载波频率在射频频段，产生低噪声的高频本振信号非常具有挑战性，高频本振信号需要直流消除电路来处理由本振自混频和强干扰信号自混频在基带产生的直流电压而导致接收信号质量较差，可见，相关技术中的零中频接收机存在设计难度较大及采用本振自混频方法导致接收信号质量较差的问题。

针对相关技术中的零中频接收机存在设计难度较大及接收信号质量较差的技术问题，目前尚未提出有效的解决方案。

发明内容

本申请提供了一种射频接收机芯片，以至少解决相关技术中的零中频接收机存在设计难度较大及接收信号质量较差的技术问题。

第一方面，本申请提供了一种射频接收机芯片，包括：低噪声跨导放大单元，混频单元，跨阻放大单元，其中，低噪声跨导放大单元用于对输入射频信号进行第一处理，得到目标射频电流信号，其中，第一处理包括放大处理和电压转电流处理；混频单元的输入端与低噪声跨导放大单元的输出端电连接，混频单元包括环形行波振荡器，环形行波振荡器用于产生多相位本振信号，混频单元用于对目标射频电流信号逐次进行下变频处理，得到基带电流信号，其中，基带电流信号的中心频率为直流；跨阻放大单元的输入端与混频单元的输出端电连接，其中，跨阻放大单元用于对基带电流信号进行第二处理，得到基带电压信号，其中，第二处理包括电流转电压处理和放大滤波处理。

通过采用上述技术方案，低噪声跨导放大单元对输入射频信号进行放大处理和电压转电流处理，得到目标射频电流信号，再利用混频单元对目标射频电流信号逐次进行下变频处理，得到中心频率为直流的基带电流信号，即得到零中频的基带电流信号，其中，混频单元中包括环形行波振荡器，该环形行波振荡器用于产生多相位本振信号，即利用环形行波振荡器产生的多相位的本振信号，可对目标射频电流信号逐次进行下变频，以得到零中频的基带电流信号，然后利用跨阻放大单元对基带电流信号进行电流转电压处理和放大滤波处理，得到基带电压信号，实现了解调得到基带电压信号的目的。避免了相关技术中的零中频接收机采用本振频率和射频信号频率相同的方案要产生高频本振信号的难度较大的问题，以及避免了相关技术中高频本振信号需要直流消除电路来处理由本振自混频和强干扰信号自混频在基带产生的直流电压而导致接收信号质量较差的问题，相对于相关技术中的电压型混频器，本技术方案由于采用无源电流型混频单元可以实现混频器开关状态稳定的目的，此外，由于本技术方案利用多相位的本振信号进行逐次下变频得到等效为输入射频信号频率的本振信号，大大抑制自混频导致的直流失调，使得振荡器的相位噪声也得到了极大的改善，提高了接收信号的质量。

可选的，环形行波振荡器包括：一对导体，负阻补偿模块，其中，一对导体作为差分传输线，且一对导体成形为莫比乌斯环，其中，莫比乌斯环被分为2N段，N为大于或等于1的正整数；负阻补偿模块设置于差分传输线之间，负阻补偿模块包括2N个负阻补偿电路，其中，2N个负阻补偿电路中的每个负阻补偿电路分别产生对应的一对差分相位的本振信号，共产生2N对差分相位的本振信号。

通过采用上述技术方案，环形行波振荡器包括一对导体和负阻补偿模块，其中，一对导体作为差分传输线，并使其扭曲形成莫比乌斯环，可将莫比乌斯环分为2N段，以及在差分传输线之间设置2N个负阻补偿电路，每段对应一个负阻补偿电路，用于产生对应的一对差分相位的本振信号，这样共产生2N对差分相位的本振信号，其中，N对差分相位的本振信号对目标射频电流信号进行下变频处理得到I路基带电流信号，另外N对差分相位的本振信号对目标射频电流信号进行下变频处理得到Q路基带电流信号，即该环形行波振荡器可产生多相位的本振信号。本技术方案利用环形行波振荡器产生多相位的本振信号，从而可以对目标射频电流信号逐次进行下变频以得到中心频率为直流的基带电流信号的目的。

可选的，第i个负阻补偿电路包括：第一PMOS管，第二PMOS管，第一NMOS管，第二NMOS管，第三NMOS管，第一电容，第二电容，第一电阻，第二电阻，第i个负阻补偿电路为2N个负阻补偿电路中的任一个负阻补偿电路，其中，第一PMOS管的源极与第二PMOS管的源极电连接并用于接入工作电压，第一PMOS管的漏极与第一NMOS管的漏极电连接，第二PMOS管的漏极与第二NMOS管的漏极电连接，第一NMOS管的源极与第二NMOS管的源极均与接地端连接，第一PMOS管的栅极与第一NMOS管的栅极电连接，第二PMOS管的栅极与第二NMOS管的栅极电连接，第一PMOS管的栅极作为第i对差分相位的本振信号中的第一本振信号，第二PMOS管的栅极作为第i对差分相位的本振信号中的第二本振信号，其中，2N对差分相位的本振信号中包括第i对差分相位的本振信号；第三NMOS管的漏极通过第一电容与第二PMOS管的栅极电连接，第三NMOS管的源极通过第二电容与第一PMOS管的栅极电连接，第三NMOS管的栅极作为第一控制端，第一控制端用于接入第一控制信号，第三NMOS管的漏极通过第一电阻与第二控制端电连接，第三NMOS管的源极通过第二电阻与第二控制端电连接，第二控制端用于接入第二控制信号，第一控制信号用于调节第i对差分相位的本振信号的频率。

通过采用上述技术方案，上述第i个负阻补偿电路为2N个负阻补偿电路中的任意一个负阻补偿电路，即2N个负阻补偿电路中的每个负阻补偿电路均采用与上述第i个负阻补偿电路一样的设计，第i个负阻补偿电路可产生第i对差分相位的本振信号，同时通过第一控制端可调节第i对差分相位的本振信号的频率，此外，利用第一电容和第二电容构成的电容阵列可对IQ平衡进行控制，该IQ校准方式简单高效。

可选的，混频单元还包括2N对混频器，其中，2N对混频器中的每对混频器分别用于对2N对差分相位的本振信号中的一对差分相位的本振信号进行混频处理；2N对混频器中包括的第一组混频器用于对目标射频电流信号进行混频处理，得到I路基带电流信号，2N对混频器中包括的第二组混频器用于对目标射频电流信号进行混频处理，得到Q路基带电流信号，其中，第一组混频器为2N对混频器中包括的第1对混频器至第N对混频器，第二组混频器为2N对混频器中包括的第N+1对混频器至第2N对混频器，基带电流信号包括I路基带电流信号和Q路基带电流信号；第1对混频器至第N对混频器依次串联连接，第N+1对混频器至第2N对混频器依次串联连接，其中，第1对混频器的第一输入端和第N+1对混频器的第一输入端均与低噪声跨导放大单元的输出端电连接，第N对混频器的输出端和第2N对混频器的输出端均与跨阻放大单元的输入端电连接，2N对混频器中的每对混频器的第二输入端分别用于接入对应的差分相位的本振信号。

通过采用上述技术方案，混频单元中包括2N对混频器，其中，第一组混频器用于对目标射频电流信号进行混频处理得到I路基带电流信号，第二组混频器用于对目标射频电流信号进行混频处理得到Q路基带电流信号，第一组混频器中的N对混频器依次串联连接，第二组混频器中的N对混频器也依次串联连接，可以实现对目标射频电流逐次进行下变频得到中心频率为直流的基带电流信号。本技术方案利用一个环形行波振荡器可生成2N对差分相位的本振信号，同时提供给I路、Q路各N对相位，相比于相关技术中的LCO，本技术方案的振荡器的面积和功耗可大大减少，且相位噪声大大优化。

可选的，对于第i对混频器，第i对混频器中的第一混频器的第一输入端与第i-1对混频器中的第一混频器的输出端电连接，第i对混频器中的第一混频器的第二输入端用于接入第i对差分相位的本振信号中第一本振信号，第i对混频器中的第二混频器的第一输入端与第i-1对混频器中的第二混频器的输出端电连接，第i对混频器中的第二混频器的第二输入端用于接入第i对差分相位的本振信号中第二本振信号，其中，第i对混频器为第一组混频器中的任意一对混频器，2N对差分相位的本振信号中包括第i对差分相位的本振信号，i为大于或等于2、且小于或等于N的正整数；对于第j对混频器，第j对混频器中的第一混频器的第一输入端与第j-1对混频器中的第一混频器的输出端电连接，第j对混频器中的第一混频器的第二输入端用于接入第j对差分相位的本振信号中第一本振信号，第j对混频器中的第二混频器的第一输入端与第j-1对混频器中的第二混频器的输出端电连接，第j对混频器中的第二混频器的第二输入端用于接入第j对差分相位的本振信号中第二本振信号，其中，第j对混频器为第二组混频器中的任意一对混频器，2N对差分相位的本振信号中包括第j对差分相位的本振信号，j为大于或等于N+2、且小于或等于2N的正整数。

通过采用上述技术方案，第一组混频器中的N对混频器依次串联连接，其中，第一对混频器中的两个混频器的第一输入端分别接入差分的目标射频电流信号，第一对混频器中的两个混频器的第二输入端分别接入第一对差分相位的本振信号，第一输入端为信号输入端，第二输入端为本振输入端，以此类推，第i对混频器中的两个混频器的第一输入端分别连接第i-1对混频器中的两个混频器的输出端，即前一级混频器的输出端连接后一级混频器的信号输入端，第i对混频器中的两个混频器的第二输入端则分别接入第i对差分相位的本振信号；同理，第二组混频器中的N对混频器也依次串联连接，也采取与上述相同的连接方法，区别在于每个混频器所对应的本振信号的相位有所不同，第一组混频器用于得到I路基带电流信号，第二组混频器用于得到Q路基带电流信号。

可选的，第一组混频器和第二组混频器均采用双平衡PMOS开关型电路结构，双平衡PMOS开关型电路包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管，其中，第三PMOS管的漏极与第四PMOS管的漏极均连接目标射频电流信号的差分输入的正端，第五PMOS管的漏极与第六PMOS管的漏极均连接目标射频电流信号的差分输入的负端，第四PMOS管的栅极与第五PMOS管的栅极电连接，第四PMOS管的源极与第六PMOS管的源极电连接，第三PMOS管的源极与第五PMOS管的源极电连接；第七PMOS管的漏极与第八PMOS管的漏极均连接第三PMOS管的源极，第九PMOS管的漏极与第十PMOS管的漏极均连接第六PMOS管的源极，第八PMOS管的栅极与第九PMOS管的栅极电连接，第八PMOS管的源极与第十PMOS管的源极电连接，第七PMOS管的源极与第九PMOS管的源极电连接；第十一PMOS管的漏极与第十二PMOS管的漏极均连接第七PMOS管的源极，第十三PMOS管的漏极与第十四PMOS管的漏极均连接第十PMOS管的源极，第十二PMOS管的栅极与第十三PMOS管的栅极电连接，第十二PMOS管的源极与第十四PMOS管的源极电连接，第十一PMOS管的源极与第十三PMOS管的源极电连接；其中，N＝3，第三PMOS管的栅极和第四PMOS管的栅极分别用于接入第一对差分相位的本振信号，第七PMOS管的栅极和第八PMOS管的栅极分别用于接入第二对差分相位的本振信号，第十一PMOS管的栅极和第十二PMOS管的栅极分别用于接入第三对差分相位的本振信号，第六PMOS管的栅极用于接入与第三PMOS管的栅极相同相位的本振信号，第十PMOS管的栅极用于接入与第七PMOS管的栅极相同相位的本振信号，第十四PMOS管的栅极用于接入与第十一PMOS管的栅极相同相位的本振信号，其中，2N对差分相位的本振信号包括第一对差分相位的本振信号、第二对差分相位的本振信号及第三对差分相位的本振信号。

通过采用上述技术方案，第一组混频器和第二组混频器均采用双平衡PMOS开关型电路结构，以N＝3为例，与I路对应的第一组混频器有3对差分相位的本振信号，即6个相位的本振信号，也即对差分的射频电流信号分别进行3级变频处理；同理，与Q路对应的第二组混频器也有3对差分相位的本振信号，即6个相位的本振信号，也即对差分的射频电流信号分别进行3级变频处理，利用多相位的本振信号对双平衡结构的PMOS开关进行驱动，实现逐次下变频，得到等效为输入射频信号频率的本振信号，可以大大抑制自混频导致的直流失调，使得振荡器的相位噪声也得到了极大的改善，提高了接收信号的质量。

可选的，低噪声跨导放大单元包括：低噪声跨导放大单元包括：第一变压器，第二变压器，第三变压器，第四变压器，第五变压器，第六变压器，第一放大电路，第二放大电路，第三放大电路，第四放大电路，第五放大电路，其中，输入射频信号与第一变压器的初级线圈的一端电连接，第一变压器的初级线圈的另一端接地，第一变压器的次级线圈的中心位置用于接入第一偏置电压，第一变压器的次级线圈的两端与第一放大电路的输入端电连接，其中，第一偏置电压用于为第一放大电路提供偏置电压；第一放大电路的输出端与第二变压器的初级线圈的两端电连接，第二变压器的初级线圈的中心位置用于接入工作电压，第二变压器的次级线圈的中心位置用于接入第二偏置电压，第二变压器的次级线圈的两端与第二放大电路的输入端电连接，其中，第二偏置电压用于为第二放大电路提供偏置电压；第二放大电路的输出端与第三变压器的初级线圈的两端电连接，第三变压器的初级线圈的中心位置用于接入工作电压，第三变压器的次级线圈的中心位置用于接入第三偏置电压，第三变压器的次级线圈的两端与第三放大电路的输入端电连接，其中，第三偏置电压用于为第三放大电路提供偏置电压；第三放大电路的输出端与第四变压器的初级线圈的两端电连接，第四变压器的初级线圈的中心位置用于接入工作电压，第四变压器的次级线圈包括第一绕组和第二绕组，第一绕组的中心位置用于接入第四偏置电压，第一绕组的两端与第四放大电路的输入端电连接，第二绕组的中心位置用于接入第五偏置电压，第二绕组的两端与第五放大电路的输入端电连接，其中，第四偏置电压用于为第四放大电路提供偏置电压，第五偏置电压用于为第五放大电路提供偏置电压；第四放大电路的输出端与第五变压器的初级线圈的两端电连接，第五变压器的初级线圈的中心位置用于接入工作电压，第五变压器的次级线圈的两端用于输出I路射频电流信号，第五放大电路的输出端与第六变压器的初级线圈的两端电连接，第六变压器的初级线圈的中心位置用于接入工作电压，第六变压器的次级线圈的两端用于输出Q路射频电流信号，其中，目标射频电流信号包括I路射频电流信号和Q路射频电流信号。

通过采用上述技术方案，对微弱的输入射频信号经过逐级放大处理，以及通过第五变压器、第六变压器将得到两路射频电流信号。

可选的，跨阻放大单元包括：第四NMOS管，第五NMOS管，第十五PMOS管，第十六PMOS管，第三电容，第四电容，第三电阻，第四电阻，第五电阻，其中，第四NMOS管的栅极与第十五PMOS管的栅极均连接基带电流信号的差分输入的正端，第四NMOS管的漏极与第十五PMOS管的漏极电连接并作为基带电压信号的差分输出的正端，第三电阻连接于第四NMOS管的栅极与第四NMOS管的漏极之间，第三电容连接于第四NMOS管的栅极与第四NMOS管的漏极之间；第五NMOS管的栅极与第十六PMOS管的栅极均连接基带电流信号的差分输入的负端，第五NMOS管的漏极与第十六PMOS管的漏极电连接并作为基带电压信号的差分输出的负端，第四电阻连接于第五NMOS管的栅极与第五NMOS管的漏极之间，第四电容连接于第五NMOS管的栅极与第五NMOS管的漏极之间；第十五PMOS管的源极与第十六PMOS管的源极均用于接入工作电压，第四NMOS管的源极与第五NMOS管的源极电连接、并通过第五电阻与接地端连接。

通过采用上述技术方案，跨阻放大单元可对差分的基带电流信号进行电流转电压处理和放大滤波处理，以得到差分的基带电压信号，即实现了解调得到基带电压信号的目的。

可选的，射频接收机芯片还包括：增益放大单元，其中，增益放大单元的输入端与跨阻放大单元的输出端电连接，增益放大单元用于对基带电压信号进行放大处理，且增益放大单元的放大增益是可调节的。

通过采用上述技术方案，射频接收机芯片中还可包括增益放大单元，增益放大单元的输入端与跨阻放大单元的输出端电连接，用于对基带电压信号进行放大处理，且增益放大单元的放大增益是可调节的，这样对于不同的应用场景，可以实现对增益进行灵活调节的目的。

综上所述，本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

1、避免了相关技术中的零中频接收机采用本振频率和射频信号频率相同的方案要产生高频本振信号的难度较大的问题，以及避免了相关技术中高频本振信号需要直流消除电路来处理由本振自混频和强干扰信号自混频在基带产生的直流电压而导致接收信号质量较差的问题，相对于相关技术中的电压型混频器，本技术方案由于采用无源电流型混频单元可以实现混频器开关状态稳定的目的，此外，由于本技术方案利用多相位的本振信号进行逐次下变频得到等效为输入射频信号频率的本振信号，大大抑制自混频导致的直流失调，使得振荡器的相位噪声也得到了极大的改善，提高了接收信号的质量。

2、利用环形行波振荡器产生多相位的本振信号，从而可以对目标射频电流信号逐次进行下变频以得到中心频率为直流的基带电流信号的目的。

3、利用一个环形行波振荡器可生成2N对差分相位的本振信号，同时提供给I路、Q路各N对相位，相比于相关技术中的LCO，本技术方案的振荡器的面积和功耗可大大减少，且相位噪声大大优化。

附图说明

图1是本申请实施例提供的一种射频接收机芯片的结构框图；

图2是本申请实施例提供的一种环形行波振荡器的示意图；

图3是本申请实施例提供的一种负阻补偿电路的示意图；

图4是本申请实施例提供的一种双平衡PMOS开关型次谐波混频器的电路示意图；

图5是本申请实施例提供的一种低噪声跨导放大电路的示意图；

图6是本申请实施例提供的一种跨阻放大电路的示意图；

图7是本申请实施例提供的基于RTWO和次谐波混频器的接收机架构图；

图8是本申请实施例提供的六相位本振信号等效时序图；

图9是本申请实施例提供的一种可变增益放大电路的示意图。

附图标记：P1-第一PMOS管，P2-第二PMOS管，P3-第三PMOS管，P4-第四PMOS管，P5-第五PMOS管，P6-第六PMOS管，P7-第七PMOS管，P8-第八PMOS管，P9-第九PMOS管，P10-第十PMOS管，P11-第十一PMOS管，P12-第十二PMOS管，P13-第十三PMOS管，P14-第十四PMOS管，P15-第十五PMOS管，P16-第十六PMOS管，N1-第一NMOS管，N2-第二NMOS管，N3-第三NMOS管，N4-第四NMOS管，N5-第五NMOS管，R1-第一电阻，R2-第二电阻，R3-第三电阻，R4-第四电阻，R5-第五电阻，C1-第一电容，C2-第二电容，C3-第三电容，C4-第四电容，T1-第一变压器，T2-第二变压器，T3-第三变压器，T4-第四变压器，T5-第五变压器，T6-第六变压器。

具体实施方式

为了使本领域的技术人员更好地理解本说明书中的技术方案，下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。

在本申请实施例的描述中，“例如”或者“举例来说”等词用于表示作例子、例证或说明。本申请实施例中被描述为“例如”或者“举例来说”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“例如”或者“举例来说”等词旨在以具体方式呈现相关概念。

在本申请实施例的描述中，术语“多个”的含义是指两个或两个以上。例如，多个系统是指两个或两个以上的系统，多个屏幕终端是指两个或两个以上的屏幕终端。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

本申请提供了一种射频接收机芯片，参照图1，图1是本申请实施例提供的一种射频接收机芯片的结构框图，包括：低噪声跨导放大单元，混频单元，跨阻放大单元，其中，低噪声跨导放大单元用于对输入射频信号进行第一处理，得到目标射频电流信号，其中，第一处理包括放大处理和电压转电流处理；

混频单元的输入端与低噪声跨导放大单元的输出端电连接，混频单元包括环形行波振荡器，环形行波振荡器用于产生多相位本振信号，混频单元用于对目标射频电流信号逐次进行下变频处理，得到基带电流信号，其中，基带电流信号的中心频率为直流；

跨阻放大单元的输入端与混频单元的输出端电连接，其中，跨阻放大单元用于对基带电流信号进行第二处理，得到基带电压信号，其中，第二处理包括电流转电压处理和放大滤波处理。

在上述实施例中，低噪声跨导放大单元对输入射频信号进行放大处理和电压转电流处理，得到目标射频电流信号，例如，输入射频信号为75GHz～110GHz的射频信号，通过低噪声跨导放大单元对输入射频信号进行处理得到目标射频电流信号，可选的，目标射频电流信号为差分的射频电流信号；再利用混频单元对目标射频电流信号逐次进行下变频处理，得到中心频率为直流的基带电流信号，即得到零中频的基带电流信号，其中，混频单元中包括环形行波振荡器，该环形行波振荡器用于产生多相位本振信号，即利用环形行波振荡器产生的多相位的本振信号，可对目标射频电流信号逐次进行下变频，以得到零中频的基带电流信号，可选的，基带电流信号可包括I路基带电流信号和Q路基带电流信号，然后利用跨阻放大单元对基带电流信号进行电流转电压处理和放大滤波处理，得到基带电压信号，例如，利用2个跨阻放大器分别对I路基带电流信号、Q路基带电流信号进行处理，得到I路基带电压信号和Q路基带电压信号，上述基带电压信号包括I路基带电压信号和Q路基带电压信号。实现了解调得到基带电压信号的目的。避免了相关技术中的零中频接收机采用本振频率和射频信号频率相同的方案要产生高频本振信号的难度较大的问题，以及避免了相关技术中高频本振信号需要直流消除电路来处理由本振自混频和强干扰信号自混频在基带产生的直流电压而导致接收信号质量较差的问题，相对于相关技术中的电压型混频器，本技术方案由于采用无源电流型混频单元可以实现混频器开关状态稳定的目的，此外，由于本技术方案利用多相位的本振信号进行逐次下变频得到等效为输入射频信号频率的本振信号，大大抑制自混频导致的直流失调，使得振荡器的相位噪声也得到了极大的改善，提高了接收信号的质量。

在一个可选的实施例中，环形行波振荡器包括：一对导体，负阻补偿模块，其中，一对导体作为差分传输线，且一对导体成形为莫比乌斯环，其中，莫比乌斯环被分为2N段，N为大于或等于1的正整数；负阻补偿模块设置于差分传输线之间，负阻补偿模块包括2N个负阻补偿电路，其中，2N个负阻补偿电路中的每个负阻补偿电路分别产生对应的一对差分相位的本振信号，共产生2N对差分相位的本振信号。

在上述实施例中，环形行波振荡器包括一对导体和负阻补偿模块，其中，一对导体作为差分传输线，并使其扭曲形成莫比乌斯环，可将莫比乌斯环分为2N段，以及在差分传输线之间设置2N个负阻补偿电路，每段对应一个负阻补偿电路，用于产生对应的一对差分相位的本振信号，这样共产生2N对差分相位的本振信号，其中，N对差分相位的本振信号对目标射频电流信号进行下变频处理得到I路基带电流信号，另外N对差分相位的本振信号对目标射频电流信号进行下变频处理得到Q路基带电流信号，即该环形行波振荡器可产生多相位的本振信号。结合图2对本实施例进行说明，以N＝3为例，将莫比乌斯环分为6段，共产生6对差分相位的本振信号，如图2中0°、30°、60°、90°、120°、150°相位，以及与上述几个相位分别对应的差分相位，例如，与0°对应的差分相位为180°(图2中未示出)，图2中共6个负阻补偿电路，即负阻补偿模块包括6个6个负阻补偿电路，每个负阻补偿电路产生一对差分相位的本振信号，例如，产生0°相位和180°相位的这样一对差分相位的本振信号。本技术方案利用环形行波振荡器产生多相位的本振信号，从而可以对目标射频电流信号逐次进行下变频以得到中心频率为直流的基带电流信号的目的。

在一个可选的实施例中，如图3所示，第i个负阻补偿电路包括：第一PMOS管P1，第二PMOS管P2，第一NMOS管N1，第二NMOS管N2，第三NMOS管N3，第一电容C1，第二电容C2，第一电阻R1，第二电阻R2，第i个负阻补偿电路为2N个负阻补偿电路中的任一个负阻补偿电路，其中，第一PMOS管P1的源极与第二PMOS管P2的源极电连接并用于接入工作电压，第一PMOS管P1的漏极与第一NMOS管N1的漏极电连接，第二PMOS管P2的漏极与第二NMOS管N2的漏极电连接，第一NMOS管N1的源极与第二NMOS管N2的源极均与接地端连接，第一PMOS管P1的栅极与第一NMOS管N1的栅极电连接，第二PMOS管P2的栅极与第二NMOS管N2的栅极电连接，第一PMOS管P1的栅极作为第i对差分相位的本振信号中的第一本振信号，第二PMOS管P2的栅极作为第i对差分相位的本振信号中的第二本振信号，其中，2N对差分相位的本振信号中包括第i对差分相位的本振信号；第三NMOS管N3的漏极通过第一电容C1与第二PMOS管P2的栅极电连接，第三NMOS管N3的源极通过第二电容C2与第一PMOS管P1的栅极电连接，第三NMOS管N3的栅极作为第一控制端，第一控制端用于接入第一控制信号，第三NMOS管N3的漏极通过第一电阻R1与第二控制端电连接，第三NMOS管N3的源极通过第二电阻R2与第二控制端电连接，第二控制端用于接入第二控制信号，第一控制信号用于调节第i对差分相位的本振信号的频率。

在上述实施例中，上述第i个负阻补偿电路为2N个负阻补偿电路中的任意一个负阻补偿电路，即2N个负阻补偿电路中的每个负阻补偿电路均采用与上述第i个负阻补偿电路一样的设计，第i个负阻补偿电路可产生第i对差分相位的本振信号，上述工作电压可以是0.8V(或其他电压)；图3是本申请实施例提供的一种负阻补偿电路的示意图，由一对反相器(如图3中g_m)和一个电容阵列组成，如图3中C1和C2组成的电容阵列；同时通过第一控制端(如图3中的ctrl)和第二控制端(如图3中的)可调节第i对差分相位的本振信号的频率，此外，利用第一电容C1和第二电容C1构成的电容阵列可对IQ平衡进行控制，该IQ校准方式简单高效，在实际应用中，可利用SPI控制器简单拉偏IQ电容阵列即可实现对IQ校准。当ctrl＝0(低电平)时，此时第三NMOS管断开，由提供1V的偏置。

在一个可选的实施例中，混频单元还包括2N对混频器，其中，2N对混频器中的每对混频器分别用于对2N对差分相位的本振信号中的一对差分相位的本振信号进行混频处理；2N对混频器中包括的第一组混频器用于对目标射频电流信号进行混频处理，得到I路基带电流信号，2N对混频器中包括的第二组混频器用于对目标射频电流信号进行混频处理，得到Q路基带电流信号，其中，第一组混频器为2N对混频器中包括的第1对混频器至第N对混频器，第二组混频器为2N对混频器中包括的第N+1对混频器至第2N对混频器，基带电流信号包括I路基带电流信号和Q路基带电流信号；第1对混频器至第N对混频器依次串联连接，第N+1对混频器至第2N对混频器依次串联连接，其中，第1对混频器的第一输入端和第N+1对混频器的第一输入端均与低噪声跨导放大单元的输出端电连接，第N对混频器的输出端和第2N对混频器的输出端均与跨阻放大单元的输入端电连接，2N对混频器中的每对混频器的第二输入端分别用于接入对应的差分相位的本振信号。

在上述实施例中，混频单元中包括2N对混频器，其中，第一组混频器用于对目标射频电流信号进行混频处理得到I路基带电流信号，第二组混频器用于对目标射频电流信号进行混频处理得到Q路基带电流信号，第一组混频器中的N对混频器依次串联连接，第二组混频器中的N对混频器也依次串联连接，可以实现对目标射频电流逐次进行下变频得到中心频率为直流的基带电流信号。例如，以N＝3为例，第一组混频器中包括3对混频器，用于对差分的目标射频电流信号进行处理，例如，利用3个混频器依次对目标射频电流信号的差分正端信号进行处理，利用另外3个混频器依次对目标射频电流信号的差分负端信号进行处理；对于Q路的第二组混频器也采用类似的方法。本技术方案利用一个环形行波振荡器可生成2N对差分相位的本振信号，同时提供给I路、Q路各N对相位，相比于相关技术中的LCO，本技术方案的振荡器的面积和功耗可大大减少，且相位噪声大大优化。

在一个可选的实施例中，对于第i对混频器，第i对混频器中的第一混频器的第一输入端与第i-1对混频器中的第一混频器的输出端电连接，第i对混频器中的第一混频器的第二输入端用于接入第i对差分相位的本振信号中第一本振信号，第i对混频器中的第二混频器的第一输入端与第i-1对混频器中的第二混频器的输出端电连接，第i对混频器中的第二混频器的第二输入端用于接入第i对差分相位的本振信号中第二本振信号，其中，第i对混频器为第一组混频器中的任意一对混频器，2N对差分相位的本振信号中包括第i对差分相位的本振信号，i为大于或等于2、且小于或等于N的正整数；对于第j对混频器，第j对混频器中的第一混频器的第一输入端与第j-1对混频器中的第一混频器的输出端电连接，第j对混频器中的第一混频器的第二输入端用于接入第j对差分相位的本振信号中第一本振信号，第j对混频器中的第二混频器的第一输入端与第j-1对混频器中的第二混频器的输出端电连接，第j对混频器中的第二混频器的第二输入端用于接入第j对差分相位的本振信号中第二本振信号，其中，第j对混频器为第二组混频器中的任意一对混频器，2N对差分相位的本振信号中包括第j对差分相位的本振信号，j为大于或等于N+2、且小于或等于2N的正整数。

在上述实施例中，第一组混频器中的N对混频器依次串联连接，其中，第一对混频器中的两个混频器的第一输入端分别接入差分的目标射频电流信号，第一对混频器中的两个混频器的第二输入端分别接入第一对差分相位的本振信号，第一输入端为信号输入端，第二输入端为本振输入端，以此类推，第i对混频器中的两个混频器的第一输入端分别连接第i-1对混频器中的两个混频器的输出端，即前一级混频器的输出端连接后一级混频器的信号输入端，第i对混频器中的两个混频器的第二输入端则分别接入第i对差分相位的本振信号；以N＝3为例，第1对混频器的两个混频器的信号输入端分别接入目标射频电流信号的差分正端和差分负端，第1对混频器中的两个混频器的输出端分别连接第2对混频器中的两个混频器的信号输入端，而第2对混频器中的两个混频器的输出端分别连接第3对混频器中的两个混频器的信号输入端；同理，第二组混频器中的N对混频器也依次串联连接，也采取与上述相同的连接方法，区别在于每个混频器所对应的本振信号的相位有所不同，第一组混频器用于得到I路基带电流信号，第二组混频器用于得到Q路基带电流信号，I路基带电流信号、Q路基带电流信号均为差分的电流信号，分别接入后续的跨阻放大单元的输入端。

在一个可选的实施例中，如图4所示，第一组混频器和第二组混频器均采用双平衡PMOS开关型电路结构，双平衡PMOS开关型电路包括第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第十一PMOS管P11、第十二PMOS管P12、第十三PMOS管P13、第十四PMOS管P14，其中，第三PMOS管P3的漏极与第四PMOS管P4的漏极均连接目标射频电流信号的差分输入的正端，第五PMOS管P5的漏极与第六PMOS管P6的漏极均连接目标射频电流信号的差分输入的负端，第四PMOS管P4的栅极与第五PMOS管P5的栅极电连接，第四PMOS管P4的源极与第六PMOS管P6的源极电连接，第三PMOS管P3的源极与第五PMOS管P5的源极电连接；第七PMOS管P7的漏极与第八PMOS管P8的漏极均连接第三PMOS管P3的源极，第九PMOS管P9的漏极与第十PMOS管P10的漏极均连接第六PMOS管P6的源极，第八PMOS管P8的栅极与第九PMOS管P9的栅极电连接，第八PMOS管P8的源极与第十PMOS管P10的源极电连接，第七PMOS管P7的源极与第九PMOS管P9的源极电连接；第十一PMOS管P11的漏极与第十二PMOS管P12的漏极均连接第七PMOS管P7的源极，第十三PMOS管P13的漏极与第十四PMOS管P14的漏极均连接第十PMOS管P10的源极，第十二PMOS管P12的栅极与第十三PMOS管P13的栅极电连接，第十二PMOS管P12的源极与第十四PMOS管P14的源极电连接，第十一PMOS管P11的源极与第十三PMOS管P13的源极电连接；其中，N＝3，第三PMOS管P3的栅极和第四PMOS管P4的栅极分别用于接入第一对差分相位的本振信号，第七PMOS管P7的栅极和第八PMOS管P8的栅极分别用于接入第二对差分相位的本振信号，第十一PMOS管P11的栅极和第十二PMOS管P12的栅极分别用于接入第三对差分相位的本振信号，第六PMOS管P6的栅极用于接入与第三PMOS管P3的栅极相同相位的本振信号，第十PMOS管P10的栅极用于接入与第七PMOS管P7的栅极相同相位的本振信号，第十四PMOS管P14的栅极用于接入与第十一PMOS管P11的栅极相同相位的本振信号，其中，2N对差分相位的本振信号包括第一对差分相位的本振信号、第二对差分相位的本振信号及第三对差分相位的本振信号。

在上述实施例中，第一组混频器和第二组混频器均采用双平衡PMOS开关型电路结构，以N＝3为例，与I路对应的第一组混频器有3对差分相位的本振信号，即6个相位的本振信号，也即对差分的射频电流信号分别进行3级变频处理；如图4所示，图4所示的双平衡PMOS开关型次谐波混频器的电路为与I路对应的次谐波混频器电路，输入INP、INN分别为与I路对应的差分的射频电流信号，OUTP、OUTN则为与I路对应的差分的基带电流信号，如图4中3对差分相位的本振信号，0°、60°、120°，以及同理，与Q路对应次谐波混频器电路也可采用与图4类似的电路，与Q路对应的第二组混频器也有3对差分相位的本振信号，即6个相位的本振信号，也即对差分的射频电流信号分别进行3级变频处理，利用多相位的本振信号对双平衡结构的PMOS开关进行驱动，实现逐次下变频，得到等效为输入射频信号频率的本振信号，可以大大抑制自混频导致的直流失调，使得振荡器的相位噪声也得到了极大的改善，提高了接收信号的质量。

在一个可选的实施例中，如图5所示，低噪声跨导放大单元包括：第一变压器T1，第二变压器T2，第三变压器T3，第四变压器T4，第五变压器T5，第六变压器T6，第一放大电路，第二放大电路，第三放大电路，第四放大电路，第五放大电路，其中，输入射频信号与第一变压器T1的初级线圈的一端电连接，第一变压器T1的初级线圈的另一端接地，第一变压器T1的次级线圈的中心位置用于接入第一偏置电压，第一变压器T1的次级线圈的两端与第一放大电路的输入端电连接，其中，第一偏置电压用于为第一放大电路提供偏置电压；第一放大电路的输出端与第二变压器T2的初级线圈的两端电连接，第二变压器T2的初级线圈的中心位置用于接入工作电压，第二变压器T2的次级线圈的中心位置用于接入第二偏置电压，第二变压器T2的次级线圈的两端与第二放大电路的输入端电连接，其中，第二偏置电压用于为第二放大电路提供偏置电压；第二放大电路的输出端与第三变压器T3的初级线圈的两端电连接，第三变压器T3的初级线圈的中心位置用于接入工作电压，第三变压器T3的次级线圈的中心位置用于接入第三偏置电压，第三变压器T3的次级线圈的两端与第三放大电路的输入端电连接，其中，第三偏置电压用于为第三放大电路提供偏置电压；第三放大电路的输出端与第四变压器T4的初级线圈的两端电连接，第四变压器T4的初级线圈的中心位置用于接入工作电压，第四变压器T4的次级线圈包括第一绕组和第二绕组，第一绕组的中心位置用于接入第四偏置电压，第一绕组的两端与第四放大电路的输入端电连接，第二绕组的中心位置用于接入第五偏置电压，第二绕组的两端与第五放大电路的输入端电连接，其中，第四偏置电压用于为第四放大电路提供偏置电压，第五偏置电压用于为第五放大电路提供偏置电压；第四放大电路的输出端与第五变压器T5的初级线圈的两端电连接，第五变压器T5的初级线圈的中心位置用于接入工作电压，第五变压器T5的次级线圈的两端用于输出I路射频电流信号，第五放大电路的输出端与第六变压器T6的初级线圈的两端电连接，第六变压器T6的初级线圈的中心位置用于接入工作电压，第六变压器T6的次级线圈的两端用于输出Q路射频电流信号，其中，目标射频电流信号包括I路射频电流信号和Q路射频电流信号。

在上述实施例中，对微弱的输入射频信号经过逐级放大处理，例如，先经过第一放大电路、第二放大电路及第三放大电路的放大处理，再经过第四变压器得到两路的输出信号，再分别经过第四放大电路和第五放大电路进行放大处理，最终通过第五变压器、第六变压器将得到两路射频电流信号。图5是本申请实施例提供的一种低噪声跨导放大电路的示意图，RF_in为输入射频信号，上述工作电压可以是0.8V(或其他电压)，偏置电压V_B可以取0.35V(或其他电压)，图5中低噪声跨导放大单元有两路输出，分别为I路的差分输出，如OUTP_I、OUTN_I，以及Q路的差分输出，如OUTP_Q、OUTN_Q，OUTP_I、OUTN_I用于接入前述实施例中的第一组混频器(与I路对应的一组混频器)的第一对混频器，OUTP_Q、OUTN_Q用于接入前述实施例中的第二组混频器(与Q路对应的一组混频器)的第一对混频器，图5中各个放大电路中的电容为中和电容，可以实现减小或消除放大器内部寄生电容的影响的目的。

在一个可选的实施例中，如图6所示，跨阻放大单元包括：第四NMOS管N4，第五NMOS管N5，第十五PMOS管P15，第十六PMOS管P16，第三电容C3，第四电容C4，第三电阻R3，第四电阻R4，第五电阻R5，其中，第四NMOS管N4的栅极与第十五PMOS管的栅极均连接基带电流信号的差分输入的正端，第四NMOS管N4的漏极与第十五PMOS管P15的漏极电连接并作为基带电压信号的差分输出的正端，第三电阻R3连接于第四NMOS管N4的栅极与第四NMOS管N4的漏极之间，第三电容C3连接于第四NMOS管N4的栅极与第四NMOS管N4的漏极之间；第五NMOS管N5的栅极与第十六PMOS管P16的栅极均连接基带电流信号的差分输入的负端，第五NMOS管N5的漏极与第十六PMOS管P16的漏极电连接并作为基带电压信号的差分输出的负端，第四电阻R4连接于第五NMOS管N5的栅极与第五NMOS管N5的漏极之间，第四电容C4连接于第五NMOS管N5的栅极与第五NMOS管N5的漏极之间；第十五PMOS管P15的源极与第十六PMOS管P16的源极均用于接入工作电压，第四NMOS管N4的源极与第五NMOS管N5的源极电连接、并通过第五电阻R5与接地端连接。

在上述实施例中，跨阻放大单元可对差分的基带电流信号进行电流转电压处理和放大滤波处理，以得到差分的基带电压信号，即实现了解调得到基带电压信号的目的，上述工作电压可以是0.8V(或其他电压)。与I路、Q路对应的跨阻放大器均可采用如图6所示的电路，以I路为例，图6中INP、INN分别为差分正端、差分负端，即为差分的I路基带电流信号的正端、差分的I路基带电流信号的负端，Q路也是类似的；OUTP、OUTN分别为差分的I路基带电压信号的正端、差分的I路基带电压信号的负端；Q路的跨阻放大电路部分也采用与I路相似的电路。

在一个可选的实施例中，射频接收机芯片还包括：增益放大单元，其中，增益放大单元的输入端与跨阻放大单元的输出端电连接，增益放大单元用于对基带电压信号进行放大处理，且增益放大单元的放大增益是可调节的。

在上述实施例中，射频接收机芯片中还可包括增益放大单元，增益放大单元的输入端与跨阻放大单元的输出端电连接，用于对基带电压信号进行放大处理，且增益放大单元的放大增益是可调节的，这样对于不同的应用场景，可以实现对增益进行灵活调节的目的。

本申请实施例中的射频接收机芯片可以满足在汽车中采用数字化调相连续波PMCW雷达的目的，从而使得汽车雷达具备更强抗干扰性的目的，同时可以实现降低射频接收机芯片中射频接收机的设计难度及提高接收信号质量的目的。

需要说明的是，上述所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。下面结合具体实施例对本申请进行具体说明。

本申请实施例提供了一种应用于数字化调相连续波PMCW(Phase ModulatedContinuous Wave)雷达的零中频接收机，本申请实施例中的接收机的架构如图7所示，包含三个部分：低噪声跨导放大器(LNTA)，基于旋转行波振荡器(RTWO，或称为环形行波振荡器)的次谐波混频器，跨阻放大器和可变增益放大器，跨阻放大器和可变增益放大器均为放大部分，可以视为一个部分。其中低噪声跨导放大器将来自天线的RF信号进行放大并转换成电流，基于RTWO的次谐波混频器将低噪声跨导放大器输出的电流信号进行下变频使其中心频率到DC，跨阻放大器将下变频后的电流转化成电压信号并进行放大滤波，最后由可变增益放大器根据数字处理部分的需要进行可变放大。

低噪声跨导放大器的电路图如图5所示，在设计的LNTA中，采用变压器做输入输出和级间匹配，变压器经过精心的设计，在损耗尽可能小的前提下完成噪声匹配和共轭匹配。每级都使用中和电容来提高伪差分对的增益、单向性和差分稳定性。

基于RTWO的次谐波混频器如图4所示。环形行波振荡器(RTWO)是一种基于差分传输线的振荡器，不同于传统基于反相器的环形振荡器产生低频多相位信号，它可产生更高频率多相位输出，使其非常适合毫米波信号处理。基本的RTWO结构包括一对导体作为差分传输线，并使其扭曲形成Mobius环，负阻补偿单元平均分布在差分传输线之间，用以补偿传输线上的阻性损耗。当频率信号在传输线中传播1圈后(延迟τ)，电压极性反转，因此可以得到震荡周期为2τ的行波。进一步地，将环分成N个段，以提供N个差分相位，如图2(N＝6)、图3所示，每个部分由一对反相器和一个电容阵列组成，其中反相器提供负阻进行能量补偿，电容阵列由数字信号控制进行频率调节。

需要说明的是，图7中的次谐波混频器部分中包括I路和Q路，其中，I路和Q路输入的均为差分信号，例如，0°，60°，120°为对I路中的差分信号正端信号的混频处理，而对I路中的差分信号负端信号的混频处理对应的振荡信号相位分别为180°，240°，300°，图7中未示出。

次谐波混频器如图4所示，其采用无源电流模式，利用多相位的LO信号对双平衡结构的PMOS开关进行驱动，实现逐次下变频，同时由于相位的不同最终等效为一个N倍频的LO信号驱动一个开关。如图8所示为六相位本振信号通过次谐波混频器合成的等效时序图，其中0°(如图8中CLK0)，60°，120°，180°，240°，300°驱动I路次谐波混频器，产生等效3倍频0°本振信号(如图8中CLK_eq)，相同的，30°，90°，150°，210°，270°，330°驱动Q路次谐波混频器，产生等效3倍频90°本振信号(如图8中)，从而实现对RF信号I/Q两路的解调。

跨阻放大器的电路如图6所示，可变增益放大器的电路图如图9所示，跨阻放大器采用自偏置反相器型结构，对次谐波混频器输出的电流进行电压转换，同时提供一个低输入阻抗和高直流工作点给次谐波混频器，以提高无源次谐波混频器的转换增益，另外跨接输入输出两端的电容对混频后的信号进行滤波，将混频产生的各个杂频信号滤除。可变增益放大器由数字处理端进行控制，确保输出给ADC的信号不超过满量程。

本申请实施例中的上述接收机可应用于75～110GHz(如77GHz)的PMCW汽车雷达，对雷达天线接收到的信号进行解调和处理，解决了4D汽车雷达对于低成本，小面积，低功耗，低噪声的接收机组件的关键需求。

本申请实施例采用基于RTWO的次谐波混频器，解决了零中频接收机的诸多问题，其利用RTWO产生多相位本振信号提供给(三次)次谐波混频器，这使得本振信号只需要工作在1/3倍的RF工作频率，天然使得本振电路与RF信号通路产生隔离，减少其相互耦合，大大抑制自混频导致的直流失调，也放宽了对混频器的切换速度要求。同时由于RTWO本身的调频特性，能简单地通过SPI控制IQ电容阵列从而实现IQ两路信号的校准。此外，本申请实施例中多相位的产生方式RTWO不仅产生多相位，同时兼具小面积，低功耗，优秀的相位噪声等特点，完美适配于零中频接收机的改良方案。

与相关技术相比，本申请实施例具有以下优点：1)采用无源电流型次谐波混频器，其利用多相位的LO信号进行逐次下变频，同时由于相位的不同最终等效为一个N倍频的LO信号。由于LO信号频率只为载波信号频率的三分之一，大大抑制自混频导致的直流失调，也放宽了对混频器的切换速度要求；振荡器的相位噪声和FoM值也得到了极大的改善。相比于有源混频器，无源混频器的增益虽然有所降低，但是其功耗和噪声均有所改善，同时其避免了对混频器MOS管处于饱和区的限制。而相比于电压型混频器，其输出摆幅不再受限于混频器拓扑结构，混频器开关状态稳定。2)采用一个RTWO生成十二相位本振信号，同时提供给I路、Q路次谐波混频器各六相位，这使得版图更加对称，此外相比于LCO，其面积和功耗大大减少，而相比环形振荡器，其相位噪声大大优化。另外RTWO是一个数控振荡器(被ADPLL锁定)，其IQ校准只需要用SPI控制器简单拉偏IQ电容阵列即可，其IQ校准方式简单高效。3)系统的整体面积和功耗都非常低，同时获得了小于5dB的系统噪声系数，为后级数字处理部分提供良好的信噪比。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本申请各个实施例所述的方法。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几种实施方式中，应该理解到，所披露的装置，可通过其他的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些服务接口，装置或单元的间接耦合或通信连接，可以是电性或其他的形式。

作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本申请各个实施例方法的全部或部分步骤。而前述的存储器包括：U盘、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述者，仅为本公开的示例性实施例，不能以此限定本公开的范围。即但凡依本公开教导所作的等效变化与修饰，皆仍属本公开涵盖的范围内。本领域技术人员在考虑说明书及实践真理的公开后，将容易想到本公开的其他实施方案。

本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未记载的本技术领域中的公知常识或惯用技术手段。

Claims (9)

1.一种射频接收机芯片，其特征在于，包括：低噪声跨导放大单元，混频单元，跨阻放大单元，其中，

所述低噪声跨导放大单元用于对输入射频信号进行第一处理，得到目标射频电流信号，其中，所述第一处理包括放大处理和电压转电流处理；

所述混频单元的输入端与所述低噪声跨导放大单元的输出端电连接，所述混频单元包括环形行波振荡器，所述环形行波振荡器用于产生多相位本振信号，所述混频单元用于对所述目标射频电流信号逐次进行下变频处理，得到基带电流信号，其中，所述基带电流信号的中心频率为直流；

所述跨阻放大单元的输入端与所述混频单元的输出端电连接，其中，所述跨阻放大单元用于对所述基带电流信号进行第二处理，得到基带电压信号，其中，所述第二处理包括电流转电压处理和放大滤波处理。

2.根据权利要求1所述的射频接收机芯片，其特征在于，所述环形行波振荡器包括：一对导体，负阻补偿模块，其中，

所述一对导体作为差分传输线，且所述一对导体成形为莫比乌斯环，其中，所述莫比乌斯环被分为2N段，N为大于或等于1的正整数；

所述负阻补偿模块设置于所述差分传输线之间，所述负阻补偿模块包括2N个负阻补偿电路，其中，所述2N个负阻补偿电路中的每个负阻补偿电路分别产生对应的一对差分相位的本振信号，共产生2N对差分相位的本振信号。

3.根据权利要求2所述的射频接收机芯片，其特征在于，第i个负阻补偿电路包括：第一PMOS管，第二PMOS管，第一NMOS管，第二NMOS管，第三NMOS管，第一电容，第二电容，第一电阻，第二电阻，所述第i个负阻补偿电路为所述2N个负阻补偿电路中的任一个负阻补偿电路，其中，

所述第一PMOS管的源极与所述第二PMOS管的源极电连接并用于接入工作电压，所述第一PMOS管的漏极与所述第一NMOS管的漏极电连接，所述第二PMOS管的漏极与所述第二NMOS管的漏极电连接，所述第一NMOS管的源极与所述第二NMOS管的源极均与接地端连接，所述第一PMOS管的栅极与所述第一NMOS管的栅极电连接，所述第二PMOS管的栅极与所述第二NMOS管的栅极电连接，所述第一PMOS管的栅极作为第i对差分相位的本振信号中的第一本振信号，所述第二PMOS管的栅极作为第i对差分相位的本振信号中的第二本振信号，其中，所述2N对差分相位的本振信号中包括所述第i对差分相位的本振信号；

所述第三NMOS管的漏极通过第一电容与所述第二PMOS管的栅极电连接，所述第三NMOS管的源极通过第二电容与所述第一PMOS管的栅极电连接，所述第三NMOS管的栅极作为第一控制端，所述第一控制端用于接入第一控制信号，所述第三NMOS管的漏极通过第一电阻与第二控制端电连接，所述第三NMOS管的源极通过第二电阻与所述第二控制端电连接，所述第二控制端用于接入第二控制信号，所述第一控制信号用于调节所述第i对差分相位的本振信号的频率。

4.根据权利要求2所述的射频接收机芯片，其特征在于，所述混频单元还包括2N对混频器，其中，

所述2N对混频器中的每对混频器分别用于对所述2N对差分相位的本振信号中的一对差分相位的本振信号进行混频处理；

所述2N对混频器中包括的第一组混频器用于对所述目标射频电流信号进行混频处理，得到I路基带电流信号，所述2N对混频器中包括的第二组混频器用于对所述目标射频电流信号进行混频处理，得到Q路基带电流信号，其中，所述第一组混频器为所述2N对混频器中包括的第1对混频器至第N对混频器，所述第二组混频器为所述2N对混频器中包括的第N+1对混频器至第2N对混频器，所述基带电流信号包括所述I路基带电流信号和所述Q路基带电流信号；

所述第1对混频器至所述第N对混频器依次串联连接，所述第N+1对混频器至所述第2N对混频器依次串联连接，其中，所述第1对混频器的第一输入端和所述第N+1对混频器的第一输入端均与所述低噪声跨导放大单元的输出端电连接，所述第N对混频器的输出端和所述第2N对混频器的输出端均与所述跨阻放大单元的输入端电连接，所述2N对混频器中的每对混频器的第二输入端分别用于接入对应的差分相位的本振信号。

5.根据权利要求4所述的射频接收机芯片，其特征在于，

对于第i对混频器，所述第i对混频器中的第一混频器的第一输入端与第i-1对混频器中的第一混频器的输出端电连接，所述第i对混频器中的所述第一混频器的第二输入端用于接入第i对差分相位的本振信号中第一本振信号，所述第i对混频器中的第二混频器的第一输入端与所述第i-1对混频器中的第二混频器的输出端电连接，所述第i对混频器中的所述第二混频器的第二输入端用于接入第i对差分相位的本振信号中第二本振信号，其中，所述第i对混频器为所述第一组混频器中的任意一对混频器，所述2N对差分相位的本振信号中包括所述第i对差分相位的本振信号，i为大于或等于2、且小于或等于N的正整数；

对于第j对混频器，所述第j对混频器中的第一混频器的第一输入端与第j-1对混频器中的第一混频器的输出端电连接，所述第j对混频器中的所述第一混频器的第二输入端用于接入第j对差分相位的本振信号中第一本振信号，所述第j对混频器中的第二混频器的第一输入端与所述第j-1对混频器中的第二混频器的输出端电连接，所述第j对混频器中的所述第二混频器的第二输入端用于接入第j对差分相位的本振信号中第二本振信号，其中，所述第j对混频器为所述第二组混频器中的任意一对混频器，所述2N对差分相位的本振信号中包括所述第j对差分相位的本振信号，j为大于或等于N+2、且小于或等于2N的正整数。

6.根据权利要求4所述的射频接收机芯片，其特征在于，所述第一组混频器和所述第二组混频器均采用双平衡PMOS开关型电路结构，所述双平衡PMOS开关型电路包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管，其中，

所述第三PMOS管的漏极与所述第四PMOS管的漏极均连接所述目标射频电流信号的差分输入的正端，所述第五PMOS管的漏极与所述第六PMOS管的漏极均连接所述目标射频电流信号的差分输入的负端，所述第四PMOS管的栅极与所述第五PMOS管的栅极电连接，所述第四PMOS管的源极与所述第六PMOS管的源极电连接，所述第三PMOS管的源极与所述第五PMOS管的源极电连接；

所述第七PMOS管的漏极与所述第八PMOS管的漏极均连接所述第三PMOS管的源极，所述第九PMOS管的漏极与所述第十PMOS管的漏极均连接所述第六PMOS管的源极，所述第八PMOS管的栅极与所述第九PMOS管的栅极电连接，所述第八PMOS管的源极与所述第十PMOS管的源极电连接，所述第七PMOS管的源极与所述第九PMOS管的源极电连接；

所述第十一PMOS管的漏极与所述第十二PMOS管的漏极均连接所述第七PMOS管的源极，所述第十三PMOS管的漏极与所述第十四PMOS管的漏极均连接所述第十PMOS管的源极，所述第十二PMOS管的栅极与所述第十三PMOS管的栅极电连接，所述第十二PMOS管的源极与所述第十四PMOS管的源极电连接，所述第十一PMOS管的源极与所述第十三PMOS管的源极电连接；

其中，N=3，所述第三PMOS管的栅极和所述第四PMOS管的栅极分别用于接入第一对差分相位的本振信号，所述第七PMOS管的栅极和所述第八PMOS管的栅极分别用于接入第二对差分相位的本振信号，所述第十一PMOS管的栅极和所述第十二PMOS管的栅极分别用于接入第三对差分相位的本振信号，所述第六PMOS管的栅极用于接入与所述第三PMOS管的栅极相同相位的本振信号，所述第十PMOS管的栅极用于接入与所述第七PMOS管的栅极相同相位的本振信号，所述第十四PMOS管的栅极用于接入与所述第十一PMOS管的栅极相同相位的本振信号，其中，所述2N对差分相位的本振信号包括所述第一对差分相位的本振信号、所述第二对差分相位的本振信号及所述第三对差分相位的本振信号。

7.根据权利要求1所述的射频接收机芯片，其特征在于，所述低噪声跨导放大单元包括：第一变压器，第二变压器，第三变压器，第四变压器，第五变压器，第六变压器，第一放大电路，第二放大电路，第三放大电路，第四放大电路，第五放大电路，其中，

所述输入射频信号与所述第一变压器的初级线圈的一端电连接，所述第一变压器的初级线圈的另一端接地，所述第一变压器的次级线圈的中心位置用于接入第一偏置电压，所述第一变压器的次级线圈的两端与所述第一放大电路的输入端电连接，其中，所述第一偏置电压用于为所述第一放大电路提供偏置电压；

所述第一放大电路的输出端与所述第二变压器的初级线圈的两端电连接，所述第二变压器的初级线圈的中心位置用于接入工作电压，所述第二变压器的次级线圈的中心位置用于接入第二偏置电压，所述第二变压器的次级线圈的两端与所述第二放大电路的输入端电连接，其中，所述第二偏置电压用于为所述第二放大电路提供偏置电压；

所述第二放大电路的输出端与所述第三变压器的初级线圈的两端电连接，所述第三变压器的初级线圈的中心位置用于接入所述工作电压，所述第三变压器的次级线圈的中心位置用于接入第三偏置电压，所述第三变压器的次级线圈的两端与所述第三放大电路的输入端电连接，其中，所述第三偏置电压用于为所述第三放大电路提供偏置电压；

所述第三放大电路的输出端与所述第四变压器的初级线圈的两端电连接，所述第四变压器的初级线圈的中心位置用于接入所述工作电压，所述第四变压器的次级线圈包括第一绕组和第二绕组，所述第一绕组的中心位置用于接入第四偏置电压，所述第一绕组的两端与所述第四放大电路的输入端电连接，所述第二绕组的中心位置用于接入第五偏置电压，所述第二绕组的两端与所述第五放大电路的输入端电连接，其中，所述第四偏置电压用于为所述第四放大电路提供偏置电压，所述第五偏置电压用于为所述第五放大电路提供偏置电压；

所述第四放大电路的输出端与所述第五变压器的初级线圈的两端电连接，所述第五变压器的初级线圈的中心位置用于接入所述工作电压，所述第五变压器的次级线圈的两端用于输出I路射频电流信号，所述第五放大电路的输出端与所述第六变压器的初级线圈的两端电连接，所述第六变压器的初级线圈的中心位置用于接入所述工作电压，所述第六变压器的次级线圈的两端用于输出Q路射频电流信号，其中，所述目标射频电流信号包括所述I路射频电流信号和所述Q路射频电流信号。

8.根据权利要求1所述的射频接收机芯片，其特征在于，所述跨阻放大单元包括：第四NMOS管，第五NMOS管，第十五PMOS管，第十六PMOS管，第三电容，第四电容，第三电阻，第四电阻，第五电阻，其中，

所述第四NMOS管的栅极与所述第十五PMOS管的栅极均连接所述基带电流信号的差分输入的正端，所述第四NMOS管的漏极与所述第十五PMOS管的漏极电连接并作为所述基带电压信号的差分输出的正端，所述第三电阻连接于所述第四NMOS管的栅极与所述第四NMOS管的漏极之间，所述第三电容连接于所述第四NMOS管的栅极与所述第四NMOS管的漏极之间；

所述第五NMOS管的栅极与所述第十六PMOS管的栅极均连接所述基带电流信号的差分输入的负端，所述第五NMOS管的漏极与所述第十六PMOS管的漏极电连接并作为所述基带电压信号的差分输出的负端，所述第四电阻连接于所述第五NMOS管的栅极与所述第五NMOS管的漏极之间，所述第四电容连接于所述第五NMOS管的栅极与所述第五NMOS管的漏极之间；

所述第十五PMOS管的源极与所述第十六PMOS管的源极均用于接入工作电压，所述第四NMOS管的源极与所述第五NMOS管的源极电连接、并通过所述第五电阻与接地端连接。

9.根据权利要求1至8中任一项所述的射频接收机芯片，其特征在于，所述射频接收机芯片还包括：增益放大单元，其中，

所述增益放大单元的输入端与所述跨阻放大单元的输出端电连接，所述增益放大单元用于对所述基带电压信号进行放大处理，且所述增益放大单元的放大增益是可调节的。