CN118266025A - 具有灵活逻辑磁道和半径无关的数据速率的数据存储设备 - Google Patents

具有灵活逻辑磁道和半径无关的数据速率的数据存储设备 Download PDF

Info

Publication number
CN118266025A
CN118266025A CN202380014534.7A CN202380014534A CN118266025A CN 118266025 A CN118266025 A CN 118266025A CN 202380014534 A CN202380014534 A CN 202380014534A CN 118266025 A CN118266025 A CN 118266025A
Authority
CN
China
Prior art keywords
track
tracks
physical
logical
donor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202380014534.7A
Other languages
English (en)
Inventor
D·R·霍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of CN118266025A publication Critical patent/CN118266025A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/4813—Mounting or aligning of arm assemblies, e.g. actuator arm supported by bearings, multiple arm assemblies, arm stacks or multiple heads on single arm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/54—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head into or out of its operative position or across tracks
    • G11B5/55—Track change, selection or acquisition by displacement of the head
    • G11B5/5521—Track change, selection or acquisition by displacement of the head across disk tracks
    • G11B5/5526—Control therefor; circuits, track configurations or relative disposition of servo-information transducers and servo-information tracks for control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/54—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head into or out of its operative position or across tracks
    • G11B5/55—Track change, selection or acquisition by displacement of the head
    • G11B5/5521—Track change, selection or acquisition by displacement of the head across disk tracks
    • G11B5/5569—Track change, selection or acquisition by displacement of the head across disk tracks details of specially adapted mobile parts, e.g. electromechanical control devices
    • G11B5/5578—Multiple actuators addressing the same disk, e.g. to improve data rate or access rate

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

各个例示性方面涉及一种数据存储设备，包括：一个或多个盘；至少一个致动器机构，该至少一个致动器机构被配置为至少使第一磁头接近第一盘表面定位并使第二磁头接近第二盘表面定位；以及一个或多个处理设备。该一个或多个处理设备被配置为：将逻辑磁道指派给该盘表面的物理磁道，使得相应的逻辑磁道包括：主物理磁道的扇区的至少一部分，该主物理磁道在该第一盘表面上；以及施主物理磁道的扇区的至少一部分，该施主物理磁道在该第二盘表面上。该一个或多个处理设备被配置为使用该第一磁头和该第二磁头来执行对该逻辑磁道中的至少一个逻辑磁道的数据访问操作。

Description

具有灵活逻辑磁道和半径无关的数据速率的数据存储设备
相关申请的交叉引用
出于所有目的，本申请要求2022年6月30日提交的且名称为“具有灵活逻辑磁道和半径无关的数据速率的数据存储设备(DATA STORAGE DEVICE WITH FLEXIBLE LOGICALTRACKS AND RADIUS-INDEPENDENT DATA RATE)”的美国非临时申请17/855,660号的全部内容的权益并据此将这些内容以引用方式并入。
背景技术
数据存储设备诸如盘驱动器包括盘和连接到致动器臂的远侧端部的磁头，该致动器臂通过音圈电机(VCM)绕枢轴旋转，以将磁头径向地定位在盘上方。盘包括多个径向隔开的同心磁道，以用于记录用户数据扇区和伺服楔形区或伺服扇区。伺服扇区包括磁头定位信息(例如，磁道地址)，该磁头定位信息由磁头读取并由伺服控制系统处理，以在致动器臂从磁道到磁道寻道时控制它。
图1将现有技术盘格式2示出为包括由围绕每个伺服磁道的圆周记录的伺服楔形区60-6N限定的多个径向隔开的同心伺服磁道4。相对于伺服磁道4限定了多个同心数据磁道，其中数据磁道可具有与伺服磁道4相同或不同的径向密度(例如，每英寸磁道数(TPI))。每个伺服楔形区6i包括用于存储周期性图案的前导码8(其允许读取信号的适当的增益调整和时序同步)以及用于存储用于符号同步到伺服数据字段12的特殊图案的同步标记10。伺服数据字段12存储用于在寻道操作期间将磁头定位在目标数据磁道之上的粗略磁头定位信息，诸如伺服磁道地址。每个伺服楔形区(例如，伺服楔形区64)进一步包括基于相位的伺服脉冲组14(例如，N伺服脉冲和Q伺服脉冲)，该伺服脉冲组相对于彼此以及相对于伺服磁道中心线以预定相位被记录。
处理粗略磁头定位信息以在寻道操作期间将磁头定位在目标数据磁道之上，并且伺服脉冲14提供用于在写入/读取操作期间访问数据磁道时进行中心线跟踪的精细磁头定位信息。位置误差信号(PES)是通过读取伺服脉冲14来产生，其中PES表示磁头相对于目标伺服磁道的中心线的测量位置。伺服控制器处理PES以生成施加到一个或多个磁头致动器的控制信号，以便沿减小PES的方向在盘上方径向致动磁头。在一些示例中，一个或多个磁头致动器可包括音圈电机，以及一个或多个细致动器。
盘驱动器可通过在盘驱动器电路系统与盘表面之间的输入/输出(I/O)通道向盘表面上的磁道写入数据和从盘表面上的磁道读取数据。盘驱动器以基于磁道的格式将要写入到盘驱动器表面的数据格式化并传输，并且从被写入到盘表面的数据磁道读取数据并解码。
发明内容
本文公开的各种示例提供了数据存储设备，诸如具有控制电路系统的硬盘驱动器，其可在逻辑磁道或在逻辑上定义的磁道中向盘表面写入数据和从盘表面读取数据，该逻辑磁道或在逻辑上定义的磁道在逻辑上从物理磁道抽象出，并且在物理磁道的超出主物理磁道的额外分数上延伸。由此使用的额外分数物理磁道可在与主磁道相同的盘的相反盘表面上，或者在盘驱动器中的任何其他盘表面上。由此使用的额外分数物理磁道可被认为是施主磁道或辅助磁道，该额外分数物理磁道将它们的逻辑块(映射到它们的物理磁道上的块)的分数贡献给以主物理磁道为中心的逻辑磁道。控制电路系统可安排逻辑块寻址(LBA)以支持将额外逻辑块从施主或辅助磁道抽取出并交错到与主物理磁道相同的逻辑磁道中。
在一些示例中，控制电路系统可与盘的递减的直径成反比地从施主磁道抽取出递增数量的额外逻辑块，作为随盘的外径和内径之间的递减的磁道直径递减的每磁道扇区数的补偿。因此，在各种示例中，实施选择的每逻辑磁道扇区数的该方案可独立于每物理磁道扇区数，并且在各种示例中，可跨磁道半径的各部分维持恒定的每转和每逻辑磁道扇区数，或者跨磁道半径的各部分以其他方式灵活地实现指派任何有利的每转和每逻辑磁道扇区数。
在常规的盘驱动器中，随递减的磁道直径递减的每磁道扇区数导致I/O数据速率与磁道直径成比例，使得每磁道每转扇区数和I/O数据速率在朝向盘的内径的更小的磁道直径处成比例地更小，并且成比例地留下更大比例的I/O通道带宽或容量未用。相比之下，根据本公开的一些示例的盘驱动器可用在递减的直径处施主磁道逻辑块的递增的参与补偿在递减的直径处递减的每磁道扇区数，使得数据速率变为仅受I/O通道带宽或容量约束，在各种示例中，这可保持在选择的扇区数处，在一些示例中，包括恒定的扇区数，而不考虑正在访问在哪些直径处的哪些磁道。因此，本公开的盘驱动器可充分地使用盘驱动器的数据I/O通道的数据速率能力，并且可以基于I/O通道能力的格式而不是以基于磁道的格式限定数据I/O。基于主和施主物理磁道限定和指派在逻辑上抽象的磁道的本公开的盘驱动器格式控制技术可被称为灵活逻辑磁道(FLT)。控制电路系统的FLT模块或部分可使逻辑磁道代替物理磁道与常规地被配置为与磁道交互的控制电路系统的其他部分介接，并且执行对灵活逻辑磁道的数据访问操作(例如，读取和写入)，由此获得本公开的逻辑磁道的优点，同时利用用于与被配置用于向常规的磁道写入和从常规的磁道读取的数据交互并进行处理的预先存在的架构和固件。
在本公开的各种示例中，FLT盘驱动器格式控制模块可与被配置用于向磁道写入和从磁道读取的其他常规控制电路系统介接，并且可在与常规的控制电路系统(诸如单I/O通道片上系统(SoC))的I/O交互中使FLT逻辑磁道表面化(surface)，从而有利地利用现有硬件和嵌入式软件及其用于向盘表面磁道写入数据和从盘表面磁道读取数据的能力，而不使结合多个物理磁道的FLT逻辑磁道的任何效果表面化到常规的控制电路系统。由于仅施主磁道的分数用于与任何一个主磁道配对，因此单个施主磁道可用作多个主磁道的施主磁道，使得单个施主磁道将扇区贡献给对应的主磁道中的每个对应的主磁道。FLT盘驱动器可通过磁头来切换主和施主磁道，这可保持主和施主磁道物理地对准成在细致动器(诸如毫致动器和/或微致动器)的范围内。FLT盘驱动器还可使用作主磁头和磁道以及辅助或施主磁头和磁道的磁头和磁道交替以用于各种目的(其中施主磁头是在施主磁道上执行数据访问操作(例如，读取操作和/或写入操作)的磁头)，诸如以平衡磁头和磁道的随时间推移的使用，以及平衡任何长期使用效果。
在本公开的一些示例中，FLT盘驱动器可控制毫致动器、微致动器和/或除主致动器之外的其他辅助致动器，以有助于维持施主磁道磁头与物理磁头的对准。在本公开的一些示例中，FLT盘驱动器可将多于一个主物理磁道和/或多于一个分数施主物理磁道组合成单个逻辑磁道，而不是仅一个主物理磁道和仅一个施主物理磁道。在本公开的一些示例中，FLT盘驱动器可与将数据存取缓冲器(或读取/写入缓冲器)扩展成闪存存储器或任何类型的固态非易失性存储器部件结合使用灵活逻辑磁道格式化，并且将其用作“超级高速缓存”以增加内部队列深度，将小主机I/O数据传递的队列打包成长顺序盘传递，并且减少平均寻道和时延，具有来自与灵活逻辑磁道格式化结合使用超级高速缓存的协同优点。
各个例示性方面涉及一种数据存储设备，包括：一个或多个盘；至少一个致动器机构，该至少一个致动器机构被配置为至少使第一磁头接近该一个或多个盘中的第一盘表面定位并使第二磁头接近该一个或多个盘中的第二盘表面定位，该第二盘表面与该第一盘表面不同；以及一个或多个处理设备。该一个或多个处理设备被配置为：将一个或多个逻辑磁道指派给盘表面中的两个或更多个盘表面的物理磁道，使得该逻辑磁道中的相应的逻辑磁道包括：该物理磁道中的主物理磁道的扇区的至少一部分，该主物理磁道在该第一盘表面上；以及该物理磁道中的施主物理磁道的扇区的至少一部分，该施主物理磁道在该第二盘表面上。该一个或多个处理设备被配置为使用接近该第一盘表面的该第一磁头和接近该第二盘表面的该第二磁头来执行对该逻辑磁道中的至少一个逻辑磁道的数据访问操作。
各个例示性方面涉及一种方法，该方法包括：由一个或多个处理设备将一个或多个逻辑磁道指派给两个或更多个盘表面的物理磁道，使得该逻辑磁道中的相应的逻辑磁道包括：该物理磁道中的主物理磁道的扇区的至少一部分，该主物理磁道在该盘表面中的第一盘表面上；以及该物理磁道中的施主物理磁道的扇区的至少一部分，该施主物理磁道在该盘表面中与该第一盘表面不同的第二盘表面上。该方法还包括由该一个或多个处理设备使用接近该第一盘表面的第一磁头和接近该第二盘表面的第二磁头来执行对该逻辑磁道中的至少一个逻辑磁道的数据访问操作。
各种例示性方面涉及一种或多种处理设备，该一种或多种处理设备包括：用于将一个或多个逻辑磁道指派给一个或多个盘表面的物理磁道的构件，使得该逻辑磁道中的相应的逻辑磁道被指派为包括：至少主物理磁道的扇区的至少一部分；以及该物理磁道中的至少施主物理磁道的扇区的至少一部分或非易失性存储器存储装置的扇区。该一种或多种处理设备还包括用于执行对该逻辑磁道中的至少一个逻辑磁道的数据访问操作的构件。
各个另外的方面在附图中进行描绘并在下文进行描述，并且基于这些将进一步显而易见。
附图说明
本公开的技术的各种特征和优点将从那些技术的特定示例的以下描述以及如附图所示的那些中变得显而易见。附图不一定是按比例的；相反，重点在于说明技术概念的原理。在附图中，相同的附图标记在不同视图中可指相同的零件。附图仅描绘了本公开的例示性示例，而不限制范围。
图1将现有技术盘格式示出为包括由围绕每个伺服磁道的圆周记录的伺服楔形区限定的多个径向隔开的同心伺服磁道。
图2A和图2B例示了根据本公开的各方面的呈盘驱动器的形式的数据存储设备的顶视图和侧视图的概念性框图。
图2C描绘了根据本公开的各方面的盘驱动器的控制电路系统可在控制盘驱动器的操作的过程中进行或执行的示例方法的流程图，包括用于将一个或多个逻辑磁道指派给盘表面中的两个或更多个盘表面的物理磁道，使得该逻辑磁道中的相应的逻辑磁道包括：该物理磁道中的主物理磁道的扇区的至少一部分，该主物理磁道在第一盘表面上；以及该物理磁道中的施主物理磁道的扇区的至少一部分，该施主物理磁道在第二盘表面上；以及使用接近第一盘表面的第一磁头和接近第二盘表面的第二磁头来执行对逻辑磁道中的至少一个逻辑磁道的数据访问操作。
图3描绘了根据本公开的各方面的跨第一主物理磁道和第一施主物理磁道的示例FLT格式逻辑扇区布局，如可由控制电路系统指派并由盘驱动器实施的。
图4描绘了根据本公开的各方面的跨第二主物理磁道和与在图3中相同的施主物理磁道的另一种FLT格式逻辑扇区布局，如可由控制电路系统指派并由盘驱动器实施的。
图5描绘了根据本公开的各方面的跨主物理磁道和施主物理磁道的另一种示例FLT格式逻辑扇区布局，如可由控制电路系统指派并由盘驱动器实施的。
图6例示了根据本公开的各方面的对于在其他方面可比较的盘驱动器的在常规、多整数带和FLT盘驱动器间比较的盘表面的每磁道扇区数，并且理解，磁道上读取数据速率可与每磁道扇区数成比例。
图7描绘了根据本公开的各方面的对于恒定2MB全卷随机读取的1x和1.2x示例FLT盘驱动器相对于常规单磁道读取和2x多整数带的每队列深度的IOPS曲线图。
图8描绘了根据本公开的各方面的对于恒定2MB全卷随机读取的1x和1.2x示例FLT盘驱动器相对于常规单磁道读取和2x多整数带的每队列深度IOPS百分比增益的曲线图。
图9描绘了根据本公开的各方面的在其中盘驱动器结合与本公开的FLT技术结合的超级高速缓存技术的FLT示例中的1x、1.5x、2x和4x示例FLT盘驱动器相对于常规单磁道读取的每读取操作传递长度IOPS(在对数尺度上)的曲线图。
图10描绘了根据本公开的各方面的在其中盘驱动器结合与本公开的FLT技术并可能地还与多整数带技术结合的超级高速缓存技术的FLT示例中的1x、1.5x、2x和4x示例FLT盘驱动器相对于常规单磁道读取的每读取操作传递长度IOPS百分比增益(在对数尺度上)的曲线图。
具体实施方式
图2A和图2B例示了根据本公开的各方面的呈盘驱动器15的形式的数据存储设备的顶视图和侧视图的概念性框图。盘驱动器15包括控制电路系统22、致动器臂组件19和多个硬盘16A、16B、16C、16D(“硬盘16”)。图2C描绘了根据本公开的各方面的盘驱动器15的控制电路系统22在控制盘驱动器15的操作的过程中可进行或执行的示例方法80的流程图，包括图2C中涉及的操作，描绘了根据例示性方面的盘驱动器的控制电路系统可在控制盘驱动器的操作的过程中进行或执行的示例方法的流程图，包括用于将一个或多个逻辑磁道指派给盘表面中的两个或更多个盘表面的物理磁道，使得该逻辑磁道中的相应的逻辑磁道包括：该物理磁道中的主物理磁道的扇区的至少一部分，该主物理磁道在第一盘表面上；以及该物理磁道中的施主物理磁道的扇区的至少一部分，该施主物理磁道在第二盘表面上；以及使用接近第一盘表面的第一磁头和接近第二盘表面的第二磁头来执行对逻辑磁道中的至少一个逻辑磁道的数据访问操作。根据本公开的各方面，逻辑磁道中的每个逻辑磁道被指派给至少主物理磁道以及辅助或施主物理磁道的至少一部分并包括至少主物理磁道以及辅助或施主物理磁道的至少一部分。在各种示例中，逻辑磁道可包括整个主物理磁道，或者可包括主物理磁道的扇区的至少一部分。出于本公开的目的，术语“辅助磁道”和“施主磁道”可同义地使用。
致动器臂组件19包括主致动器20(例如，音圈电机(“VCM”))和多个致动器臂40(例如，最顶部致动器臂40A，如图2A和图2B的透视图所示)。致动器臂40中的每个致动器臂包括在其远侧端部处的悬架组件42(例如，在图2A和图2B的视图中，最顶部致动器臂40A中包括的示例最顶部悬架组件42A)。在一些示例中，每个悬架组件42可包括一个或多个附加细致动器。
致动器臂40中的每个致动器臂被配置为使读取/写入磁头18(“磁头18”)中的一个读取/写入磁头以紧密接近的方式悬在对应的盘表面17上方(例如，磁头18A由最顶部致动器臂40A悬在对应的最顶部盘表面17A上方，磁头18H由最底部致动器臂40H悬在对应的最底部盘表面17H上方)。例如，除图2A和图2B的示例中的一个致动器臂组件19和一个主致动器20之外，其他示例可包括多种多样的其他数量的硬盘和盘表面和其他数量的致动器臂组件、主致动器和细致动器中的任一者。
在各种示例中，就盘驱动器15的控制电路系统22进行或执行功能、任务、过程、方法和/或技术(包括示例方法80的各方面)而言，该盘驱动器可被认为是进行或执行此类功能、任务、过程、方法和/或技术。在各种示例中，控制电路系统22可包括和/或采取任何类型的一个或多个驱动器设备和/或一个或多个其他处理设备的形式，并且可在被配置用于执行软件代码或固件代码的硬件结构上通过执行此类软件代码或固件代码的计算机可读指令来实施或执行功能、任务、过程、方法或技术。在各种示例中，控制电路系统22还可通过其通过硬件结构本身实施或执行功能、任务、过程、方法或技术而无需软件的任何操作的硬件电路系统实施或执行此类功能、任务、过程、方法或技术。
控制电路系统22可包括一个或多个处理设备和一个或多个模块，该一个或多个处理设备构成设备驱动器，被专门地配置用于驱动和操作某些设备。此类设备驱动器可包括一个或多个磁头驱动器，该一个或多个磁头驱动器被配置用于驱动和操作磁头18。在各种示例中，设备驱动器可被配置作为一个或多个更大规模电路的一个或多个集成部件，诸如一个或多个功率大规模集成电路(PLSI)芯片或电路，并且/或者被配置作为控制电路系统22的部分。在各种示例中，设备驱动器还可被配置作为其他大规模集成电路(诸如片上系统(SoC)电路)中的一个或多个部件，或者被配置作为可操作地耦合到控制电路系统22的其他部件的更多或更少的独立电路。
主致动器20可执行对多个致动器臂40的主宏观致动，该多个致动器臂中的每个致动器臂可使磁头18中的一个磁头悬在盘16的对应的盘表面17上方并接近该对应的盘表面。图2A中指示了磁头18(例如，磁头18A和18H)的位置，但是磁头18通常定位得非常靠近盘表面，并且如果在图2A和图2B中按比例描绘的话，则太小以至于不可见。
图2A和图2B的示例盘驱动器15包括四个硬盘16。其他示例可包括任何数量的盘，诸如仅一个盘、两个盘、三个盘或五个或更多个盘。硬盘16也可被称为盘片，并且它们的盘表面也可被称为介质或介质表面。在该例示性示例中，四个硬盘16包括八个盘表面17A、17B、17C、17D、17E、17F、17G和17H(“盘表面17”)，其中在每个硬盘16的每一侧上有一个盘表面17。致动器组件19将每个致动器臂40的磁头18悬在对应的盘表面17上方并接近该对应的盘表面，从而使磁头18中的每个磁头能够向其相应的接近的盘表面17写入控制特征和数据和从该相应的接近的盘表面读取控制特征和数据。在这个意义上，每个致动器臂40的每个磁头18与对应的盘表面17交互。
术语“盘表面”可被理解为具有对适用工程化领域技术人员来说的普通含义。术语“盘表面”可被理解为包括盘的非常外部的表面层以及在该外部表面层之下的盘物质的体积两者，这可就原子深度或(在大幅简化的模型中)在其中物质易受物理地与磁头交互的影响的原子表面层深处的原子数量进行考虑。术语“盘表面”可包括盘的物质的在盘驱动器操作(诸如控制写入操作、控制读取操作、数据写入操作和数据读取操作)中易受与读取/写入磁头交互的影响的部分。
在图2A和图2B的实施方案中，每个盘表面(例如，如图2A所示的盘表面17A)包括多个控制特征。控制特征包括限定多个伺服磁道34的伺服楔形区321-32N，其中数据磁道相对于伺服磁道34限定，并且可处于相同或不同的径向密度。控制电路系统22处理从相应的磁头(例如，磁头18A)发出的读取信号36以从盘表面17A进行读取，从而解调伺服楔形区321-32N并生成表示磁头的实际位置与相对于目标磁道的目标位置之间的误差的位置误差信号(PES)。在各种示例中，控制电路系统22中的伺服控制系统使用合适的补偿滤波器来对来自伺服楔形区的PES进行滤波以生成施加到致动器臂组件19、包括施加到控制致动器20的控制信号38，该控制致动器用作主致动器，并且使致动器臂组件19绕轴向枢轴旋转，以便沿减小PES的方向在盘表面17上方径向地执行对对应的磁头的主致动，以及控制任何细致动器。在各种示例中，控制电路系统22还可将控制信号施加到磁头18和/或盘驱动器15的各种部件中的任何部件并从该磁头和/或盘驱动器的各种部件中的任何部件接收传感器信号。
在图2A和图2B的示例中，致动器臂组件19使致动器臂40绕公共枢轴旋转。在另一个示例中，第一致动器臂组件和/或VCM和第二致动器臂组件和/或VCM、或者其他类型的主致动器可各自被配置为绕单个公共同轴枢轴或绕单独的枢轴致动例如围绕盘安装在不同圆周位置处的相应的致动器臂组件或各组多致动器臂。各种示例可采用可绕公共枢轴被致动或可被包括于在围绕盘安装在不同圆周位置处的多个多致动器中的多于两个致动器臂组件或主致动器或多致动器。在一些示例中，盘驱动器可包括两个或更多个VCM，该两个或更多个VCM竖直堆叠在一起并绕公共轴线旋转，从而被配置为从公共枢转轴线使致动器臂和磁头独立于彼此跨不同盘表面被致动。该配置中的示例可被称为分体式致动器或双致动器。在一个示例中，盘驱动器可在竖直堆叠中具有两个VCM，该两个VCM中的每个VCM具有其自己的独立致动器臂组件并控制致动器臂和磁头的一半，其中第一堆叠中的致动器臂和磁头的第一半由第一VCM控制并且第二堆叠中的致动器臂和磁头的第二半由第二VCM控制。在各种示例中，致动器臂组件19和/或这些其他示例中的任何其他示例可因此构成和/或包括致动器机构。
在执行图2C的示例方法80(其各方面也将在下文中参考另外附图作出进一步解释)时，控制电路系统22可向盘驱动器15的其他部件发出一个或多个命令，从盘驱动器15的一个或多个其他部件接收信息，并且/或者执行一个或多个内部操作，诸如生成用于输出到盘驱动器15的系统部件的一个或多个驱动器电流。特别地，一个或多个处理设备(诸如控制电路系统22)可将一个或多个逻辑磁道指派给盘表面中的两个或更多个盘表面的物理磁道，使得该逻辑磁道中的相应的逻辑磁道包括：该物理磁道中的主物理磁道的扇区的至少一部分，该主物理磁道在第一盘表面上；以及该物理磁道中的施主物理磁道的扇区的至少一部分，该施主物理磁道在第二盘表面上(82)。一个或多个处理设备(诸如控制电路系统22)被进一步配置为使用接近第一盘表面的第一磁头和接近第二盘表面的第二磁头来执行对逻辑磁道中的至少一个逻辑磁道的数据访问操作(84)。在一些示例中，控制电路系统22可将逻辑磁道指派给盘表面的物理磁道，使得跨盘表面的磁道半径的至少一部分的逻辑磁道被指派有选择的每逻辑磁道扇区数，不管每物理磁道扇区数如何。控制电路系统22可包括FLT模块24，该FLT模块可实施这些功能。FLT模块24可包括任何硬件和/或软件，并且不受任何其他软件或计算上下文中的术语“模块”的任何其他定义限制。根据各个方面，包括如本文进一步描述的方面，控制电路系统22还可执行附加的动作、方法和技术。
根据本公开的各方面的盘驱动器15也可被称为FLT盘驱动器15。相对于现有技术盘驱动器，盘驱动器15提高了总硬驱动器数据输入/输出速率。出于本公开的目的，总硬驱动器数据输入/输出速率也可简称为数据速率，并且理解，通常是指盘驱动器(例如，在控制电路系统22与盘表面17之间和/或在主机44与盘表面17之间)的数据输入/输出速率。在本公开的各种示例中，盘驱动器15可跨盘表面17的至少相当大的部分、以及跨该部分上的磁道在这些磁道的半径的至少相当大的部分处施加与在其他方面可比较的常规的盘驱动器仅在盘16的外径处的最大半径和最高的每磁道扇区数的磁道处的数据速率基本上相同的数据速率。在本公开的各种示例中，盘驱动器15可基于物理磁道但不同于该物理磁道来实施逻辑磁道，使得每逻辑磁道扇区数有效地独立于物理磁道的半径并独立于在盘16的每个半径处的每物理磁道扇区数。
实施本公开的FLT技术的盘驱动器15可实现比常规的盘驱动器更高的数据速率但具有单个后端通道编码器/解码器。盘驱动器可实施所谓的多带输出(MBO)技术或多整数带，其中盘驱动器在逻辑上使整数个数据磁道条带化或将它们捆绑在一起，其中多个磁头一起执行对多个磁道的数据访问操作(例如，读取操作和/或写入操作)，由此使多个带的输出(经由多个磁头来自多个磁道)集成，从而相较于常规的盘驱动器实现实质上更高的数据速率。在可被称为多致动器多带输出(MABO)技术的技术中，多整数带技术通常可与多个致动器相关联地使用。在本公开中，多整数带技术，包括MABO，可被更一般地称为多整数带技术。如本文所描述的FLT技术类似地是可被认为是多整数带技术的超集的多带技术，其可使用至少一个主磁道的至少一个整数带加上至少一个施主磁道的分数部分作为逻辑磁道的部分。在各种示例中，控制电路系统22可实施多带技术、过程和硬件元件(诸如细致动器)，以保持与逻辑磁道中的单个施主磁道相关联的所有主物理磁道彼此在物理上紧密对准，实现对相应的磁头写入和读取相应的盘表面上的那些相应的物理磁道的精细控制。
多整数带盘驱动器还要求多个后端通道解码器，因此，相对于单个后端通道解码器，多个后端通道解码器使用附加的功率和成本。与使用独立磁头的常规的盘驱动器相比，多整数带驱动器可使两个或更多个磁头能够协力地工作，以在共享逻辑块地址(LBA)范围内执行数据访问操作(例如，读取操作和/或写入操作)，并且使顺序数据访问的数据速率变为两倍、三倍或四倍，例如分别使两个、三个或四个磁头和磁道的操作(或者在更多的磁头协力地工作的情况下以其他方式倍增)集成。
因此，实施本公开的FLT技术的盘驱动器15可被视为用于提高数据速率的多整数带的另选技术，但是在一些FLT示例中，不要求多个后端通道解码器，诸如通过将一个整数主物理磁道加上一个分数施主磁道配合到一个逻辑磁道中。实施本公开的FLT技术的盘驱动器15可实施独立选择的每逻辑磁道扇区密度和选择的(例如，恒定的)数据速率，该独立选择的每逻辑磁道扇区密度和选择的数据速率被最大化至适于为外径的最大半径磁道启用的最大通道能力，但是跨盘半径的相当大的部分进行，同时仍仅使用单个后端通道编码器/解码器。因此，实施本公开的FLT技术的盘驱动器15可相对于没有FLT技术的在其他方面可比较的盘驱动器提供实质上更高的数据速率，而不强加除单个后端通道编码器/解码器之外的附加的通道编码器/解码器、以及单通道片上系统(SoC)的附加的功率要求或成本。
在一些分数多带示例中，FLT技术可特别地利用致动器臂上的一个或多个辅助致动器(例如，毫致动器和/或微致动器)来实现补偿性精细控制，以在面对定位约束(诸如热膨胀和倾斜)的情况下协调对多个磁头的精细定位来为单个逻辑磁道紧密协调多个磁头。使用多个整数主磁道的一些示例可能要求对伺服控制和固件、以及附加通道的新颖改变。在各种示例中，在本公开的各种示例中不与多整数带结合并使用单个主磁道的FLT盘驱动器可实现比在其他方面类似的盘驱动器中更高的数据速率，而不强加与多整数带技术相关联的任何附加的改变或成本。因此，FLT实施的盘驱动器的各种示例可为性能优点和权衡提供一组灵活的选项。
尽管FLT可被认为是在某些上下文中作为用于提高盘驱动器数据速率的技术的多整数带的另选方案，但是在根据本公开的一些示例中，盘驱动器还可组合地实施FLT和多整数带技术两者。虽然FLT可用作多整数带的另选方案来提高数据速率，但是它还具有其他优点，即，不与本公开的一些示例中的盘驱动器还可组合地使用多整数带和FLT这一事实矛盾，这可实现比仅使用多整数带或FLT的那些特定具体实施中的任一特定具体实施更高的数据速率，并且可提供协同优点。在各种示例中，使用FLT可实现优化组合FLT和多整数带的盘驱动器中的多整数带的功率和成本。
本公开的FLT盘驱动器可特别地为更大的随机读取顺序数据传递实现更高的数据速率。总数据速率强烈地取决于取决于顺序数据传递的大小的不同因素。可用相同队列深度(例如，队列深度为4)进行在总数据传递时间方面的直接比较。在相对小的随机读取数据传递中，诸如对于4千字节(kB)，一大部分的访问时间(或数据速率的倒数)是由于寻道和时延造成的，并且可主要地随寻道和时延能力的改进(诸如多个致动器)而改进，并且仅一小部分的访问时间被数据传递占据。在相对更大的随机读取数据传递中，诸如对于2兆字节(MB)、4MB或8MB，例如，比例是相反的(但是因各因素而可能不平衡)：用于读取数据传递的数据访问时间大于用于寻道和时延的数据访问时间，使得总数据访问时间的相当大的部分花费在磁道上的磁头、以及从盘表面读取和传递数据上。本公开的FLT盘驱动器可相对于没有FLT技术的在其他方面可比较的盘驱动器提高读取数据传递速度，并且因此可特别地提高更大的数据传递的总数据传递速度，其中总数据速率速度主要地取决于磁道上读取传递速率。
如由控制电路系统22与本公开的盘16一起实施的FLT格式和数据速率由通道能力和LBA布局限定，而不是如在常规的盘驱动器中的那样由每磁道物理扇区数(SPT)的整数倍限定。在本公开的FLT盘驱动器15中(在使用单个主物理磁道而不是多个主磁道的示例中)，控制电路系统22向盘表面17写入FLT逻辑磁道和从该盘表面读取FLT逻辑磁道，使得每个FLT逻辑磁道与一个完整物理磁道加上不同物理施主磁道的扇区的分数选择或比例相对应并在该一个完整物理磁道加上不同物理施主磁道的一定分数选择或比例的扇区之间交错。单个施主磁道可与多个主磁道相关联，并且可具有被写入到该单个施主磁道的施主扇区以作为逻辑磁道的部分与多个主物理磁道进行对应。在盘表面17的内径和外径之间的每个磁道半径处，FLT控制电路系统22可从施主磁道抽取出足够的扇区以补足在该半径处的主物理磁道与通道带宽之间的数据速率裕度。
因此，FLT控制电路系统22可在递减的磁道半径处(朝向盘的内径)使越来越大的比例的施主磁道扇区与主磁道交错，因为每主物理磁道扇区数与递减的半径成比例地不断地减小。这种趋势可在靠近盘16的内径处继续，使得在相对低的磁道半径处，单个施主磁道可将其大部分的物理扇区指派给单个主磁道。作为示例，在限于单个施主磁道的示例中，在靠近盘16的内径处或在该盘的内径处，施主磁道可将其整个扇区指派给单个逻辑磁道中的单个主磁道，并且在主磁道与施主磁道之间不再存在区别，而是，两个物理磁道都被整个指派给单个逻辑磁道。在其他示例中，朝向内径，FLT控制电路系统22可从第三磁道抽取出部分扇区作为单个逻辑磁道中的两个主磁道的施主磁道。
图3以简化形式描绘了根据本公开的各方面的跨第一主物理磁道410和第一施主物理磁道420的FLT格式逻辑扇区布局400，如可由控制电路系统22指派并由盘驱动器15实施的。施主物理磁道420也可被称为辅助物理磁道420。如图所示，在该示例中，主物理磁道410和施主物理磁道420各自具有32个物理扇区。控制电路系统22将来自施主或次物理磁道420的一部分扇区与整个主物理磁道410一起指派在单个逻辑磁道中。在该示例中，控制电路系统22将来自施主磁道420的扇区的25％(32个扇区中的8个扇区)或在该示例中是施主磁道420的每第四个扇区指派给以主物理磁道410为中心的逻辑磁道。对应的逻辑磁道被示出为共有40个逻辑扇区(图3中的数字0-39表示逻辑磁道内的扇区的顺序)。由于主物理磁道410如上文所指出具有32个物理扇区，因此逻辑磁道具有每磁道比主物理磁道410多25％的扇区。如图所示，逻辑磁道以主物理磁道410中的扇区0-3开始，然后来自施主磁道420的扇区4被交错到逻辑磁道的扇区顺序中。在扇区4之后，扇区5-8来自主物理磁道410，接着是与施主磁道420交错的扇区9，以此类推。如下文进一步解释的，主物理磁道410可在由一个磁头(例如，磁头18A)访问的一个盘表面(例如，盘表面17A)上，而施主磁道420可在由另一个磁头(例如，磁头18B或18C)访问的另一个盘表面(例如，盘表面17B或17C)上。因此，对物理磁道410和420两者的访问可同时地进行以允许对逻辑磁道的实时读取或写入，包括在具有常规的单固定致动器臂组件19的示例中。在一些单致动器臂组件示例中，盘驱动器15可使用毫致动器、微致动器和/或其他细致动器来便于维持跨盘16在不同盘表面17上的两个物理磁道410和420之间的对准，包括补偿致动器臂42与磁头18之间的任何定位变化。
图4以简化形式描绘了根据本公开的各方面的跨第二主物理磁道510和与在图3中相同的施主物理磁道420的另一种FLT格式逻辑扇区布局500，如可由控制电路系统22指派并由盘驱动器15实施的。在该示例中，编号接图3继续，将该逻辑磁道示出为涵盖来自图3和图4两者的扇区。控制电路系统22将来自施主物理磁道420的另一个比例的扇区与整个主物理磁道510一起指派在另一个单个逻辑磁道中，因此，该另一个单个逻辑磁道的施主磁道420与以图3的物理磁道410为中心的逻辑磁道共享。同样在该示例中，控制电路系统22将来自施主磁道420的25％的扇区或施主磁道420的每第四个扇区指派给以主物理磁道510为中心的逻辑磁道，并且因此，对应的逻辑磁道具有每磁道比主物理磁道510多25％的扇区。如图所示，逻辑磁道接图3以主物理磁道510中的扇区40-42继续，然后来自施主磁道420的扇区43被交错到逻辑磁道的扇区顺序中。在扇区43之后，扇区44-47来自主物理磁道510，接着是与施主磁道420交错的扇区48，以此类推。施主磁道420中的较浅阴影的扇区号(4、9、14、19等)表示来自图3所示的指派方案的先前指派的扇区。这里，同样，可每盘表面同时地访问磁道510和420，即，上文讨论的磁头指派方案。
在该磁道半径处，控制电路系统22指派施主磁道420的25％的扇区与对应的主物理磁道交错。在图3和图4的指派之后，施主磁道420的50％的扇区已经被指派。控制电路系统22还可将施主磁道420的扇区指派给两个附加主物理磁道，即，共有四个主物理磁道，并且实现对施主磁道420的完全使用。在该示例中，将施主磁道420的25％指派给四个主物理磁道中的每个主物理磁道，从而使对施主磁道420的使用加起来达100％，而无剩余。在其他盘半径处，每物理磁道扇区数可能无法像在该示例中那样将单个施主磁道的一定比例指派给接近的主物理磁道而剩余部分为零或可忽略。在各种示例中，FLT盘驱动器可允许施主磁道的剩余部分在给定时间未用，但是它可能随时间推移在重写逻辑磁道时轮换使用施主磁道的各部分。在各种示例中，如果控制电路系统22在将单个施主磁道与一个或多个主物理磁道一起使用之后检测到一些施主磁道具有未用的剩余部分，则控制电路系统22可将多个施主磁道的剩余部分指派并捆绑在具有单个主物理磁道(或在多对多FLT具体实施中是具有多个主物理磁道)的单个逻辑磁道中。
在各种示例中，主磁道410、主磁道510和施主磁道420全部可在大致相同的磁道半径处。在各种示例中，施主磁道420可在与主磁道410和510几乎相同或基本上相同的磁道半径处并且在与主磁道410和510相同的盘的相反侧上。在各种示例中，施主磁道420、主磁道410和510和与施主磁道420的施主扇区相关联的两个其他主物理磁道全部可在盘驱动器15中的盘堆叠中的单个盘或多个盘的一侧或两侧上的相同或基本上相同的磁道半径处彼此接近。在各种示例中，控制电路系统22可实施用于保持与逻辑磁道中的单个施主磁道相关联的所有主物理磁道彼此在物理上紧密对准的技术和过程，并且可控制细致动器(诸如毫致动器、微致动器和/或其他细致动器)以实行对相应的磁头写入和读取相应的盘表面上的那些相应的物理磁道的精细控制。在各种示例中，出于维持在逻辑上指派给一个或多个公共逻辑磁道的主和施主物理磁道的紧密物理对准、以及在盘16的任一侧上的紧密竖直对准的目的，盘驱动器15可每致动器臂和每磁头利用一个或多个细致动器。
控制电路系统22和盘驱动器15还可随时间推移在磁头、物理磁道和盘表面之间交替来指派给主物理磁道使用或施主物理磁道使用。例如，控制电路系统22可首先指派在盘16A的第一侧上的第一盘表面17A和对应于盘16A的该第一侧的第一磁头18A来写入和读取主物理磁道410，并且可对应地指派在盘16A的相反侧上的相反盘表面17B和对应于盘16A的该相反侧的第二磁头18B来写入和读取施主物理磁道420。然后，在稍后时间，当重写或刷新现有逻辑磁道时，控制电路系统22可使用磁头18B来将主物理磁道写入到在盘16A的相反侧上的盘表面17B，并且对于与该同一主物理磁道在逻辑上捆绑的相关联的施主磁道，可使用第一磁头18A来将施主磁道写入到在盘16A的第一侧上的第一盘表面17A。因此，盘驱动器15可随时间推移在磁头、磁道和盘表面之间来回交替，其目的可例示性地包括便于维持主和施主物理磁道的紧密物理对准和/或可包括随时间推移均匀地分布“磨损”效应(诸如包括随时间推移改善使用的长期或中期或短期物理效应(诸如磁头18A和18B的热膨胀或变形))。
图5以简化形式描绘了根据本公开的各方面的跨主物理磁道610和施主物理磁道620的另一种示例FLT格式逻辑扇区布局600，如可由控制电路系统22指派并由盘驱动器15实施的。然而，图4和图5的FLT具体实施示例中的控制电路系统22一次为主物理磁道上的扇区的对应部分(在该示例中是一次为四个连续主扇区)指派单个施主扇区，图5的FLT具体实施示例中的控制电路系统22一次为主物理磁道上的主磁道扇区的不同大小的对应部分指派一组四个连续施主扇区。特别地，在该示例中，在将主物理磁道的前七个扇区指派为逻辑磁道的前七个扇区(扇区0至6)之后，控制电路系统22将施主磁道620的四个连续扇区指派为逻辑磁道的扇区7至10；然后将逻辑磁道的另外十五个扇区指派给主物理磁道(扇区11到25)，接着将另一个跨度的四个连续施主磁道扇区指派给逻辑磁道(逻辑磁道的扇区26到29)，之后继续将逻辑磁道扇区指派给主物理磁道。
在多个总体性能标准间的总体约束优化的情况下，与一次将单个逻辑磁道扇区指派给施主磁道相比，一次将多个连续逻辑磁道扇区指派给施主磁道的这种布置可提供不同的一组优点。将多个连续扇区指派给施主磁道620可降低总体复杂度和开销，这可伴随着在施主磁道与主磁道之间转变的过程中逻辑块地址与通道缓冲之间的旋转偏移的权衡，其中在施主磁道和主磁道的逻辑块之间的转变的间隔比图4和图5的示例中稍大，其中施主磁道扇区保持邻近它们在主物理磁道上的连续逻辑磁道扇区。在各种示例中，盘驱动器15可在短时段内使用附加技术(诸如2x通道缓冲)以帮助解决最小化逻辑块地址与通道缓冲之间的旋转偏移。
图6例示了根据本公开的各方面的对于在其他方面可比较的盘驱动器的在常规、多整数带和FLT盘驱动器间比较的盘表面17的跨x轴示出的从外径到内径(从左到右)的在y轴上示出的每磁道(物理或逻辑磁道，如果适用的话)扇区数，如在曲线图300中所示，并且理解，磁道上读取数据速率可与每磁道扇区数成比例。磁道半径或盘位置直径也被称为是就行程来说的，其中0到100％的行程对应于从外径到内径的直径，如沿x轴的标记所示。线段301示出常规的盘驱动器的每磁道扇区数。在该示例中，每磁道扇区数为从外径处的大约600到内径处的大约260。在该常规的盘驱动器中，每磁道扇区数是指每物理磁道扇区数，因为逻辑磁道与物理磁道之间没有区别。线段302示出多整数带盘驱动器并特别是2x多整数带具体实施的每磁道扇区数，其中各对物理磁道在逻辑上捆绑在一起，使得每个逻辑磁道包括两个物理磁道。在该示例中，每磁道扇区数仅是如在线段301中所示的常规的盘驱动器的每磁道扇区数的两倍，并且其为从外径处的大约1,200到内径处的大约520。
线段311示出了在被称为1x FLT的特定示例中本公开的示例FLT盘驱动器的每逻辑磁道扇区数，如下文所解释。如线段311所示，在1x FLT的示例中，每逻辑磁道扇区数跨大部分的磁道半径是恒定的，与在常规的盘驱动器中的外径处的每逻辑磁道扇区数正好处于相同水平，如在线段301的左边缘处所示。在靠近内径处，在大约85％或90％的行程处，1xFLT的线段311与2x多整数带的线段302相交，这指示磁道半径，在该磁道半径处，每物理磁道扇区数是在外径处的每物理磁道扇区数的一半，即300，并且使得整个施主磁道变为与FLT逻辑磁道中的主磁道相关联，并且施主磁道与主磁道之间的区别消失。在1x FLT的该示例中，在比与2x多整数带的交叉点处的磁道半径小的磁道半径处也不使用第三磁道来变成两个主磁道的施主磁道，因此在磁道半径的最内侧且最低10％或15％中，1x FLT逻辑磁道指派与2x多整数带逻辑磁道指派重合并相当。
曲线图300还在线段312中示出被称为1.2x FLT的另一个示例FLT具体实施的每逻辑磁道扇区数。与如在线段311中所示的1x FLT的每逻辑磁道扇区数一样，在各种示例中，1.2x FLT盘驱动器跨在盘16的外径和内径之间的相当大的比例的磁道半径具有恒定的每逻辑磁道扇区数。该示例被称为1.2x FLT，因为其在外径处指派等于最大的每物理磁道扇区数的1.2倍的每逻辑磁道扇区数。在其中在外径处每物理磁道扇区数是600的该示例中，1.2x FLT盘驱动器每逻辑磁道指派720个扇区。在外径处，1.2x FLT盘驱动器将施主磁道的20％指派给最外侧最长全主物理磁道，使得该逻辑磁道承载该最外侧最长全主物理磁道的带宽的120％。跨其中1.2x FLT盘驱动器实施等于720的恒定的每磁道扇区数的盘直径的大部分，1.2x FLT盘驱动器将超过20％的更高比例的施主磁道作为对递减的物理磁道半径的成比例补偿指派给每个全主物理磁道，使得每个逻辑磁道承载最外侧物理磁道的物理容量的容量的120％。
该1.2x具体实施示例的基本原理是，假定常规(FLT前)的磁道格式化，通道带宽或容量通常可被设计和实施为具有超出最外侧物理磁道的标称带宽或物理容量以及因此超出盘驱动器的标称最大数据访问带宽容量的带宽的额外净空裕度，诸如20％额外带宽。该示例中的额外容量的值20％和FLT具体实施的1.2x的对应值是例示性示例，并且其他示例可包括任何可行比例或百分比的标称额外通道裕度。在FLT具体实施的各种示例中，在本公开的界限内，在先前存在的(或类似的后来开发的)通道架构和固件中利用标称额外通道裕度的一系列示例中的各种示例FLT具体实施可对应地实施具有任何分数倍数的最大物理磁道外径容量的逻辑磁道，并且因此，可在具有1.1x、1.3x或1.4x分数倍数、或者在1x至1.4x的范围内的任何其他可行倍数或高于1.4x的任何其他可行倍数的外径最大物理磁道容量的FLT技术的示例中实施。
如曲线图300所示，1.2x FLT具体实施的线段312与2x多整数带的线段302在比1xFLT具体实施的线段311与线段302相交处的值的盘直径和行程更高的盘直径和更小的行程处相交，因为1.2x FLT将整个施主磁道指派给同一逻辑磁道的主磁道，从而使施主磁道饱和，并且在比1x FLT更大的磁道半径处与2x多整数带合并。在其他示例中，FLT控制电路系统22可在FLT使用两个全主物理磁道的位置内部的磁道内径处将第三磁道指派为每逻辑磁道的施主磁道，在这种情况下，每磁道半径每逻辑磁道扇区数的类似于线段311、312的曲线图线段将向2x多整数带的线段302的右侧在水平方向上继续。
以下表1示出对于顺序读取、2MB随机读取和2MB超级高速缓存读取的示例(下文解释根据本公开的各方面的FLT超级高速缓存读取的另外示例)，1x FLT和1.2x FLT的特定示例的FLT的数据速率性能相对于逻辑磁道与物理磁道没有任何区别的常规的基线的增加和与2x多整数带的比较(其中多整数带实现数据速率性能改善，但同时要求附加的通道架构和固件，而FLT示例不需要如此)。如图所示，FLT示例在预先存在的单通道SoC和固件的界限内跨各种数据传递情景实现显著数据速率性能改善。
配置 顺序 2MB随机 2MB超级高速缓存
1x FLT +29％ +12％至+18％ +20％
1.2x FLT +51％ +18％至+30％ +33％
2x多整数带 +100％ +30％至+52％ +60％
表1
图7描绘了根据本公开的各方面的对于恒定2MB全卷随机读取的1x和1.2x示例FLT盘驱动器(分别是曲线711和712)相对于常规单磁道读取和2x多整数带(分别是曲线701和702)的每队列深度的IOPS曲线图700。图8描绘了根据本公开的各方面的对于恒定2MB全卷随机读取的1x和1.2x示例FLT盘驱动器(分别是曲线811和812)相对于常规单磁道读取和2x多整数带(分别是x轴基线和曲线802)的每队列深度IOPS百分比增益的曲线图800。IOPS和IOPS百分比增益分别沿曲线图700和800的y轴描绘，并且队列深度沿曲线图700、800两者中的x轴描绘。如所展示，在其中1x和1.2x FLT是例示性的各种示例中，本公开的FLT盘驱动器实现优于常规的单带基线的显著IOPS性能增益，并且其中对于更大队列深度，成比例地增加IOPS性能增益，这减少了在总数据速率中寻道和时延相对于读取传递时间的相对作用。
图9描绘了根据本公开的各方面的在其中盘驱动器结合与本公开的FLT技术结合的超级高速缓存技术的FLT示例中的1x、1.5x、2x和4x示例FLT盘驱动器(分别是曲线911、913、915、917)相对于常规单磁道读取(曲线901)的每读取操作传递长度IOPS(在对数尺度上)的曲线图900。在这些示例中的一些示例中，盘驱动器15还可将多整数带技术与FLT和超级高速缓存一起结合。图10描绘了根据本公开的各方面的在其中盘驱动器结合与本公开的FLT技术并可能地还与多整数带技术结合的超级高速缓存技术的FLT示例中的1x、1.5x、2x和4x示例FLT盘驱动器(分别是曲线1011、1013、1015、1017)相对于常规单磁道读取(x轴基线)的每读取操作传递长度IOPS百分比增益(在对数尺度上)的曲线图1000。在超级高速缓存示例中，盘驱动器15将数据访问缓冲扩展到内部嵌入式闪速存储器或任何类型的固态非易失性存储器部件(其可具有高耐久性和低保留性)，并且其可实现缓冲并显著地增大嵌入式闪速存储器或任何类型的固态非易失性存储器部件中的内部队列深度(在其他方面类似的盘驱动器中可超出该内部队列深度)，并且诸如通过使得即使在高传递长度的情况下也能够存储大量写入命令，显著地减少平均寻道和时延。换句话说，盘驱动器15可利用内部闪存存储器或任何类型的固态非易失性存储器部件来将由主机44排序的多个相对小的数据传递转换为与盘表面17的相对长的传递或捆绑到该相对长的传递中以用于顺序操作，该顺序操作也使用本公开的FLT技术，该FLT技术可附加地与多整数带技术结合。因此，在各种示例中，根据本公开的各方面，FLT盘驱动器15还可将超级高速缓存与FLT格式化协同地使用以获得附加数据速率性能优点，从而在总数据传递时间的所有来源(包括寻道和时延时间和磁道上数据传递时间两者)方面协同地结合新颖优点。
在一些示例中，作为使物理盘表面磁道作为施主磁道的另选方案或与使用物理盘表面磁道作为施主磁道结合，盘驱动器15还可利用内部闪存存储器或任何类型的固态非易失性存储器部件作为FLT逻辑磁道格式的施主，以临时或长期向FLT逻辑磁道格式添加额外净空裕度。在这些示例中的一些示例中，控制电路系统22可保留内部闪速存储器或任何类型的固态非易失性存储器部件的仅一部分或至多一部分作为虚拟施主磁道，盘驱动器15可以其如本文所描述和描绘的那样使用施主磁道的任何或所有相同方式来使用该虚拟施主磁道。根据本公开的各方面，术语“施主磁道”可等同地指代盘表面上的施主物理磁道或闪存存储器或任何类型的固态非易失性存储器部件中的虚拟施主磁道。盘驱动器15可在不同时间和/或在不同盘表面半径或位置处以任何组合(使用两者中的任一者，或者将两者组合地使用)将施主物理磁道的使用与物理虚拟施主磁道的使用组合。作为一个例示性示例，盘驱动器15可实施1.4x FLT格式，其中对于指派给主物理磁道的所有数据，盘驱动器15还将20％那么多的数据指派给盘表面施主磁道并将20％那么多的数据指派给存储在闪存存储器或硬驱动器内的其他固态存储器部件中的施主磁道。
因此，在各种示例中，控制电路系统可将物理磁道的施主物理磁道的扇区的至少一部分或非易失性存储器存储装置(诸如闪存存储器或硬驱动器内的其他固态存储器部件)或任何其他类型的非易失性存储器存储装置或部件的扇区指派并用作施主磁道，以用于如本文就包括、使用施主磁道和执行对施主磁道的数据访问操作描述的任何目的，包括代替施主物理磁道的任何指派和使用。因此，非易失性存储器存储装置的此类扇区可形成虚拟施主磁道，并且可用作施主磁道以如本文所述用于所有目的并用于施主磁道的所有功能中(对于盘表面上的施主物理磁道和非易失性存储器存储装置中的扇区的虚拟施主磁道的不同性质，可酌情进行例外说明)。在一些示例中，相应的逻辑磁道可被指派以包括施主物理磁道的扇区的部分和非易失性存储器存储装置的扇区两者作为单一整体灵活施主磁道，其中控制电路系统可灵活地使用和控制非易失性存储器存储装置的扇区的施主物理磁道和虚拟施主磁道两者作为逻辑磁道的施主磁道。
在一些示例中，如上文所指出，盘驱动器15可实施多对多FLT逻辑磁道格式，其中盘驱动器15跨盘16的内径和外径之间的磁道半径的一部分或全部将多个主物理磁道与多个施主磁道在逻辑上捆绑到单个逻辑磁道中，并且使用三个或更多个磁头来进行对单个逻辑磁道的三个或更多个物理磁道(主和施主)的数据访问操作。
在各种示例中，本公开的FLT盘驱动器可向盘16的不同部分(诸如盘16的不同磁道半径)指派不同格式技术。作为例示性示例，本公开的盘驱动器可指派盘16的最外侧或最内侧10％、20％、30％或在任何其他位置范围处的任何其他比例与FLT格式化、或者与FLT加上多整数带的组合、或者与FLT加上超级高速缓存的组合、或者与FLT加上多整数带和超级高速缓存的组合一起使用，并且可将其他位置范围指派给常规的单带格式化和逻辑块寻址、或者指派给没有FLT的多整数带和/或超级高速缓存。
在各种示例中，本公开的盘驱动器包括分体式致动器，该分体式致动器包括并使用两个竖直堆叠的独立VCM或其他主致动器和致动器臂组件，如上文所述，在FLT格式化的情况下，使得盘驱动器可经由第一VCM和第一致动器臂组件指派、控制和执行对主物理磁道的数据访问操作，并且经由第二VCM和第二致动器臂组件指派、控制和执行对施主磁道的数据访问操作。在这些示例中，控制电路系统可指派和写入相应的单个逻辑磁道的主磁道和施主磁道，而不考虑跨盘表面的主磁道和施主磁道的竖直对准。而是，控制电路系统可在不同盘表面上的独立径向位置处指派和写入相应的单个逻辑磁道的主磁道和施主磁道，而不考虑竖直对准。因此，第一主致动器和第二主致动器以彼此竖直对准的方式堆叠，并且相应的逻辑磁道的主物理磁道和施主物理磁道被指派在由第一致动器臂组件访问的第一盘和由第二致动器臂组件访问的第二盘上的独立径向位置处。这可给予盘驱动器在为灵活逻辑磁道安排主和施主物理磁道的布局方面的额外的自由度和进一步灵活性。
在各种示例中，具有多个致动器臂组件的本公开的FLT盘驱动器可在4x数据速率下指派盘驱动器中的一个或多个盘的一个或多个选择的部分(例如，在一个示例中，盘的外部10％)主要地用于长块随机命令，并且使一个逻辑磁轨交错在四个物理磁道间而不是该特殊区域中的两个逻辑磁道间，在例如三个或两个主物理磁道和一个或两个施主物理磁道的情况下，在例如4x数据速率下协力地使用两个致动器臂组件使单独的逻辑磁道交错在四个物理磁道间。在盘的其他部分中，盘驱动器可独立地在不同独立工作负荷下操作两个或更多个致动器臂组件，每个致动器臂组件在例如2x数据速率下操作。响应于工作需求，盘驱动器还可随时间推移修改为每个数据速率模式指定的盘的比例。因此，在各种示例中，具有一个或多个致动器臂组件的FLT盘驱动器可采用灵活范围的不同数据传递技术组合。
在各种示例中，本公开的FLT盘驱动器可具有多个主致动器，每个主致动器在盘的堆叠周围的不同角位置处具有其自己的致动器臂组件和一组磁头，并且每个主致动器可能在致动器臂上和/或在接近磁头的位置具有其自己的多组毫致动器和/或微致动器和/或其他细致动器组，并且可在FLT格式化的各种具体实施中实现对多个致动器臂组件的磁头的各种使用中的任何一种使用。在各种例示性示例中，本公开的FLT盘驱动器可指派第一致动器臂组件来实施一个或多个施主磁道，以支持由另一致动器臂组件或由两个致动器臂组件实施的主物理磁道。
因此，本公开的FLT盘驱动器可将每单独逻辑磁道的数据访问操作分布在多个致动器臂组件上，并且可借助多个致动器臂组件将单独逻辑磁道交错到盘表面。在不同示例中，本公开的FLT盘驱动器可实施跨多个致动器臂组件的单个逻辑磁道，该多个致动器臂组件仍在单个盘的任一侧上、或者以其他方式接近单个盘、或者独立地跨盘驱动器中的盘紧密竖直对准。
可采用任何合适的控制电路系统来实施以上示例中的流程图，诸如任一或任何合适的集成电路。例如，控制电路可在读取通道集成电路内实施，或者在与读取通道分开的部件中实施，诸如数据存储控制器，或者上述某些操作可由读取通道执行，而其他操作可由数据存储控制器执行。在一些示例中，读取通道和数据存储控制器可被实施为单独的集成电路，并且在一些示例中，读取通道和数据存储控制器可被制作成单个集成电路或片上系统(SoC)。在一些示例中，控制电路系统可包括合适的前置放大电路，该前置放大电路被实施为单独的集成电路，集成到读取通道或数据存储控制器电路中，或者集成到SoC中。
在一些示例中，控制电路系统可包括执行指令的微处理器，该指令可操作以使微处理器执行在流程图中示出且在本文中参考该流程图描述的方法、过程或技术的一个或多个方面。本公开的可执行指令可存储在任何计算机可读介质中。在一些示例中，本公开的可执行指令可存储于在微处理器外部或与SoC中的微处理器集成的非易失性半导体存储器设备、部件或系统上。在一些示例中，本公开的可执行指令可存储在一个或多个盘上并在盘驱动器通电时被读取到易失性半导体存储器中。在一些示例中，控制电路系统可包括逻辑电路系统，诸如状态机电路系统。在一些示例中，流程图框中的至少一些流程图框可使用模拟电路系统(例如，模拟比较器、定时器等)来实施。在一些示例中，流程图框中的至少一些流程图框可使用数字电路系统或模拟和数字电路系统的组合来实施。
在各种示例中，一个或多个处理设备可包括或构成如本文所描述的控制电路系统，并且/或者可执行如本文所描述的控制电路系统的功能中的一个或多个功能。在各种示例中，控制电路或执行如本文所描述的控制电路的功能中的一个或多个功能的其他一个或多个处理设备可从物理上接近于盘和盘表面中抽象出来。在各种示例中，控制电路系统和/或其一个或多个设备驱动器、以及/或者执行如本文所描述的控制电路系统的功能中的一个或多个功能的任何其他类型的一个或多个处理设备可以是多个数据存储设备的机架或包括多个数据存储设备的单一产品的部分或接近该机架或单一产品，或者可以是一个或多个物理或虚拟服务器的部分或接近该一个或多个物理或虚拟服务器，或者可以是一个或多个局域网或一个或多个存储区域网络的部分或接近该一个或多个局域网或一个或多个存储区域网络，或者可以是数据中心的部分或接近该数据中心，或者可被托管在一个或多个云服务中。
在各种示例中，盘驱动器可包括磁盘驱动器、光盘驱动器、混合盘驱动器或其他类型的盘驱动器。一些示例可包括电子设备，诸如计算设备、数据服务器设备、媒体内容存储设备或可包括如上文所描述的存储介质和/或控制电路系统的其他设备、部件或系统。
上述各种特征和过程可以彼此独立地使用，或者可以以各种方式组合。所有可能的组合和子组合都落在本公开的范围内。在一些具体实施中，可省略某些方法、事件或过程框。本文描述的方法和过程不限于任何特定顺序，并且与其相关的框或状态可以其他顺序执行。例如，所描述的任务或事件可以以不同于具体公开的顺序执行，或者多个可以在单个块或状态中组合。示例性任务或事件可以串行、并行或以另一种方式执行。可向所公开的示例添加任务或事件或从其中删除任务或事件。本文描述的示例性系统和部件可以与所描述的不同地配置。例如，与所公开的示例相比，可添加、删除或重新布置元件。
虽然本文描述了某些示例性实施方案，但是这些实施方案仅作为示例呈现，而不限制本文所公开的发明的范围。因此，前文描述中的任何内容都不暗示任何特定特征、特性、步骤、模块或块是必要的或必不可少的。本文描述的新颖方法和系统可以各种其他形式体现。在不脱离本公开的实质和范围的情况下，可对本文描述的方法和系统的形式进行各种省略、替换和改变。
本公开的方法80和其他方法可包括各种其他实施方案中的其他步骤或变化。本公开的方法80和其他方法中的任一些或全部方法可由硬件执行或体现在硬件中，以及/或者由控制器、CPU、FPGA、SoC、测量和控制多处理器片上系统(MPSoC)(其可包括CPU和FPGA两者，以及一起在一个集成SoC中的其他元件)或处理可执行指令的其他处理设备或计算设备进行或执行，以在执行、实施或体现本方法的各种主题时控制其他相关联的硬件、设备、系统或产品。
因此，在各种基本方面中并在用于实施和体现本公开的新颖优点的各种选择的例示性应用、架构、技术和方法中，本文示出和描述了用本公开的新颖优点实施和体现本公开的新颖优点的数据存储系统、设备和方法。通过本公开，相关领域技术人员将具备对本公开和下文阐述的权利要求所涵盖的新颖优点、技术、方法、过程、设备和系统的广泛的进一步应用、架构、技术和方法的充分了解并在知情的情况下将之付诸实践。
如本文所用，“A、B和C中的至少一者”的表述旨在表示“A、B、C或A、B和C的任何组合”。所公开的示例的描述被提供用来使得相关技术领域的任何技术人员都能够理解如何制造或使用本公开的主题。基于本公开，对这些实施方案的各种修改对于本领域技术人员而言将是显而易见的，并且在不脱离本公开的实质或范围的情况下，本文定义的一般原理可应用于其他示例。因此，本公开不限于本文所示的实施方案，而是应当被赋予与本文公开的原理和新颖特征相一致的最宽范围。
通过前文描述，将理解本公开及其许多附带优点，并且在不背离所公开的主题的情况下或在不牺牲其实质优点中的全部或任何实质优点的情况下，可在部件的形式、构造和布置方面进行各种改变。所描述的形式仅是解释性的，并且所附权利要求涵盖且包括广泛范围的实施方案，包括涵盖如本文所描述的部件的形式、构造和布置的任何此类变化的广泛范围的示例。
虽然本公开已参考各种示例进行了描述，但是应当理解，这些示例是说明性的并且本公开的范围不限于此。本文描述的所有主题以例示性、非限制性示例的形式呈现，而不作为排他性具体实施呈现，无论它们是否被明确地指出为所描述的示例。在本公开的示例的范围内，许多变化、修改和添加是可能的。更一般地，已在特定具体实施的背景下描述了根据本公开的示例。在不脱离本公开和所附权利要求的实质和范围的情况下，可在本公开的各种示例中以不同方式将功能分开或组合在块中，或者用不同的术语来描述该功能。这些和其他变化、修改、添加和改进可落入如由所附权利要求所限定的本公开的范围内。

Claims (21)

1.一种数据存储设备，包括：
一个或多个盘；
至少一个致动器机构，所述至少一个致动器机构被配置为至少使第一磁头接近所述一个或多个盘中的第一盘表面定位并使第二磁头接近所述一个或多个盘中的第二盘表面定位，所述第二盘表面与所述第一盘表面不同；以及
一个或多个处理设备，其中所述一个或多个处理设备被配置为：
将一个或多个逻辑磁道指派给所述盘表面中的两个或更多个盘表面的物理磁道，使得所述逻辑磁道中的相应的逻辑磁道包括：
所述物理磁道中的主物理磁道的扇区的至少一部分，
所述主物理磁道在所述第一盘表面上；和
所述物理磁道中的施主物理磁道的扇区的至少一部分，所述施主物理磁道在所述第二盘表面上；以及
使用接近所述第一盘表面的所述第一磁头和接近所述第二盘表面的所述第二磁头来执行对所述逻辑磁道中的至少一个逻辑磁道的数据访问操作。
2.根据权利要求1所述的数据存储设备，其中跨所述第一盘表面和所述第二盘表面上的多个磁道半径，所述逻辑磁道的至少一部分被指派有恒定的每逻辑磁道扇区数。
3.根据权利要求1所述的数据存储设备，其中所述逻辑磁道被指派给所述物理磁道，使得对于所述相应的逻辑磁道，所述主物理磁道和所述施主物理磁道在所述盘中的一个盘的相反盘表面上处于竖直对准。
4.根据权利要求3所述的数据存储设备，其中所述致动器机构还包括一个或多个细致动器，并且
其中所述一个或多个处理设备被进一步配置为控制所述一个或多个细致动器以维持所述主物理磁道和所述施主物理磁道在所述盘中的所述一个盘的所述相反盘表面上的所述竖直对准。
5.根据权利要求1所述的数据存储设备，其中所述逻辑磁道的至少一部分被指派有等于在所述盘的外径处的最高半径物理磁道的扇区数的每逻辑磁道扇区数。
6.根据权利要求1所述的数据存储设备，其中所述逻辑磁道的至少一部分被指派有等于在所述盘的外径处的最高半径物理磁道的扇区数的分数倍的每逻辑磁道扇区数。
7.根据权利要求1所述的数据存储设备，其中将所述相应的逻辑磁道指派给至少相应的所述主物理磁道以及相应的所述施主物理磁道的扇区的至少所述部分包括在所述相应的逻辑磁道中的所述主物理磁道的多个连续扇区之间一次使来自所述施主磁道的单个扇区交错。
8.根据权利要求1所述的数据存储设备，其中所述相应的逻辑磁道被指派给至少所述主物理磁道以及施主物理磁道的扇区的至少所述部分包括在所述逻辑磁道中的所述主物理磁道的多个连续扇区之间一次使来自所述施主磁道的连续多个扇区交错。
9.根据权利要求1所述的数据存储设备，其中所述施主物理磁道是第一施主物理磁道，并且
其中第二逻辑磁道被指派给至少第二主物理磁道并被指派给所述第一施主物理磁道。
10.根据权利要求1所述的数据存储设备，其中所述主物理磁道是第一主物理磁道，并且
其中所述相应的逻辑磁道被进一步指派成使得所述相应的逻辑磁道还包括来自至少第二主物理磁道的扇区。
11.根据权利要求1所述的数据存储设备，其中所述施主物理磁道是第一施主物理磁道，并且
其中所述相应的逻辑磁道被进一步指派成使得所述相应的逻辑磁道还包括来自至少第二施主物理磁道的扇区。
12.根据权利要求1所述的数据存储设备，其中所述一个或多个处理设备被进一步配置为：
在非易失性存储器存储装置中缓冲用于所述数据访问操作的内部队列深度。
13.根据权利要求1所述的数据存储设备，其中所述相应的逻辑磁道还被指派给非易失性存储器存储装置中的至少第二虚拟施主磁道。
14.根据权利要求1所述的数据存储设备，其中所述一个或多个处理设备被进一步配置为将所述逻辑磁道指派给在所述盘表面的不同部分中具有不同格式化的所述物理磁道。
15.根据权利要求1所述的数据存储设备，其中所述致动器机构还包括第一致动器臂组件和第二致动器臂组件，所述第一致动器臂组件包括第一主致动器，所述第二致动器臂组件包括第二主致动器，
其中所述一个或多个处理设备被进一步配置为经由所述第一致动器臂组件和所述第二致动器臂组件两者使所述逻辑磁道交错。
16.根据权利要求15所述的数据存储设备，其中所述第一主致动器和所述第二主致动器彼此以竖直对准方式堆叠，
其中所述相应的逻辑磁道的所述主物理磁道被指派在由所述第一致动器臂组件访问的第一盘上，并且所述相应的逻辑磁道的所述施主物理磁道被指派在由所述第二致动器臂组件访问的第二盘上。
17.一种方法，包括：
由一个或多个处理设备将一个或多个逻辑磁道指派给两个或更多个盘表面的物理磁道，使得所述逻辑磁道中的相应的逻辑磁道包括：
所述物理磁道中的主物理磁道的扇区的至少一部分，所述主物理磁道在所述盘表面中的第一盘表面上；和
所述物理磁道中的施主物理磁道的扇区的至少一部分，所述施主物理磁道在所述盘表面中与所述第一盘表面不同的第二盘表面上；以及
由所述一个或多个处理设备使用接近所述第一盘表面的第一磁头和接近所述第二盘表面的第二磁头来执行对所述逻辑磁道中的至少一个逻辑磁道的数据访问操作。
18.根据权利要求17所述的方法，其中所述逻辑磁道被指派给所述物理磁道，使得对于所述相应的逻辑磁道，所述主物理磁道和所述施主物理磁道在所述盘中的一个盘的相反盘表面上处于竖直对准；并且
其中所述一个或多个处理设备被进一步配置为控制一个或多个细致动器以维持所述主物理磁道和所述施主物理磁道在所述盘中的所述一个盘的所述相反盘表面上的所述竖直对准。
19.一种或多种处理设备，包括：
用于将一个或多个逻辑磁道指派给一个或多个盘表面的物理磁道的构件，使得所述逻辑磁道中的相应的逻辑磁道被指派为包括：
至少主物理磁道的扇区的至少一部分；以及
所述物理磁道中的至少施主物理磁道的扇区的至少一部分或非易失性存储器存储装置的扇区；以及
用于执行对所述逻辑磁道中的至少一个逻辑磁道的数据访问操作的构件。
20.根据权利要求19所述的一种或多种处理设备，其中所述相应的逻辑磁道被指派为包括所述施主物理磁道的扇区的所述部分和所述非易失性存储器存储装置的所述扇区。
21.根据权利要求19所述的一种或多种处理设备，其中：
用于指派所述逻辑磁道的所述构件包括用于将所述施主物理磁道的扇区指派给所述逻辑磁道的构件；并且
用于将所述逻辑磁道指派给所述物理磁道的所述构件使得对于所述相应的逻辑磁道，所述主物理磁道和所述施主物理磁道在盘中的一个盘的相反盘表面上处于竖直对准。
CN202380014534.7A 2022-06-30 2023-05-09 具有灵活逻辑磁道和半径无关的数据速率的数据存储设备 Pending CN118266025A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/855,660 US11862211B1 (en) 2022-06-30 2022-06-30 Data storage device with flexible logical tracks and radius-independent data rate
US17/855,660 2022-06-30
PCT/US2023/021487 WO2024005927A1 (en) 2022-06-30 2023-05-09 Data storage device with flexible logical tracks and radius-independent data rate

Publications (1)

Publication Number Publication Date
CN118266025A true CN118266025A (zh) 2024-06-28

Family

ID=89381236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202380014534.7A Pending CN118266025A (zh) 2022-06-30 2023-05-09 具有灵活逻辑磁道和半径无关的数据速率的数据存储设备

Country Status (3)

Country Link
US (2) US11862211B1 (zh)
CN (1) CN118266025A (zh)
WO (1) WO2024005927A1 (zh)

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4858034A (en) 1987-05-20 1989-08-15 Plus Development Corporation Modular unitary disk file subsystem with differing density zones
US5293282A (en) 1989-11-03 1994-03-08 Conner Peripherals, Inc. Multiple actuator disk drive
JPH07271513A (ja) 1994-03-29 1995-10-20 Fujitsu Ltd ディスク制御方法及びディスク制御装置
US5805386A (en) 1996-12-24 1998-09-08 Texas Instruments Incorporated Dual mode independent suspension read/write head assemblies in a hard disk drive
US6484234B1 (en) * 1998-06-30 2002-11-19 Emc Corporation Method and apparatus for efficiently destaging data from a cache to two or more non-contiguous storage locations
JP3589876B2 (ja) 1998-10-23 2004-11-17 株式会社日立グローバルストレージテクノロジーズ ディスク装置
US6658201B1 (en) 1999-06-24 2003-12-02 Sony Electronics, Inc. Data storage device having multiple heads traveling in opposite directions for capacity and throughput optimization
JP2001101842A (ja) 1999-09-30 2001-04-13 Fujitsu Ltd ディスク装置
US7133233B1 (en) 2000-10-24 2006-11-07 Maxtor Corporation Disk drive with read while write capability
US6775090B2 (en) 2001-03-09 2004-08-10 Seagate Technology Llc Adapting logical track addresses in relation to head offsets
US20030051110A1 (en) 2001-09-10 2003-03-13 Gaspard Walter A. Self mirroring disk drive
US6952322B1 (en) 2002-11-27 2005-10-04 Western Digital Technologies, Inc. Disk drive reading servo sectors recorded at a relative offset on multiple disk surfaces to increase the servo sample rate
US7274530B2 (en) * 2003-10-09 2007-09-25 Seagate Technology Llc Logical mapping for improved head switching between corresponding tracks in a data handling device
US7174414B2 (en) 2003-12-23 2007-02-06 Samsung Electronics Co., Ltd. Method and apparatus mapping logical tracks in a disk drive for optimizing track seek time
US7436610B1 (en) 2005-10-20 2008-10-14 Western Digital Technologies, Inc. Disk drive employing different zone boundaries across disk surfaces
US7760463B2 (en) 2006-12-19 2010-07-20 Teradata Us, Inc. Multiple disks in a single disk package
US9361919B1 (en) 2014-10-10 2016-06-07 Seagate Technology Llc Disk drive with parallel head actuation
US9129630B1 (en) 2014-12-16 2015-09-08 Western Digital Technologies, Inc. Data storage device employing full servo sectors on first disk surface and mini servo sectors on second disk surface
US10431246B2 (en) 2016-12-15 2019-10-01 Seagate Technology Llc Dual actuator storage device utilizing multiple disk zones
US9792938B1 (en) 2017-05-03 2017-10-17 Western Digial Technologies, Inc. Data storage device communicating servo information between servo channels of multiple actuators
US10482911B1 (en) 2018-08-13 2019-11-19 Seagate Technology Llc Multiple-actuator drive that provides duplication using multiple volumes
US10872629B2 (en) 2019-03-06 2020-12-22 Western Digital Technologies, Inc. Data storage device coupling/decoupling actuator arm to/from an actuator
US11119937B2 (en) 2019-07-31 2021-09-14 Seagate Technology Llc Multiplying data storage device read throughput
US10783911B1 (en) 2020-02-24 2020-09-22 Western Digital Technologies, Inc. Data storage device bank writing servo sectors for interleaved servo control processing
US10867629B1 (en) 2020-03-04 2020-12-15 Western Digital Technologies, Inc. Data storage device employing staggered servo wedges to increase capacity

Also Published As

Publication number Publication date
WO2024005927A1 (en) 2024-01-04
US20240005955A1 (en) 2024-01-04
US20240087601A1 (en) 2024-03-14
US11862211B1 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
US10783910B2 (en) Dual actuator storage device utilizing multiple disk zones
US10614852B2 (en) Data-center drive with split-actuator that increases read/write performance via data striping
US5999351A (en) Multi-track density direct access storage device
US8068299B2 (en) Disk drive device and data rewrite method thereof
US10510373B1 (en) Multiple-actuator drive with separate, radially-defined, zones having reduced skew and/or different track properties
US8819375B1 (en) Method for selective defragmentation in a data storage device
US7567400B2 (en) Method and apparatus for improving the error rate of track information on a magnetic storage device
US8179627B2 (en) Floating guard band for shingle magnetic recording
US6462896B1 (en) Method for minimizing adjacent track data loss during a write operation in a disk drive
US20070050593A1 (en) Interlaced even and odd address mapping
US20090164742A1 (en) System and method of selective data mirroring in a data storage device
US11960760B2 (en) Seek scheduling in a split actuator drive
US10318173B2 (en) Multi-speed data storage device with media cache for high speed writes
US8014245B2 (en) System and method of defect description of a data storage medium
US10685678B2 (en) Data center dual stage drive with data striping
US11954027B2 (en) Parasitic commands for equalizing logical unit capacity in asymmetric multiple actuator hard disk drive
US9269393B1 (en) Electronic system with data refresh mechanism and method of operation thereof
US11036436B2 (en) Seek scheduling in a split actuator drive
US10657995B2 (en) Magnetic disk device and method
CN118266025A (zh) 具有灵活逻辑磁道和半径无关的数据速率的数据存储设备
KR20150037731A (ko) 하이브리드 저장 장치
US10579533B2 (en) Cache transfer time mitigation
US11756580B2 (en) Magnetic disk device, control method, and non-transitory computer-readable storage medium
US11941274B2 (en) Data storage device with variable containers for logic blocks
US11790948B1 (en) Data storage device with manipulated media mapping to control access latency of data containers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination