CN118263241A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN118263241A
CN118263241A CN202311758303.5A CN202311758303A CN118263241A CN 118263241 A CN118263241 A CN 118263241A CN 202311758303 A CN202311758303 A CN 202311758303A CN 118263241 A CN118263241 A CN 118263241A
Authority
CN
China
Prior art keywords
light emitting
layer
emitting diodes
disposed
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311758303.5A
Other languages
English (en)
Inventor
李禄熙
孙眩镐
李东锡
林周相
尹晟焕
姜玟在
申裕燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN118263241A publication Critical patent/CN118263241A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

根据本公开的一个方面，一种显示装置，包括：基板，其中限定了像素，所述像素包括多个子像素；粘附层，所述粘附层设置在所述基板上；以及被转移到所述粘附层上并设置在所述多个子像素中的自组装的多个发光二极管。因此，发光二极管设置在粘附层上以固定从供体转移的发光二极管。

Description

显示装置及其制造方法
相关申请的交叉引用
本申请要求2022年12月27日在韩国知识产权局提交的第10-2022-0185728号韩国专利申请的优先权，其公开通过引用并入本文。
技术领域
本公开涉及显示装置及其制造方法，并且更具体地，涉及使用发光二极管(LED)的显示装置及其制造方法。
背景技术
作为用于计算机、电视或蜂窝电话的监视器的显示装置，存在作为自发光装置的有机发光显示装置(OLED)和需要独立光源的液晶显示装置(LCD)。
显示装置的适用范围多样化到个人数字助理以及计算机和电视的监视器，并且正在研究具有大显示面积和减小体积和重量的显示装置。
此外，最近，包括发光二极管(LED)的显示装置作为下一代显示装置正受到关注。由于LED由无机材料而不是有机材料形成，因此可靠性优异，使得其寿命比液晶显示装置或有机发光显示装置的寿命长。此外，LED具有快的照明速度、优异的发光效率和强的抗冲击性，使得稳定性优异并且能够显示具有高亮度的图像。
发明内容
本公开要实现的目的是提供一种减少发光二极管的转移误差的显示装置和显示装置的制造方法。
本公开要实现的另一个目的是提供一种减少发光二极管的转移工艺的次数以提高生产效率的显示装置和显示装置的制造方法。
本公开要实现的另一个目的是提供一种降低制造成本的显示装置和显示装置的制造方法。
本公开要实现的另一个目的是提供一种最小化对发光二极管的波长偏差分布的可见识别的显示装置和显示装置的制造方法。
本公开要实现的另一个目的是提供一种其中发光二极管容易对准的显示装置和显示装置的制造方法。
本公开的目的不限于上述目的，并且本领域技术人员可以通过以下描述清楚地理解以上未提及的其他目的。
根据本公开的一个方面，一种显示装置，包括：基板，其中限定了像素，所述像素包括多个子像素；粘附层，设置在所述基板上；以及被转移到所述粘附层上并设置于所述多个子像素中的自组装的多个发光二极管。因此，发光二极管设置在粘附层上以固定从供体转移的发光二极管。
根据本公开的一个方面，一种显示装置，包括：薄膜晶体管，在基板之上；反射电极，在所述薄膜晶体管之上；第一平面化层，在所述薄膜晶体管与所述反射电极之间；电源线，在所述薄膜晶体管与所述第一平面化层之间；粘附层，在所述反射电极上；发光二极管，在所述粘附层上并包括第一电极和第二电极，所述发光二极管经由所述反射电极和第一连接电极连接到所述薄膜晶体管；封装层，在所述发光二极管之上；第二平面化层，在所述粘附层之上；以及第三平面化层，在所述封装层和所述第二平面化层之上，并且所述第三平面化层的部分在所述第一电极与所述第二电极之间；其中，所述第二平面化层和所述第三平面化层围绕所述发光二极管，并且所述第二平面化层的厚度不同于所述发光二极管的厚度。
根据本公开的一个方面，一种显示装置的制造方法，包括：在组装基板上自组装多个发光二极管；将在所述组装基板上自组装的所述多个发光二极管转移到供体上；以及将所述供体上的所述多个发光二极管转移到显示面板的粘附层上。多个发光二极管的所述自组装是将电压施加到多个组件电极以形成电场并利用所述电场在所述多个组件电极上自组装多个发光二极管的步骤。因此，可以使用电场自组装发光二极管以简化对准发光二极管的工艺并减小对准误差。
根据本公开的一个方面，一种显示装置，包括：薄膜晶体管，在基板之上；反射电极，在所述薄膜晶体管之上；第一平面化层，在所述薄膜晶体管与所述反射电极之间；粘附层，在所述反射电极上；发光二极管，在所述粘附层上，其中，所述发光二极管经由所述反射电极和连接电极连接到所述薄膜晶体管；第二平面化层，在所述粘附层之上；以及第三平面化层，在所述第二平面化层之上；其中，所述第二平面化层和所述第三平面化层围绕所述发光二极管，并且所述第二平面化层与所述第三平面化层之间的界面处于与所述发光二极管的顶表面不同的平面中。
示例性实施例的其他详细事项包括在详细描述和附图中。
根据本公开，可以减小在转移工艺期间发光二极管的对准误差。
根据本公开，供体尺寸是可扩展的，使得可以减少发光二极管的转移工艺的次数并且可以提高生产效率。
根据本公开，可以简化转移工艺以降低制造成本。
根据本公开，可以最小化从显示面板对晶片上的波长偏差分布的可见识别。
根据本公开，在自组装期间，将多个发光二极管均匀混合以自组装，从而最小化发光二极管从不同供体所转移到的显示面板中的多个区域之间的颜色和亮度不规则性的可见识别。
根据本公开的效果不限于上面例示的内容，并且在本说明书中包括更多的各种效果。
附图说明
通过结合附图的以下详细描述，将更清楚地理解本公开的上述和其他方面、特征和其他优点，其中：
图1是根据本公开的示例性实施例的显示装置的示意图；
图2A是根据本公开的示例性实施例的显示装置的部分横截面图；
图2B是根据本公开的示例性实施例的平铺(tiling)显示装置的透视图；
图3是根据本公开的示例性实施例的显示装置的放大平面图；
图4是根据本公开的示例性实施例的显示装置的横截面图；
图5A至图5C是用于解释根据本公开的示例性实施例的显示装置的多个发光二极管的视图；
图6是根据本公开的示例性实施例的组装基板的平面图；
图7A是根据本公开的示例性实施例的显示装置的组装基板的组件区域的放大平面图；
图7B是沿图7A的VIIb-VIIb′截取的横截面图；
图8是根据本公开的示例性实施例的显示装置的组装基板的第一对准区域的放大平面图；
图9是根据本公开的示例性实施例的供体的平面图；
图10A和图10B是沿图9的线X-X′截取的横截面图；
图11A是根据本公开的示例性实施例的供体的位移测量区域的放大平面图；
图11B是根据本公开的示例性实施例的供体的第二对准区域的放大平面图；
图12A至图12H是用于解释制造根据本公开的示例性实施例的显示装置的方法的工艺图；
图13A是示出根据比较实施例的显示装置的屏幕的视图；
图13B是示出沿图13A的线a-a′测量的波长分布的图；
图14A是示出根据本公开的示例性实施例的显示装置的屏幕的视图；以及
图14B是示出沿图14A的线B-B′测量的波长分布的图。
具体实施方式
通过结合附图参考下文详细描述的示例性实施例，本公开的优点和特性以及实现这些优点和特性的方法将是清楚的。然而，本公开不限于本文公开的示例性实施例，而是将以各种形式实现。示例性实施例仅作为示例提供，以便本领域技术人员可以充分理解本公开的公开内容和本公开的范围。
用于描述本公开的示例性实施例的附图中所示的形状、尺寸、比率、角度、数量等仅仅是示例，并且本公开不限于此。在整个说明书中，相似的参考数字通常表示相似的元件。此外，在本公开的以下描述中，可以省略对已知相关技术的详细解释，以避免不必要地模糊本公开的主题。本文中使用的诸如“包括”、“具有”和“由……组成”的术语通常旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。除非另有明确规定，否则对单数的任何提及可包括复数。
即使未明确说明，部件也被解释为包括普通误差范围。
当使用诸如“在……上”、“在……上方”、“在……下方”和“下一个”等术语描述两个部分之间的位置关系时，除非术语与术语“立即”或“直接”一起使用，否则可以将一个或多个部分定位在两个部分之间。
当元件或层设置于另一元件或层“上”时，另一层或另一元件可以直接插入到其他元件上或两者之间。
尽管术语“第一”、“第二”等用于描述各种部件，但是这些部件不受这些术语的限制。这些术语仅用于区分一个部件与其他部件。因此，在本公开技术概念中，下面要提到的第一部件可以是第二部件。
在整个说明书中，相似的参考数字通常表示相似的元件。
为了便于描述，示出了附图中示出的每个部件的尺寸和厚度，并且本公开不限于所示出的部件的尺寸和厚度。
本公开的各种实施例的特征可以部分地或全部地彼此粘附或组合，并且可以以技术上的各种方式互锁和操作，并且实施例可以彼此独立地或相关联地执行。
以下，将参考附图详细描述根据本公开的示例性实施例的显示装置和显示装置的制造方法。
图1是根据本公开的示例性实施例的显示装置的示意图。在图1中，为了便于描述，在显示装置100的各种部件中，仅示出了显示面板PN、栅极驱动器GD、数据驱动器DD和定时控制器TC。
参考图1，显示装置100包括：包括多个子像素SP的显示面板PN；向显示面板PN提供各种信号的栅极驱动器GD和数据驱动器DD；以及控制栅极驱动器GD和数据驱动器DD的定时控制器TC。
栅极驱动器GD根据从定时控制器TC提供的多个栅极控制信号向多条扫描线SL提供多个扫描信号。即使在图1中，示出了一个栅极驱动器GD设置成与显示面板PN的一侧间隔开，栅极驱动器GD的数量及其放置也不限于此。
数据驱动器DD根据从定时控制器TC提供的多个数据控制信号，使用基准伽马电压将从定时控制器TC输入的图像数据转换为数据电压。数据驱动器DD可以将转换后的数据电压提供给多个数据线DL。
定时控制器TC对准(align)从外部输入的图像数据以将图像数据提供给数据驱动器DD。定时控制器TC可以使用从外部输入的同步信号(诸如点时钟信号、数据使能信号和水平/垂直同步信号)来产生栅极控制信号和数据控制信号。定时控制器TC将产生的栅极控制信号和数据控制信号分别提供给栅极驱动器GD和数据驱动器DD，以控制栅极驱动器GD和数据驱动器DD。
显示面板PN是向用户显示图像并包括多个子像素SP的配置。在显示面板PN中，多条扫描线SL和多条数据线DL彼此相交，并且多个子像素SP分别连接到扫描线SL和数据线DL。另外，即使附图中未示出，多个子像素SP中的每一个子像素SP也连接到高电位电源线、低电位电源线、参考线等。
在显示面板PN中，可以限定有源区域AA和包围有源区域AA的非有源区域NA。
有源区域AA是其中在显示装置100中显示图像的区域。在有源区域AA中，可以设置配置多个像素PX的多个子像素SP和用于驱动多个子像素SP的电路。多个子像素SP是配置有源区域AA的最小单元，并且n个子像素SP形成一个像素PX。在多个子像素SP中的每者中，可以设置发光二极管、用于驱动发光二极管的薄膜晶体管等。可以根据显示面板PN的类型以不同的方式限定多个发光二极管。例如，当显示面板PN是无机发光显示面板时，发光二极管可以是微发光二极管(LED)。
在有源区域AA中，设置向多个子像素SP发送各种信号的多条信号线。例如，多条信号线可以包括向多个子像素SP中的每一个子像素SP提供数据电压的多条数据线DL、向多个子像素SP中的每一个子像素SP提供栅极电压的多条扫描线SL等。多条扫描线SL在有源区域AA中在一个方向上延伸以连接到多个子像素SP，并且多条数据线DL在有源区域AA中与该一个方向不同的方向上延伸以连接到多个子像素SP。此外，在有源区AA中，可以进一步设置低电位电源线、高电位电源线等，但不限于此。
非有源区域NA是不显示图像的区域，使得可以将非有源区域NA限定为从有源区域AA延伸的区域。在非有源区域NA中，可以设置向有源区域AA的子像素SP、焊盘电极或驱动IC(诸如栅极驱动器IC或数据驱动器IC等)发送信号的链路线。非有源区域NA可以位于显示面板PN的后表面上，即，在其上未设置或可以省略子像素SP表面，并且不受如附图所示的限制。
同时，诸如栅极驱动器GD、数据驱动器DD的驱动器和定时控制器TC可以以各种方式连接到显示面板PN。例如，栅极驱动器GD可以以面板内栅极(GIP)方式安装在非有源区域NA中，或者以有源区域内栅极(GIA)方式安装在有源区域AA中的多个子像素SP之间。例如，数据驱动器DD和定时控制器TC形成在独立的柔性膜和印刷电路板中，并且通过将柔性膜和印刷电路板接合到形成在显示面板PN的非有源区域NA中的焊盘电极来电连接到显示面板PN。如果栅极驱动器GD以GIP方式安装，并且数据驱动器DD和定时控制器TC通过非有源区NA的焊盘电极向显示面板PN发送信号，则需要确保非有源区NA的用于设置栅极驱动器GD和焊盘电极的区域。通过这样做，可能增大了边框。
相反，当栅极驱动器GD以GIA方式安装在有源区AA中并且形成将显示面板PN的前表面上的信号线连接到显示面板PN的后表面上的焊盘电极的侧线SRL以将柔性膜和印刷电路板接合到显示面板PN的后表面上时，可以最小化显示面板PN的前表面上的非有源区域NA。也就是说，当栅极驱动器GD、数据驱动器DD和定时控制器TC如上所述连接到显示面板PN时，可以基本实现其中不存在边框的零边框，将参考图2A和图2B对此进行更详细的描述。
图2A是根据本公开的示例性实施例的显示装置的部分截面图。图2B是根据本公开的示例性实施例的平铺显示装置的透视图。
在显示面板PN的非有源区域NA中，设置用于向多个子像素SP发送各种信号的多个焊盘电极。例如，在显示面板PN的前表面的非有源区域NA中，设置向多个子像素SP发送信号的第一焊盘电极PAD1。在显示面板PN的后表面的非有源区域NA中，设置电连接到诸如柔性膜和印刷电路板的驱动部件的第二焊盘电极PAD2。
在这种情况下，即使附图中未示出，连接到多个子像素SP的各种信号线，例如，扫描线SL或数据线DL，也从有源区域AA延伸到非有源区域NA以电连接到第一焊盘电极PAD1。
侧线SRL沿显示面板PN的侧表面设置。侧线SRL可以电连接显示面板PN的前表面上的第一焊盘电极PAD1和显示面板PN的后表面上的第二焊盘电极PAD2。因此，来自显示面板PN的后表面上的驱动部件的信号通过第二焊盘电极PAD2、侧线SRL和第一焊盘电极PAD1被发送到多个子像素SP。因此，形成从显示面板PN的前表面到侧表面和后表面的信号发送路径，以最小化显示面板PN的非有源区域NA的面积。
参考图2B，可以通过连接多个显示装置100来实现具有大屏幕尺寸的平铺显示装置TD。此时，如图2A所示，当使用具有最小化边框的显示装置100来实现平铺显示装置TD时，显示装置100之间的其中不显示图像的接缝区域被最小化，使得可以改善显示质量。
例如，多个子像素SP形成一个像素PX，并且一个显示装置100的最外像素PX和与一个显示装置相邻的另一个显示装置100的最外像素PX之间的距离D1可以实现为等于一个显示装置100中的像素PX之间的距离D1。因此，显示装置100之间的像素之间的距离PX被恒定地配置以减小接缝区域。
然而，图2A和图2B是说明性的，使得根据本公开的示例性实施例的显示装置100可以是具有边框的一般显示装置，但不限于此。
图3是根据本公开的示例性实施例的显示装置的放大平面图。图4是根据本公开的示例性实施例的显示装置的横截面图。图5A至图5C是用于解释根据本公开的示例性实施例的显示装置的多个发光二极管的视图。
首先，参考图3，显示面板PN包括由多个子像素SP形成的多个像素PX。多个子像素SP中的每者包括发光二极管LED和独立发光的像素电路。一个像素PX包括一个或多个第一子像素SP1、一个或多个第二子像素SP2以及一个或多个第三子像素SP3。例如，一个像素PX包括两个第一子像素SP1、两个第二子像素SP2和两个第三子像素SP3。此时，第一子像素SP1是红色子像素，第二子像素SP2是绿色子像素，第三子像素SP3是蓝色子像素，但不限于此。
接下来，一起参考图4，在根据本公开的示例性实施例的显示装置100的显示面板PN的多个子像素SP中的每者中，设置基板110、缓冲层111、栅极绝缘层112、第一层间绝缘层113、第二层间绝缘层114、第一平面化层115、粘附层116、第二平面化层117、第三平面化层118、驱动晶体管DT、发光二极管LED、多个反射电极RE、多个连接电极CE、遮光层LS和辅助电极LE。
首先，基板110是用于支撑包括在显示装置100中的各种部件的部件，并且可以由绝缘材料形成。例如，基板110可以由玻璃、树脂等形成。此外，基板110可被配置为包括聚合物或塑料，或可以由具有柔性的材料形成。
遮光层LS设置在基板110上的多个子像素SP中的每一个子像素中。遮光层LS阻挡在基板110下方入射到下面描述的驱动晶体管DT的有源层ACT上的光。入射到驱动晶体管DT的有源层ACT上的光被遮光层LS阻挡以最小化泄漏电流。
缓冲层111设置于基板110和遮光层LS上。缓冲层111可减少湿气或杂质渗透通过基板110。缓冲层111可以由氧化硅SiOx或氮化硅SiNx的单层或双层配置，但不限于此。然而，根据基板110的类型或晶体管的类型，可以省略缓冲层111，但不限于此。
驱动晶体管DT设置在缓冲层111上。驱动晶体管DT包括有源层ACT、栅极电极GE、源极电极SE和漏极电极DE。
有源层ACT设置在缓冲层111上。有源层ACT可以由半导体材料形成，半导体材料是诸如氧化物半导体、非晶硅或多晶硅，但不限于此。
栅极绝缘层112设置在有源层ACT上。栅极绝缘层112是将有源层ACT与栅极电极GE绝缘的绝缘层，并且可以由氧化硅(SiOx)或氮化硅(SiNx)的单层或双层配置，但不限于此。
栅极电极GE设置在栅极绝缘层112上。栅极电极GE可以由导电材料配置，导电材料是诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金，但不限于此。
第一层间绝缘层113和第二层间绝缘层114设置在栅极电极GE上。在第一层间绝缘层113和第二层间绝缘层114中，形成接触孔，源极电极SE和漏极电极DE通过该接触孔分别连接到有源层ACT。第一层间绝缘层113和第二层间绝缘层114是用于保护第一层间绝缘层113和第二层间绝缘层114下方的部件的绝缘层，并且可以由氧化硅SiOx或氮化硅SiNx的单层或双层配置，但不限于此。
电连接到有源层ACT的源极电极SE和漏极电极DE设置在第二层间绝缘层114上。源极电极SE和漏极电极DE可以由导电材料配置，导电材料是诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金，但不限于此。
同时，在本说明书中，描述了第一层间绝缘层113和第二层间绝缘层114，即，多个绝缘层设置在栅极电极GE与源极电极SE和漏极电极DE之间。然而，在栅极电极GE与源极电极SE和漏极电极DE之间可以仅设置一个绝缘层。
如附图所示，当诸如第一层间绝缘层113和第二层间绝缘层114的多个绝缘层设置在栅极电极GE与源极电极SE和漏极电极DE之间时，还可以在第一层间绝缘层113与第二层间绝缘层114之间形成电极。附加地形成的电极可以与设置在第一层间绝缘层113下方或第二层间绝缘层114上方的其他配置形成电容器。
辅助电极LE设置在栅极绝缘层112上。辅助电极LE是将缓冲层111下方的遮光层LS电连接到第二层间绝缘层114上的源极电极SE和漏极电极DE中的任意一者的电极。例如，遮光层LS通过辅助电极LE电连接到源极电极SE或漏极电极DE中的任何一者，从而不作为浮置栅极操作。因此，可以减少由浮置遮光层LS引起的驱动晶体管DT的阈值电压的波动。即使在附图中，遮光层LS连接到源极电极SE，但遮光层LS也可以连接到漏极电极DE，但不限于此。
电源线VDD设置在第二层间绝缘层114上。电源线VDD与驱动晶体管DT一起电连接到发光二极管LED，以允许发光二极管LED发光。电源线VDD可以由导电材料配置，导电材料是诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金，但不限于此。
第一平面化层115设置在驱动晶体管DT和电源线VDD上。第一平面化层115可以平面化基板110的上部部分，驱动晶体管DT设置在基板110的上部部分上。第一平面化层115可以由单层或双层配置，且例如可以由光致抗蚀剂或丙烯酸有机材料形成，但不限于此。
彼此间隔的多个反射电极RE设置在第一平面化层115上。多个反射电极RE将发光二极管LED电连接到电源线VDD和驱动晶体管DT，并且可以用作将从发光二极管LED发射的光反射到发光二极管LED上部部分的反射器。多个反射电极RE由导电材料形成，该导电材料具有朝向发光二极管LED的上部部分反射从发光二极管LED发射的光的优良反射性能。遮光层LS可以与发光二极管、驱动晶体管DT的有源层ACT和反射电极RE中的至少一者重叠。
多个反射电极RE包括第一反射电极RE1和第二反射电极RE2。第一反射电极RE1可以电连接驱动晶体管DT和发光二极管LED。第一反射电极RE1可以通过在第一平面化层115中形成的接触孔连接到驱动晶体管DT的源极电极SE或漏极电极DE。第一反射电极RE1可以通过下文要描述的第一连接电极CE1电连接到发光二极管LED的第一电极和第一半导体层。
第二反射电极RE2可以电连接电源线VDD和发光二极管LED。第二反射电极RE2通过形成在第一平面化层115中的接触孔连接到电源线VDD，并且可以通过下文要描述的第二连接电极CE2电连接到发光二极管LED的p型电极125、135和145以及p型半导体层123、133和143。
粘附层116设置在多个反射电极RE上。粘附层116涂覆在基板110的前表面上，以固定设置在粘附层116上的发光二极管LED。例如，粘附层116可选自粘附聚合物、环氧树脂抗蚀剂、UV树脂、聚酰亚胺、丙烯酸酯、聚氨酯和聚二甲基硅氧烷(polydimethylsiloxane，PDMS)中的任一者，但不限于此。
多个发光二极管LED设置在粘附层116上的多个子像素SP中的每一个子像素SP中。多个发光二极管LED是通过电流发光的元件，并且可以包括发射红光、绿光和蓝光的发光二极管LED，且通过其组合实现包括白色在内的各种有色光。例如，多个发光二极管LED可以是微型LED，但不限于此。
一起参考图5A至图5C，多个发光二极管LED包括第一发光二极管120、第二发光二极管130和第三发光二极管140。第一发光二极管120可以设置在第一子像素SP1中，第二发光二极管130可以设置在第二子像素SP2中，并且第三发光二极管140可以设置在第三子像素SP3中。例如，第一发光二极管120可以是红色发光二极管，第二发光二极管130可以是绿色发光二极管，并且第三发光二极管140可以是蓝色发光二极管。
一起参考图4和图5A，第一发光二极管120包括第一n型半导体层121、第一发光层122、第一p型半导体层123、第一n型电极124和第一p型电极125。第一封装层126可以设置在第一发光二极管120之上。
第一n型半导体层121设置在粘附层116上，且第一p型半导体层123设置在第一n型半导体层121上。第一n型半导体层121和第一p型半导体层123可以通过将n型和p型杂质掺杂到特定材料中来形成。例如，第一n型半导体层121和第一p型半导体层123可以是通过将n型和p型杂质掺杂到诸如氮化镓(GaN)、磷化铟铝(InAlP)或砷化镓(GaAs)的材料中而形成的层。p型杂质可以是镁(Mg)、锌(Zn)、铍(Be)等，并且n型杂质可以是硅(Si)、锗、锡(Sn)等，但不限于此。
第一发光层122设置在第一n型半导体层121与第一p型半导体层123之间。向第一发光层122提供来自第一n型半导体层121和第一p型半导体层123的空穴和电子以发光。第一发光层122可以由单层或多量子阱(MQW)结构形成，并且例如可以由氮化铟镓(InGaN)、氮化镓(GaN)等形成，但不限于此。
第一n型电极124设置在第一n型半导体层121上。第一n型电极124是电连接驱动晶体管DT和第一n型半导体层121的电极。第一n型电极124可以设置在第一n型半导体层121的从第一发光层122和第一p型半导体层123暴露的上表面上。例如，第一n型电极124沿第一n型半导体层121的上表面的周边设置，并且在平面图中可以具有环形状。第一n型电极124可由导电材料配置，导电材料是例如透明导电材料(诸如氧化铟锡(indium tin oxide，ITO)或氧化铟锌(indium zinc oxide，IZO))或不透明导电材料(诸如钛(Ti)、金(Au)、银(Ag)、铜(Cu)或其合金)，但不限于此。
第一p型电极125设置在第一p型半导体层123上。第一p型电极125可以设置在第一p型半导体层123的上表面上。第一p型电极125是电连接电源线VDD和第一p型半导体层123的电极。第一p型电极125可以由导电材料配置，导电材料是例如透明导电材料(诸如氧化铟锡(ITO)或氧化铟锌(IZO))或不透明导电材料(诸如钛(Ti)、金(Au)、银(Ag)、铜(Cu)或其合金)，但不限于此。
接下来，设置包围第一n型半导体层121、第一发光层122、第一p型半导体层123、第一n型电极124和第一p型电极125的第一封装层126。第一封装层126由绝缘材料形成，以保护第一n型半导体层121、第一发光层122和第一p型半导体层123。在第一封装层126中，形成暴露第一n型电极124和第一p型电极125的接触孔，以将第一连接电极CE1和第二连接电极CE2电连接到第一n型电极124和第一p型电极125。
参考图5B，第二发光二极管130包括第二n型半导体层131、第二发光层132、第二p型半导体层133、第二n型电极134和第二p型电极135。第二封装层136可以设置在第二发光二极管130之上。
第二n型半导体层131设置在粘附层116上，且第二p型半导体层133设置在第二n型半导体层131上。可以通过将n型和p型杂质掺杂到特定材料中来形成第二n型半导体层131和第二p型半导体层133。例如，第二n型半导体层131和第二p型半导体层133可以是通过将n型和p型杂质掺杂到诸如氮化镓(GaN)、磷化铟铝(InAlP)或砷化镓(GaAs)的材料中而形成的层。p型杂质可以是镁(Mg)、锌(Zn)、铍(Be)等，并且n型杂质可以是硅(Si)、锗、锡(Sn)等，但不限于此。
第二发光层132设置在第二n型半导体层131与第二p型半导体层133之间。向第二发光层132提供来自第二n型半导体层131和第二p型半导体层133的空穴和电子以发光。第二发光层132可以由单层或多量子阱(multi-quantum well，MQW)结构形成，并且例如可以由氮化铟镓(InGaN)、氮化镓(GaN)等形成，但不限于此。
一个或多个第二n型电极134设置在第二n型半导体层131上。第二n型电极134是电连接驱动晶体管DT和第二n型半导体层131的电极。第二n型电极134可以设置在第二n型半导体层131的从第二发光层132和第二p型半导体层133暴露的上表面上。例如，第二n型电极134可以设置成在以椭圆形平面形状形成的第二n型半导体层131的上表面上沿长轴方向与第二n型半导体层131的上表面的两个端部部分相邻。第二n型电极134可由导电材料配置，导电材料是例如透明导电材料(诸如氧化铟锡(ITO)或氧化铟锌(IZO))或不透明导电材料(诸如钛(Ti)、金(Au)、银(Ag)、铜(Cu)或其合金)，但不限于此。
第二p型电极135设置在第二p型半导体层133上。第二p型电极135可以设置在第二p型半导体层133的上表面上。第二p型电极135是电连接电源线VDD和第二p型半导体层133的电极。第二p型电极135可以由导电材料配置，导电材料是例如透明导电材料(诸如氧化铟锡(ITO)或氧化铟锌(IZO))或不透明导电材料(诸如钛(Ti)、金(Au)、银(Ag)、铜(Cu)或其合金)，但不限于此。
接下来，设置包围第二n型半导体层131、第二发光层132、第二p型半导体层133、第二n型电极134和第二p型电极135的第二封装层136。第二封装层136由绝缘材料形成，以保护第二n型半导体层131、第二发光层132和第二p型半导体层133。在第二封装层136中，形成暴露第二n型电极134和第二p型电极135的接触孔，以将第一连接电极CE1和第二连接电极CE2电连接到第二n型电极134和第二p型电极135。
参考图5C，第三发光二极管140包括第三n型半导体层141、第三发光层142、第三p型半导体层143、第三n型电极144和第三p型电极145。第三封装层146可以设置在第三发光二极管140之上。
第三n型半导体层141设置在粘附层116上，并且第三p型半导体层143设置在第三n型半导体层141上。第三n型半导体层141和第三p型半导体层143可以是通过将n型和p型杂质掺杂到特定材料中而形成的层。例如，第三n型半导体层141和第三p型半导体层143可以是通过将n型和p型杂质掺杂到诸如氮化镓(GaN)、磷化铟铝(InAlP)或砷化镓(GaAs)的材料中而形成的层。p型杂质可以是镁、锌(Zn)、铍(Be)等，n型杂质可以是硅(Si)、锗、锡(Sn)等，但不限于此。
第三发光层142设置在第三n型半导体层141与第三p型半导体层143之间。向第三发光层142提供来自第三n型半导体层141和第三p型半导体层143的空穴和电子以发光。第三发光层142可以由单层或多量子阱(MQW)结构形成，并且例如可以由氮化铟镓(InGaN)或氮化镓(GaN)形成，但不限于此。
第三n型电极144设置在第三n型半导体层141上。第三n型电极144是电连接驱动晶体管DT和第三n型半导体层141的电极。第三n型电极144可以设置在第三n型半导体层141的从第三发光层142和第三p型半导体层143暴露的上表面上。例如，第三n型电极144可以设置成在以椭圆形平面形状形成的第三n型半导体层141的上表面上沿长轴方向与第三n型半导体层141的上表面的两个端部部分相邻。第三n型电极144可以由导电材料配置，导电材料是例如透明导电材料(诸如氧化铟锡(ITO)或氧化铟锌(IZO))或不透明导电材料(诸如钛(Ti)、金(Au)、银(Ag)、铜(Cu)或其合金)，但不限于此。
第三p型电极145设置在第三p型半导体层143上。第三p型电极145可以设置在第三p型半导体层143的上表面上。第三p型电极145是电连接电源线VDD和第三p型半导体层143的电极。第三p型电极145可以由导电材料配置，导电材料是例如透明导电材料(诸如氧化铟锡(ITO)或氧化铟锌(IZO))或不透明导电材料(诸如钛(Ti)、金(Au)、银(Ag)、铜(Cu)或其合金)，但不限于此。
接下来，设置包围第三n型半导体层141、第三发光层142、第三p型半导体层143、第三n型电极144和第三p型电极145的第三封装层146。第三封装层146由绝缘材料形成，以保护第三n型半导体层141、第三发光层142和第三p型半导体层143。在第三封装层146中，形成暴露第三n型电极144和第三p型电极145的接触孔，以将第一连接电极CE1和第二连接电极CE2电连接到第三n型电极144和第三p型电极145。
同时，第一发光二极管120、第二发光二极管130和第三发光二极管140可以用不同的形状形成。多个发光二极管LED中的每一个发光二极管通常包括：n型半导体层121、131和141；发光层122、132和142；p型半导体层123、133和143；n型电极124、134和144；p型电极125、135和145；以及封装层126、136和146。然而，一些部件可以具有不同的形状。
例如，第一发光二极管120的第一n型半导体层121、第一发光层122、第一p型半导体层123、第一n型电极124和第一p型电极125中的每者的平面形状可以是圆形形状。其中，第一n型电极124沿第一n型半导体层121的周边设置，以形成闭环圆形电极。第一p型电极125可以形成为具有对应于第一p型半导体层123的上表面的形状。
例如，第二发光二极管130的第二n型半导体层131、第二p型半导体层133和第二p型电极135的平面形状可以是椭圆形形状。此时，第二n型半导体层131的长轴方向可以被配置为不同于第二p型半导体层133的长轴方向。例如，当第二n型半导体层131具有在水平方向上具有长轴的椭圆形形状时，第二p型半导体层133可以具有在竖直方向上具有长轴的椭圆形形状。第二n型电极134可以在第二n型半导体层131的上表面上在长轴方向上分别设置到第二n型半导体层131的两个端部部分。因此，设置在第二n型半导体层131的两个端部部分上的多个第二n型电极134可以形成半圆形形状。最后，第二p型电极135可以形成为具有与第二p型半导体层133的上表面相同的椭圆形形状。
例如，第三发光二极管140的第三n型半导体层141、第三p型半导体层143和第三p型电极145的平面形状可以是椭圆形形状。与第二发光二极管130不同，在第三发光二极管140中，第三n型半导体层141的长轴方向和第三p型半导体层143的长轴方向可以配置为相同。第三n型电极144在第三n型半导体层141的上表面上在长轴方向上分别设置在第三n型半导体层141的两个端部部分上，并且可以形成为半圆形形状。第三p型电极145可以形成为具有与第三p型半导体层143的上表面相同的椭圆形形状。
在根据本说明书的示例性实施例的显示装置100中，第一发光二极管120、第二发光二极管130和第三发光二极管140分别被配置为具有不同的形状，以区分多个发光二极管LED。例如，当发光二极管LED自组装时，多个发光二极管LED被形成为具有不同的形状以在对应于多个子像素SP中的每个子像素SP的位置自组装。然而，多个发光二极管LED的形状是说明性的，使得其不限于此。
第二平面化层117和第三平面化层118设置在粘附层116上。第二平面化层117与多个发光二极管LED的侧表面部分的部分重叠，以固定和保护多个发光二极管LED。具体地，即使在图4中示出第一封装层126包围第一n型半导体层121的所有侧表面，第一n型半导体层121的侧表面的部分也可以从第一封装层126暴露。将在晶片上制造的发光二极管LED与晶片分离以转移到显示面板PN上。然而，在将发光二极管LED与晶片分离的工艺期间，封装层126、136和146的部分可能被撕裂。例如，在将第一发光二极管120与晶片分离的工艺期间，第一封装层126的与第一发光二极管120的第一n型半导体层121的下边缘相邻的部分被撕裂。因此，第一n型半导体层121的下侧表面的部分可以暴露于外部。封装层136和146的部分也被撕裂，使得可以暴露第二发光二极管130和第三发光二极管140的n型半导体层131和141的侧表面的部分。然而，即使第一发光二极管120的下部部分从第一封装层126暴露，也会在形成覆盖第一n型半导体层121的侧表面的第二平面化层117之后形成第一连接电极CE1和第二连接电极CE2。因此，可以减少短路缺陷。
此外，形成第三平面化层118以覆盖第二平面化层117和发光二极管LED的上部部分，并且可以形成接触孔，通过该接触孔暴露发光二极管LED的n型电极124、134和144以及p型电极125、135和145。发光二极管LED的n型电极124、134和144以及p型电极125、135和145从第三平面化层118曝露。第三平面化层118部分地设置在发光二极管LED的n型电极124、134和144与p型电极125、135和145之间的区域中。因此，可以减少短路缺陷。
第二平面化层117和第三平面化层118可以由单层或双层配置，并且例如可以由光致抗蚀剂或丙烯酸有机材料形成，但不限于此。即使在说明书中描述了设置第二平面化层117和第三平面化层118，平面化层也可以由单层形成，但不限于此。第二平面化层117和第三平面化层118可以被配置为围绕发光二极管120、130和140，并且第二平面化层117的厚度不同于发光二极管120、130和140的厚度。在所述粘附层116与第二平面化层117之间可以存在台阶，并且台阶可以在穿过粘附层116、第二平面化层117和第三平面化层118的接触孔中。在第二平面化层117与第三平面化层118之间可以存在台阶，并且台阶可以在穿过粘附层116、第二平面化层117和第三平面化层118的接触孔中。第二平面化层117和第三平面化层118之间的界面可以处于与发光二极管的顶表面不同的平面中。
多个连接电极CE设置在第三平面化层118上。多个连接电极CE包括多个第一连接电极CE1和第二连接电极CE2。
第一连接电极CE1是设置在多个子像素SP中的每一个中以电连接发光二极管LED和驱动晶体管DT的电极。第一连接电极CE1可以通过形成在第三平面化层118、第二平面化层117和粘附层116中的接触孔连接到第一反射电极RE1。因此，第一连接电极CE1可以通过第一反射电极RE1电连接到驱动晶体管DT的源极电极SE和漏极电极DE中的任何一者。第一连接电极CE1可以通过形成在第三平面化层118中的接触孔连接到多个发光二极管LED的n型电极124、134和144。因此，第一连接电极CE1可以将驱动晶体管DT电连接到多个发光二极管LED的n型电极124、134和144以及n型半导体层121、131和141。
第二连接电极CE2是用于电连接发光二极管LED和电源线VDD的电极。第二连接电极CE2可以通过形成在第三平面化层118、第二平面化层117和粘附层116中的接触孔连接到第二反射电极RE2。因此，第二连接电极CE2可以通过第二反射电极RE2电连接到电源线VDD。第二连接电极CE2可以通过形成在第三平面化层118中的接触孔连接到多个发光二极管LED的p型电极125、135和145。因此，第二连接电极CE2可以电连接电源线VDD和多个发光二极管LED的p型电极125、135和145以及p型半导体层123、133和143。信号可以经由第一连接电极CE1和第二连接电极CE2供应到发光二极管。
同时，连接设置在多个子像素SP中的每个子像素SP中的驱动晶体管DT和发光二极管LED的第一连接电极CE1可以单独设置在多个子像素SP中的每个子像素SP中。设置在多个子像素SP中的每个子像素SP中以连接电源线VDD和发光二极管LED的第二连接电极CE2可以彼此连接。也就是说，电源线VDD的电源电压通常施加于多个子像素SP中的所有多个发光二极管LED，使得可以在所有多个子像素SP中设置一个第二连接电极CE2。
参考图3和图4，在多个子像素SP中的每者中，第一连接电极CE1可以形成为具有对应于p型电极125、135和145的凹部，以仅连接到发光二极管LED的n型电极124、134和144，而不连接到p型电极125、135和145。第一连接电极CE1的凹部可以与多个发光二极管LED中的每个发光二极管LED的p型电极125、135和145重叠。第二连接电极CE2凸起地延伸到第一连接电极CE1的凹部中，以电连接到多个发光二极管LED的p型电极125、135和145。第二连接电极CE2的凸起部可以与多个发光二极管LED中的每个发光二极管LED的p型电极125、135和145重叠。
同时，作为根据本公开的示例性实施例的显示装置100，在将多个发光二极管LED自组装在独立的组装基板200上之后，可以通过使用供体300将供体自组装的多个发光二极管LED从组装基板200转移到显示面板PN上来制造显示装置100。
在下文中，在描述根据本公开的示例性实施例的组装基板200和供体300之后，首先参考图6到图11B，将描述根据本公开的示例性实施例的显示装置100的制造方法。
图6是根据本公开的示例性实施例的组装基板的平面图。图7A是根据本公开的示例性实施例的显示装置的组装基板的组件区域的放大平面图。图7B是沿图7A的VIIb-VIIb′截取的横截面图。
图8是根据本公开的示例性实施例的显示装置的组装基板的第一对准区域的放大平面图。
参考图6，组装基板200包括组件区域200A和外周区域200B。组件区域200A是其中自组装多个发光二极管LED并且设置有用于自组装发光二极管LED的多条组件线AL和多个组件电极AE的区域。外周区域200B是不包括组件区域200A的剩余区域，并且可以在其中设置多个组件焊盘、多个对准键AK等。
参考图6至图7B，组装基板200包括组件基板210、多条组件线AL、多个组件电极AE、多个组件焊盘、有机层OL和组件绝缘层IL。
首先，参考图7A和图7B，在组件区域200A中，多条组件线AL和多个组件电极AE设置在组件基板210上。
多条组件线AL包括多条第一组件线AL1和多条第二组件线AL2。多条第一组件线AL1和多条第二组件线AL2可以设置成以预定间隔彼此间隔开。多条第一组件线AL1和多条第二组件线AL2可以交替设置。多条第一组件线AL1和多条第二组件线AL2被施加不同的电压，使得在多条第一组件线AL1与多条第二组件线AL2之间可以形成电场。可以使用在多条第一组件线AL1与多条第二组件线AL2之间形成的电场在多条第一组件线AL1与多条第二组件线AL2之间自组装多个发光二极管LED。
多条第一组件线AL1中的每者包括第一组件线部分LP1和多个第一突出部分PP1。第一线部分LP1是从组件区域200A沿第一方向DR1直线延伸的部分。第一线部分LP1从组件区域200A延伸到外周区域200B，并且可以电连接到外周区域200B的多个组件焊盘。
多个第一突出部分PP1连接到一个第一线部分LP1。多个第一突出部分PP1可以从第一线部分LP1的一个侧表面朝向与其相邻的第二组件线AL2延伸。多个第一突出部分PP1可以设置成在彼此相邻的一条第一组件线AL1与一条第二组件线AL2之间自组装多个第一发光二极管120、多个第二发光二极管130和多个第三发光二极管140。多个第一突出部分PP1设置成与下文所述的第二组件线AL2的多个第二突出部分PP2交替，并可形成多个电场以自组装发光二极管LED，使得分别对应于多个第一子像素SP1、多个第二子像素SP2、以及多个第三子像素SP3。因此，多个第一突出部分PP1设置在第一组件线AL1与第二组件线AL2之间的区域中，以以多个子像素SP之间的间隔自组装第一发光二极管120、第二发光二极管130和第三发光二极管140。
如果多个第一发光二极管120、多个第二发光二极管130和多个第三发光二极管140中的每一个发光二极管使用不同的组件线AL自组装，则所有用于自组装第一发光二极管120的组件线AL、用于自组装第二发光二极管130的组件线AL、以及用于自组装第三发光二极管140的组件线AL是必须的。在这种情况下，增大了多条组件线AL的数量，使得可能难以固定设计区域。此外，在形成组件线AL以便对应于子像素SP之间的间隔的工艺中，组件线AL的宽度减小了，增大了电阻，这可能导致组件速率的劣化。
因此，为了在彼此相邻的一条第一组件线AL1与一条第二组件线AL2之间自组装所有第一发光二极管120、第二发光二极管130和第三发光二极管140，多个第一突出部分PP1可以连接到一条第一组件线部分LP1。
多个第一突出部分PP1中的每一个第一突出部分包括第一部分PP1a和第二部分PP1b。第一部分PP1a是从第一线部分LP1沿第二方向DR2延伸的部分。第一部分PP1a可以是用于将电压发送到第二部分PP1b的连接构件。第一部分PP1a的一端可以连接到第一线部分LP1，且另一端可以连接到第二部分PP1b。
第二部分PP1b是连接到第一部分PP1a的另一端并沿第一方向DR1延伸的部分。第二部分PP1b可与第二组件线AL2的第二突出部分PP2交替设置，同时沿第一方向DR1延伸。第二部分PP1b可以设置在第二组件线AL2的第二突出部分PP2的第四部分PP2b与第二组件线部分LP2之间的区域中。第二部分PP1b设置成与第二突出部分PP2的第四部分PP2b和第二线部分LP2相邻，以形成电场来自组装多个第一发光二极管120、多个第二发光二极管130和多个第三发光二极管140。
多条第二组件线AL2中的每一条第二组件线包括第二组件线部分LP2和多个第二突出部分PP2。第二线部分LP2是从组件区域200A沿第一方向DR1直线延伸的部分。在第二方向DR2上，第二线部分LP2可以与第一线部分LP1交替设置。第二线部分LP2从组件区域200A延伸到外周区域200B，并且可以电连接到外周区域200B的多个组件焊盘。
多个第二突出部分PP2连接到第二线部分LP2。多个第二突出部分PP2可以从第二线部分LP2的另一侧表面沿第二方向DR2延伸。多个第二突出部分PP2中的每一个第二突出部分包括第三部分PP2a和第四部分PP2b。第三部分PP2a是从第二线部分LP2沿第二方向DR2延伸的部分。第三部分PP2a可以是用于向第四部分PP2b发送电压的连接构件。第三部分PP2a的一端可以连接到第二线路部分LP2，且另一端可以连接到第四部分PP2b。第三部分PP2a可以与与其相邻的第一组件线AL1的第一部分PP1a交替设置。因此，交替设置第三部分PP2a和第一部分，使得连接到第三部分PP2a的第四部分PP2b可以与连接到第一部分PP1a的第二部分PP1b交替设置。
第四部分PP2b是连接到第三部分PP2a的另一端并沿第一方向DR1延伸的部分。第四部分PP2b沿第一方向DR1延伸，并且可以与第一组件线AL1的第一突出部分PP1的第二部分PP1b交替设置。第四部分PP2b可以设置在第一线部分LP1与第一组件线AL1的第一突出部分PP1的第二部分PP1b之间的区域中。在第二方向DR2上，第二组件线AL2的第四部分PP2b和第一组件线AL1的第二部分PP1b可以彼此面对。因此，第二组件线AL2的第四部分PP2b可以与与其相邻的第一组件线AL1的第一部分LP1和第二部分PP1b一起形成电场，以自组装在多个第一发光二极管120、多个第二发光二极管130和多个第三发光二极管140。
多个组件电极AE包括多个第一组件电极AE1和多个第二组件电极AE2。多个第一组件电极AE1可以连接到多条第一组件线AL1，并且多个第二组件电极AE2可以连接到多条第二组件线AL2。一对第一组件电极AE1和第二组件电极AE2被设置成彼此相邻以形成电场来自组装发光二极管LED。一对第一组件电极AE1和第二组件电极AE2可设置成与在多个子像素SP中转移发光二极管LED所在的正确位置对应。
多个第一组件电极AE1中的一些可以设置成从第一线部分LP1的一个侧面沿第二方向DR2突出。多个第一组件电极AE1的另一部分可设置成从第一突出部分PP1的第二部分PP1b的两个侧表面沿第二方向DR2突出。例如，四个第一组件电极AE1可以连接到一个第二部分PP1b的两个侧表面中的每一个侧表面。
多个第二组件电极AE2中的一些可以设置成从第二线部分LP2的另一侧表面沿第二方向DR2突出。连接到第二线部分LP2的一些第二组件电极AE2可以面对第一组件电极AE1，该第一组件电极AE1从与第二线部分LP2相邻的第一组件线AL1的第二部分PP1b突出。多个第二组件电极AE2中的一些可以设置成从第二突出部分PP2的第四部分PP2b的两个侧表面沿第二方向DR2突出。从第四部分PP2b的一个侧表面突出的第二组件电极AE2可以面对第一组件电极AE1，该第一组件电极AE1从与第四部分PP2b相邻的第一组件线AL1的第二部分PP1b的另一侧表面突出。从第四部分PP2b的另一侧表面突出的第二组件电极AE2可以面对第一组件电极AE1，该第一组件电极AE1从与第四部分PP2b相邻的第一组件线AL1的第一线部分LP1突出。
第一发光二极管120、第二发光二极管130和第三发光二极管140中的任何一者可以自组装在彼此面对的第一组件电极AE1与第二组件电极AE2之间，其间隔和布置对应于多个子像素SP。例如，第一发光二极管120可以自组装在彼此面对的第一线部分LP1的第一组件电极AE1与第四部分PP2b的第二组件电极AE2之间。第二发光二极管130可以自组装在彼此面对的第二部分PP1b的第一组件电极AE1与第四部分PP2b的第二组件电极AE2之间。第三发光二极管140可以自组装在彼此面对的第二部分PP1b的第一组件电极AE1与第二线部分LP2的第二组件电极AE2之间。
因此，多个第一突出部分PP1和多个第二突出部分PP2交替设置在彼此相邻的一条第一组件线AL1和第二组件线AL2之间。通过这样做，可以一次自组装第一子像素SP1的第一发光二极管120、第二子像素SP2的第二发光二极管130和第三子像素SP3的第三发光二极管140。
再次参考图6，多个组件焊盘设置在外周区域200B中的组装基板200上。多个组件焊盘包括多个第一组件焊盘APAD1和多个第二组件焊盘APAD2。多条第一组件线AL1和多个第一组件电极AE1连接到要被施加电压的多个第一组件焊盘APAD1。多条第二组件线AL2和多个第二组件电极AE2连接到要被施加电压的多个第二组件焊盘APAD2。多条第一组件线AL1中的一些第一组件线AL1可以连接到一个第一组件焊盘APAD1，并且多条第二组件线AL2中的一些第二组件线AL2可以连接到一个第二组件焊盘APAD2。
接着，包括多个开口OLH的有机层OL设置在多条组件线AL和多个组件电极AE上。有机层OL包括第一有机层OL1和第二有机层OL2。第一有机层OL1设置在多条组件线AL上，且第二有机层OL2设置在第一有机层OL1上。可通过一种工艺形成的有机层OL的厚度是有限的。如果有机层OL的厚度等于或低于预定水平，则自组装在有机层OL的开口OLH中的发光二极管LED可能不正确地位于开口OLH中。相反，当有机层的厚度过厚时，难以将自组装在有机层OL的开口OLH中的发光二极管LED附接到供体300。因此，可以通过形成多个有机层OL来调整有机层OL的厚度。有机层OL可以至少具有小于发光二极管LED的高度的厚度。即使在图7B中示出了有机层OL包括第一有机层OL1和第二有机层OL2，但是有机层OL也可以形成为单层，或除了第一有机层OL1和第二有机层OL2之外，进一步包括附加的有机层OL。然而，其不限于此。
有机层OL包括多个开口OLH。通过打开有机层OL的部分而形成的多个开口OLH中的每一个开口是多个发光二极管LED自组装所在的区域。多个开口OLH可以设置成与一对第一组件电极AE1和第二组件电极AE2之间的区域重叠。随后，多个开口OLH中的每个开口可以形成在显示装置100的与多个子像素SP中的每个子像素对应的位置中。多个开口OLH可以被设置成与多个子像素SP一一对应，并且自组装在多个开口OLH中的发光二极管LED可以原样转移到多个子像素SP上。
多个开口OLH包括多个第一开口OLH1、多个第二开口OLH2和多个第三开口OLH3。多个第一开口OLH1、多个第二开口OLH2和多个第三开口OLH3中的每一个开口可以被设置成对应于多个第一子像素SP1、多个第二子像素SP2和多个第三子像素SP3。
多个第一开口OLH1具有与第一发光二极管120的平面形状对应的形状。多个第二开口OLH2具有与第二发光二极管130的平面形状对应的形状。多个第三开口OLH3具有与第三发光二极管140的平面形状对应的形状。例如，第一开口OLH1被形成为具有圆形形状，使得只有第一发光二极管120可以自组装在第一开口OLH1中，并且第二开口OLH2被形成为具有椭圆形形状，使得只有第二发光二极管130可以自组装在第二开口OLH2中。第三开口OLH3被形成为长轴长于第二开口OLH2的长轴的椭圆形形状，使得只有第三发光二极管140可以自组装在第三开口OLH3中。因此，第一开口OLH1、第二开口OLH2和第三开口OLH3形成为具有对应于第一发光二极管120、第二发光二极管130和第三发光二极管140的形状。因此，只有具有特定形状的发光二极管LED可以自组装在每个开口OLH中。
组件绝缘层IL设置在有机层OL上。组件绝缘层IL保护多条组件线AL、多个组件电极AE和有机层OL不受流体WT的影响，以抑制诸如多条组件线AL的腐蚀的缺陷。
同时参考图6和图8，外周区域200B包括一个或多个第一对准区域200Ba。第一对准区域200Ba是其中设置多个第一对准图案AP1并且自组装多个对准键AK的区域。例如，多个第一对准区域200Ba可以形成为分别与组件区域200A的四个角落相邻。
在第一对准区域200Ba中，多个第一对准图案AP1设置在组装基板200上。多个第一对准图案AP1是用于对准下面要描述的供体300与组装基板200的标记。组装基板200与供体300可以通过对准组装基板200的多个第一对准图案AP1和供体300的多个第二对准图案AP2来对准。例如，多个第一对准图案AP1可以形成为具有圆环形状。
在第一对准区域200Ba中，组件线AL和组件电极AE可进一步设置在组装基板200上。设置在第一对准区域200Ba中的组件线AL可以向组件电极AE施加电压，以形成用于将对准键AK自组装在组件电极AE中的电场。
对准键AK可以自组装在第一对准区域200Ba的组件电极AE之间的区域中。对准键AK可以与多个发光二极管LED一起转移到供体300，并且转移到供体300的对准键AK可以用于对准供体300和显示面板PN。即，对准键AK是用于对准供体300与显示面板PN的标记。对准键AK可以由与形成发光二极管LED的材料的至少一部分相同的材料形成。例如，第一发光二极管120可用作对准键AK。在这种情况下，有机层OL的第一开口OLH1可以形成在组件电极AE上，以仅自组装用作对准键AK的第一发光二极管120。
在下文中，将参考图9到图11B更详细地描述根据本公开的示例性实施例的供体300。
图9是根据本公开的示例性实施例的供体的平面图。图10A和图10B是沿图9的线X-X′截取的横截面图。图11A是根据本公开的示例性实施例的供体的位移测量区域的放大平面图。图11B是根据本公开的示例性实施例的供体的第二对准区域的放大平面图。
参考图9至图10B，供体300包括底部基板310、树脂层330、多个芯片突出部331、多个虚设突出部332和多个对准突出部333。供体300可任选地包括粘附层320。
首先，底部基板310是用于支撑包括在供体300中的各种部件的配置。底部基板310可至少由比树脂层330更坚固的材料形成，以最小化树脂层330的翘曲。底部基板310设置在树脂层330下方，以支撑树脂层330和设置在树脂层330上的多个芯片突出部331、多个虚设突出部332和多个对准突出部333。底部基板310可以由具有刚性的透明材料形成，并且例如由玻璃形成。作为另一示例，底部基板310可包括聚合物或塑料，或者也可以由聚碳酸酯(poly carbonate，PC)或聚对苯二甲酸乙二醇酯(polyethylene terephthalate，PET)形成，但不限于此。
同时，当供体300的底部基板310由玻璃形成时，底部基板310的边缘部分可以被平滑地处理以使用。当供体300与组装基板200或显示面板PN分离时，分离可以从供体300的一个边缘依次开始。也就是说，供体300可以预先从组装基板200或显示面板PN剥离，并且供体300可以在供体300的先前剥离工艺期间弯曲。然而，由玻璃形成的底部基板310的边缘部分容易弯曲，使得底部基板可能开裂。例如，底部基板310的在切削底部基板310的工艺期间形成的边缘部分中存在微小裂纹，并且由于供体300弯曲时产生的应力，该裂纹可以传播到整个底部基板310。因此，通过机械抛光底部基板310的边缘部分或化学处理而平滑地处理底部基板310的边缘部分，以去除微小裂纹并提高底部基板310的可靠性。
接下来，参考图10A和图10B，可以在底部基板310与树脂层330之间形成独立的粘附层320，或者可以直接在底部基板310上形成树脂层330。粘附层320接合树脂层330和底部基板310。粘附层320可以由具有粘附性的材料形成，并且例如可以由光学透明粘附剂(optically clear adhesive，OCA)、压敏粘附剂(pressure sensitive adhesive，PSA)等形成，但不限于此。
然而，如图10B所示，可以根据设计省略粘附层320。例如，可以通过立即将形成树脂层330的材料涂覆在底部基板310上，并且然后固化该材料来形成树脂层330。在这种情况下，即使未设置粘附层320，也可以将树脂层330附接到底部基板310上，使得可以根据设计省略粘附层320，但不限于此。
树脂层330设置在底部基板310上。树脂层330可以仅形成在底部基板310的部分中，而不是形成在整个底部基板310中。在转移工艺期间，树脂层330可支撑多个发光二极管LED所附接到的多个芯片突出部331。树脂层330由具有粘弹性的聚合物材料形成，例如，树脂层330可以由聚二甲基硅氧烷(poly dimethyl siloxane，PDMS)、聚氨酯丙烯酸酯(polyurethane acrylate，PUA)、聚乙二醇(polyethylene glycol，PEG)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、聚苯乙烯(polystyrene，PS)、环氧树脂、聚氨酯树脂、丙烯酸树脂等配置。但是，其不限于此。
树脂层330包括转移区域300A和非转移区域300B。转移区域300A是其中设置有多个芯片突出部331的区域。转移区域300A是其中设置有附接有多个发光二极管LED的多个芯片突出部331的区域，并且可以设置成在转移工艺期间与组装基板200的组件区域200A或显示面板PN的有源区域AA的至少一部分重叠。
非转移区域300B是其中设置有多个虚设突出部332和多个对准突出部333的区域。非转移区域300B包括位移测量区域300Ba和第二对准区域300Bb。位移测量区域300Ba是用于测量供体300的平面度的区域，并且第二对准区域300Bb是用于对准组装基板200或显示面板PN与供体300的区域。
接着，在转移区域300A中的树脂层330上设置多个芯片突出部331。多个芯片突出部331是多个发光二极管LED所临时附接到的突出部，并且可以从树脂层330的一个表面延伸。多个芯片突出部331可以与树脂层330一体地形成，并且可以与树脂层330相同，由具有粘弹性的聚合物材料形成。例如，多个芯片突出部331可以由聚二甲基硅氧烷(PDMS)、聚氨酯丙烯酸酯(PUA)、聚乙二醇(PEG)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMS)、聚苯乙烯(PS)、环氧树脂、聚氨酯树脂、丙烯酸树脂等形成，但不限于此。
多个发光二极管LED可以临时附接到多个芯片突出部331的上表面上。可将自组装在组装基板200上的多个发光二极管LED转移到多个芯片突出部331的上表面上。在转移到显示面板PN上之前，可以将多个发光二极管LED临时附接到多个芯片突出部331的上表面上。
此时，包括在一个像素PX中的多个发光二极管LED可以被一起转移到一个芯片突出部331上。例如，一个像素PX包括两个第一子像素SP1、两个第二子像素SP2和两个第三子像素SP3，并且每个子像素SP中包括的六个发光二极管LED可以设置在一个芯片突出部331上。然而，要设置在一个芯片突出部331上的发光二极管LED的数量可以根据设计而变化，但不限于此。
同时参考图11A和图11B，在非转移区域300B中，多个虚设突出部332设置在树脂层330上。多个虚设突出部332可在转移工艺期间提高组装基板200和供体300的接合强度，并最小化多个芯片突出部331由于施加到供体300的冲击而产生的变形。例如，在接合组装基板200与供体300之后，当多个发光二极管LED被转移到供体300上时，多个发光二极管LED移动到供体300上，对供体300施加冲击。设置成包围转移区域300A的非转移区域300B的多个虚设突出部332可以最小化树脂层330和转移区域300A的多个芯片突出部331由于冲击而产生的变形，同时保持与组装基板200的接合状态。此外，多个虚设突出部332与组装基板200的有机层OL接触，以维持组装基板200与供体300的接合状态。多个虚设突出部332可以形成为具有与芯片突出部331的形状和尺寸不同的形状和不同的尺寸，但不限于此。
参考图11A，多个位移测量区域300Ba设置在非转移区域300B中。位移测量区域300Ba是用于对准供体300的平行度的区域，并且可以是其中未设置独立的突出部的空的空间。在位移测量区域300Ba中，仅设置树脂层330，使得位移测量区域300Ba是激光传输通过的透明区域。可以使用穿过位移测量区域300Ba的激光对准供体300的平行度。在这种情况下，为了测量供体300的平行度，位移测量区域300Ba可以被设置成分别与转移区域300A的上侧、下侧、左侧和右侧相邻。
参考图11B，多个第二对准区域300Bb设置在非转移区域300B中。第二对准区域300Bb是用于对准组装基板200或显示面板PN与供体300的区域。当组装基板200与供体300接合时，第二对准区域300Bb可以对应于组装基板200的第一对准区域200Ba。第二对准区域300Bb可以被设置成分别与转移区域300A的四个角落相邻。
在第二对准区域300Bb中，在树脂层330上设置第二对准图案AP2。第二对准图案AP2是用于对准组装基板200与供体300的标记。组装基板200的第二对准图案AP2与第一对准图案AP1对准以对准供体300与组装基板200。例如，第二对准图案AP2可以是设置在树脂层330上的圆形突出部。圆形第二对准图案AP2在圆环形第一对准图案AP1中的空的空间中对准，以对准供体300与组装基板200。
在第二对准区域300Bb中，对准突出部333设置在树脂层330上。对准突出部333是突出部，自组装在组装基板200上的对准键AK被转移到该突出部上。对准键AK可以临时设置在对准突出部333上。组装基板200上的多个发光二极管LED被转移到芯片突出部331上，并且同时，组装基板200上的对准键AK可以被转移到对准突出部333上。转移到对准突出部333上的对准键AK可以用于此后对准供体300与显示面板PN。
在下文中，将参考图12A至图12H来描述根据本公开的示例性实施例的显示装置100的制造方法。
图12A至图12H是用于解释制造根据本公开的示例性实施例的显示装置的方法的工艺图。图12A和图12B是用于解释在组装基板200上自组装发光二极管LED的工艺的视图。图12C是用于解释将组装基板200上的发光二极管LED转移到供体300上的工艺的视图。图12D是组装基板200和供体300接合时的第一对准区域200Ba和第二对准区域300Bb的平面图。图12E是组装基板200和供体300接合时的组件区域200A和转移区域300A的平面图。图12F和图12G是用于解释将供体300上的发光二极管LED转移到显示面板PN上的工艺的视图。图12H是用于解释形成第一连接电极CE1和第二连接电极CE2的工艺的显示面板PN的截面图。
参考图12A，多个发光二极管LED自组装在组装基板200上。
首先，将生长在晶片上的多个发光二极管LED输入填充有流体WT的腔室CB中。流体WT可以包括水，并且填充有流体WT的腔室CB可以具有开放顶部形状。
接下来，组装基板200可以位于填充有发光二极管LED的腔室CB上。组装基板200可以设置成使得在其上形成组装基板200的多个开口OLH的有机层OL与腔室CB彼此面对。
接下来，磁体MG可以位于组装基板200上。下沉在腔室CB的底部或浮动的发光二极管LED可以通过磁体MG的磁力朝向组装基板200移动。
此时，发光二极管LED可以包括磁性材料以通过磁场移动。例如，发光二极管LED的n型电极124、134和144或p型电极125、135和145中的任何一个包括诸如铁(Fe)、钴(Co)或镍(Ni)的铁磁性材料，以对准定向到磁体MG的发光二极管LED的方向。
接下来，参考图12B，通过磁体MG移动到组装基板200的发光二极管LED可以通过在多个组件电极AE之间形成的电场自组装到组装基板200。
具体地，向多条组件线AL和多个组件电极AE施加电压以将多个发光二极管LED自组装在有机层OL的开口OLH中。例如，向多条第一组件线AL1和多个第一组件电极AE1以及多条第二组件线AL2和多个第二组件电极AE2施加不同的AC电压以形成电场。发光二极管LED被电场介电极化以具有极性。介电极化的发光二极管LED可以通过介电泳(DEP)(即电场)移动或固定到特定方向。因此，多个发光二极管LED可以使用介电泳临时自组装在组装基板200的开口OLH中。
此时，具有椭圆形形状的第二发光二极管130和第三发光二极管140中的每者可以被对准，使得一对n型电极被定向到相邻的组件电极AE。例如，第二发光二极管130被对准，使得一对第二n型电极134中的一者定向到第一组件电极AE1，并且另一个定向到第二组件电极AE2。通过这样做，第二发光二极管可以自组装在第二开口OLH2中。
在完成自组装之后，流体WT可从组装基板200蒸发。此时，在完全蒸发流体WT以将发光二极管LED固定到开口OLH中之前，在组件电极AE之间形成电场。当组装基板200的干燥完成时，可以去除电场。此时，即使在去除电场之后，也可以借助范德华力将发光二极管LED临时固定到组装基板200。
接下来，参考图12C至12E，将组装基板200的多个发光二极管LED和多个对准键AK转移到供体300上。
首先，参考图12C和图12D，组装基板200与供体300对准，使得多个发光二极管LED与供体300彼此面对。此时，可以通过将组装基板200的第一对准区域200Ba与供体300的第二对准区域300Bb彼此重叠来对准组装基板200与供体300。例如，组装基板200和供体300可以对准，使得组装基板200的第一对准图案AP1和供体300的第二对准图案AP2彼此重叠。组装基板200和供体300可以对准，使得圆形第二对准图案AP2设置在圆环形第一对准图案AP1中的空的空间中。在这种情况下，组装基板200的对准键AK可以对准供体300的对准突出部333以彼此重叠。
参考图12E，当第一对准图案AP1和第二对准图案AP2对准时，可以对准多个芯片突出部331以对应于多个发光二极管LED。多个芯片突出部331中的每一个芯片突出部可设置在一对第一发光二极管120、一对第二发光二极管130和一对第三发光二极管140的上方。
因此，在对准组装基板200与供体300之后，接合组装基板200和供体300，使得发光二极管LED的上部部分可以与供体300接触。此时，供体300由具有粘附性的材料形成，使得多个发光二极管LED的上部部分粘附到供体300以从组装基板200移动到供体300。多个对准键AK还可以与被转移到多个芯片突出部331的多个发光二极管LED一起转移到供体300的对准突出部333。
接着，参考图12F，将供体300上的多个发光二极管LED转移到显示面板PN的粘附层116上。
首先，将形成有粘附层116的显示面板PN与供体300对准。在设置供体300使得供体300的多个发光二极管LED与显示面板PN的粘附层116彼此面对之后，显示面板PN与供体300可以对准。当显示面板PN与供体300对准时，临时附接到供体300的对准突出部333上的对准键AK与显示面板PN的第三对准图案AP3对准，以对准供体300与显示面板PN。第三对准图案AP3是设置在显示面板PN的非有源区域NA中的图案，并且可以由与设置在显示面板PN中的多个电极或多条布线中的任一者相同的材料形成。例如，第三对准图案AP3可以形成为四边形状，其中X形图案设置在其中。因此，供体300与显示面板PN可以被对准以将对准键AK设置在第三对准图案AP3的X形部分的中心。
另外，一起参考图12F和图12G，将供体300和显示面板100接合以将供体300上的发光二极管LED转移到粘附层116上。将设置在供体300上的多个发光二极管LED设置成与多个子像素SP相对应，使得供体300上的所有发光二极管LED可以一次转移到显示面板PN上，而不选择性地转移发光二极管LED。将转移到显示面板PN上的多个发光二极管LED附接到要临时固定的粘附层116上。
对准键AK可以与多个发光二极管LED一起转移。可以将对准键AK转移到非有源区域NA的第三对准图案AP3上。然而，转移到显示面板PN上的对准键AK不连接到独立的连接电极CE，使得它不发光。
接着，参考图12H，在将发光二极管LED转移到显示面板PN的粘附层116上之后，形成第一连接电极CE1和第二连接电极CE2以将发光二极管LED电连接到驱动晶体管DT和电源线VDD。
首先，形成覆盖多个发光二极管LED的第二平面化层117和第三平面化层118。在第三平面化层118中形成接触孔，其暴露多个发光二极管LED的n型电极124、134和144以及p型电极125、135和145。此外，可以在第三平面化层118、第二平面化层117和粘附层116上形成暴露第一反射电极RE1的接触孔和暴露第二反射电极RE2的接触孔。
接下来，可以在第三平面化层118上形成第一连接电极CE1和第二连接电极CE2。导电材料层形成在基板110的前表面上，并且被图案化以形成第一连接电极CE1和第二连接电极CE2。
因此，在根据本公开的示例性实施例的显示装置100和显示装置100的制造方法中，多个发光二极管LED以对应于多个子像素SP的布置自组装在组装基板200上。其后，可以使用供体300将组装基板200上的多个发光二极管LED转移到显示面板PN上。当使用电场自组装发光二极管LED时，可以省略通过对准多个发光二极管LED以对应于多个子像素SP之间的间隔来将多个发光二极管LED从晶片转移到供体300上的工艺。此外，可以使用电场和多个开口OLH容易地将发光二极管LED自组装在正确的位置以减小对准误差。因此，使用组装基板200以对应于子像素SP的布置自组装多个发光二极管LED，并将其原样转移到显示面板PN上。因此，可以减小多个发光二极管LED的对准误差，并且可以简化转移工艺。
同时，在根据本公开的示例性实施例的显示装置100和显示装置100的制造方法中，多个发光二极管LED不以晶片上的布置自组装在组装基板200上，而是在随机位置自组装。因此，可以减少晶片上的波长偏差原样显示在显示面板PN上。以下，将参考图13A至图14B描述减少波长偏差的效果。
图13A是示出根据比较实施例的显示装置的屏幕的视图。图13B是示出沿图13A的线A-A′测量的波长分布的图。图14A是示出根据本公开的示例性实施例的显示装置的屏幕的视图。图14B是示出沿图14A的线B-B′测量的波长分布的图。
根据比较实施例的显示装置是当晶片上的多个发光二极管LED原样转移到供体300上，并且然后从供体300转移到显示面板PN上时的显示装置。当多个发光二极管LED可以如布置在晶片上那样设置在显示面板PN上。
首先，在根据本公开的示例性实施例的显示装置100和显示装置100的制造方法中，将多个发光二极管LED自组装在随机位置以转移到显示面板PN上。因此，减少晶片上的波长偏差原样显示在显示面板PN上并改善颜色均匀性是可能的。
生长在一个晶片上的多个发光二极管LED发射相同系列的光。然而，由于工艺的误差，即使生长在一个晶片上的发光二极管LED，实际发射的光也可能具有稍微不同的波长。例如，由于发光二极管LED更邻近晶片的中心或角落，因此可以发射具有较长波长的光，并且由于发光二极管更邻近晶片的中心与角落之间的区域，因此可以发射具有较短波长的光。
参考图13A和图13B，与根据比较实施例的显示装置相似，当晶片上的发光二极管LED如布置在晶片上那样被转移到供体300和显示面板PN上时，晶片上的波长偏差可以原样从显示面板PN上看到，并且在通过测量沿线A-A′的波长分布获得的图形上，可以确认多个发光二极管LED的波长以正弦波形式连续变化。因此，观察显示面板PN的用户可以原样看到晶片上的波长偏差分布。
因此，在根据本公开的示例性实施例的显示装置100中，将生长在多个晶片上的多个发光二极管LED输入到一个腔室CB中，并且使用电场在随机位置自组装发光二极管。因此，具有波长偏差(deviation)的发光二极管LED可以均匀分布。也就是说，在自组装期间，将多个发光二极管LED被均匀混合以自组装，使得可以减少对发光二极管LED从不同供体300所转移到的显示面板PN上的多个区域之间的颜色和亮度不规则性的识别。因此，从显示面板PN可能看不到晶片上的波长偏差，并且可以改善从发光二极管LED发射的光的颜色均匀性。
具体地，参考图14A和图14B，在根据本公开的示例性实施例的显示装置100中，具有波长偏差的多个发光二极管LED被均匀地混合以转移到显示面板PN上。因此，晶片上的波长偏差分布对于用户可能不可见。具体地，也在通过测量沿线B-B′的波长分布而获得的图上，可以确认波长分布是均匀地形成的。因此，在自组装工艺期间，可以随机地设置发光二极管LED，可以减轻其波长偏差，并且可以改善颜色均匀性。
在根据本公开的示例性实施例的显示装置100和显示装置100的制造方法中，可以减小一个晶片上的多个发光二极管LED之间的间隔，使得可以增大一个晶片上制造的发光二极管LED的数量。当发光二极管LED直接从晶片转移到供体300上时，照射激光以将发光二极管LED转移到供体300上。在使用激光的选择性转移期间，在多个发光二极管LED中，只有一些发光二极管LED可以以子像素SP的布置转移。然而，照射激光时施加的冲击可能损坏相邻的发光二极管LED，使得需要确保发光二极管LED之间的间隔。然而，根据本公开的示例性实施例的显示装置100的制造方法使用将生长在一个晶片上的所有多个发光二极管LED输入到一个腔室CB中以自组装的方法。因此，不必选择性地分离发光二极管LED，并且也可以减小发光二极管LED之间的间隔。通过这样做，减小了发光二极管之间的最小间隔以增大可在一个晶片上形成的发光二极管LED的数量并降低制造成本。
此外，随着可在一个晶片上形成的发光二极管LED的数量增大，可以使用具有较小尺寸的晶片。晶片越小，设置在晶片上的多个发光二极管LED之间的波长偏差越小。因此，可以使用较小的晶片将显示装置100制造为具有具有减小的波长偏差的多个发光二极管，使得可以改善显示装置100的显示质量和颜色均匀性。
在根据本公开的示例性实施例的显示装置100和显示装置100的制造方法中，可以使用具有较大尺寸的供体300来减少制造一个显示装置100所需的转移次数。首先，随着供体300的尺寸增大，转移容差增大，使得其限制了供体300的尺寸的增大。具体地，当根据子像素SP的布置将发光二极管LED从晶片直接转移到供体300上时，增加了在转移工艺期间产生的误差和当供体300因温度和湿度而变形时产生的误差。因此，显示装置100的质量可能会劣化。相反，在根据本公开的示例性实施例的显示装置100和显示装置100的制造方法中，可以使用组装基板200以子像素SP布置对准多个发光二极管LED。将以子像素SP布置对准的多个发光二极管LED原样转移到供体300上，以减小在转移工艺期间产生的误差。因此，增大了供体300的尺寸以减少制造一个显示装置100所需的转移次数并提高生产效率。
也可以如下描述本公开的示例性实施例：
根据本公开的一个方面，提供了一种显示装置。所述显示装置包括：基板，其中限定了像素，所述像素包括多个子像素；粘附层，设置在所述基板上；以及被转移到所述粘附层上并设置在所述多个子像素中的自组装的多个发光二极管。
所述多个发光二极管可以包括具有不同平面形状的第一发光二极管、第二发光二极管和第三发光二极管。
所述第一发光二极管可以具有圆形平面形状，并且所述第一发光二极管可以包括：第一n型半导体层，其与所述粘附层的上表面接触；第一发光层，设置在所述第一n型半导体层上；第一p型半导体层，设置在所述第一发光层上；第一n型电极，沿所述第一n型半导体层的上表面的周边设置；以及第一p型电极，设置在所述第一p型半导体层的上表面上并且具有圆形形状。
所述第二发光二极管可以具有椭圆形平面形状，并且所述第二发光二极管可以包括：第二n型半导体层，其与所述粘附层的上表面接触并且具有椭圆形平面形状；第二发光层，设置在所述第二n型半导体层上；第二p型半导体层，其设置在所述第二发光层上并且具有椭圆形平面形状；一对第二n型电极，其设置成在所述第二n型半导体层的上表面的长轴方向上与所述第二n型半导体层的两个端部部分相邻；以及第二p型电极，设置在所述第二p型半导体层的上表面上且具有椭圆形形状，并且所述第二n型半导体层的所述上表面的所述长轴方向和所述第二p型半导体层的所述上表面的长轴方向可以不同。
所述第三发光二极管可以具有与所述第二发光二极管的平面形状具有不同尺寸的椭圆形平面形状，所述第三发光二极管可以包括：第三n型半导体层，其与所述粘附层的所述上表面接触并且具有椭圆形平面形状；第三发光层，设置在所述第三n型半导体层上；第三p型半导体层，其设置在所述第三发光层上并且具有椭圆形平面形状；一对第三n型电极，其设置成在所述第三n型半导体层的上表面的长轴方向上与所述第三n型半导体层的两个端部部分相邻；以及第三p型电极，设置在所述第三p型半导体层的上表面上且具有椭圆形平面形状，并且所述第三n型半导体层的所述上表面的所述长轴方向和所述第三p型半导体层的所述上表面的长轴方向可以相同。
所述多个发光二极管可以首先以对应于所述多个子像素的布置自组装在组装基板上，并且然后被转移到所述粘附层上。
在被转移到所述粘附层上之前，自组装在所述组装基板上的所述多个发光二极管可以被转移到供体上。
所述多个发光二极管的所述自组装可以是通过将电压施加到所述组装基板上的多个组件电极以形成电场并且利用所述电场在所述多个组件电极上自组装所述多个发光二极管来实现的。
根据本公开的一个方面，提供了一种显示装置，包括：薄膜晶体管，在基板之上；反射电极，在所述薄膜晶体管之上；第一平面化层，在所述薄膜晶体管与所述反射电极之间；电源线，在所述薄膜晶体管与所述第一平面化层之间；粘附层，在所述反射电极上；发光二极管，在所述粘附层上并包括第一电极和第二电极，所述发光二极管经由所述反射电极和第一连接电极连接到所述薄膜晶体管；封装层，在所述发光二极管之上；第二平面化层，在所述粘附层之上；以及第三平面化层，在所述封装层和所述第二平面化层之上，并且所述第三平面化层的部分在所述第一电极与所述第二电极之间；其中，所述第二平面化层和所述第三平面化层围绕所述发光二极管，并且所述第二平面化层的厚度不同于所述发光二极管的厚度。
在所述粘附层与所述第二平面化层之间可以存在台阶，并且所述台阶可以在穿过所述粘附层、所述第二平面化层和所述第三平面化层的接触孔中。
在所述第二平面化层与所述第三平面化层之间可以存在台阶，并且所述台阶可以在穿过所述粘附层、所述第二平面化层和所述第三平面化层的接触孔中。
所述显示装置还可以包括在所述基板上的遮光层，所述薄膜晶体管包括有源层，并且所述遮光层与所述发光二极管、所述有源层和所述反射电极中的至少一者重叠。
信号可以经由所述第一连接电极和第二连接电极供应到所述发光二极管。
根据本公开的一个方面，提供了一种显示装置的制造方法。所述显示装置的制造方法包括：在组装基板上自组装多个发光二极管；将在所述组装基板上自组装的所述多个发光二极管转移到供体上；以及将所述供体上的所述多个发光二极管转移到显示面板的粘附层上。
多个发光二极管的所述自组装可以是将电压施加到所述组装基板上的多个组件电极以形成电场并利用所述电场在所述多个组件电极上自组装所述多个发光二极管的步骤。
所述组装基板还可以包括：组件基板；多条第一组件线，设置在所述组件基板上；多条第二组件线，其设置在所述组件基板上，并与所述多条第一组件线交替设置；有机层，其设置在所述多条第一组件线和所述多条第二组件线上，并包括多个开口；以及组件绝缘层，设置在所述有机层上。所述多个组件电极可以包括：多个第一组件电极，其电连接到所述多条第一组件线；以及多个第二组件电极，其电连接到所述多条第二组件线，并以预定间隔面对所述多个第一组件电极。
所述多条第一组件线中的每者可以包括：第一线部分，在所述组件基板上在第一方向上延伸；以及第一突出部分，其包括从所述第一线部分的一个侧表面朝第二方向延伸的第一部分和连接到所述第一部分的端部部分并在所述第一方向上延伸的第二部分。所述多条第二组件线中的每者可以包括：在所述组件基板上在所述第一方向上延伸的第二线部分；以及第二突出部分，其包括从所述第二线部分的另一侧表面朝所述第二方向延伸的第三部分和连接到所述第三部分的端部部分并在所述第一方向上延伸的第四部分，并且所述第一突出部分和所述第二突出部分可以交替设置。
所述多个第一组件电极可以设置成从所述第一线部分的所述一个侧表面和所述第二部分的两个侧表面朝向所述第二方向突出，并且所述多个第二组件电极可以设置成从所述第二线部分的所述另一侧表面和所述第四部分的两个侧表面朝向所述第二方向突出。
所述多个发光二极管可以包括：多个第一发光二极管，具有圆形平面形状；多个第二发光二极管，具有椭圆形平面形状；以及多个第三发光二极管，具有长轴比所述多个第二发光二极管的所述椭圆形平面形状的长轴更长的椭圆形平面形状。所述有机层的所述多个开口可以包括：多个第一开口，具有对应于所述多个第一发光二极管的平面形状；多个第二开口，具有对应于所述多个第二发光二极管的平面形状；以及多个第三开口，具有对应于所述多个第三发光二极管的平面形状。所述多个发光二极管在所述组装基板上的所述自组装可以包括：在所述多个第一开口中自组装所述多个第一发光二极管，在所述多个第二开口中自组装所述多个第二发光二极管，以及在所述多个第三开口中自组装所述多个第三发光二极管；以及在所述多个第一开口中的任何开口中自组装多个对准键。
所述组装基板还可以包括：第一对准图案，设置在所述组件基板与所述组件绝缘层之间，并且将自组装在所述组装基板上的所述多个发光二极管转移到供体上可以包括：通过将所述组装基板的所述第一对准图案与所述供体的第二对准图案对准来将所述组装基板与所述供体对准；以及将所述组装基板上的所述多个发光二极管和所述多个对准键转移到所述供体上。
所述供体还可以包括：底部基板；树脂层，设置在所述底部基板上；多个芯片突出部，设置在所述树脂层上；多个虚设突出部，设置在所述树脂层上；以及多个对准突出部，设置在所述树脂层上。所述第二对准图案可以设置在所述树脂层上，并且将所述组装基板上的所述多个发光二极管和所述多个对准键转移到所述供体上可以包括：将所述多个发光二极管转移到所述多个芯片突出部上，并将所述多个对准键转移到所述多个对准突出部上。
所述多个发光二极管可以设置在所述多个芯片突出部中的一个芯片突出部上。
所述显示面板还可以包括：基板，其支撑所述粘附层；以及多个第三对准图案，设置在所述基板上，并且将所述供体上的所述多个发光二极管转移到所述显示面板的所述粘附层上可以包括：通过将所述供体的所述多个对准突出部上的所述多个对准键与所述多个第三对准图案对准来将所述供体与所述显示面板对准；以及将所述供体上的所述多个发光二极管和所述多个对准键转移到所述粘附层上。
根据本公开的一个方面，提供了一种显示装置，包括：薄膜晶体管，在基板之上；反射电极，在所述薄膜晶体管之上；第一平面化层，在所述薄膜晶体管与所述反射电极之间；粘附层，在所述反射电极上；发光二极管，在所述粘附层上，其中，所述发光二极管经由所述反射电极和连接电极连接到所述薄膜晶体管；第二平面化层，在所述粘附层之上；以及第三平面化层，在所述第二平面化层之上；并且其中，所述第二平面化层和所述第三平面化层围绕所述发光二极管，并且所述第二平面化层与所述第三平面化层之间的界面处于与所述发光二极管的顶表面不同的平面中。
尽管已经参考附图详细描述了本公开的示例性实施例，但是本公开不限于此，并且可以在不脱离本公开的技术概念的情况下以许多不同形式实施。因此，提供本公开的示例性实施例仅用于说明目的，而不旨在限制本公开的技术概念。本公开的技术概念的范围不限于此。因此，应当理解，上述示例性实施例在所有方面都是说明性的，并且不限制本公开。

Claims (26)

1.一种显示装置，包括：
基板，其中限定了像素，所述像素包括多个子像素；
粘附层，设置在所述基板上；以及
被转移到所述粘附层上并设置于所述多个子像素中的自组装的多个发光二极管。
2.根据权利要求1所述的显示装置，其中，所述多个发光二极管包括具有不同平面形状的第一发光二极管、第二发光二极管和第三发光二极管。
3.根据权利要求2所述的显示装置，其中，所述第一发光二极管具有圆形平面形状，并且
所述第一发光二极管包括：
第一n型半导体层，其与所述粘附层的上表面接触；
第一发光层，设置在所述第一n型半导体层上；
第一p型半导体层，设置在所述第一发光层上；
第一n型电极，沿所述第一n型半导体层的上表面的周边设置；以及
第一p型电极，设置在所述第一p型半导体层的上表面上并且具有圆形平面形状。
4.根据权利要求2所述的显示装置，其中，所述第二发光二极管具有椭圆形平面形状，并且
所述第二发光二极管包括：
第二n型半导体层，其与所述粘附层的上表面接触并且具有椭圆形平面形状；
第二发光层，设置在所述第二n型半导体层上；
第二p型半导体层，其设置在所述第二发光层上并且具有椭圆形平面形状；
一对第二n型电极，其设置成在所述第二n型半导体层的上表面的长轴方向上与所述第二n型半导体层的两个端部部分相邻；以及
第二p型电极，设置在所述第二p型半导体层的上表面上并且具有椭圆形平面形状，并且
所述第二n型半导体层的所述上表面的所述长轴方向和所述第二p型半导体层的所述上表面的长轴方向不同。
5.根据权利要求4所述的显示装置，其中，所述第三发光二极管具有与所述第二发光二极管的平面形状具有不同尺寸的椭圆形平面形状，
所述第三发光二极管包括：
第三n型半导体层，其与所述粘附层的所述上表面接触并且具有椭圆形平面形状；
第三发光层，设置在所述第三n型半导体层上；
第三p型半导体层，其设置在所述第三发光层上并且具有椭圆形平面形状；
一对第三n型电极，其设置成在所述第三n型半导体层的上表面的长轴方向上与所述第三n型半导体层的两个端部部分相邻；以及
第三p型电极，设置在所述第三p型半导体层的上表面上并且具有椭圆形平面形状，并且
所述第三n型半导体层的所述上表面的所述长轴方向和所述第三p型半导体层的所述上表面的长轴方向相同。
6.根据权利要求1所述的显示装置，其中，所述多个发光二极管首先以对应于所述多个子像素的布置自组装在组装基板上，并且然后被转移到所述粘附层上。
7.根据权利要求6所述的显示装置，其中，在被转移到所述粘附层上之前，自组装在所述组装基板上的所述多个发光二极管被转移到供体上。
8.根据权利要求6所述的显示装置，其中，所述多个发光二极管的自组装是通过将电压施加到所述组装基板上的多个组件电极以形成电场并且利用所述电场在所述多个组件电极上自组装所述多个发光二极管来实现的。
9.一种显示装置，包括：
薄膜晶体管，在基板之上；
反射电极，在所述薄膜晶体管之上；
第一平面化层，在所述薄膜晶体管与所述反射电极之间；
电源线，在所述薄膜晶体管与所述第一平面化层之间；
粘附层，在所述反射电极上；
发光二极管，在所述粘附层上并包括第一电极和第二电极，所述发光二极管经由所述反射电极和第一连接电极连接到所述薄膜晶体管；
封装层，在所述发光二极管之上；
第二平面化层，在所述粘附层之上；以及
第三平面化层，在所述封装层和所述第二平面化层之上，并且所述第三平面化层的部分在所述第一电极与所述第二电极之间；
其中，所述第二平面化层和所述第三平面化层围绕所述发光二极管，并且所述第二平面化层的厚度不同于所述发光二极管的厚度。
10.根据权利要求9所述的显示装置，其中，在所述粘附层与所述第二平面化层之间存在台阶。
11.根据权利要求9所述的显示装置，其中，在所述第二平面化层与所述第三平面化层之间存在台阶。
12.根据权利要求9所述的显示装置，其中，所述显示装置还包括在所述基板上的遮光层，所述薄膜晶体管包括有源层，并且所述遮光层与所述发光二极管、所述有源层和所述反射电极中的至少一者重叠。
13.根据权利要求10所述的显示装置，其中，所述台阶在穿过所述粘附层、所述第二平面化层和所述第三平面化层的接触孔中。
14.根据权利要求11所述的显示装置，其中，所述台阶在穿过所述粘附层、所述第二平面化层和所述第三平面化层的接触孔中。
15.根据权利要求9所述的显示装置，其中，信号经由所述第一连接电极和第二连接电极供应到所述发光二极管。
16.一种显示装置的制造方法，包括：
在组装基板上自组装多个发光二极管；
将在所述组装基板上自组装的所述多个发光二极管转移到供体上；以及
将所述供体上的所述多个发光二极管转移到显示面板的粘附层上。
17.根据权利要求16所述的制造方法，其中，所述多个发光二极管的所述自组装是将电压施加到所述组装基板上的多个组件电极以形成电场并且利用所述电场在所述多个组件电极上自组装所述多个发光二极管的步骤。
18.根据权利要求17所述的制造方法，其中，所述组装基板还包括：
组件基板；
多条第一组件线，设置在所述组件基板上；
多条第二组件线，其设置在所述组件基板上，并且与所述多条第一组件线交替设置；
有机层，其设置在所述多条第一组件线和所述多条第二组件线上，并且包括多个开口；以及
组件绝缘层，设置在所述有机层上，并且
所述多个组件电极包括：
多个第一组件电极，其电连接到所述多条第一组件线；以及
多个第二组件电极，其电连接到所述多条第二组件线，并且以预定间隔面对所述多个第一组件电极。
19.根据权利要求18所述的制造方法，其中，
所述多条第一组件线中的每者包括：
第一线部分，在所述组件基板上在第一方向上延伸；以及
第一突出部分，其包括从所述第一线部分的一个侧表面沿第二方向延伸的第一部分和连接到所述第一部分的端部部分并且在所述第一方向上延伸的第二部分，
所述多条第二组件线中的每者包括：
第二线部分，在所述组件基板上在所述第一方向上延伸；以及
第二突出部分，其包括从所述第二线部分的另一侧表面沿所述第二方向延伸的第三部分和连接到所述第三部分的端部部分并且在所述第一方向上延伸的第四部分，并且
所述第一突出部分和所述第二突出部分交替设置。
20.根据权利要求19所述的制造方法，其中，所述多个第一组件电极设置成从所述第一线部分的所述一个侧表面和所述第二部分的两个侧表面沿所述第二方向突出，并且所述多个第二组件电极设置成从所述第二线部分的所述另一侧表面和所述第四部分的两个侧表面沿所述第二方向突出。
21.根据权利要求18所述的制造方法，其中，所述多个发光二极管包括：
多个第一发光二极管，具有圆形平面形状；
多个第二发光二极管，具有椭圆形平面形状；以及
多个第三发光二极管，具有长轴比所述多个第二发光二极管的所述椭圆形平面形状的长轴更长的椭圆形平面形状，
所述有机层的所述多个开口包括：
多个第一开口，具有对应于所述多个第一发光二极管的平面形状；
多个第二开口，具有对应于所述多个第二发光二极管的平面形状；以及
多个第三开口，具有对应于所述多个第三发光二极管的平面形状，并且
所述多个发光二极管在所述组装基板上的所述自组装包括：
在所述多个第一开口中自组装所述多个第一发光二极管，在所述多个第二开口中自组装所述多个第二发光二极管，以及在所述多个第三开口中自组装所述多个第三发光二极管；以及
在所述多个第一开口中的任何第一开口中自组装多个对准键。
22.根据权利要求18所述的制造方法，其中，所述组装基板还包括：
第一对准图案，设置在所述组件基板与所述组件绝缘层之间，并且
将自组装在所述组装基板上的所述多个发光二极管转移到供体上包括：
通过将所述组装基板的所述第一对准图案与所述供体的第二对准图案对准来将所述组装基板与所述供体对准；以及
将所述组装基板上的所述多个发光二极管和所述多个对准键转移到所述供体上。
23.根据权利要求22所述的制造方法，其中，所述供体还包括：
底部基板；
树脂层，设置在所述底部基板上；
多个芯片突出部，设置在所述树脂层上；
多个虚设突出部，设置在所述树脂层上；以及
多个对准突出部，设置在所述树脂层上，
所述第二对准图案设置在所述树脂层上，并且
将所述组装基板上的所述多个发光二极管和所述多个对准键转移到所述供体上包括：
将所述多个发光二极管转移到所述多个芯片突出部上，并且将所述多个对准键转移到所述多个对准突出部上。
24.根据权利要求23所述的制造方法，其中，所述多个发光二极管设置在所述多个芯片突出部中的一个芯片突出部上。
25.根据权利要求23所述的制造方法，其中，所述显示面板还包括：
基板，其支撑所述粘附层；以及
多个第三对准图案，设置在所述基板上，并且
将所述供体上的所述多个发光二极管转移到所述显示面板的所述粘附层上包括：
通过将所述供体的所述多个对准突出部上的所述多个对准键与所述多个第三对准图案对准来将所述供体与所述显示面板对准；以及
将所述供体上的所述多个发光二极管和所述多个对准键转移到所述粘附层上。
26.一种显示装置，包括：
薄膜晶体管，在基板之上；
反射电极，在所述薄膜晶体管之上；
第一平面化层，在所述薄膜晶体管与所述反射电极之间；
粘附层，在所述反射电极上；
发光二极管，在所述粘附层上，其中，所述发光二极管经由所述反射电极和连接电极连接到所述薄膜晶体管；
第二平面化层，在所述粘附层之上；以及
第三平面化层，在所述第二平面化层之上；
其中，所述第二平面化层和所述第三平面化层围绕所述发光二极管，并且所述第二平面化层与所述第三平面化层之间的界面处于与所述发光二极管的顶表面不同的平面中。
CN202311758303.5A 2022-12-27 2023-12-20 显示装置及其制造方法 Pending CN118263241A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220185728A KR20240103491A (ko) 2022-12-27 2022-12-27 표시 장치 및 표시 장치의 제조 방법
KR10-2022-0185728 2022-12-27

Publications (1)

Publication Number Publication Date
CN118263241A true CN118263241A (zh) 2024-06-28

Family

ID=89321781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311758303.5A Pending CN118263241A (zh) 2022-12-27 2023-12-20 显示装置及其制造方法

Country Status (5)

Country Link
US (1) US20240213297A1 (zh)
EP (1) EP4394873A1 (zh)
JP (1) JP2024094237A (zh)
KR (1) KR20240103491A (zh)
CN (1) CN118263241A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102422091B1 (ko) * 2017-12-07 2022-07-18 엘지디스플레이 주식회사 발광 소자 및 이를 이용한 표시 장치
KR20200026676A (ko) * 2019-06-18 2020-03-11 엘지전자 주식회사 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
KR20190116198A (ko) * 2019-09-24 2019-10-14 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190118992A (ko) * 2019-10-01 2019-10-21 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
US20240038930A1 (en) * 2020-12-09 2024-02-01 Lg Electronics Inc. Display device using semiconductor light-emitting devices, and method for manufacturing same

Also Published As

Publication number Publication date
EP4394873A1 (en) 2024-07-03
US20240213297A1 (en) 2024-06-27
JP2024094237A (ja) 2024-07-09
KR20240103491A (ko) 2024-07-04

Similar Documents

Publication Publication Date Title
KR102664207B1 (ko) 스트레쳐블 표시 장치 및 그 제조 방법
US10886489B2 (en) Flexible electroluminescence display
KR20200012255A (ko) 스트레쳐블 표시 장치
KR20200038800A (ko) 스트레처블 표시장치
US20220399473A1 (en) Method of manufacturing display device
KR20190013167A (ko) 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
CN113410218A (zh) 电子装置
JP2024125339A (ja) Ｌｅｄの転写方法及びそれを用いた表示装置の製造方法
KR20190070038A (ko) 배선 필름 및 그를 포함한 표시 장치
US20210249356A1 (en) Electronic device
KR102433358B1 (ko) 표시 장치
EP4394873A1 (en) Led based display device and method of manufacturing the same
TW202428149A (zh) 顯示裝置及製造其的方法
US20240178361A1 (en) Display device and method of manufacturing the same
KR20190080607A (ko) 표시 장치
EP4432360A1 (en) Display device comprising semiconductor light-emitting elements
US20240178359A1 (en) Display device
US20240145656A1 (en) Display device and method of manufacturing the same
KR20240119287A (ko) 반도체 발광소자를 포함하는 디스플레이 장치 및 이의 제조 방법
CN118571993A (zh) 显示装置的制造方法和显示装置
KR20240090766A (ko) 반도체 발광소자를 포함하는 디스플레이 장치 및 이의 제조 방법
KR20240133360A (ko) 표시 장치의 제조 방법
KR20240080281A (ko) 표시 장치 및 표시 장치의 제조 방법
CN118117026A (zh) 显示装置
KR20240104723A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination