CN118212958A - 外挂存储芯片的现场可编程门阵列电路和控制方法 - Google Patents
外挂存储芯片的现场可编程门阵列电路和控制方法 Download PDFInfo
- Publication number
- CN118212958A CN118212958A CN202410319119.9A CN202410319119A CN118212958A CN 118212958 A CN118212958 A CN 118212958A CN 202410319119 A CN202410319119 A CN 202410319119A CN 118212958 A CN118212958 A CN 118212958A
- Authority
- CN
- China
- Prior art keywords
- memory chip
- programmable gate
- gate array
- field programmable
- array circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000008569 process Effects 0.000 claims abstract description 11
- 230000003068 static effect Effects 0.000 claims description 26
- 238000012986 modification Methods 0.000 claims description 15
- 230000004048 modification Effects 0.000 claims description 15
- 238000004590 computer program Methods 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 9
- 230000006870 function Effects 0.000 abstract description 57
- 238000010586 diagram Methods 0.000 description 5
- 238000013500 data storage Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种外挂存储芯片的现场可编程门阵列电路和控制方法。所述外挂存储芯片的现场可编程门阵列电路包含第一存储芯片和第二存储芯片;所述第一存储芯片和所述第二存储芯片与现场可编程门阵列主控相连;所述第一存储芯片用于存储主功能模块;所述第二存储芯片用于存储副功能模块。使用两个储存芯片其中一个用于主功能的实现,原则上系统配置和使用过程中不改变,另一个用于存储副功能模块,将主副功能分离,保证功能的稳定性和安全性。
Description
技术领域
本发明涉及工业控制技术领域,特别涉及一种外挂存储芯片的现场可编程门阵列电路、控制方法、用于核电站的现场可编程门阵列电路和计算机程序产品。
背景技术
FPGA(现场可编程门阵列电路)是一款可以用于现场编程的可编程逻辑器件,其功能强大,可以实现几乎绝大多数的CPU主要功能。由于其完全是由纯硬件构成,逻辑代码也是硬件语言,所以有着独特的安全性,近些年更是受到电子仪控行业,尤其是对系统控制安全要求较高的行业的青睐。FPGA分为两类,一类是基于SRAM(静态随机存取存储器芯片)的FPGA,另一类是基于闪存的FPGA。基于SRAM的FPGA通常容量较大,而基于闪存的FPGA则有着数据存储的优势。而目前国内技术较为成熟,工艺和产量较为稳定的还是以SRAM型的FPGA为主,但在使用过程中会偶尔出现不稳定的情况。
发明内容
本发明要解决的技术问题是为了克服现有技术中纯国产存储芯片使用过程中出现不稳定这一缺陷,本发明提供一种外挂存储芯片的现场可编程门阵列电路、控制方法、用于核电站的现场可编程门阵列电路和计算机程序产品。
本发明是通过下述技术方案来解决上述技术问题:
第一方面,提供一种外挂存储芯片的现场可编程门阵列电路,所述现场可编程门阵列电路包含第一存储芯片和第二存储芯片;
所述第一存储芯片和所述第二存储芯片与现场可编程门阵列主控相连;
所述第一存储芯片用于存储主功能模块;
所述第二存储芯片用于存储副功能模块。
可选地,所述第一存储芯片根据第一权限等级进行修改,所述第二存储芯片根据第二权限等级进行修改。
可选地,所述第二存储芯片还用于存放需要保存的重要数据。
可选地,所述第一存储芯片和/或所述第二存储芯片为闪存芯片。
可选地,所述现场可编程门阵列电路还包含至少一块静态随机存取存储器芯片;
所述静态随机存取存储器芯片与现场可编程门阵列主控相连;
所述静态随机存取存储器芯片用于运行时临时数据的存储。
可选地,所述现场可编程门阵列电路还包含至少一块非易失性静态随机存取存储器芯片;
所述非易失性静态随机存取存储器芯片与现场可编程门阵列主控相连;
所述非易失性静态随机存取存储器芯片用于存放运行过程中需要保存的数据。
第二方面,提供一种外挂存储芯片的现场可编程门阵列电路的控制方法,所述控制方法应用于之前所述的现场可编程门阵列电路;
响应于主功能请求,将所述现场可编程门阵列的数据发送至第一存储芯片,并接收所述第一存储芯片反馈的处理结果;
响应于副功能请求,将所述现场可编程门阵列的数据发送至第二存储芯片,并接收所述第二存储芯片反馈的处理结果。
可选地,还包括,
响应于功能修改请求,验证所述功能修改请求的权限等级;
当权限等级为第一权限等级时,根据所述功能修改请求对第一存储芯片的主功能模块进行修改;
当权限等级为第二权限等级时,根据所述功能修改请求对第二存储芯片的副功能模块进行修改。
可选地,还包括,
响应于第二存储指令将需要保存的重要数据存储至第二储存芯片。
可选地,还包括,
响应于第三存储指令将运行时临时数据存储至静态随机存取存储器芯片。
可选地,还包括,
响应于第四存储指令将需要保存的重要数据存储至非易失性静态随机存取存储器芯片。
第三方面,提供一种用于核电站的现场可编程门阵列电路,采用如之前任意一项所述的外挂存储芯片的现场可编程门阵列电路。
第四方面,提供一种计算机程序产品,包括计算机程序,该计算机程序被处理器执行时实现如之前所述的外挂存储芯片的现场可编程门阵列电路的控制方法。
第五方面,一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现如上述的外挂存储芯片的现场可编程门阵列电路的控制方法。
本发明的积极进步效果在于:使用两个储存芯片,其中一个用于主功能的实现,原则上系统配置和使用过程中不改变,另一个用于存储副功能模块,将主副功能分离,保证功能的稳定性和安全性。
附图说明
图1为本发明一示例性实施例提供的一种外挂存储芯片的现场可编程门阵列电路示意图。
图2为本发明一示例性实施例提供的一种外挂存储芯片的现场可编程门阵列电路示意图。
图3为本发明一示例性实施例提供的一种外挂存储芯片的现场可编程门阵列电路的控制方法的流程图。
图4为本发明一示例性实施例示出的一种电子设备的结构示意。
具体实施方式
下面通过实施例的方式进一步说明本发明,但并不因此将本发明限制在所述的实施例范围之中。
如图1所示,本发明实施例提供一种外挂存储芯片的现场可编程门阵列电路,现场可编程门阵列电路包含第一存储芯片和第二存储芯片;
第一存储芯片和第二存储芯片与现场可编程门阵列主控相连;
第一存储芯片用于存储主功能模块;
第二存储芯片用于存储副功能模块。
具体的,外挂存储芯片的FPGA电路配置了一个外挂储存芯片,用于FPGA主控制和处理代码的存储并负责在上电和重启时给FPGA配置该主处理代码;另外还配置了一个外挂存储芯片,用于存储副功能模块,用于FPGA中各小功能模块/专用功能模块和相关处理数据的存储。以一个最小配置的安全级控制系统为例,通常需要设置两路冗余配置来采集同一个现场侧信号,对于不同的现场信号如电压、电流、温度、脉冲等,通常配置在不同槽位的不同卡件,这时就需要根据需求不同去配置不同的代码执行不同的选择采样功能,同时针对一些阈值的变化、可能存在的时间校验、辅助温控、压力控制等等,都可以通过第二存储芯片进行配置,以实现主功能(第一存储芯片)代码不变的前提下,辅助功能的灵活调整。
在本实施例中,通过配置使用两个储存芯片,其中一个用于主功能的实现,原则上系统配置和使用过程中不改变,另一个用于存储副功能模块,将主副功能分离,保证功能的稳定性和安全性。
在一个实施例中,第一存储芯片根据第一权限等级进行修改,所述第二存储芯片根据第二权限等级进行修改。
具体的,外挂存储芯片的FPGA电路配置了电路配置了两块存储芯片,分别用于主功能模块控制代码的存储和刷新以及专用功能模块代码的存放和数据配置。其中前者用于通用/主功能的实现,原则上系统配置和使用过程中不改变,保证功能的稳定性和安全性;而后者主要针对需要经常调整和更换的功能设计,通常用于客户的功能修改。
在本实施例中,通过不同的权限等级对不同的储存芯片进行存储修改,提高了FPGA电路的安全性,同时也保证功能的稳定性,此外通过第二权限登记也方便用户灵活修改。
在一个实施例中,第二存储芯片还用于存放需要保存的重要数据。
具体的,在外挂存储芯片的FPGA电路中,第二储存芯片还具有存储保存重要数据的作用。并且在实际使用中,往往第一储存芯片的容量大小比较大,第二存储芯片的容量大小可以小于第一储存芯片。
本实施例中,第二储存芯片将重要数据保存,将数据和代码进行分离,当第一储存芯片出现问题时,重要数据已经存储于第二储存芯片,保证数据的安全。并且可以选择容量较小的存储芯片,降低成本。
在一个实施例中,第一存储芯片和/或第二存储芯片为闪存芯片。
具体的,FLASH作为一种非易失存储器,断电后保持数据,成本低廉。FLASH存储器以块为单位进行擦除和写入操作只需修改需要更新的部分数据。
本实施例中,将第一储存芯片和/或第二存储芯片采用闪存芯片,可以在保证存储的同时降低成本。
在一个实施例中,现场可编程门阵列电路还包含至少一块静态随机存取存储器芯片;
静态随机存取存储器芯片与现场可编程门阵列主控相连;
静态随机存取存储器芯片用于运行时临时数据的存储。
具体的,SRAM(Static RAM)是一种常用的随机访问存储器(RAM)类型,它以静态方式存储数据,不需要定期刷新。也称为静态随机存储器。SRAM在速度和功率消耗方面表现优异,但是容量较小,成本较高。由于SRAM是掉电丢失的,故用于运行时临时数据的存储,对于容量较小的FPGA扩容。SRAM还可以实现预读取功能,即在读取数据的同时,预读下一个数据,从而提高访问速度。此外,SRAM还可以实现双端口访问,即同时对两个不同的存储单元进行读写操作。
本实施例中,通过外接一块或多块SRAM储存芯片对临时数据进行存储,实现扩容,并且提高了临时数据的读取速率。
如图2所示,在一个实施例中,现场可编程门阵列电路还包含至少一块非易失性静态随机存取存储器芯片;
非易失性静态随机存取存储器芯片与现场可编程门阵列主控相连;
非易失性静态随机存取存储器芯片用于存放运行过程中需要保存的数据。
具体的NvSRAM是非易失性静态随机存取存储器芯片,故用于存放运行过程中需要保存的重要数据。同时可以对第二储存芯片之前进行互相备份重要数据,防止第二储存芯片丢失数据。
本实施例中,通过NvSRAM对重要数据进行进一步的存储,并和第二储存芯片之前的数据进行备份,进一步的保护了数据的稳定和安全。
同时需要注意的是,不同厂家的FPGA芯片都有匹配的FLASH等存储器型号,不是所有型号和系列都适用的,以及在FPGA上会有部分专用管脚,如片选、时钟等,属于特殊管脚,只能和存储芯片上的特定管脚相连。在实际应用中,需要根据具体的情况选择对应的储存芯片以保证FPGA的兼容。
如图3所示,为本发明一示例性实施例示出的一种外挂存储芯片的现场可编程门阵列电路的控制方法,控制方法应用于上述实施例中的现场可编程门阵列电路;
S1响应于主功能请求,将现场可编程门阵列的数据发送至第一存储芯片,并接收第一存储芯片反馈的处理结果;
S2响应于副功能请求,将现场可编程门阵列的数据发送至第二存储芯片,并接收第二存储芯片反馈的处理结果。
具体的,将生成的FPGA配置文件存储到Flash芯片中。这样,即使系统断电后,配置文件仍然保持在Flash中。在系统启动时,从Flash芯片加载配置文件到FPGA中。这样FPGA可以恢复之前定义的逻辑和互连。此时第一储存芯片和第二储存芯片已经储存有对应的主功能和副功能代码,FPGA会根据主功能和副功能代码,进行反馈以及结果的处理。
在本实施例中,通过控制方法,保证主功能实现的同时,也将副功能加载至FPGA芯片中,将主副功能分离,保证功能的稳定性和安全性。
在一个实施例中,控制方法还包括,
响应于功能修改请求,验证功能修改请求的权限等级;
当权限等级为第一权限等级时,根据功能修改请求对第一存储芯片的主功能模块进行修改;
当权限等级为第二权限等级时,根据功能修改请求对第二存储芯片的副功能模块进行修改。
在本实施例中,通过不同的权限等级对不同的储存芯片进行存储修改,提高了FPGA电路的安全性,同时也保证功能的稳定性,此外通过第二权限登记也方便用户灵活修改。
在一个实施例中,控制方法还包括,响应于第二存储指令将需要保存的重要数据存储至第二储存芯片。
在一个实施例中,控制方法还包括,响应于第三存储指令将运行时临时数据存储至静态随机存取存储器芯片。
在一个实施例中,控制方法还包括,响应于第四存储指令将需要保存的重要数据存储至非易失性静态随机存取存储器芯片。
本发明实施例提供一种用于核电站的现场可编程门阵列电路,采用上述实施例中的外挂存储芯片的现场可编程门阵列电路。
具体的,在核电站使用过程中,数据的存储是非常重要的。在本实施例中,通过多个储存芯片,对数据和配置代码进行扩容,并且相互备份,保证了在核电站使用过程中的稳定性和安全性。
本发明实施例提供一种计算机程序产品,包括计算机程序,该计算机程序被处理器执行时实现上述外挂存储芯片的现场可编程门阵列电路的控制方法。
图4为本发明一示例性实施例示出的一种电子设备的结构示意图,示出了适于用来实现本发明实施方式的示例性电子设备40的框图。图4显示的电子设备40仅仅是一个示例,不应对本发明实施例的功能和使用范围带来任何限制。
如图4所示,电子设备40可以以通用计算设备的形式表现,例如其可以为服务器设备。电子设备40的组件可以包括但不限于:上述至少一个处理器41、上述至少一个存储器42、连接不同系统组件(包括存储器42和处理器41)的总线43。
总线43包括数据总线、地址总线和控制总线。
存储器42可以包括易失性存储器,例如随机存取存储器(RAM)421和/或高速缓存存储器422,还可以进一步包括只读存储器(ROM)423。
存储器42还可以包括具有一组(至少一个)程序模块424的程序工具425(或实用工具),这样的程序模块424包括但不限于:操作系统、一个或者多个应用程序、其它程序模块以及程序数据,这些示例中的每一个或某种组合中可能包括网络环境的实现。
处理器41通过运行存储在存储器42中的计算机程序,从而执行各种功能应用以及数据处理,例如上述任一实施例所提供的方法。
电子设备40也可以与一个或多个外部设备44(例如键盘、指向设备等)通信。这种通信可以通过输入/输出(I/O)接口45进行。并且,电子设备40还可以通过网络适配器46与一个或者多个网络(例如局域网(LAN),广域网(WAN)和/或公共网络,例如因特网)通信。如图所示,网络适配器46通过总线43与模型生成的电子设备40的其它模块通信。应当明白,尽管图中未示出,可以结合模型生成的电子设备40使用其它硬件和/或软件模块,包括但不限于:微代码、设备驱动器、冗余处理器、外部磁盘驱动阵列、RAID(磁盘阵列)系统、磁带驱动器以及数据备份存储系统等。
应当注意,尽管在上文详细描述中提及了电子设备的若干单元/模块或子单元/模块,但是这种划分仅仅是示例性的并非强制性的。实际上,根据本发明的实施方式,上文描述的两个或更多单元/模块的特征和功能可以在一个单元/模块中具体化。反之,上文描述的一个单元/模块的特征和功能可以进一步划分为由多个单元/模块来具体化。
虽然以上描述了本发明的具体实施方式,但是本领域的技术人员应当理解,这仅是举例说明,本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下,可以对这些实施方式做出多种变更或修改,但这些变更和修改均落入本发明的保护范围。
Claims (10)
1.一种外挂存储芯片的现场可编程门阵列电路,其特征在于,所述现场可编程门阵列电路包含第一存储芯片和第二存储芯片;
所述第一存储芯片和所述第二存储芯片与现场可编程门阵列主控相连;
所述第一存储芯片用于存储主功能模块;
所述第二存储芯片用于存储副功能模块。
2.如权利要求1所述的现场可编程门阵列电路,其特征在于,所述第一存储芯片根据第一权限等级进行修改,所述第二存储芯片根据第二权限等级进行修改。
3.如权利要求1所述的现场可编程门阵列电路,其特征在于,所述第二存储芯片还用于存放需要保存的重要数据。
4.如权利要求1所述的现场可编程门阵列电路,其特征在于,所述第一存储芯片和/或所述第二存储芯片为闪存芯片。
5.如权利要求1所述的现场可编程门阵列电路,其特征在于,所述现场可编程门阵列电路还包含至少一块静态随机存取存储器芯片;
所述静态随机存取存储器芯片与现场可编程门阵列主控相连;
所述静态随机存取存储器芯片用于运行时临时数据的存储。
6.如权利要求1所述的现场可编程门阵列电路,其特征在于,所述现场可编程门阵列电路还包含至少一块非易失性静态随机存取存储器芯片;
所述非易失性静态随机存取存储器芯片与现场可编程门阵列主控相连;
所述非易失性静态随机存取存储器芯片用于存放运行过程中需要保存的数据。
7.一种外挂存储芯片的现场可编程门阵列电路的控制方法,其特征在于,所述控制方法应用于如权利要求1所述的现场可编程门阵列电路;
响应于主功能请求,将所述现场可编程门阵列的数据发送至第一存储芯片,并接收所述第一存储芯片反馈的处理结果;
响应于副功能请求,将所述现场可编程门阵列的数据发送至第二存储芯片,并接收所述第二存储芯片反馈的处理结果。
8.如权利要求7所述的控制方法,其特征在于,还包括,
响应于功能修改请求,验证所述功能修改请求的权限等级;
当权限等级为第一权限等级时,根据所述功能修改请求对第一存储芯片的主功能模块进行修改;
当权限等级为第二权限等级时,根据所述功能修改请求对第二存储芯片的副功能模块进行修改。
9.一种用于核电站的现场可编程门阵列电路,其特征在于,采用如权利要求1-6任意一项所述的外挂存储芯片的现场可编程门阵列电路。
10.一种计算机程序产品,包括计算机程序,其特征在于,该计算机程序被处理器执行时实现如权利要求7-8任意一项所述的外挂存储芯片的现场可编程门阵列电路的控制方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410319119.9A CN118212958A (zh) | 2024-03-20 | 2024-03-20 | 外挂存储芯片的现场可编程门阵列电路和控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410319119.9A CN118212958A (zh) | 2024-03-20 | 2024-03-20 | 外挂存储芯片的现场可编程门阵列电路和控制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118212958A true CN118212958A (zh) | 2024-06-18 |
Family
ID=91455911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410319119.9A Pending CN118212958A (zh) | 2024-03-20 | 2024-03-20 | 外挂存储芯片的现场可编程门阵列电路和控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118212958A (zh) |
-
2024
- 2024-03-20 CN CN202410319119.9A patent/CN118212958A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101937376B (zh) | 一种数据管理方法及数据存储装置 | |
CN110874245B (zh) | 一种微小卫星星载计算机及其可重构实现方法 | |
CN1333358C (zh) | 具有配置初始化功能的内电路配置结构 | |
US10089182B2 (en) | Energy-efficient nonvolatile microprocessor | |
EP2770507B1 (en) | Memory circuits, method for accessing a memory and method for repairing a memory | |
US9965017B2 (en) | System and method for conserving energy in non-volatile dual inline memory modules | |
US20190278508A1 (en) | Information Handling System Firmware Persistent Memory Runtime Reclaim | |
CN1794191B (zh) | 用于检验并保存电子文档的方法和计算机可读介质 | |
CN114528029B (zh) | 一种实现bios选项设置的方法、系统、设备和存储介质 | |
CN112596444A (zh) | 电子设备关机控制方法及系统 | |
CN1333357C (zh) | 具有非易失性配置储存装置的内电路配置结构 | |
US5960195A (en) | Intelligent volatile memory initialization | |
CN103890713A (zh) | 用于管理处理系统内的寄存器信息的装置及方法 | |
CN112035171B (zh) | 基于uefi固件的恢复出厂设置方法及系统 | |
US11036595B2 (en) | Semiconductor system including fault manager | |
CN118212958A (zh) | 外挂存储芯片的现场可编程门阵列电路和控制方法 | |
US7353323B2 (en) | Method, system, and computer-readable medium for updating memory devices in a computer system | |
EP1473733B1 (en) | Composite storage circuit and semiconductor device having the same | |
US11928036B2 (en) | Recovery from broken mode | |
CN111124035B (zh) | 基于实时时钟管理空闲页面的存储器系统及其操作方法 | |
CN112883384B (zh) | 一种强鲁棒性的嵌入式计算机引导加载程序的保护方法 | |
US20230035137A1 (en) | Idle power mode for external storage device | |
CN111427719B (zh) | 一种提升soc系统可靠性和异常重启性能的方法和装置 | |
CN113867753B (zh) | 一种服务器的固件更新方法及系统 | |
KR100204576B1 (ko) | 공통 블럭 레지스터 내장 메모리의 구조와 이를 이용한 그림자 페이지 회복 구조 및 회복 기법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination |