CN118212860A - 显示装置及其驱动方法 - Google Patents

Abstract

本公开涉及显示装置及其驱动方法。显示装置包括：显示面板，其被配置成显示图像；栅极驱动器，其被配置成将栅极信号供应至显示面板；数据驱动器，其与显示面板连接；以及定时控制器，其被配置成控制栅极驱动器，其中，定时控制器控制栅极驱动器的输出类型，使得基于从外部设备施加的图像，针对每一条栅极线或每至少两条栅极线施加栅极信号中的一个栅极信号。

Description

显示装置及其驱动方法

相关申请的交叉引用

本申请要求于2022年12月16日提交的韩国专利申请第10-2022-0177236号的利益，该韩国专利申请在此通过引用并入，如同在本文中完全阐述一样。

技术领域

本公开内容涉及显示装置及其驱动方法。

背景技术

随着信息技术的进步，作为将用户与信息连接的连接媒介的显示装置的市场不断增长。因此，诸如发光显示装置、量子点显示(QDD)装置和液晶显示(LCD)装置等显示装置的使用不断增长。

上面描述的显示装置包括：显示面板，其包括多个子像素；驱动器，其输出用于驱动显示面板的驱动信号；以及电源，其生成要供应至显示面板或驱动器的电力。

在这样的显示装置中，当驱动信号(例如，扫描信号和数据信号)被供应至设置在显示面板中的子像素的每一个时，所选择的子像素可以透射光或自发射光，并且因此图像可以被显示。

发明内容

为了克服相关技术的上述问题，本公开内容可以提供以下显示装置，其可以基于施加至显示装置的图像的分辨率或驱动频率来改变显示面板的驱动模式，并且可以在实现用于增加或减小驱动扫描速率的装置时集成电路的平台，从而增加通用性。此外，本公开内容可以提供通用变化电路，该通用变化电路用于在要求对显示面板进行感测和补偿的方法或在无要求的方法中改变驱动扫描速率。

为了实现这些目的和其他优点，并根据本公开内容的目的，如本文所体现和广泛描述的，显示装置包括：显示面板，其被配置成显示图像；栅极驱动器，其被配置成将栅极信号供应至显示面板；数据驱动器，其与显示面板连接；以及定时控制器，其被配置成控制栅极驱动器，其中，定时控制器控制栅极驱动器的输出类型，使得基于从外部设备施加的图像，针对每一条栅极线或每至少两条栅极线施加栅极信号中的一个栅极信号。

栅极驱动器可以包括：移位寄存器，其被配置成输出栅极信号；电平移位器，其被配置成输出用于驱动移位寄存器的扫描时钟信号；以及输出变化电路，其被配置成基于定时控制器的控制被激活或停用以控制移位寄存器或电平移位器的输出。

输出变化电路可以基于定时控制器的控制被激活或停用，以控制从移位寄存器输出的栅极信号或控制从电平移位器输出的扫描时钟信号。

定时控制器可以基于从外部设备施加的图像中的有关分辨率的信息和有关频率的信息中的至少一个生成用于控制栅极驱动器的输出类型的输出变化信号。

当分辨率通过从外部设备施加的图像被改变时，输出变化信号可以基于显示图像的有效时段被生成为高逻辑，并且输出变化信号可以基于没有显示图像的空白时段被生成为低逻辑。

当输出变化信号基于没有显示图像的空白时段被生成为低逻辑时，数据驱动器可以通过感测线感测显示面板并且可以准备感测值。

显示面板可以包括分辨率变化时段，该分辨率变化时段用于在分辨率通过从外部设备施加的图像被改变时，在改变的驱动条件下对显示装置进行操作，并且在分辨率变化时段期间不输出栅极信号。

上述频率包括显示装置的驱动频率。当驱动频率为第一频率时，输出变化信号被生成为低逻辑，以及当驱动频率为第二频率时，输出变化信号基于显示图像的有效时段被生成为高逻辑，并且输出变化信号基于没有显示图像的空白时段被生成为低逻辑。第一频率小于第二频率。

输出变化电路可以包括：第一类型晶体管，其包括与通过其对输出变化信号进行传送的输出变化信号线连接的栅极电极、与栅极驱动器中包括的移位寄存器的第一输出端子和第一栅极线连接的第一电极、以及与移位寄存器的第二输出端子和第二栅极线连接的第二电极；第二类型晶体管，其包括与输出变化信号线连接的栅极电极、与移位寄存器的第二输出端子连接的第一电极、以及与第二栅极线连接的第二电极，并且第一类型晶体管可以与第二类型晶体管不同。

在本公开内容的另一方面中，显示装置的驱动方法包括：检测从外部设备施加的图像中的有关分辨率的信息；当分辨率通过从外部设备施加的图像被改变时生成输出变化信号；基于显示图像的有效时段生成具有第一逻辑的输出变化信号，并且基于没有显示图像的空白时段生成具有与第一逻辑不同的第二逻辑的输出变化信号；以及执行控制，使得基于具有第一逻辑的输出变化信号，针对每一条栅极线施加一个栅极信号，并且基于具有第二逻辑的输出变化信号，针对每两条栅极线施加一个栅极信号。

当分辨率从大于预定分辨率的高分辨率变化至等于或小于预定分辨率的低分辨率时，输出变化信号可以被生成为第一逻辑。

当输出变化信号被生成为第二逻辑时，对显示面板进行感测以准备感测值。

当分辨率通过从外部设备施加的图像被改变时，显示面板包括用于在改变的驱动条件下对显示装置进行操作的分辨率变化时段，并且在分辨率变化时段期间不输出栅极信号。

附图说明

被包括以提供对本公开内容的进一步理解并且被并入本申请并构成本申请的一部分的附图示出了本公开内容的实施方式，并且与说明书一起用于说明本公开内容的原理。在附图中：

图1是示意性示出显示装置的框图，以及图2是示意性示出图1中所示的子像素的框图；

图3和图4是用于描述面板内栅极(GIP)型栅极驱动器的配置的图，以及图5是示出GIP型栅极驱动器的布置示例的图；

图6是示出根据本公开内容的第一实施方式的显示装置的第一模式驱动下栅极信号的输出类型的框图，图7是示出根据本公开内容的第一实施方式的显示装置的第二模式驱动下栅极信号的输出类型的框图，图8是根据本公开内容的第一实施方式的显示装置的主配置图，以及图9是用于描述施加至图8中所示的输出变化电路单元的输出变化信号的波形图；

图10是用于描述根据本公开内容第一实施方式的输出变化电路单元的示例图，图11和图12是根据本公开内容第一实施方式的修改实施方式的输出变化电路单元的布置图，图13是输出变化电路单元的详细配置图，图14和图15是用于描述输出变化电路单元的操作的图，以及图16是用于描述基于显示面板的驱动状态对输出变化电路单元进行的操作的流程图；

图17是根据本公开内容的第二实施方式的显示装置的主配置图，图18是用于描述根据本公开内容的第二实施方式的输出变化电路单元的示例图，以及图19和图20是用于描述输出变化电路单元的操作的图；以及

图21和图22是用于描述根据本公开内容的第三实施方式的显示装置的输出变化电路单元的图，以及图23是根据本公开内容的第三实施方式的显示装置的配置图。

具体实施方式

根据本公开内容的显示装置可以应用于电视机(TV)、视频播放器、个人电脑(PC)、家庭影院、车辆电子设备和智能手机，但不限于此。根据本公开内容的显示装置可以被实现为发光显示装置、量子点显示(QDD)装置或液晶显示(LCD)装置。在下文中，为了便于描述，例如，将描述基于无机发光二极管或有机发光二极管的自发光的发光显示装置。

此外，在以下描述中，薄膜晶体管(TFT)可以被实现为p型TFT或实现有n型TFT和p型TFT。TFT可以是三电极元件，该三电极元件包括栅极、源极和漏极。源极可以是向晶体管提供载流子的电极。在TFT中，载流子可以从源极开始流动。漏极可以是其中载流子从TFT向外部流动的电极。也就是说，在TFT中，载流子从源极向漏极流动。

在p型TFT中，由于载流子是空穴，源极电压可能高于漏极电压，使得空穴从源极向漏极流动。在p型TFT中，由于空穴从源极向漏极流动，因此电流可能从源极向漏极流动。另一方面，在n型TFT中，由于载流子是电子，因此源极电压可能低于漏极电压，使得电子从源极向漏极流动。在n型TFT中，由于电子从漏极向源极流动，因此电流可能从漏极向源极流动。然而，TFT的源极和漏极可以基于施加至其的电压在其间进行切换。基于此，在以下描述中，源极和漏极中的一个将被描述为第一电极，以及源极和漏极中的另一个将被描述为第二电极。

图1是示意性示出显示装置的框图，以及图2是示意性示出图1中所示的子像素的框图。

如图1和图2中所示，显示装置可以包括视频供应单元110、定时控制器120、栅极驱动器130、数据驱动器140、显示面板150和电源180。

视频供应单元110(一套或一个主机系统)可以输出从外部供应的视频数据信号或存储在其内部存储器中的视频数据信号(图像数据信号)。视频供应单元110可以将数据信号和各种驱动信号供应至定时控制器120。

定时控制器120可以输出用于控制栅极驱动器130的操作定时的栅极定时控制信号GDC、用于控制数据驱动器140的操作定时的数据定时控制信号DDC以及各种同步信号(例如，垂直同步信号VSYNC、水平同步信号HSYNC等)。定时控制器120可以向数据驱动器140提供由视频供应单元110供应的数据信号DATA和数据定时控制信号DDC。定时控制器120可以被实现为集成电路(IC)类型，并且可以被安装在印刷电路板(PCB)上，但不限于此。

栅极驱动器130可以响应于从定时控制器120供应的栅极定时控制信号GDC而输出栅极信号(或栅极电压)。栅极驱动器130可以通过多条栅极线GL1至GLm向显示面板150中包括的多个子像素供应栅极信号。栅极驱动器130可以被实现为IC类型，或者可以以面板内栅极(GIP)型直接设置在显示面板150上，但不限于此。

响应于从定时控制器120供应的数据定时控制信号DDC，数据驱动器140可以对数据信号DATA进行采样和锁存，基于伽马参考电压将数字数据信号转换成模拟数据电压，并输出模拟数据电压。数据驱动器140可以通过多条数据线DL1至DLn分别向显示面板150的子像素供应数据电压。数据驱动器140可以被实现为IC类型，或者可以被安装在显示面板150或PCB上，但不限于此。

电源180可以基于从外部供应的外部输入电压生成高水平电压和低水平电压，并通过第一电力线EVDD和第二电力线EVSS输出高水平电压和低水平电压。除高水平电压和低水平电压之外，电源180还可以生成并输出用于栅极驱动器130的驱动所需的电压(包括栅极高水平电压和栅极低水平电压的栅极电压)或用于数据驱动器140的驱动所需的电压(包括半漏极电压和漏极电压的漏极电压)。

显示面板150可以基于包括栅极信号和数据电压的驱动信号以及包括高水平电压和低水平电压的驱动电压显示图像。显示面板150的子像素可以各自自发射光。显示面板150可以基于具有刚性或柔性的基板(诸如，玻璃、硅或聚酰亚胺)来制造。此外，发光的子像素可以具有包括红、绿、蓝的像素，或者可以具有包括红、绿、蓝、白的像素。

例如，一个子像素SP可以连接至第一数据线DL1、第一栅极线GL1、第一电力线EVDD和第二电力线EVSS，并且可以包括像素电路，该像素电路包括开关晶体管、驱动晶体管、电容器和有机发光二极管。施加至发光显示装置的子像素SP可以自发射光，并且因此可以在电路配置中是复杂的。此外，子像素SP还可以包括各种电路(诸如，补偿电路)，该补偿电路对发光的有机发光二极管的劣化和向有机发光二极管供应驱动电流的驱动晶体管的劣化进行补偿。因此，可以认为子像素SP只是以块形式被示出。

在上文中，定时控制器120、栅极驱动器130和数据驱动器140中的每一个已经被描述为单独元件。然而，基于发光显示装置的实现类型，定时控制器120、栅极驱动器130和数据驱动器140中的一个或更多个可以被集成至一个IC中。

图3和图4是用于描述GIP型栅极驱动器130的配置的图，以及图5是示出GIP型栅极驱动器130的布置示例的图。

如图3中所示，GIP型栅极驱动器130可以包括移位寄存器131和电平移位器135。电平移位器135可以基于从定时控制器120和电源180输出的信号和电压生成时钟信号Clks和起始信号Vst。移位寄存器131可以基于从电平移位器135输出的时钟信号Clks和起始信号Vst运行，并且可以输出栅极信号Gout[1]至Gout[m]。

如图3和图4中所示，电平移位器135可以不像移位寄存器131被独立提供为IC类型，或者可以被包括在电源180中。然而，这可能仅是实施方式，并且本公开内容的实施方式不限于此。

如图5中所示，在GIP型栅极驱动器中输出栅极信号的第一移位寄存器131a和第二移位寄存器131b可以设置在显示面板150的非显示区域NA中。第一移位寄存器131a和第二移位寄存器131b可以基于GIP类型在显示面板150中被实现为薄膜类型。示出了以下示例，在该示例中第一移位寄存器131a和第二移位寄存器131b分别设置在显示面板150的左侧非显示区域NA和右侧非显示区域NA中，但本公开内容的实施方式不限于此。

图6是示出根据本公开内容的第一实施方式的显示装置的第一模式驱动下栅极信号的输出类型的框图，图7是示出根据本公开内容的第一实施方式的显示装置的第二模式驱动下栅极信号的输出类型的框图，图8是根据本公开内容的第一实施方式的显示装置的主配置图，以及图9是用于描述施加至图8中所示的输出变化电路单元的输出变化信号的波形图。

如图6中所示，根据本公开内容的第一实施方式的显示装置可以顺序地划分并输出要供应至显示面板150的栅极信号Gout[1]至Gout[8]，并且在这种情况下，可以针对每一条栅极线输出一个栅极信号。因此，可以通过第一栅极线输出第一栅极信号Gout[1]，并且然后可以通过第二栅极线输出第二栅极信号Gout[2]，使得第二栅极信号的部分时段与第一栅极信号Gout[1]交叠。

如图7中所示，根据本公开内容的第一实施方式的显示装置在以第二模式驱动时可以顺序地划分并输出要供应至显示面板150的栅极信号Gout[1]至Gout[8]，并且在这种情况下，可以针对每两条栅极线输出一个栅极信号。因此，可以通过第一栅极线和第二栅极线输出第一栅极信号Gout[1]，并且然后可以通过第三栅极线和第四栅极线输出第三栅极信号Gout[3]，使得第三栅极信号Gout[3]的部分时段与第一栅极信号Gout[1]交叠。也就是说，彼此垂直相邻的两条栅极线可以传送相同生成的一个栅极信号。

此外，在图6和图7中，已经描述了输出具有高电压H的栅极信号的操作表示输出信号的操作，以及输出具有低电压L的栅极信号的操作表示没有输出信号的操作。然而，可以描述以下示例，在该示例中，显示面板150的子像素中包括的晶体管通过高电压H被接通。也就是说，在显示面板150的子像素中包括的晶体管通过低电压L被关断的情况下，可以描述栅极信号在具有与所示的相位相反的相位时被输出。

如图8中所示，根据本公开内容的第一实施方式的显示装置可以包括定时控制器120、电平移位器135、移位寄存器131、输出变化电路单元132和显示面板150。

定时控制器120可以输出电平移位器135的操作所需的第一时钟信号。电平移位器135可以基于第一时钟信号输出移位寄存器131的操作所需的第二时钟信号。定时控制器120可以通过输出变化信号线DLG_EN来对输出变化信号进行输出。

输出变化电路单元132可以被包括在移位寄存器131中。输出变化电路单元132可以基于从定时控制器120输出的输出变化信号的逻辑状态改变从移位寄存器131输出的栅极信号Gout[1]至Gout[m]的输出类型。例如，输出变化电路单元132可以将栅极信号Gout[1]至Gout[m]的输出类型改变成图6或图7中所示的类型。

如图8和图9中所示，输出变化信号DLG_en可以在高逻辑状态或低逻辑状态下被生成。在输出变化信号DLG_en中，高逻辑状态可以被定义为激活信号ENA，该激活信号ENA激活输出变化电路单元132的操作，以及低逻辑状态可以被定义为停用信号DIS，该停用信号DIS使输出变化电路单元132的操作停用。

可以基于关于显示装置的驱动频率Dfreq信息或关于显示面板的分辨率信息将输出变化信号DLG_en生成为激活信号ENA类型或停用信号DIS类型。例如，在显示装置的驱动频率Dfreq为AHz的情况下，当输出变化信号DLG_en被生成为停用信号DIS类型，并且然后被改变成BHz时，输出变化信号DLG_en可以被生成为激活信号ENA类型。在这种情况下，AHz与BHz之间的关系为AHz(相对低频或低速驱动)<BHz(相对高频或高速驱动)，但不限于此。此外，即使在显示装置的驱动频率Dfreq为BHz时，根据情况，输出变化信号DLG_en也可以被临时生成为停用信号DIS类型。在下文中，将描述其示例。

图10是用于描述根据本公开内容的第一实施方式的输出变化电路单元的示例图，图11和图12是根据本公开内容的第一实施方式的修改实施方式的输出变化电路单元的布置图，图13是输出变化电路单元的详细配置图，图14和图15是用于描述输出变化电路单元的操作的图，以及图16是用于描述基于显示面板的驱动状态对输出变化电路单元进行的操作的流程图。

如图8和图10中所示，输出变化信号DLG_en可以在显示面板显示图像的有效时段ACTIVE期间被生成为高逻辑，并且可以在显示面板不显示图像的空白时段BLANK期间被生成为低逻辑。

在显示装置的驱动频率Dfreq为AHz的情况下，输出变化信号DLG_en可以被生成为低逻辑，而不管有效时段和空白时段如何。在这种情况下，由于输出变化电路单元132处于停用状态下，因此可以顺序地划分并输出要供应至显示面板150的栅极信号Gout[1]至Gout[8]，并且在这种情况下，可以针对每一条栅极线输出一个栅极信号。

在显示装置的驱动频率Dfreq为BHz的情况下，输出变化信号DLG_en可以基于有效时段ACTIVE被生成为高逻辑。在这种情况下，由于输出变化电路单元132处于激活状态下，因此可以顺序地划分并输出要供应至显示面板150的栅极信号Gout[1]至Gout[8]，并且在这种情况下，可以针对每两条栅极线输出一个栅极信号。

在显示装置的驱动频率Dfreq为BHz的情况下，输出变化信号DLG_en可以基于空白时段BLANK被生成为低逻辑。在这种情况下，虽然输出变化电路单元132处于停用状态下，但是可以仅向显示面板150输出要供应至所选择的栅极线的栅极信号。在图10中，描述以下示例，在该示例中，第一栅极信号Gout[1]在第一空白时段BLANK中被输出，以及第二栅极信号Gout[2]在第二空白时段BLANK中被输出，但是可以在不同位置处输出一个或更多个栅极信号。

如图11中所示，输出变化电路单元132可以设置在显示面板150的非显示区域NA中，并且可以设置在移位寄存器131与显示区域AA之间。另外，如图12中所示，输出变化电路单元132可以设置在显示面板150的非显示区域NA中，并且可以与显示区域AA相邻地设置。此外，在图8、图11和图12中，描述了以IC类型将定时控制器120和电平移位器135安装在同一基板上的示例，但本公开内容的实施方式不限于此。

如图8、图11和图12中设置输出变化电路单元132的原因可能是因为配置输出变化电路单元132的电路由与显示面板150中包括的元件相同的薄膜工艺形成。在下文中，将描述配置输出变化电路单元132的元件。

如图13中所示，输出变化电路单元132可以包括第A晶体管TA1和TA2以及第B晶体管TB1和TB2。第A晶体管TA1和TA2可以被选择为n型，以及第B晶体管TB1和TB2可以被选择为p型。在第A晶体管TA1和TA2以及第B晶体管TB1和TB2中，栅极电极(控制电极)可以共同与输出变化信号线DLG_EN连接。下面将相对于第1A晶体管TA1和第1B晶体管TB1描述其连接关系。

第1A晶体管TA1的栅极电极可以与输出变化信号线DLG_EN连接，其第一电极可以与移位寄存器131的第一输出端子GO1和第一栅极线GL1连接，以及其第二电极可以与移位寄存器131的第二输出端子GO2和第二栅极线GL2连接。第1B晶体管TB1的栅极电极可以与输出变化信号线DLG_EN连接，其第一电极可以与移位寄存器131的第二输出端子GO2连接，以及其第二电极可以与第二栅极线GL2连接。第2A晶体管TA2的栅极电极可以与输出变化信号线DLG_EN连接，其第一电极可以与移位寄存器131的第三输出端子GO3和第三栅极线GL3连接，以及其第二电极可以与移位寄存器131的第四输出端子GO4和第四栅极线GL4连接。第2B晶体管TB2的栅极电极可以与输出变化信号线DLG_EN连接，其第一电极可以与移位寄存器131的第四输出端子GO4连接，以及其第二电极可以与第四栅极线GL4连接。

第A晶体管TA1和TA2以及第B晶体管TB1和TB2可以基于通过输出变化信号线DLG_EN供应的输出变化信号的逻辑状态如下操作。第A晶体管TA1和TA2可以操作将彼此与彼此相邻的两条栅极线连接。此外，第B晶体管TB1和TB2可以操作以屏蔽(mask)(不输出)通过从彼此相邻的两条栅极线中选择的一条栅极线(奇数栅极线或偶数栅极线)输出的栅极信号。

如图14中所示，当输出变化信号处于低状态下时，第B晶体管TB1和TB2可以具有接通状态，但是第A晶体管TA1和TA2可以具有关断状态。在这种情况下，可以以如图6中所示的类型将栅极信号输出至第一栅极线GL1至第四栅极线GL4。

如图15中所示，当输出变化信号处于高状态下时，第B晶体管TB1和TB2可以具有关断状态，但是第A晶体管TA1和TA2可以具有接通状态。在这种情况下，可以以如图7中所示的类型将栅极信号输出至第一栅极线GL1至第四栅极线GL4。

如图8和图16中所示，定时控制器120可以检查显示面板150的驱动状态(S10)，并可以检查是否正在执行用于显示图像的驱动(S20)。当正在执行用于正常显示图像的驱动时(是)，定时控制器120可以检查输出变化信号DLG_en(S30)，并且可以输出高逻辑HIGH或低逻辑LOW(S40)。

然而，当没有执行用于正常显示图像的驱动时(否)，定时控制器120可以再次检查驱动状态(S10)。此处，没有执行用于正常显示图像的驱动的情况可以包括显示面板150的感测操作和补偿操作。

当从定时控制器120输出具有高逻辑HIGH的输出变化信号DLG_en时，输出变化电路单元132可以处于激活状态下DLG:接通，并且可以执行输出变化操作(S50)。另一方面，当从定时控制器120输出具有低逻辑LOW的输出变化信号DLG_en时，输出变化电路单元132可以处于停用状态下DLG:关断，并且可以不执行输出变化操作(S60)。

图17是根据本公开内容的第二实施方式的显示装置的主配置图，图18是用于描述根据本公开内容的第二实施方式的输出变化电路单元的示例图，以及图19和图20是用于描述输出变化电路单元的操作的图。

如图17中所示，根据本公开内容的第二实施方式的显示装置可以包括定时控制器120、电平移位器135、移位寄存器131、输出变化电路单元132和显示面板150。

定时控制器120可以输出电平移位器135的操作所需的第一时钟信号。电平移位器135可以基于第一时钟信号输出移位寄存器131的操作所需的第二时钟信号。定时控制器120可以通过输出变化信号线DLG_EN来对输出变化信号进行输出。

输出变化电路单元132可以被包括在移位寄存器131中。输出变化电路单元132可以基于从定时控制器120输出的输出变化信号的逻辑状态改变从移位寄存器131输出的第二时钟信号的输出类型。从移位寄存器131输出的第二时钟信号的输出类型的变化将在下面描述。

如图17和图18中所示，输出变化信号DLG_en可以在显示面板显示图像的有效时段ACTIVE期间被生成为高逻辑，并且可以在显示面板不显示图像的空白时段BLANK期间被生成为低逻辑。

在显示装置的驱动频率Dfreq为AHz的情况下，输出变化信号DLG_en可以被生成为低逻辑，而不管有效时段和空白时段如何。在这种情况下，由于输出变化电路单元132处于停用状态下，因此可以顺序地划分并输出要供应至显示面板150的栅极信号Gout[1]至Gout[8]，并且在这种情况下，每一条栅极线可以输出一个栅极信号。

在显示装置的驱动频率Dfreq为BHz的情况下，输出变化信号DLG_en可以基于有效时段ACTIVE被生成为高逻辑。在这种情况下，由于输出变化电路单元132处于激活状态下，因此可以顺序地划分并输出要供应至显示面板150的栅极信号Gout[1]至Gout[8]，并且在这种情况下，每两条栅极线可以输出一个栅极信号。

在显示装置的驱动频率Dfreq为BHz的情况下，输出变化信号DLG_en可以基于空白时段BLANK被生成为低逻辑。在这种情况下，虽然输出变化电路单元132处于停用状态下，但要供应至所选择的栅极线的栅极信号仅被输出至显示面板150。

如图17、图19和图20中所示，电平移位器135可以被供应有从定时控制器120输出的第一时钟信号IClks。第一时钟信号IClks可以包括第一驱动时钟信号Gclk和第二驱动时钟信号Mclk。

例如，第一驱动时钟信号Gclk可以被生成为具有一定时段并在高逻辑与低逻辑之间交替切换的脉冲类型。此外，第二驱动时钟信号Mclk可以被生成为在高逻辑与低逻辑之间交替切换的脉冲类型，并且生成高逻辑的时间可以比生成低逻辑的时间长。然而，这可能仅是实施方式，但本公开内容的实施方式不限于此。

电平移位器135可以基于从定时控制器120供应的第一时钟信号IClks输出移位寄存器131的操作所需的第二时钟信号OClks。第二时钟信号OClks可以包括第一至第i扫描时钟信号Sclk1至Sclki(其中，i可以是4或更多的整数)。

例如，第一扫描时钟信号Sclk1可以在与第一驱动时钟信号Gclk的第一上升沿同步时被生成为高逻辑，并且可以在与第二驱动时钟信号Mclk的第一下降沿同步时被生成为低逻辑。此外，第二扫描时钟信号Sclk2可以在与第一驱动时钟信号Gclk的第二上升沿同步时被生成为高逻辑，并且可以在与第二驱动时钟信号Mclk的第二下降沿同步时被生成为低逻辑。然而，这可能仅是实施方式，但本公开内容的实施方式不限于此。

当从定时控制器120输出具有低逻辑的输出变化信号时，电平移位器135可以输出包括扫描时钟信号Sclk1至Sclki的第二时钟信号OClks，所述扫描时钟信号Sclk1至Sclki被顺序地生成，使得如图19中相邻的扫描时钟信号在一定时段期间彼此交叠。

另一方面，当从定时控制器120输出具有高逻辑的输出变化信号时，电平移位器135可以输出包括扫描时钟信号Sclk1至Sclki的第二时钟信号OClks，所述扫描时钟信号Sclk1至Sclki被顺序地生成，使得如图20中相邻的扫描时钟信号在一定时段期间彼此交叠，并且两个相邻的扫描时钟信号被配对以被同时生成。也就是说，彼此垂直相邻的两个扫描时钟信号可以被配对并被生成为相同类型。

电平移位器135可以基于从定时控制器120输出的输出变化信号的逻辑状态改变第二时钟信号OClks的输出类型。此外，移位寄存器131可以基于第二时钟信号OClks的输出类型的变化以图18中所示的类型输出栅极信号Gout[1]至Gout[8]。

图21和图22是用于描述根据本公开内容的第三实施方式的显示装置的输出变化电路单元的图，以及图23是根据本公开内容的第三实施方式的显示装置的配置图。

如图21中所示，根据本公开内容的第三实施方式的显示装置可以基于显示面板150上显示的分辨率停用(DLG:关断(OFF))或激活(DLG:接通(ON))输出变化电路单元132。

例如，当在显示面板150上显示具有A分辨率的图像时，输出变化电路单元132可以被停用(DLG:关断)，以及当在显示面板150上显示具有B分辨率的图像时，输出变化电路单元132可以被激活(DLG:接通)。在这种情况下，A分辨率与B分辨率之间的关系可以是“A分辨率(相对高的分辨率)>B分辨率(相对低的分辨率)”，但不限于此。

如图22中所示，当具有UHD(超高清)分辨率的图像施加至显示面板150时，输出变化信号DLG_en可以被生成为低逻辑，以及当具有FHD(全高清)分辨率的图像施加至显示面板150时，输出变化信号DLG_en可以被生成为高逻辑。此外，即使当具有FHD分辨率的图像被施加至显示面板150时，输出变化信号DLG_en也可以在显示面板150的有效时段ACTIVE期间被生成为高逻辑，并且可以在显示面板150的空白时段BLANK期间被生成为低逻辑。

此外，当施加至显示面板150的图像的分辨率从UHD向FHD改变时，可以在其间设置分辨率变化时段TRS。分辨率变化时段TRS可以被定义为用于使显示面板的驱动定时与生成输出变化信号DLG_en处的定时同步(匹配)的时段。可以使装置在分辨率变化时段TRS期间与显示装置的驱动的改变的驱动条件同步，并且因此可以防止显示装置在改变分辨率时以异常状态(例如，异常屏幕输出)运行的现象。

UHD图像的应用可以结束，并且显示面板可以进入分辨率变化时段TRS，并且同时，输出变化信号DLG_en可以被生成为高逻辑。然而，输出变化信号DLG_en可以被施加至输出变化电路单元130，并且可以存在用于将驱动条件更新成新的驱动条件的时间。因此，在输出变化信号DLG_en被生成之后，可以经过一定的延迟时间，并且然后，输出变化电路单元130可以被激活(DLG:接通)。

UHD图像被施加至显示面板150的时段可以被定义为正常驱动时段NDRV(或第一模式驱动时段)。可以在正常驱动时段NDRV期间顺序地输出栅极信号Gout，并且在这种情况下，每条栅极线可以输出一个栅极信号，以被施加至显示面板150。

施加至显示面板150的图像的分辨率改变的分辨率变化时段TRS可以被定义为非驱动时段XDRV。可以在非驱动时段XDRV期间不输出栅极信号Gout。此外，在图22中，可以假设在生成分辨率变化时段TRS之后，经过一定的延迟时间(因为存在基于从定时控制器输出的信号控制扫描驱动器和数据驱动器所采取的时间)，并且然后出现非驱动时段XDRV。

在FHD图像施加至显示面板150的时段内，有效时段ACTIVE可以被定义为双驱动时段DDRV(或第二模式驱动时段)。栅极信号Gout可以在双驱动时段DDRV期间被顺序地输出，并且在这种情况下，每两条栅极线可以输出一个栅极信号以被施加至显示面板150。

在FHD图像施加至显示面板150的时段内，空白时段BLANK可以被定义为感测驱动时段SDRV(或第三模式驱动时段)。可以在感测驱动时段SDRV期间仅输出栅极信号Gout当中的要被供应至所选择的栅极线的栅极信号。

如图22和图23中所示，定时控制器120可以包括分辨率检测器RES、信号检测器DED、信号生成器GEN和补偿器COMP。分辨率检测器RES和信号检测器DED可以在输入至定时控制器120的数据信号DATA中检测分辨率信息和数据使能信号(包括频率信息)，该数据使能信号激活数据信号的输出。信号生成器GEN可以基于分辨率信息和数据使能信号生成输出变化信号DLG_en，并将输出变化信号DLG_en供应至输出变化电路单元130。

数据驱动器140可以基于从定时控制器120供应的数据信号DATA驱动显示面板150。数据驱动器140可以在正常驱动时段NDRV或双驱动时段DDRV期间通过显示面板150的数据线DL将数据电压供应至子像素。

数据驱动器140可以在感测驱动时段SDRV期间通过显示面板150的感测线SL感测子像素中包括的元件的特性(阈值电压、迁移率等)。数据驱动器140可以将与通过感测线SL获得的元件的特性对应的感测值SEN转换成数字信号，并将数字感测值SEN供应至定时控制器140。

补偿器COMP可以基于供应至定时控制器140的感测值SEN确定元件的特性是否劣化，并且可以生成用于补偿劣化的补偿数据信号CDATA。补偿器COMP可以基于子像素中包括的驱动晶体管或有机发光二极管的阈值电压的变化生成补偿数据信号CDATA。此外，补偿器COMP可以基于存储器更新并存储与补偿相关联的信息诸如补偿值和劣化的元件的位置。

本公开还提供了一种显示装置的驱动方法，该驱动方法包括：检测从外部设备施加的图像中的有关分辨率的信息；当分辨率通过从外部设备施加的图像被改变时生成输出变化信号DLG_en，基于显示图像的有效时段ACTIVE生成具有第一逻辑的输出变化信号DLG_en，并且基于没有显示图像的空白时段BLANK生成具有与第一逻辑不同的第二逻辑的输出变化信号DLG_en；以及执行控制，使得基于具有第一逻辑的输出变化信号DLG_en，针对每一条栅极线施加一个栅极信号，并且基于具有第二逻辑的输出变化信号DLG_en，针对每两条栅极线施加一个栅极信号。

当分辨率从大于预定分辨率的高分辨率被改变至等于或小于预定分辨率的低分辨率时，输出变化信号DLG_en被生成为第一逻辑。

上述驱动方法还包括：当输出变化信号DLG_en被生成为第二逻辑时，对显示面板150进行感测以准备感测值。

当分辨率通过从外部设备施加的图像被改变时，显示面板150包括在改变的驱动条件下对显示装置进行操作的分辨率变化时段，并且在分辨率变化时段期间不输出栅极信号。

如上面所描述，本公开内容可以基于施加至显示装置的图像的分辨率或驱动频率改变显示面板的驱动模式。另外，本公开内容可以在实现用于增加或减少显示装置的驱动扫描速率的装置中集成电路的平台，从而提高通用性。另外，本公开内容可以提供通用变化电路，该通用变化电路用于在要求对显示面板进行感测和补偿的方法或无要求的方法中改变驱动扫描速率。

根据本公开内容的效果不限于上面示例，并且其他各种效果可以被包括在本说明书中。

虽然已经参照本公开内容的示例实施方式具体示出和描述了本公开内容，但是本领域普通技术人员将理解，在不脱离由所附权利要求限定的本公开内容的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (13)

1.一种显示装置，包括：

显示面板，所述显示面板被配置成显示图像；

栅极驱动器，所述栅极驱动器被配置成将栅极信号供应至所述显示面板；

数据驱动器，所述数据驱动器与所述显示面板连接；以及

定时控制器，所述定时控制器被配置成控制所述栅极驱动器，

其中，所述定时控制器控制所述栅极驱动器的输出类型，使得基于从外部设备施加的图像，针对每一条栅极线或每至少两条栅极线施加所述栅极信号中的一个栅极信号。

2.根据权利要求1所述的显示装置，其中，所述栅极驱动器包括：

移位寄存器，所述移位寄存器被配置成输出所述栅极信号；

电平移位器，所述电平移位器被配置成输出用于驱动所述移位寄存器的扫描时钟信号；以及

输出变化电路，所述输出变化电路被配置成基于所述定时控制器的控制被激活或停用，以控制所述移位寄存器或所述电平移位器的输出。

3.根据权利要求2所述的显示装置，其中，所述输出变化电路基于所述定时控制器的控制被激活或停用，以控制从所述移位寄存器输出的所述栅极信号或控制从所述电平移位器输出的所述扫描时钟信号。

4.根据权利要求1或2所述的显示装置，其中，所述定时控制器基于从所述外部设备施加的图像中的有关分辨率的信息和有关频率的信息中的至少一个生成用于控制所述栅极驱动器的输出类型的输出变化信号。

5.根据权利要求4所述的显示装置，其中，当所述分辨率通过从所述外部设备施加的图像被改变时，所述输出变化信号基于显示图像的有效时段被生成为高逻辑，并且所述输出变化信号基于没有显示图像的空白时段被生成为低逻辑。

6.根据权利要求4所述的显示装置，其中，当所述输出变化信号基于没有显示图像的空白时段被生成为低逻辑时，所述数据驱动器通过感测线对所述显示面板进行感测并准备感测值。

7.根据权利要求4所述的显示装置，其中，所述显示面板包括分辨率变化时段，所述分辨率变化时段用于当所述分辨率通过从所述外部设备施加的图像被改变时，在改变的驱动条件下对所述显示装置进行操作，并且

在所述分辨率变化时段不输出所述栅极信号。

8.根据权利要求4所述的显示装置，其中，

所述频率包括所述显示装置的驱动频率，

当所述驱动频率为第一频率时，所述输出变化信号被生成为低逻辑，以及

当所述驱动频率为第二频率时，所述输出变化信号基于显示图像的有效时段被生成为高逻辑，并且所述输出变化信号基于没有显示图像的空白时段被生成为低逻辑，

其中，所述第一频率小于所述第二频率。

9.根据权利要求4所述的显示装置，其中，所述输出变化电路包括：

第一类型晶体管，所述第一类型晶体管包括：与输出变化信号线连接的栅极电极，通过所述输出变化信号线对所述输出变化信号进行传送；第一电极，所述第一电极与所述栅极驱动器中包括的所述移位寄存器的第一输出端子和第一栅极线连接；以及第二电极，所述第二电极与所述移位寄存器的第二输出端子和第二栅极线连接；以及

第二类型晶体管，所述第二类型晶体管包括：栅极电极，所述栅极电极与所述输出变化信号线连接；第一电极，所述第一电极与所述移位寄存器的所述第二输出端子连接；以及第二电极，所述第二电极与所述第二栅极线连接，并且

所述第一类型晶体管与所述第二类型晶体管不同。

10.一种显示装置的驱动方法，所述驱动方法包括：

检测从外部设备施加的图像中的有关分辨率的信息；

当所述分辨率通过从所述外部设备施加的图像被改变时生成输出变化信号，基于显示图像的有效时段生成具有第一逻辑的输出变化信号，并且基于没有显示图像的空白时段生成具有与所述第一逻辑不同的第二逻辑的输出变化信号；以及

执行控制，使得基于具有所述第一逻辑的所述输出变化信号，针对每一条栅极线施加一个栅极信号，并且基于具有所述第二逻辑的所述输出变化信号，针对每两条栅极线施加一个栅极信号。

11.根据权利要求10所述的驱动方法，其中，当所述分辨率从大于预定分辨率的高分辨率被改变至等于或小于所述预定分辨率的低分辨率时，所述输出变化信号被生成为所述第一逻辑。

12.根据权利要求10所述的驱动方法，还包括，当所述输出变化信号被生成为所述第二逻辑时，对所述显示面板进行感测以准备感测值。

13.根据权利要求10所述的驱动方法，其中，当所述分辨率通过从所述外部设备施加的图像被改变时，

所述显示面板包括在改变的驱动条件下对所述显示装置进行操作的分辨率变化时段，并且

在所述分辨率变化时段期间不输出所述栅极信号。