CN118202461A - 组合式mos/mis电容器组件 - Google Patents

组合式mos/mis电容器组件 Download PDF

Info

Publication number
CN118202461A
CN118202461A CN202280073797.0A CN202280073797A CN118202461A CN 118202461 A CN118202461 A CN 118202461A CN 202280073797 A CN202280073797 A CN 202280073797A CN 118202461 A CN118202461 A CN 118202461A
Authority
CN
China
Prior art keywords
terminal
layer
oxide layer
insulating layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280073797.0A
Other languages
English (en)
Inventor
科里·内尔森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Co ltd
Original Assignee
Kyocera Avx Components Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Avx Components Co ltd filed Critical Kyocera Avx Components Co ltd
Publication of CN118202461A publication Critical patent/CN118202461A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0811—MIS diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种组合式金属氧化物半导体(MOS)和金属绝缘体半导体(MIS)电容器组件。该电容器组件包括：衬底，该衬底包括半导体材料；氧化层，该氧化层形成在衬底的表面上；以及绝缘层，该绝缘层形成在氧化层的至少一部分上。该电容器组件还包括第一导电端子和第二导电端子，以及与衬底连接的第三端子。该氧化层串联连接在衬底与第一导电层之间，以在第一端子与第三端子之间形成第一电容器。绝缘层串联连接在衬底与第二导电层之间，以在第二端子与第三端子之间形成第二电容器。

Description

组合式MOS/MIS电容器组件
相关申请的交叉引用
本申请要求提交日期为2021年11月1日、申请号为63/274,102的美国临时专利申请的提交权益，该美国临时专利申请通过引用全部结合在本文中。
技术领域
本发明的主题总体上涉及组合式金属氧化物半导体(metal-oxide-semiconductor，MOS)和金属绝缘体半导体(metal-insulator-semiconductor，MIS)电容器。
背景技术
基于半导体的电容器可以提供各种好处，例如温度稳定性、通常较高的击穿电压、以及较低的泄漏电流。因此，基于半导体的电容器可以适用于各种各样的应用，尤其是那些在承受大量机械应力和/或环境应力时需要或必须具有可靠性的应用。
然而，现有的基于半导体的电容器通常是表面贴装的，并且在安装到诸如印刷电路板等衬底时，会占用宝贵的表面积。例如，一些现有的基于半导体的电容器通常是“倒装芯片”安装的，并且在芯片的单个表面上具有两个端子。“倒装芯片”安装的电容器可能会在电子部件中占据增大的表面积，因为各端子通常是共面的，因此这两个端子在长度方向和宽度方向上都占据空间以耦接到诸如电路板等部件。由于需要与两个共面端子连接以形成电容器，电容器可能会占用增大的表面积，因此这种安装布置可能是不理想的。此外，现有的基于半导体的电容器可能会受到单个芯片可提供的电容值的限制。
因此，需要这样的基于半导体的电容器：该基于半导体的电容器可以提供更多的多样性以实现在有限的区域内形成动态电容器阵列。
发明内容
本发明的目的和优点将在以下描述中得到部分阐述、或者可从该描述中明显看出、或者可通过对本发明的实践而获知。
本发明涉及一种电容器组件。该电容器组件包括：衬底，该衬底包括半导体材料；氧化层，该氧化层形成在衬底的表面上；绝缘层，该绝缘层形成在氧化层的至少一部分上；第一导电层，该第一导电层形成在氧化层的至少一部分上；第二导电层，该第二导电层形成在绝缘层的至少一部分上；第一端子，该第一端子与第一导电层连接；第二端子，该第二端子与第二导电层连接；以及第三端子，该第三端子与衬底连接。氧化层串联连接在衬底与第一导电层之间，以在第一端子与第三端子之间形成第一电容器。绝缘层串联连接在衬底与第二导电层之间，以在第二端子与第三端子之间形成第二电容器。
在该电容器组件的一个特定实施例中，绝缘层可以是由与氧化层不同的介电材料形成的。
在另一实施例中，绝缘层可以包括氮化物层。进一步地，绝缘层可以包括氮化硅或氮氧化硅。
在附加实施例中，第一端子和第二端子各自具有X方向上的长度；进一步地，其中，第一端子的长度与第二端子的长度之比可以为约1∶1。此外，第一端子和第二端子各自具有Y方向上的宽度，该Y方向垂直于X方向；进一步地，其中，第一端子的宽度与第二端子的宽度之比可以为约1∶1。
在又一实施例中，第三端子可以在沿Z方向与衬底的表面间隔开的位置处与衬底连接。
在又一实施例中，第一端子可以在X方向和/或Y方向上与第二端子间隔开。
在又一实施例中，绝缘层可以覆盖氧化层的第一部分，该氧化层的第一部分与该氧化层的没有绝缘层的第二部分不同。
在附加实施例中，第一端子可以包括直接接触氧化层的导电材料。
在另一实施例中，第一端子可以包括直接接触绝缘层的导电材料。
在又一实施例中，衬底的半导体材料可以包括硅。
在附加实施例中，氧化层可以包括氧化硅。
在又一实施例中，第一端子和第二端子可以具有相同的形状和大小，其中，第一电容器可以具有第一电容值且可以具有第二电容器具有第二电容值，其中，第一电容值与第二电容值可以不相等。
在又一实施例中，该电容器组件可以包括：附加端子，该附加端子形成在氧化层或绝缘层上。进一步地，附加端子可以与第一端子和第二端子两者间隔开。
本发明还涉及一种形成电容器组件的方法。该方法包括以下步骤：在衬底的表面上形成氧化层，该衬底包括半导体材料；在氧化层的至少一部分上形成绝缘层；在氧化层的至少一部分上沉积第一导电层；在绝缘层的至少一部分上沉积第二导电层；在第一导电层上沉积第一端子；以及在第二导电层上沉积第二端子。
在一个特定实施例中，形成绝缘层的步骤可以包括：在氧化层的表面的第一部分内形成绝缘层，该氧化层的表面的第一部分与氧化层的包括第一端子的第二部分不同；并且沉积第一端子的步骤可以包括：在氧化层的第二部分内沉积第一端子。进一步地，形成绝缘层的步骤可以包括：在氧化层的第一部分内蚀刻绝缘层。此外，形成绝缘层的步骤可以包括：遮盖氧化层的第二部分，并在氧化层的第一部分上形成绝缘层。
在另一实施例中，该方法还可以包括以下步骤：在氧化层或绝缘层的至少一部分上沉积附加端子，其中，该附加端子可以与第一端子和第二端子间隔开。
参考以下描述和所附权利要求书，本发明的这些和其它特征、方面和优势将变得更好理解。包含在本说明书中并构成本说明书一部分的附图示出了本发明的各实施例，并且与说明书一起用于解释本发明的原理。
附图说明
针对本领域的普通技术人员，在说明书中参考附图对本发明的完整且可行的公开内容(包括本发明的最佳方式)进行了阐述，在附图中：
图1示出了根据本发明一个特定实施例的组合式MIS/MOS电容器组件的立体图；
图2示出了图1中的电容器组件的俯视图；
图3示出了图1中的电容器组件沿图2所示的线3-3截取的截面图；
图4示出了图1中的电容器组件的电路图；
图5示出了根据本发明另一实施例的电容器组件的俯视图；并且
图6示出了图5中的电容器组件的电路图。
具体实施方式
现将详细地参考本发明的各实施例，在附图中示出了这些实施例的一个或多个示例。通过对本发明进行解释而不是对本发明进行限制的方式提供了各个示例。事实上，对于本领域技术人员而言将显而易见的是，可以在不脱离本发明的范围或精神的情况下，对本发明进行各种修改和变型。例如，作为一个实施例的一部分而示出或描述的特征可以与另一实施例一起使用，以产生又一实施例。因此，旨在本发明涵盖落入所附权利要求及其等同物的范围内的这种修改和变型。
如本文所使用的，术语“约”、“大约”或“大概”在被用于修饰一值时，表示该值可以提高或降低5％并保持在所公开的实施例内。此外，当提供了多个范围时，本发明考虑了在多个范围中描述的最小值与最大值的任意组合。例如，如果描述的范围是“从约20％到约80％”和“从约30％到约70％”，则本发明也考虑了“从约20％到约70％”或“从约30％到约80％”的范围。
一般而言，本发明涉及一种包括组合式金属氧化物半导体(MOS)电容器和金属绝缘体半导体(MIS)电容器的电容器组件。组合式MOS/MIS电容器组件可以允许单个芯片在同一芯片上具有不同值的电容器，同时保持可行的接合焊盘(bond pad)大小。
组合式MOS/MIS电容器组件可以包括衬底，该衬底包括半导体材料，例如硅、砷化镓、锗、碳化硅、钛酸锶和/或它们的混合物。该衬底可以掺杂有一种或多种合适的掺杂剂，例如硼、砷、磷、镓、铝、铟和锑。
衬底可以具有第一端和第二端，该第二端在纵向方向上与该第一端间隔开，该纵向方向垂直于横向方向，该横向方向和该纵向方向均垂直于竖直的Z方向。衬底可以具有顶表面和底表面，该底表面在Z方向上与顶表面相对。
衬底的表面大致可以是光滑的。例如，衬底的表面可以没有气孔、或沟槽等。氧化层在氧化层的表面上可以具有大致均匀的厚度。例如，在整个氧化层上，氧化层的厚度变化可以小于20％，在一些实施例中小于10％，并且在一些实施例中小于5％。如本文所使用的，诸如“大致光滑”或“大致相等”等术语“大致”并不一定意味着特征是完全地或完美地光滑或相等的，并且如果各个层均匀地连接到电容器组件内的相邻层和/或在安装到诸如电路板等衬底时，可以允许较小的误差。
如本文所使用的，“形成在第二层上”的第一层可以指相对于单片衬底的厚度方向(即，Z方向)而布置在第二层上的第一层。第一层可以直接与第二层接触。然而，还可以在第一层与第二层之间形成中间层，使得第一层和第二层彼此不直接接触。
组合式MOS/MIS电容器组件可以包括氧化层，该氧化层形成在衬底的表面上，例如形成在衬底的顶表面上。氧化层可以是或包括二氧化硅(silicon oxide，SiO2)和/或本文所描述的其它示例半导体材料的氧化物。氧化层可以在衬底上原位生长。如果需要，可以使用光刻(lithography)(例如，光刻(photolithography))技术来限定氧化层的形状。例如，可以通过蚀刻来去除氧化层的多个部分，使得氧化层根据需要而被成形。
组合式MOS/MIS电容器可以包括至少一个绝缘层，该至少一个绝缘层由形成在氧化层的至少一部分上的介电材料形成。绝缘层可以是或包括氮化硅和/或本文所描述的其它电绝缘材料，包括但不限于氮氧化硅(silicon oxynitride，SiON)。一个或多个绝缘层可以形成在氧化层的第一部分上，该氧化层的第一部分与氧化层的没有该一个或多个绝缘层的第二部分不同。如果需要，可以使用光刻(lithography)(例如，光刻(photolithography))技术来限定绝缘层的形状。例如，可以通过蚀刻去除绝缘层的多个部分，使得绝缘层根据需要而被成形，并将氧化层的至少一部分暴露在绝缘层之下。
通过提供形成在氧化层上的绝缘层，可以提高电容器的可靠性。具体地，氧化层和/或绝缘层中的任何潜在的缺陷(例如，气孔)都不太可能在Z方向上对齐。例如，绝缘层可以覆盖或填充氧化层的表面中的任何缺陷、孔洞或瑕疵。因此，在氧化层的至少一部分上形成绝缘层可以降低电容器短路的可能性。因此，如上所述，可以通过提供形成在氧化层上的绝缘层来增加电容器的电容值。例如，当绝缘体形成在氧化层上时，电容值可以增加多达1.5倍。
组合式MOS/MIS电容器可以包括第一导电层，该第一导电层形成在氧化层的至少一部分上。第一导电层可以被包含在氧化层的外缘内。第一导电层可以不与衬底直接接触和/或直接电连接，且不与一个或多个绝缘层直接接触和/或直接电连接。导电层可以是或包括金属，例如铝、铜、金、银、镍或它们的混合物。
组合式MOS/MIS型电容器可以包括第二导电层，该第二导电层形成在一个或多个绝缘层的至少一部分上。第二导电层可以被包含在该一个或多个绝缘层的外缘内。第二导电层可以不与衬底直接接触和/或直接电连接，且不与氧化层直接接触和/或直接电连接。导电层可以是或包括金属，例如铝、铜、金、银、镍或它们的混合物。
可以在衬底的表面上形成一个或多个保护层。在表面贴装电容器时，各端子可以通过这些保护层暴露以用于电连接。保护层的示例材料包括苯并环丁烯(benzocyclobutene，BCB)、聚酰亚胺、氮氧化硅、氧化铝(Al2O3)、二氧化硅(SiO2)、氮化硅(Si3N4)、环氧树脂、玻璃、或其它合适的材料。
本发明的电容器组件可以被形成为薄膜电容器组件，即，具有一个或多个薄膜层。例如，导电层、氧化层和绝缘层可以各自分别被形成为薄膜层。薄膜部件可以由各种合适的材料形成。薄膜电容器可以包括一个或多个导电层。该一个或多个导电层可以包括各种合适的导电材料。示例导电材料包括铜、镍、金、锡、铅、钯、银、以及它们的合金。然而，可以使用适合于薄膜制造的任何导电金属材料或非金属材料。
可以使用各种薄膜技术来形成各薄膜层，例如导电层、一个或多个绝缘层、或各端子等。可以被采用的这种技术的示例包括化学沉积(例如，化学气相沉积)、物理沉积(例如，溅射)、或用于形成薄膜元件的任何其它合适的沉积技术。附加的示例包括任何合适的图案化技术(例如，光刻)、蚀刻、以及用于形成薄膜元件的任何其它合适的减材技术。
薄膜层可以具有厚度的范围。例如，薄膜层可以具有可在如下范围内的厚度：从约0.0375微米(micrometer)(或微米(micron))至约40微米，在一些实施例中从约0.1微米至约30微米，在一些实施例中从约0.2微米至约20微米，在一些实施例中从约0.4微米至约10微米。
可以使用各种合适的减材工艺、半增材工艺、或全增材工艺来精确地形成各薄膜部件。例如，可以使用物理气相沉积和/或化学沉积。例如，在一些实施例中，可以使用溅射(一种物理气相沉积)来形成各薄膜部件。然而，也可以使用各种其它合适的工艺，例如包括等离子体增强化学气相沉积(plasma-enhanced chemical vapor deposition，PECVD)、化学镀、和电镀。可以使用光刻掩模和蚀刻来产生各薄膜部件的期望形状。可以使用各种合适的蚀刻技术，包括使用反应气体或非反应气体(例如，氩气、氮气、氧气、氯气、三氯化硼)的等离子体的干蚀刻、和/或湿蚀刻。
组合式MOS/MIS电容器可以包括第一端子，该第一端子与第一导电层连接。第二端子可以与第二导电层连接。如本文所使用的“与……连接”可以指直接物理接触的部件。“与……连接”还可以指这样的项：所述项通过一个或多个中间导电层物理连接，使得这些项直接电连接(例如，在它们之间没有电阻层或介电层)。第一端子可以形成在第一导电层上。第二端子可以形成在第二导电层上。例如，第一端子和第二端子可以耦接到相应的第一导电层和第二导电层，例如，与相应的第一导电层和第二导电层直接接触。第一端子和第二端子可以被包含在相应的第一导电层和第二导电层的外缘内。
第一端子和第二端子中的每一者可以沿衬底的表面暴露。第一端子和第二端子中的每一者可以被配置为提供导线接合端子。
组合式MIS/MOS电容器组件可以具有第三端子，该第三端子与衬底的表面连接，例如，与其上形成有氧化层的衬底表面在Z方向上相对的衬底表面。第三端子可以接地或充当衬底背面的地。第一端子和第二端子这两者可以在Z方向上与衬底的第三端子间隔开。第三端子可以由衬底的裸露表面形成。附加地或替代地，第三端子可以包括第三导电层，该第三导电层形成在与其上形成有氧化层的衬底表面在Z方向上相对的衬底表面上。
电容器组件可以被连接和被布置为使得绝缘层覆盖的面积小于氧化层的所有表面。例如，绝缘层和第一端子可以在X方向上与第二端子间隔开。绝缘层的边缘可以与垂直于X方向的Y方向对齐。可选地，氧化层的边缘可以在X方向和/或Y方向上与衬底的端部间隔开，并且绝缘层的边缘可以在X方向和/或Y方向上与衬底的端部间隔开。
第一端子可以在沿衬底的表面与绝缘层间隔开的位置处与氧化层连接。例如，第一端子可以位于绝缘层的边缘与衬底的端部之间。绝缘层的边缘可以与第一端子间隔开如下距离：大于约2微米，在一些实施例中大于约5微米，在一些实施例中大于约10微米，并且在一些实施例中大于约15微米。
绝缘层可以覆盖氧化层的第一部分，该氧化层的第一部分与氧化层的没有绝缘层的第二部分不同。第一端子可以与氧化层的第二部分内的氧化层连接。第一端子可以包括直接接触氧化层的导电材料。
衬底可以具有一对端表面，该一对端表面垂直于单片衬底的表面。该一对端表面可以没有端接部，(包括端子)。作为进一步的示例，第一端子、第二端子或它们两者可以与单片衬底的表面的一对相对端边缘间隔开相应的距离。所述距离可以是10微米或更大，在一些实施例中15微米或更大，在一些实施例中20微米或更大，在一些实施例中40微米或更大，并且在一些实施例中50微米或更大。
可以在第一端子与第三端子之间形成第一电容器C1。可以在第二端子与第三端子之间形成第二电容器C2。由于在第二端子下方存在一个或多个绝缘层，因此第一电容器C1和第二电容器C2可以具有不同的电容值。同时，如上所述，根据电容器芯片的面积以及附加因素(包括用于形成每个电容器的材料的介电常数和属性)，每个电容器可以将电容值维持在约0.1皮法(pF)与约1800pF之间的范围内，例如从约1pF至约1500pF，例如从约10pF至约1000pF。
尽管上述电容器组件的各实施例仅包括形成在氧化层上的第一端子和形成在绝缘层上的第二端子，但是应理解的是，本发明考虑了用于形成任意数量n的电容器的任意数量n的端子，其中n大于或等于2。例如，可以在氧化层上形成两个或更多个端子，并且可以在绝缘层上形成两个或更多个端子，以便实现电容器组件的期望电容量。
形成电容器组件的方法可以包括以下步骤：在衬底的表面上形成氧化层，该衬底包括半导体材料；在氧化层的至少一部分上形成绝缘层；在氧化层的至少一部分上沉积第一导电层；在绝缘层的至少一部分上沉积第二导电层；在第一导电层上沉积第一端子；以及在第二导电层上沉积第二端子。
参考图1至图6可以更好地理解本发明的电容器组件的各具体特征。
图1是根据本公开各方面的电容器组件100的立体图。电容器组件100可以包括衬底102，该衬底包括半导体材料(例如硅)。电容器组件100可以包括氧化层104，该氧化层形成在衬底102的表面106上。电容器组件100可以包括第一导电层108，该第一导电层形成在氧化层104的至少一部分上。第一导电层108可以被包含在氧化层104的外缘110内。第一导电层108可以不与衬底102直接接触和/或直接电连接。
该电容器组件还可以包括绝缘层112(例如氮化硅或氮氧化硅)，该绝缘层形成在氧化层104的至少一部分上。电容器组件100可以包括第二导电层114，该第二导电层形成在绝缘层112的至少一部分上。第二导电层114可以被包含在绝缘层112的外缘116内。第二导电层114可以不与衬底102直接接触和/或直接电连接，并且不与氧化层104直接接触和/或直接电连接。
第一端子116可以与第一导电层108连接。第二端子118可以与第二导电层114连接。第一端子116和第二端子118中的每一者可以沿着衬底102的表面106暴露。第一端子116可以与绝缘层112共面。例如，第一端子116和绝缘层112中的每一者可以仅形成在氧化层104上。
第一端子116可以在X方向10和/或Y方向20上与第二端子118间隔开。绝缘层112的边缘156可以与垂直于X方向10的Y方向20对齐。另外，绝缘层112的边缘160可以与垂直于Y方向20的X方向10对齐。
第一端子116可以在沿衬底102的表面106与绝缘层112间隔开的位置处与氧化层104连接。例如，第一端子116可以位于绝缘层112的边缘156与衬底102的端部122之间。绝缘层112的边缘156可以与第一端子116间隔开距离158。在一些实施例中，距离158可以大于约2微米。
衬底102可以是包括如上所述的表面106的单片衬底。表面106可以是衬底102的顶表面。衬底102可以包括第一侧120和第二侧122，该第一侧和该第二侧各自平行于X方向10延伸。衬底102可以包括第一边缘124和第二边缘126，该第一边缘和该第二边缘各自平行于Y方向20延伸。顶表面106可以沿X方向10在第一侧120与第二侧122之间延伸，并沿Y方向20在第一边缘124与第二边缘126之间延伸。衬底102还可以包括底表面128(即，背面)，该底表面在竖直的Z方向上平行于顶表面106延伸。底表面128可以沿X方向10在第一侧120与第二侧122之间延伸，并沿Y方向20在第一边缘124与第二边缘126之间延伸。
电容器组件100可以包括衬底102的底表面130上的第三端子130。第三端子130可以由半导体衬底102的底表面130的裸露材料形成。附加地或者替代地，第三端子130可以由形成在衬底102的底表面128上的导电材料层132形成，该衬底的底表面在Z方向上与顶表面106相对。第三端子130可以接地或充当衬底背面的地。
氧化层104可以仅形成在衬底102的顶表面106上。例如，可以在表面106的一部分134内形成氧化层104。该部分134可以在整个顶表面106上(即从第一侧120到第二侧122、从第一边缘124到第二边缘126)或该顶表面的任何部分上延伸。氧化层104可以具有X方向10上的长度140，以及Y方向20上的宽度142。
绝缘层112可以形成在氧化层104的第一部分136上。第一部分136可以与氧化层104的没有绝缘层112的第二部分138不同。绝缘层112可以具有X方向10上的长度144，以及Y方向20上的宽度146。绝缘层112的长度144和/或宽度146可以小于氧化层104的相应的长度140和/或宽度142。换句话说，绝缘层112的长度144或宽度146中只有一者可以等于氧化层104的相应的长度140或宽度142。在图1和图2所示的电容器组件100的图示中，绝缘层112在X方向10上的长度144小于氧化层104的长度140，并且绝缘层112的宽度146小于或大致等于氧化层104的宽度142。然而，应理解的是，在本发明的其它方面，当绝缘层112在Y方向上的宽度146小于氧化层104在Y方向上的宽度142时，长度144和长度104可以大致相等。在本发明的另一些方面，绝缘层112的长度140和宽度142这两者可以小于氧化层104的长度144和宽度146。绝缘层112的长度140和宽度142相对于氧化层104的尺寸可以足以允许氧化层104的第二部分138包括其上的第一端子116。
如图1和图2所示，第一导电层108和第一端子116可以形成在氧化层104的第二部分138内。第一端子116和第二端子118可以在X方向10和/或Y方向20上彼此间隔开。第一端子116可以具有X方向上的长度148和Y方向上的宽度150。第二导电层114和第二端子118可以形成在绝缘层112上。第二端子118可以具有X方向上的长度152和Y方向上的宽度154。
在本发明的一些方面中，第一端子116和第二端子118可以具有相同的形状和大小。换句话说，长度148可以大体上等于长度152，宽度150可以大体上等于宽度154。换言之，长度148与长度152之比可以为约1∶1，并且宽度150与宽度154之比可以为约1∶1。在这种布置中，电容器组件100可以包括形成在第一端子116与第三端子130之间的第一电容器和形成在第二端子118与第三端子130之间的第二电容器，其中第一电容器和第二电容器具有不同的电容值。由于第二电容器中存在绝缘层112，因此第一电容器和第二电容器具有不同的电容值。
此外，第一端子116和第二端子118可以可选地具有不同的尺寸。换句话说，长度148可以与长度152不同，和/或宽度150可以与宽度154不同。可以考虑这种布置，以实现基于电容器组件100的期望电容值而更精确地选择形成在第一端子116与第三端子130之间的第一电容器和形成在第二端子118与第三端子130之间的第二电容器。
图4示出了图1至图3中的电容器组件100的电路图。该电路图示出了耦接到第一端子116的第一电容器C1和耦接到第二端子118的第二电容器C2。第一电容器C1和第二电容器C2都耦接到第三端子130(即，相同的接地端口)。
图5示出了本发明另一实施例的电容器组件200。电容器组件200可以包括衬底202，该衬底包括半导体材料(例如硅)。电容器组件200可以包括氧化层204，该氧化层形成在衬底202的表面上。电容器组件200可以包括形成在氧化层204的至少一部分上的导电层(未示出)。该导电层可以被包含在氧化层204的外缘内。导电层可以不与衬底202直接接触和/或直接电连接。一个或多个端子可以与导电层连接。例如，如图所示，可以在连接到导电层(未示出)的氧化层204上形成第一端子206、第二端子208、第三端子210和第四端子212。如图5所示，端子206、208、210、212可以在X方向10和/或Y方向20上具有不同的尺寸。
电容器组件200还可以包括绝缘层214(例如氮化硅或氮氧化硅)，该绝缘层形成在氧化层204的至少一部分上。电容器组件200可以包括形成在绝缘层214的至少一部分上、且被包含在绝缘层214的外缘内的导电层(未示出)。在绝缘层214上形成的导电层可以不与衬底202直接接触和/或直接电连接，且不与氧化层204直接接触和/或直接电连接。一个或多个端子可以与形成在绝缘层214上的导电层连接。例如，第五端子216可以与形成在绝缘层214上的导电层连接。
端子206、208、210、212和216中的每一者可以沿着衬底102的表面暴露。端子206、208、210、212可以与绝缘层214共面。例如，端子206、208、210、212中的每一者和绝缘层214可以仅形成在氧化层204上。
第一端子116可以在X方向10和/或Y方向20上与第二端子118间隔开。绝缘层112的边缘156可以与垂直于X方向10的Y方向20对齐。另外，绝缘层112的边缘160可以与垂直于Y方向20的X方向10对齐。
图6示出了图5中的电容器组件200的电路图。如图6所示，第一电容器C1耦接到形成在绝缘层214上的第五端子216。第二电容器C2耦接到第一端子206，第三电容器C3耦接到第二端子208，第四电容器C4耦接到第三端子210，并且第四电容器C4耦接到第四端子212。电容器C1、C2、C3、C4和C5中的每一者耦接到例如由衬底202形成的公共接地端子。如图6所示，电容器C1、C2、C3、C4和C5中的每一者可以具有不同的电容值，这些电容值例如分别由各电容器的面积和介电材料确定。如图5所示，端子206、208、210和212的不同尺寸以及因此而产生的面积可以产生每个相应电容器的不同电容值。图6所示的各电容值仅是由本发明的电容器组件考虑的不同电容值的一个示例，并且展示了本发明的非限制性实施例。
该书面说明书使用了各示例来公开本发明(包括最佳模式)，并且还使本领域任何技术人员能够对本发明进行实践，包括制造和使用任何设备或系统以及执行任何所结合的方法。本发明的专利范围由权利要求书限定，并且可以包括本领域技术人员想到的其它示例。如果这种其它示例包括与权利要求书的字面用语没有不同的结构元素、或者如果它们包括与权利要求书的字面用语没有实质性差异的等价结构元素，则这些其它示例旨在在权利要求书的范围内。

Claims (21)

1.一种电容器组件，包括：
衬底，所述衬底包括半导体材料；
氧化层，所述氧化层形成在所述衬底的表面上；
绝缘层，所述绝缘层形成在所述氧化层的至少一部分上；
第一导电层，所述第一导电层形成在所述氧化层的至少一部分上；
第二导电层，所述第二导电层形成在所述绝缘层的至少一部分上；
第一端子，所述第一端子与所述第一导电层连接；
第二端子，所述第二端子与所述第二导电层连接；以及
第三端子，所述第三端子与所述衬底连接；
其中，所述氧化层串联连接在所述衬底与所述第一导电层之间，以在所述第一端子与所述第三端子之间形成第一电容器；并且
其中，所述绝缘层串联连接在所述衬底与所述第二导电层之间，以在所述第二端子与所述第三端子之间形成第二电容器。
2.根据权利要求1所述的电容器组件，其中，所述绝缘层是由与所述氧化层不同的介电材料形成的。
3.根据权利要求1所述的电容器组件，其中，所述绝缘层包括氮化物层。
4.根据权利要求3所述的电容器组件，其中，所述绝缘层包括氮化硅或氮氧化硅。
5.根据权利要求1所述的电容器组件，其中，所述第一端子和所述第二端子各自具有X方向上的长度；进一步地，其中，所述第一端子的所述长度与所述第二端子的所述长度之比为约1∶1。
6.根据权利要求5所述的电容器组件，其中，所述第一端子和所述第二端子各自具有Y方向上的宽度，所述Y方向垂直于所述X方向；进一步地，其中，所述第一端子的所述宽度与所述第二端子的所述宽度之比为约1∶1。
7.根据权利要求1所述的电容器组件，其中，所述第三端子在沿Z方向与所述衬底的表面间隔开的位置处与所述衬底连接。
8.根据权利要求1所述的电容器组件，其中：
所述第一端子在X方向和/或Y方向上与所述第二端子间隔开。
9.根据权利要求1所述的电容器组件，其中：
所述绝缘层覆盖所述氧化层的第一部分，所述氧化层的所述第一部分与所述氧化层的没有所述绝缘层的第二部分不同。
10.根据权利要求1所述的电容器组件，其中，所述第一端子包括直接接触所述氧化层的导电材料。
11.根据权利要求1所述的电容器组件，其中，所述第一端子包括直接接触所述绝缘层的导电材料。
12.根据权利要求1所述的电容器组件，其中，所述衬底的所述半导体材料包括硅。
13.根据权利要求1所述的电容器组件，其中，所述氧化层包括氧化硅。
14.根据权利要求1所述的电容器组件，其中，所述第一端子和所述第二端子具有相同的形状和大小，
其中，所述第一电容器具有第一电容值且所述第二电容器具有第二电容值，
其中，所述第一电容值与所述第二电容值不相等。
15.根据权利要求1所述的电容器组件，还包括：附加端子，所述附加端子形成在所述氧化层或所述绝缘层上。
16.根据权利要求15所述的电容器组件，其中，所述附加端子与所述第一端子和所述第二端子两者间隔开。
17.一种形成电容器组件的方法，包括：
在衬底的表面上形成氧化层，所述衬底包括半导体材料；
在所述氧化层的至少一部分上形成绝缘层；
在所述氧化层的至少一部分上沉积第一导电层；
在所述绝缘层的至少一部分上沉积第二导电层；
在所述第一导电层上沉积第一端子；以及
在所述第二导电层上沉积第二端子。
18.根据权利要求17所述的方法，其中：
形成所述绝缘层包括：在所述氧化层的表面的第一部分内形成所述绝缘层，所述氧化层的表面的所述第一部分与所述氧化层的包括所述第一端子的第二部分不同；并且
沉积所述第一端子包括：在所述氧化层的所述第二部分内沉积所述第一端子。
19.根据权利要求18所述的方法，其中，形成所述绝缘层包括：在所述氧化层的所述第一部分内蚀刻所述绝缘层。
20.根据权利要求18所述的方法，其中，形成所述绝缘层包括：遮盖所述氧化层的所述第二部分，并在所述氧化层的所述第一部分上形成所述绝缘层。
21.根据权利要求17所述的方法，还包括以下步骤：在所述氧化层或所述绝缘层的至少一部分上沉积附加端子，
其中，所述附加端子与所述第一端子和所述第二端子间隔开。
CN202280073797.0A 2021-11-01 2022-10-20 组合式mos/mis电容器组件 Pending CN118202461A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163274102P 2021-11-01 2021-11-01
US63/274,102 2021-11-01
PCT/US2022/047220 WO2023076094A1 (en) 2021-11-01 2022-10-20 Combined mos/mis capacitor assembly

Publications (1)

Publication Number Publication Date
CN118202461A true CN118202461A (zh) 2024-06-14

Family

ID=86159683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280073797.0A Pending CN118202461A (zh) 2021-11-01 2022-10-20 组合式mos/mis电容器组件

Country Status (3)

Country Link
US (1) US20230326923A1 (zh)
CN (1) CN118202461A (zh)
WO (1) WO2023076094A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3377762B2 (ja) * 1999-05-19 2003-02-17 株式会社半導体理工学研究センター 強誘電体不揮発性メモリ
US7579644B2 (en) * 2006-05-18 2009-08-25 International Business Machines Corporation Adjustable on-chip sub-capacitor design
US9041148B2 (en) * 2013-06-13 2015-05-26 Qualcomm Incorporated Metal-insulator-metal capacitor structures
US9859358B2 (en) * 2015-05-26 2018-01-02 Altera Corporation On-die capacitor (ODC) structure
US10615249B2 (en) * 2018-07-19 2020-04-07 Vanguard International Semiconductor Corporation Capacitor structures and methods for fabricating the same

Also Published As

Publication number Publication date
WO2023076094A1 (en) 2023-05-04
US20230326923A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
US9917146B2 (en) Integrated capacitor and method for producing the same
US9824955B2 (en) Semiconductor device
US7411270B2 (en) Composite capacitor and method for forming the same
CN1783709A (zh) 电子器件及其制造方法
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
US9006584B2 (en) High voltage polymer dielectric capacitor isolation device
JPH0685168A (ja) キャパシタとその製造方法
CN1223082C (zh) 电子装置
US7678659B2 (en) Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof
EP3816638A1 (en) Mems probe card device
EP0692799A2 (en) Trimmable capacitor
US20230326923A1 (en) Combined MOS/MIS Capacitor Assembly
CN108538816B (zh) 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法
US20230140344A1 (en) Trimmable Semiconductor-Based Capacitor
CN101958235A (zh) 金属-绝缘体-金属电容器的制造方法
US20200335436A1 (en) Device isolators
US20220367732A1 (en) Embeddable Semiconductor-Based Capacitor
US20220367733A1 (en) Embeddable Semiconductor-Based Capacitor
US20220352391A1 (en) Metal-Oxide-Semiconductor Capacitor and Circuit Board Including the Same Embedded Therein
US20240234591A9 (en) Metal-Oxide-Semiconductor Capacitor
US10217810B2 (en) Capacitor formed on heavily doped substrate
WO2024086220A1 (en) Metal-oxide-semiconductor capacitor
US11548779B2 (en) Capacitive micro structure
CN117242583A (zh) 金属氧化物半导体电容器、以及包括嵌入其中的该电容器的电路板
US20050077540A1 (en) Integrated circuit arrangement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination