CN118199622A - 一种多相时钟产生电路 - Google Patents

一种多相时钟产生电路 Download PDF

Info

Publication number
CN118199622A
CN118199622A CN202311697411.6A CN202311697411A CN118199622A CN 118199622 A CN118199622 A CN 118199622A CN 202311697411 A CN202311697411 A CN 202311697411A CN 118199622 A CN118199622 A CN 118199622A
Authority
CN
China
Prior art keywords
multiphase
phase
delay
primary
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311697411.6A
Other languages
English (en)
Inventor
殷韵
徐鸿涛
李梓木
李嘉祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202311697411.6A priority Critical patent/CN118199622A/zh
Publication of CN118199622A publication Critical patent/CN118199622A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明属于射频时钟技术领域，具体为一种多相时钟产生电路。本发明的时钟产生电路包括初级多相产生电路、相位比较器和次级相位校准电路；初级多相产生电路用于将输入的参考时钟信号转化为初级多相信号；相位比较器用于比较不同相位的初级多相信号，将相位比较信号转化为控制信号；次级相位校准电路，用于校准初级多相信号的相位误差，提供高精度多相时钟输出信号。本发明提出的多相时钟产生电路利用注入锁定振荡器对延迟链产生的初级多相信号进行校准，实现了较高的相位精度；利用相位比较器控制注入锁定振荡器的自由振荡频率跟踪输入参考频率，实现了较宽的频率覆盖范围和较低的相位噪声。

Description

一种多相时钟产生电路
技术领域
本发明属于射频时钟技术领域，具体涉及一种多相时钟产生电路。
背景技术
多相时钟电路在射频前端电路中有广泛的应用。例如，多相滤波器，移相器和多相功率放大器。以多相功率放大器为例，通过采用多相位的本振信号进行矢量合成，减小进行合成的矢量之间的夹角，从而得到更高的输出功率和更大的输出范围。由于射频源一般无法提供精确的多相时钟信号，多相功率放大器都需要在片上集成多相时钟产生电路。传统的正交架构多相功率放大器采用4相正交时钟，通常对50％占空比的二倍频时钟进行分频得到。但是，分频器会耗费较大的功耗，而且无法提供四相以上的时钟信号，不满足6相、8相等架构的需求。因此，高精度、低相噪、多相位的时钟信号产生电路对于高性能射频前端电路有重要意义。
常见的多相时钟发生器包括基于环形振荡器的锁相环PLL，延迟锁定环DLL，注入锁定环形振荡器ILRO等。PLL可以实现高精度的多相时钟，频率覆盖范围大，但是环振的相位噪声很高，锁相环的环路带宽往往不足以抑制环振的相噪。DLL是目前的主流方案，具有更低的相位噪声，但是对匹配性要求很高，微小的电路和版图失配就会影响相位精确度。ILRO利用环振产生多相信号，不易受失配影响。同时，注入锁定机制可以提供足够的带宽以抑制环振的相位噪声。但是ILRO的频率跟踪范围较窄，需要辅助电路进行频率调整。此外，常见的ILRO采用单相位或差分信号进行注入锁定，面临最小相位误差和相位噪声的折中。
针对射频前端芯片对高性能多相时钟的需求以及现存方法存在的以上问题，本发明提出一种多相时钟产生电路，结合DLL和ILRO两种方法的优点，利用ILRO对DLL产生的时钟进行相位校准，并利用辅助电路对ILRO进行频率跟踪，实现较高的相位精度、较大的频率覆盖范围和较低的相位噪声。
发明内容
本发明的目的在于提出一种相位精度高、频率范围大、相位噪声低的多相时钟产生电路，可应用于多相发射机等射频前端芯片。
本发明提供的多相时钟产生电路，包括初级多相产生电路、相位比较器和次级相位校准电路；其中：
所述初级多相产生电路，用于将输入的参考时钟信号转化为初级多相信号；
所述相位比较器，用于比较不同相位的初级多相信号，将相位比较信号转化为控制信号；
次级相位校准电路，用于校准初级多相信号的相位误差，提供高精度多相时钟输出信号。
本发明中，所述初级多相产生电路为延迟链，可采用纯模拟或全数字、单端或差分的延迟单元级联实现，在每个延迟单元的输出节点提取出初级多相信号；每个延迟单元电路结构相同，具有相等的延时。
本发明中，所述次级相位校准电路为注入锁定环形振荡器，采用与延迟链相同的延迟单元组成，初级多相信号连接到延迟单元的注入端，在每个延迟单元的输出节点提取校准后的多相信号。
本发明中，所述相位比较器的输入信号为延迟链产生的第一和第二相位信号；输出的控制信号同时调节延迟链和注入锁定环形振荡器中的延迟单元的延时。
本发明中，所述相位比较器将第一和第二相位信号的延时差调整为一个参考时钟周期，使延迟链输出延时间隔1\N个参考时钟周期的N+1个初级多相信号。
本发明中，所述相位比较器将注入锁定环形振荡器的自谐振频率调整为参考时钟频率，使注入锁定振荡器实现更大的频率跟踪范围和更低的相位噪声。
本发明提出的多相时钟产生电路利用注入锁定振荡器对延迟链产生的初级多相信号进行校准，实现了较高的相位精度；利用相位比较器控制注入锁定振荡器的自由振荡频率跟踪输入参考频率，实现了较宽的频率覆盖范围和较低的相位噪声。
附图说明
图1为多相时钟产生电路架构图示。
图2为初级多相产生电路的一种实施方式。
图3为初级多相信号的示意图。
图4为次级相位校准电路的一种实施方式。
图5为多相时钟产生电路的应用举例。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图和具体实施例对本发明进行详细说明。本实施例以本发明技术方案为前提进行实施，但本发明的保护范围不限于下述的实施例。
图1给出了多相时钟产生电路架构，包括初级多相产生电路10、相位比较器20和次级相位校准电路30；其中，初级多相产生电路用于将输入的参考时钟信号转化为初级多相信号；相位比较器用于比较不同相位的初级多相信号，将相位比较信号转化为控制信号；次级相位校准电路用于校准初级多相信号的相位误差，提供高精度多相时钟输出信号。
如图2所示，所述初级多相产生电路为延迟链，可采用纯模拟或全数字、单端或差分的延迟单元(100,101,102,……,10N,10M)级联实现，其中100和10M是为了使所有延迟单元具有相同的驱动和负载而设置的单元。图中展示的是一种单端延时链的结构，每个延迟单元电路结构相同，具有相等的延时；在单端延时链的延迟单元的输出节点处，提取出N+1个初级多相信号(T0,T1,T2,……,TN)。T0和TN是提供给相位比较器的第一和第二相位信号，二者之间有N个延迟单元，延时差为N×t0，其中t0为延迟单元的延时。
如图3所示，所述相位比较器的功能是比较T0和Tn的相位信息，输出控制信号调节延迟单元的延时，将T0和TN的边沿对齐。若TN的上升沿滞后于T0的上升沿，说明延迟链的总延时过大，因此输出减小延时的控制信号；若TN的上升沿超前于T0的上升沿，说明延迟链的总延时过小，输出增大延时的控制信号。最终相位比较器将T0和TN的延时差调节为一个参考时钟周期，即T＝N×t0，其中f0为参考时钟频率。此时延迟链输出依次间隔/>的初级多相信号。
由于电路和版图的非理想因素，初级多相信号存在相位误差。例如，延时链中每一个延时单元的延时不相等；相位比较器的精度有限，T0和TN的延时差无法准确地调节为一个参考时钟周期。这些非理想因素导致初级多相信号不是均匀间隔需要进行校准。
如图4所示，所述次级相位校准电路为注入锁定环形振荡器，采用与延迟链相同的延迟单元组成，初级多相信号(T1,T2,……,TN)连接到延迟单元的注入端，在每个延迟单元的输出节点提取校准后的多相信号(P1,P2,……,PN)。环形振荡器路径上的总延时必定为1个参考时钟周期，通过电路和版图设计，可以使延时单元(301,302,……,30N)具有相同的延时，输出均匀间隔的多相信号。即使注入的初级多相信号存在相位误差，但是校准后的多相信号能够实现较高的相位精度。
环形振荡器在自由谐振时，其输出频率是未知的。通过将初级多相信号注入到环形振荡器，对其进行注入锁定，可以使输出频率锁定为参考时钟频率。当参考时钟频率与环形振荡器的自由谐振频率相差过大时，输出频率无法被准确锁定，会发生较大的波动。此外，注入锁定机制对环形振荡器的相位噪声有高通滤波作用，能够抑制环形振荡器低频处的噪声。噪声抑制带宽与参考时钟频率和自由谐振频率之差有关，当二者相等时，带宽最大。因此，为了实现更大的频率锁定范围和噪声抑制带宽，需要调节环形振荡器的自由谐振频率等于参考时钟频率。
如图1所示，相位比较器输出的控制信号同时调节延迟链和注入锁定环形振荡器中的延迟单元的延时。当延迟单元的延时被调整为时，对应环形振荡器的自由谐振频率为f＝f0。因此，环形振荡器的输出频率能够持续跟踪参考时钟频率，同时能实现最大的噪声抑制带宽。
图5给出了本发明的多相时钟产生电路的应用举例。它包含晶体振荡器510，频率综合器520，多相时钟产生电路530，射频发射机540和射频接收机550等多个模块。首先频率综合器将来自晶振的参考时钟信号进行倍频，产生本地振荡(LO)信号；多相时钟产生电路将本振信号转化为多相时钟信号，并提供给发射机中的多相功率放大器541，接收机中的多相混频器551和多路滤波器551等模块。
因此，本发明给出了一种多相时钟产生电路，它采用延迟链来产生初级多相信号，采用注入锁定振荡器对初级多相信号进行校准，采用相位比较器进行频率跟踪，有效提高了多相时钟信号的相位精度，频率覆盖范围，并且能实现较低的相位噪声。本发明对于高性能射频前端芯片有较大意义。

Claims (3)

1.一种多相时钟产生电路，其特征在于，包括初级多相产生电路、相位比较器和次级相位校准电路；其中：
所述初级多相产生电路，用于将输入的参考时钟信号转化为初级多相信号；
所述相位比较器，用于比较不同相位的初级多相信号，将相位比较信号转化为控制信号；
次级相位校准电路，用于校准初级多相信号的相位误差，提供高精度多相时钟输出信号；
所述初级多相产生电路为延迟链，采用纯模拟或全数字、单端或差分的延迟单元级联实现，在每个延迟单元的输出节点提取出初级多相信号；每个延迟单元电路结构相同，具有相等的延时；
所述次级相位校准电路为注入锁定环形振荡器，采用与延迟链相同的延迟单元组成，初级多相信号连接到延迟单元的注入端，在每个延迟单元的输出节点提取校准后的多相信号；
所述相位比较器的输入信号为延迟链产生的第一和第二相位信号；输出的控制信号同时调节延迟链和注入锁定环形振荡器中的延迟单元的延时。
2.如权利要求1所述的多相时钟产生电路，其特征在于，相位比较器将第一和第二相位信号的延时差调整为一个参考时钟周期，使延迟链输出延时间隔1\N个参考时钟周期的N+1个初级多相信号。
3.如权利要求1所述的多相时钟产生电路，其特征在于，相位比较器将注入锁定环形振荡器的自谐振频率调整为参考时钟频率，使注入锁定振荡器实现更大的频率跟踪范围和更低的相位噪声。
CN202311697411.6A 2023-12-12 2023-12-12 一种多相时钟产生电路 Pending CN118199622A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311697411.6A CN118199622A (zh) 2023-12-12 2023-12-12 一种多相时钟产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311697411.6A CN118199622A (zh) 2023-12-12 2023-12-12 一种多相时钟产生电路

Publications (1)

Publication Number Publication Date
CN118199622A true CN118199622A (zh) 2024-06-14

Family

ID=91407260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311697411.6A Pending CN118199622A (zh) 2023-12-12 2023-12-12 一种多相时钟产生电路

Country Status (1)

Country Link
CN (1) CN118199622A (zh)

Similar Documents

Publication Publication Date Title
US9893735B2 (en) Digital phase locked loop
US8253454B2 (en) Phase lock loop with phase interpolation by reference clock and method for the same
US11233520B2 (en) Digital frequency synthesizer with robust injection locked divider
CN106603072B (zh) 具有模拟正交校准环路的注入锁定环形振荡器电路
US7724862B2 (en) Phase locked loop apparatus with adjustable phase shift
CN107634761B (zh) 一种数字锁相环频率综合装置
US20040198297A1 (en) Quadrature signal generator with feedback type frequency doubler
CN108988855B (zh) 注入锁定振荡器系统和方法
Jasielski et al. An analog dual delay locked loop using coarse and fine programmable delay elements
US6785528B2 (en) Quadrature divider
Santiccioli et al. 32.8 A 98.4 fs-jitter 12.9-to-15.1 GHz PLL-based LO phase-shifting system with digital background phase-offset correction for integrated phased arrays
Liang et al. A 23.4 mW− 72-dBc Reference Spur 40 GHz CMOS PLL Featuring a Spur-Compensation Phase Detector
EP2518895B1 (en) Delay-Coupled LCVCO
CN116366055A (zh) 锁相环和射频通信装置
CN118199622A (zh) 一种多相时钟产生电路
US20050195917A1 (en) Method and apparatus for crystal drift compensation
US10944360B2 (en) Local oscillator
CN114531152B (zh) 锁相环
Liang et al. A 28.8-to-43.2 GHz 79.8 fs $ _ {\mathrm {rms}} $ Jitter and $-$78.5 dBc Reference Spur PLL Exploiting Complementary Mixing Phase Detector With Mismatch Calibration
Asprilla et al. 0.45-mW 2.35-3.0 GHz Multiplying DLL with Calibration Loop in 28nm CMOS FD-SOI
CN118316443B (zh) 一种低相噪的小数分频锁相环、芯片及电子设备
Buhr et al. A 10 Bit Phase-Interpolator-Based Digital-to-Phase Converter for Accurate Time Synchronization in Ethernet Applications
CN118554949A (zh) 一种高精度的原子钟信号输出与同步模块
US20240364265A1 (en) Frequency generator
CN110289857B (zh) 一种时钟生成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination