CN118174530A - 一种利用运放失配特性的软启动电路 - Google Patents

Abstract

本发明涉及一种利用运放失配特性的软启动电路，包括失调运放模块、比较器模块和逻辑控制模块，失调运放模块用于通过为失调运放模块内部的电容充电，以实现软启动功能，并根据电容的电压VREF确定第一控制信号VD；比较器模块，用于将第一控制信号VD与比较器模块内部的电流镜进行驱动能力比较，得到第二控制信号VC；逻辑控制模块用于根据第二控制信号VC和使能信号EN，得到第三控制信号SW1和第四控制信号SW2，以根据第三控制信号SW1和第四控制信号SW2控制失调运放模块内部的开关的开启与关断。这种方式解决了传统软启动电路所需电容过大，占用芯片面积的难题，并且显著减少了电路设计的复杂程度，降低了芯片设计的难度。

Description

一种利用运放失配特性的软启动电路

技术领域

本发明涉及电力电子技术领域，具体涉及一种利用运放失配特性的软启动电路。

背景技术

随着便携电子产品在通信、计算机及消费类电子等领域的不断增长，对电源管理芯片的需求也呈递增趋势。而DC-DC开关电源在宽输入电压范围和宽负载范围条件下具有较高的效率，从而被广泛应用。开关电源是通过将误差信号转换成占空比控制信号驱动开关进行工作的。在DC-DC开关源的启动阶段，由于环路响应的原因，输出电压不可能瞬间建立，导致反馈引脚电压远远小于基准电压，致使误差放大器工作在非平衡状态，其输出信号过高，环路处于100％占空比状态下工作。这时将有很大的浪涌电流流入输出电容，输出电压也将产生较大过冲。此时较大的浪涌电流还有可能损耗开关晶体管和其他器件。软启动电路用于DC-DC启动时，提供缓慢变化的电压信号，在误差放大器的输入端代替基准电压，与反馈电压相比，其限制了DC-DC工作的占空比，达到消除浪涌电流和电压过冲的目的。

传统的软启动电路或者需要较大的电容，导致芯片版图面积增加；或者需要较复杂的电路结构，增加了芯片设计难度。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种利用运放失配特性的软启动电路。本发明要解决的技术问题通过以下技术方案实现：

本发明提供一种利用运放失配特性的软启动电路，所述软启动电路包括失调运放模块、比较器模块和逻辑控制模块，其中：

所述失调运放模块，用于通过为所述失调运放模块内部的电容充电，以实现软启动功能，并根据所述电容的电压VREF确定第一控制信号VD，以检测从电压VREF不再线性上升到所述比较器模块翻转前否结束；

所述比较器模块，所述比较器模块的输入端连接所述失调运放模块的输出端，用于接收所述第一控制信号VD，将所述第一控制信号VD作为晶体管的栅极控制信号，与所述比较器模块内部的电流镜进行驱动能力比较，得到第二控制信号VC；

所述逻辑控制模块，所述逻辑控制模块的输入端连接所述比较器模块的输出端，所述逻辑控制模块的输出端连接所述失调运放模块的输入端，用于接收所述第二控制信号VC，并根据所述第二控制信号VC和使能信号EN，得到第三控制信号SW1和第四控制信号SW2，以根据所述第三控制信号SW1和所述第四控制信号SW2控制所述失调运放模块内部的开关的开启与关断。

在本发明的一个实施例中，所述失调运放模块包括开关S1、开关S21、开关S22、晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4、晶体管MP5、晶体管MP6、晶体管MN1、晶体管MN2、晶体管MN5、晶体管MN6、电阻R1、电阻R2、电容C1和电容C2，其中：

所述晶体管MN1的源极连接接地端GND，漏极连接所述晶体管MN1的栅极、所述晶体管MN2的栅极和所述晶体管MP1的漏极；

所述晶体管MN2的源极连接接地端GND，漏极连接所述比较器模块、所述晶体管MP2的漏极和所述晶体管MN5的栅极；

所述晶体管MP1的栅极输入电压V1，源极连接所述晶体管MP6的漏极和所述晶体管MP2的源极；

所述晶体管MP2的栅极输入电压VREF；

所述晶体管MN5的源极连接接地端GND，漏极连接所述电容C2的第一端、所述开关S22的第一端、所述晶体管MP3的源极、所述晶体管MN6的栅极和所述晶体管MP5的漏极；

所述晶体管MP6的栅极连接所述比较器模块、所述晶体管MP5的栅极、所述晶体管MP4的栅极、所述晶体管MP4的漏极、所述开关S21的第一端和IREF端的输入端；

所述晶体管MP4的源极、所述晶体管MP5的源极和所述晶体管MP6的源极和所述开关S22的第二端连接电源端VDD；

所述晶体管MN6的源极连接所述电阻R1的第一端，漏极连接所述开关S1的第一端和V0P8V端；

所述电阻R1的第二端连接所述电阻R2的第一端和所述开关S1的第二端；

所述电阻R2的第二端连接所述电容C1的第一端；

所述晶体管MN5的源极、所述电容C2的第二端、所述开关S22的第二端、所述晶体管MP3的漏极、所述电容C1的第二端、所述IREF端的输出端均连接接地端GND。

在本发明的一个实施例中，所述晶体管MP1、所述晶体管MP2、所述晶体管MP3、所述晶体管MP4、所述晶体管MP5和所述晶体管MP6均为PMOS管。

在本发明的一个实施例中，所述晶体管MN1、所述晶体管MN2、所述晶体管MN5和所述晶体管MN6均为NMOS管。

在本发明的一个实施例中，所述比较器模块包括晶体管MN3、晶体管MN4和晶体管MP7，其中：

所述晶体管MN3的源极连接接地端GND，漏极连接所述晶体管MN3的栅极、所述晶体管MN4的栅极、所述晶体管MN2的漏极、所述晶体管MP2的漏极和所述晶体管MN5的栅极；

所述晶体管MN4的源极连接接地端GND，所述晶体管MN4的漏极连接所述逻辑控制模块和所述晶体管MP7的漏极；

所述晶体管MP7的源极连接电源端VDD，栅极连接所述晶体管MP4的栅极、所述晶体管MP5的栅极和所述晶体管MP6的栅极。

在本发明的一个实施例中，所述晶体管MN3和所述晶体管MN4均为NMOS管。

在本发明的一个实施例中，所述晶体管MP7为PMOS管。

在本发明的一个实施例中，所述失调运放模块还包括晶体管MP8、开关S31、开关S32，其中：

所述晶体管MP8的源极连接电源端VDD，栅极连接所述晶体管MP4的栅极，漏极连接所述开关S31的第一端，所述开关S31的第二端连接所述开关S32的第一端和端口SSPIN，并通过端口SSPIN连接片外电容Off-Chip，所述开关S32的第二端连接所述电阻R2的第二端、所述电容C1的第一端和所述晶体管MP3的栅极。

在本发明的一个实施例中，所述晶体管MP8为PMOS管。

与现有技术相比，本发明的有益效果在于：

本发明提出了一种利用运放的失配特性来设计运放失调电压的软启动电路，该软启动电路通过为失调运放模块内部的电容充电，实现软启动功能，并且根据失调运放模块内部的电容的电压VREF确定用于检测从电压VREF不再线性上升到所述比较器模块翻转前否结束的第一控制信号VD，以使比较器模块将第一控制信号VD作为晶体管的栅极控制信号，从而通过与比较器模块内部的电流镜进行驱动能力比较，得到第二控制信号VC，最后根据第二控制信号VC和使能信号EN，得到第三控制信号SW1和第四控制信号SW2，以通过第三控制信号SW1和第四控制信号SW2控制失调运放模块内部的开关的开启与关断，这种方式解决了传统软启动电路所需电容过大，占用芯片面积的难题，并且显著减少了电路设计的复杂程度，降低了芯片设计的难度。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的一种利用运放失配特性的软启动电路的模块框图；

图2是本发明实施例提供的一种利用运放失配特性的软启动电路的电路结构示意图；

图3是本发明实施例提供的一种运算放大器的电路结构示意图；

图4是本发明实施例提供的另一种利用运放失配特性的软启动电路的电路结构示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

基于上述构思，请参见图1，图1是本发明实施例提供的一种利用运放失配特性的软启动电路的模块框图，本发明提供的利用运放失配特性的软启动电路包括失调运放模块、比较器模块和逻辑控制模块，其中：

失调运放模块，用于通过为失调运放模块内部的电容充电，以实现软启动功能，并根据电容的电压VREF确定第一控制信号VD，以检测从电压VREF不再线性上升到比较器模块翻转前否结束；

比较器模块，比较器模块的输入端连接失调运放模块的输出端，用于接收第一控制信号VD，将第一控制信号VD作为晶体管的栅极控制信号，与比较器模块内部的电流镜进行驱动能力比较，得到第二控制信号VC；

逻辑控制模块，逻辑控制模块的输入端连接比较器模块的输出端，逻辑控制模块的输出端连接失调运放模块的输入端，用于接收第二控制信号VC，并根据第二控制信号VC和使能信号EN，得到第三控制信号SW1和第四控制信号SW2，以根据第三控制信号SW1和第四控制信号SW2控制失调运放模块内部的开关的开启与关断。

具体的，充电的过程便是软启动的过程，而当电容充电结束，则代表软启动功能实现完毕。因此，首先对失调运放模块内部的电容充电，从而启动软启动，并根据电容的电压VREF确定第一控制信号VD，该第一控制信号VD用于检测第二阶段是否结束，第二阶段为从电压VREF不再线性上升到比较器翻转前的这一阶段；之后，第一控制信号VD传输至比较器模块，并将第一控制信号VD作为晶体管的栅极控制信号，以与比较器模块内部的电流镜进行驱动能力比较当第一控制信号VD控制的晶体管的驱动能力比电流镜强时，输出的第二控制信号VC被下拉至低电平，当第一控制信号VD控制的晶体管的驱动能力比电流镜弱时，输出的第二控制信号VC被上拉至高电平；然后第二控制信号VC传输至逻辑控制模块，在电源端VDD建立完成后，使能信号EN翻转为高电平(电源端VDD未建立完成时，使能信号EN为低电平)，第二控制信号VC为低电平时，第三控制信号SW1和第四控制信号SW2为低电平，控制失调运放模块内的开关的断开，第二控制信号VC为高电平时，第三控制信号SW1和第四控制信号SW2为高电平，控制失调运放模块内的开关的断开。

在一个可选的实施例中，请参见图2，本发明实施例提供的失调运放模块包括开关S1、开关S21、开关S22、晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4、晶体管MP5、晶体管MP6、晶体管MN1、晶体管MN2、晶体管MN5、晶体管MN6、电阻R1、电阻R2、电容C1和电容C2，其中：

晶体管MN1的源极连接接地端GND，漏极连接晶体管MN1的栅极、晶体管MN2的栅极和晶体管MP1的漏极；

晶体管MN2的源极连接接地端GND，漏极连接比较器模块、晶体管MP2的漏极和晶体管MN5的栅极；

晶体管MP1的栅极输入电压V1，源极连接晶体管MP6的漏极和晶体管MP2的源极；

晶体管MP2的栅极输入电压VREF；

晶体管MN5的源极连接接地端GND，漏极连接电容C2的第一端、开关S22的第一端、晶体管MP3的源极、晶体管MN6的栅极和晶体管MP5的漏极；

晶体管MP6的栅极连接比较器模块、晶体管MP5的栅极、晶体管MP4的栅极、晶体管MP4的漏极、开关S21的第一端和IREF(电流基准源)端的输入端；

晶体管MP4的源极、晶体管MP5的源极和晶体管MP6的源极和开关S22的第二端连接电源端VDD；

晶体管MN6的源极连接电阻R1的第一端，漏极连接开关S1的第一端和V0P8V(即0.8V电压)端；

电阻R1的第二端连接电阻R2的第一端和开关S1的第二端；

电阻R2的第二端连接电容C1的第一端；

晶体管MN5的源极、电容C2的第二端、开关S22的第二端、晶体管MP3的漏极、电容C1的第二端、IREF端的输出端均连接接地端GND。

在本实施中，请参见图3，本发明利用运算放大器的失配特性设计了运算放大器的失调电压，具体为：

如图3所示，令晶体管MN1与晶体管MN2的尺寸相等，由饱和区电流公式可知，流过晶体管MN1与晶体管MN2的电流相等，即I1＝I2。对于晶体管MP1与晶体管MP2，令晶体管MP1的宽长比为nW/L，晶体管MP2的宽长比为W/L，有：

其中，μ_p为空穴迁移率，C_os为单位面积的栅氧化层电容，n为比例数，表示晶体管MP1的宽长比是晶体管MP2宽长比的n倍，W为晶体管沟道的宽度，L为晶体管沟道的长度，V_SG1为晶体管MP1的源极电压与栅极电压之间的差值，V_SG2为晶体管MP2的源极电压与栅极电压之间的差值，V_TP为晶体管MP1、晶体管MP2的阈值电压。

由此可得：

因此失调电压为：

其中，V_G1为晶体管MP1的栅极电压，V_G2为晶体管MP2的栅极电压。

代入mos饱和电流公式可得：

对于给定的偏置电流I1，调节运放输入对管的比例即可调节V_OS。

可选的，晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4、晶体管MP5和晶体管MP6均为PMOS管。

可选的，晶体管MN1、晶体管MN2、晶体管MN5和晶体管MN6均为NMOS管。

在一个可选的实施例中，请参见图2，比较器模块包括晶体管MN3、晶体管MN4和晶体管MP7，其中：

晶体管MN3的源极连接接地端GND，漏极连接晶体管MN3的栅极、晶体管MN4的栅极、晶体管MN2的漏极、晶体管MP2的漏极和晶体管MN5的栅极；

晶体管MN4的源极连接接地端GND，晶体管MN4的漏极连接逻辑控制模块和晶体管MP7的漏极；

晶体管MP7的源极连接电源端VDD，栅极连接晶体管MP4的栅极、晶体管MP5的栅极和晶体管MP6的栅极。

可选的，晶体管MN3和所述晶体管MN4均为NMOS管。

可选的，晶体管MP7为PMOS管。

下面详细介绍本实施例的软启动电路的工作原理，如图2所示，开关S1的控制信号为第三控制信号SW1，开关S21和开关S22的控制信号为第四控制信号SW2。当开关的控制信号为高电平时，对应的开关闭合；当开关的控制信号为低电平时，对应的开关断开。EN信号为使能信号，下面介绍逻辑控制：

系统刚上电时，使能信号EN为低电平，逻辑控制模块Logic输出的第三控制信号SW1为低电平，控制开关S1断开；第四控制信号SW2为高电平，控制开关S21和开关S22闭合。

当VDD建立完成后，使能信号EN翻转为高电平。若第二控制信号VC为低电平时，此时逻辑控制模块Logic输出的第三控制信号SW1为低电平，控制开关S1断开；第四控制信号SW2为低电平，控制开关S21、开关S22断开；当使能信号EN为高电平，且第二控制信号VC为高电平时，逻辑控制模块Logic输出的第三控制信号SW1为高电平，控制开关S1闭合；第四控制信号SW2为高电平，控制开关S21、开关S22闭合。

下面为软启动电路的三个阶段进行介绍。

(1)第一阶段：初始充电阶段(失调电压供电)。

图2中的晶体管MP1、晶体管MP2、晶体管MN1、晶体管MN2和晶体管MN5构成一个二级运放，电容C2使得运放的第二级输出级，即晶体管MN5的漏极为二级运放的主极点，保证了系统的稳定性。二级运放加上源随器晶体管MN6后构成一个近似LDO(低压差线性稳压器)的模型。晶体管MN6的电源电压为由带隙基准模块提供的V0P8V，即0.8V电压。0.8V也是VREF理论上经过软启动后需要达到的电压。

由上述第4个公式可知，可通过人为设计运放两输入对管(即晶体管MP1和晶体管MP2)的宽长比的比例和晶体管MN1、晶体管MN2、晶体管MN3的宽长比的比例，进而实现对运放失调电压V_OS即V1-VREF的人为设计，通过源随器晶体管MN6组成一个LDO，进行电压钳位(即：V1-VREF＝VOS)。恒定失调电压加在电阻R1、电阻R2的两端，形成恒定电流，恒定电流给电容C1充电，使电压VREF以恒定斜率上升(在这个过程中，V1-VREF为一个恒定值，且在本阶段VREF较低，VD较高，晶体管MN4下拉能力较强，VC被下拉至低电平)。

在DC-DC芯片设计中软启动时间不能过短，否则会导致误差放大器的基准电压过快建立，使得反馈引脚电压远远小于基准电压，致使误差放大器工作在非平衡状态。因此通常需要设计ms级别的启动时间，来达到0.8～1V的基准电压。基准电压在软启动模块内部采用电流给电容充电的形式产生。为了节省芯片面积，电容不能选取过大，因此选取pF级别的电容。而此情况下，要实现ms级启动时间则电容的充电电流必须控制在几十nA。如何产生稳定nA电流为设计难点。在大电流应用中，芯片内部为几μA级的电流源镜像无法准确产生nA级电流，只能从模块内部产生电流。对于MΩ级电阻(电阻R1+电阻R2)只要叠加稳定的mV级压差就可实现nA级充电电流。运放的失调电压一般在几mV，符合预期数量级，只要利用运放的失配特性来设计运放失调电压，就可以得到稳定的电压差。

(2)第二阶段：电压VREF不再线性上升到比较器模块翻转前(电压V1到达上限0.8V)。

当电压V1升高到近似V0P8V时，无法再上升(不能超过源随器晶体管MN6的电源电压)，但此时V1-VREF>0，电流仍存在，电容C1仍在充电，电压VREF仍上升，只是上升斜率变小。另外在这个阶段晶体管MP3和晶体管MN6组成的正反馈环路会刺激电压VREF的上升，在本阶段V1-VREF的值减小(这个过程很短，本阶段电压VREF的上升也很小)。

(3)第三阶段：比较器模块工作，运算放大器停用(V0P8V直接供电)。

经过第二阶段电压VREF的小幅度上升后，输出的第一控制信号VD的电压减小，由晶体管MP7、晶体管MN3、晶体管MN4构成的“比较器”达到翻转阈值开始工作：晶体管MN4的栅极电压减小，使得晶体管MN4的下拉能力减弱，第二控制信号VC的输出电平被晶体管MP7上拉至高电平，经过逻辑控制模块Logic处理后，输出第三控制信号SW1和第四控制信号SW2，将开关S21闭合，运放停止工作，开关S22闭合，晶体管MN6的栅极被迅速拉到0，以关断；将开关S1闭合，电容C1由带隙基准模块产生的V0P8V通过电阻R2供电。

当“比较器”翻转后，电容C1上极板的电压VREF比基准电压V0P8V近似小了Vos(等于V1-VREF)。此时若将电容C1上极板直接与V0P8V相连则会出现电压突变；若接在电阻R1上端口处则会导致充电电流过小，切换时间太长。因此将电阻分成R1、R2的优势可体现出来：基准电压V0P8V接在较小的电阻R2的上端口处，在开关S1闭合后充电电流更大，电压VREF迅速且平滑达到软启动所需的电压V0P8V，即0.8V。

至此，本设计的软启动模块实现所设计的功能。

另外，请参加图4，本实施例在上述所提供的软启动电路的基础上，还提供一种采用片外电容控制软启动时间的技术方案，在这种技术方案中，失调运放模块还包括晶体管MP8、开关S31、开关S32，其中：

晶体管MP8的源极连接电源端VDD，栅极连接晶体管MP4的栅极，漏极连接开关S31的第一端，开关S31的第二端连接开关S32的第一端和端口SSPIN(端口SSPIN为软启动电路的端口，也指软启动电路所在的芯片的端口)，并通过端口SSPIN连接片外电容Off-Chip，开关S32的第二端连接电阻R2的第二端、电容C1的第一端和晶体管MP3的栅极。

可选的，晶体管MP8为PMOS管。

具体的，添加片外电容Off-Chip启动控制后的软启动电路和控制逻辑如图4所示，相比于图2，图4中增加了开关S31、开关S32。逻辑控制模块Logic新增输入控制信号trim0和输出信号SW3。下面介绍逻辑控制：

当使能信号EN为低电平时，逻辑控制模块Logic输出的第三控制信号SW1为低电平，控制开关S1断开；第四控制信号SW2为高电平，控制开关S21、开关S22闭合；信号SW3为低电平，控制开关S31、开关S32断开。

当使能信号EN为高电平，第二控制信号VC为高电平时，逻辑控制模块Logic输出的第三控制信号SW1为高电平，控制开关S1闭合；第四控制信号SW2为高电平，控制开关S21、开关S22闭合；信号SW3为低电平，控制开关S31、开关S32断开。

当使能信号EN为高电平，第二控制信号VC为低电平，控制信号trim0为低电平时，逻辑控制模块Logic输出的第三控制信号SW1为低电平，控制开关S1断开；第四控制信号SW2为低电平，控制开关S21、开关S22断开；信号SW3为低电平，控制开关S31、开关S32断开。

当使能信号EN为高电平，第二控制信号VC为低电平，控制信号trim0为高电平时，逻辑控制模块Logic输出的第三控制信号SW1为低电平，控制开关S1断开；第四控制信号SW2为低平，控制开关S21、开关S22断开；信号SW3为高电平，控制开关S31、开关S32闭合。

根据上述描述，本实施例所提供的软启动电路的功能可以满足用户对于特定软启动时间的需求。当用户需要使用片外电容启动的功能时，将图4中的trim0信号置为高电平，同时逻辑控制模块Logic检测第二控制信号VC、使能信号EN，当软启动过程未完成且使能信号EN为高电平时，输出信号SW3变为高电平，将开关S31、开关S32闭合，此时由片内电流源镜像产生的μA级电流和运放失调电压产生的nA级电流，同时给片内、片外电容充电启动。此时运放失调电压产生的nA级电流相比于片内电流源镜像产生的μA级电流可忽略不计。充电的总电容为片内电容C1和片外用户自己给定的电容之和。用户可自行设计片外电容的大小，从而实现满足自己需要的软启动时间。

综上所述，本发明提出了一种利用运放的失配特性来设计运放失调电压的软启动电路，解决了传统软启动电路所需电容过大，占用芯片面积的难题，并且显著减少了电路设计的复杂程度，为电源管理芯片的软启动提供了新的设计思路。

在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。

尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下所进行的修改都应当视为属于本发明的保护范围。

Claims (9)

1.一种利用运放失配特性的软启动电路，其特征在于，所述软启动电路包括失调运放模块、比较器模块和逻辑控制模块，其中：

所述失调运放模块，用于通过为所述失调运放模块内部的电容充电，以实现软启动功能，并根据所述电容的电压VREF确定第一控制信号VD，以检测从电压VREF不再线性上升到所述比较器模块翻转前否结束；

所述比较器模块，所述比较器模块的输入端连接所述失调运放模块的输出端，用于接收所述第一控制信号VD，将所述第一控制信号VD作为晶体管的栅极控制信号，与所述比较器模块内部的电流镜进行驱动能力比较，得到第二控制信号VC；

所述逻辑控制模块，所述逻辑控制模块的输入端连接所述比较器模块的输出端，所述逻辑控制模块的输出端连接所述失调运放模块的输入端，用于接收所述第二控制信号VC，并根据所述第二控制信号VC和使能信号EN，得到第三控制信号SW1和第四控制信号SW2，以根据所述第三控制信号SW1和所述第四控制信号SW2控制所述失调运放模块内部的开关的开启与关断。

2.根据权利要求1所述的软启动电路，其特征在于，所述失调运放模块包括开关S1、开关S21、开关S22、晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4、晶体管MP5、晶体管MP6、晶体管MN1、晶体管MN2、晶体管MN5、晶体管MN6、电阻R1、电阻R2、电容C1和电容C2，其中：

所述晶体管MN1的源极连接接地端GND，漏极连接所述晶体管MN1的栅极、所述晶体管MN2的栅极和所述晶体管MP1的漏极；

所述晶体管MN2的源极连接接地端GND，漏极连接所述比较器模块、所述晶体管MP2的漏极和所述晶体管MN5的栅极；

所述晶体管MP1的栅极输入电压V1，源极连接所述晶体管MP6的漏极和所述晶体管MP2的源极；

所述晶体管MP2的栅极输入电压VREF；

所述晶体管MN5的源极连接接地端GND，漏极连接所述电容C2的第一端、所述开关S22的第一端、所述晶体管MP3的源极、所述晶体管MN6的栅极和所述晶体管MP5的漏极；

所述晶体管MP6的栅极连接所述比较器模块、所述晶体管MP5的栅极、所述晶体管MP4的栅极、所述晶体管MP4的漏极、所述开关S21的第一端和IREF端的输入端；

所述晶体管MP4的源极、所述晶体管MP5的源极和所述晶体管MP6的源极和所述开关S22的第二端连接电源端VDD；

所述晶体管MN6的源极连接所述电阻R1的第一端，漏极连接所述开关S1的第一端和V0P8V端；

所述电阻R1的第二端连接所述电阻R2的第一端和所述开关S1的第二端；

所述电阻R2的第二端连接所述电容C1的第一端；

所述晶体管MN5的源极、所述电容C2的第二端、所述开关S22的第二端、所述晶体管MP3的漏极、所述电容C1的第二端、所述IREF端的输出端均连接接地端GND。

3.根据权利要求2所述的软启动电路，其特征在于，所述晶体管MP1、所述晶体管MP2、所述晶体管MP3、所述晶体管MP4、所述晶体管MP5和所述晶体管MP6均为PMOS管。

4.根据权利要求2所述的软启动电路，其特征在于，所述晶体管MN1、所述晶体管MN2、所述晶体管MN5和所述晶体管MN6均为NMOS管。

5.根据权利要求2所述的软启动电路，其特征在于，所述比较器模块包括晶体管MN3、晶体管MN4和晶体管MP7，其中：

所述晶体管MN3的源极连接接地端GND，漏极连接所述晶体管MN3的栅极、所述晶体管MN4的栅极、所述晶体管MN2的漏极、所述晶体管MP2的漏极和所述晶体管MN5的栅极；

所述晶体管MN4的源极连接接地端GND，所述晶体管MN4的漏极连接所述逻辑控制模块和所述晶体管MP7的漏极；

所述晶体管MP7的源极连接电源端VDD，栅极连接所述晶体管MP4的栅极、所述晶体管MP5的栅极和所述晶体管MP6的栅极。

6.根据权利要求5所述的软启动电路，其特征在于，所述晶体管MN3和所述晶体管MN4均为NMOS管。

7.根据权利要求5所述的软启动电路，其特征在于，所述晶体管MP7为PMOS管。

8.根据权利要求2所述的软启动电路，其特征在于，所述失调运放模块还包括晶体管MP8、开关S31、开关S32，其中：

所述晶体管MP8的源极连接电源端VDD，栅极连接所述晶体管MP4的栅极，漏极连接所述开关S31的第一端，所述开关S31的第二端连接所述开关S32的第一端和端口SSPIN，并通过端口SSPIN连接片外电容Off-Chip，所述开关S32的第二端连接所述电阻R2的第二端、所述电容C1的第一端和所述晶体管MP3的栅极。

9.根据权利要求7所述的软启动电路，其特征在于，所述晶体管MP8为PMOS管。