CN118157669A - 多通道adc采集系统同步校准装置及方法 - Google Patents
多通道adc采集系统同步校准装置及方法 Download PDFInfo
- Publication number
- CN118157669A CN118157669A CN202410241828.XA CN202410241828A CN118157669A CN 118157669 A CN118157669 A CN 118157669A CN 202410241828 A CN202410241828 A CN 202410241828A CN 118157669 A CN118157669 A CN 118157669A
- Authority
- CN
- China
- Prior art keywords
- channel
- calibration
- signal
- multichannel
- phase characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000005070 sampling Methods 0.000 claims abstract description 34
- 230000003111 delayed effect Effects 0.000 claims abstract description 23
- 238000004458 analytical method Methods 0.000 claims abstract description 8
- 230000001934 delay Effects 0.000 claims description 6
- 239000000523 sample Substances 0.000 claims 1
- 238000004364 calculation method Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000010219 correlation analysis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本申请公开了一种多通道ADC采集系统同步校准装置及方法。本申请包括：多通道信号源，用于产生多路校准信号，并将所述多路校准信号发送至信号分析仪和多通道ADC采集系统；信号分析仪，用于对多路校准信号进行采样分析，获得多路校准信号的第一相位特征；多通道ADC采集系统，用于对多路校准信号进行采样分析，获得多路校准信号的第二相位特征；比较第一相位特征和第二相位特征，判断是否存在采样不同步的通道，并对采样不同步的通道进行超前或延后判断，基于超前或延后的结果进行校正。本申请所需硬件简单，对各种多通道的采集系统而言具有通用性。
Description
技术领域
本申请属于微电子测试校准领域，更具体地，涉及一种多通道ADC采集系统同步校准装置及方法。
背景技术
首先，在图像检测、相控阵雷达、电子对抗等需要多通道同步数据采集的应用领域中，采用单片多通道高速高精度模数转换器来搭建数据采集系统已是非常成熟的设计思路，但是随着实际应用中对系统通道数的需求逐步增加、对片间同步性能要求越来越高，该设计思路已无法满足需求。因此采用多片高速高精度的模数转换器进行同步采集是目前应用最多的技术，但多片高速高精度的模数转换器进行同步采集也对片间通道一致性设计提出挑战。因此针对多通道ADC采集系统的片间同步性能进行校准具有重要的意义和价值。
目前针对采用多片高速高精度模数转换器搭建的多通道ADC采集系统的同步性能检测和校准方法，不仅需要设计复杂的硬件电路来产生用于校准的多路低相位偏差的同步信号，还需要设计运算分析单元对ADC采集系统的输出结果进行计算分析，普遍存在校准过程复杂且通用性差的缺陷。
发明内容
针对现有技术的以上缺陷或改进需求，本申请提供了一种多通道ADC采集系统同步校准装置及方法，其目的在于解决现有同步校准方法过程复杂通用性差的技术问题。
为实现上述目的，第一方面，本申请提供了一种多通道ADC采集系统同步校准装置，包括：
多通道信号源，用于产生多路校准信号，并将所述多路校准信号发送至信号分析仪和多通道ADC采集系统；
信号分析仪，用于对多路校准信号进行采样分析，获得各路校准信号的第一相位特征；
多通道ADC采集系统，用于对多路校准信号进行采样分析，获得各路校准信号的第二相位特征；比较各路校准信号的第一相位特征和第二相位特征，判断超前或延后的通道，并基于判断结果进行同步校准。
优选的，所述多通道信号源包括多个信号输出通道，根据预设的参数产生多路校准信号，所述参数包括信号路数、信号频率、信号幅值和信号波形。
优选的，所述相位特征为其他通道与基准通道校准信号间的相位偏差。
优选的，比较各路校准信号的第一相位特征和第二相位特征，判断超前或延后的通道，具体为：
若第i通道校准信号的第一相位特征和第二相位特征之间的差值大于预设范围，则判断通道i采样不同步；进一步若第i通道校准信号的第二相位特征大于第一相位特征，则判断第i通道超前；否则判断第i通道延后。
优选的，基于判断结果进行同步校准，具体为：
若超前，则延时时间Δt为：
若延后，则延时时间Δt为：
其中，Φi第一相位特征；Φ′i是第二相位特征；fm是校准信号的频率；π为圆周率；
多通道ADC采集系统基于超前或延后的结果，将对应通道的ADC采样时钟延后N个时钟周期；N＝Δtfs，其中，fs为多通道ADC采集系统中ADC控制器的控制时钟周期。
优选的，其特征在于，其还包括：
上位机，用于向多通道信号源、信号分析仪和多通道ADC采集系统发送控制信号；还用于将信号分析仪获得的第一相位特征发送至多通道ADC采集系统。
第二方面，本申请提供了一种多通道ADC采集系统同步校准方法，所述方法应用于第一方面中任一装置，具体包括：
多通道信号源生成多路校准信号，并通过各个信号输出通道将各路校准信号发送至信号分析仪和多通道ADC采集系统；
信号分析仪对各路校准信号进行采样分析，获得各路校准信号的第一相位特征；
多通道ADC采集系统对各路校准信号进行采样分析，获得各路校准信号的第二相位特征；比较各路校准信号的第一相位特征和第二相位特征，判断超前或延后的通道，并基于判断结果进行同步校准。
优选的，所述相位特征为其他通道与基准通道校准信号间的相位偏差。
优选的，比较各路校准信号的第一相位特征和第二相位特征，判断超前或延后的通道，具体为：
若第i通道校准信号的第一相位特征和第二相位特征之间的差值大于预设范围，则判断通道i采样不同步；进一步若第i通道校准信号的第二相位特征大于第一相位特征，则判断第i通道超前；否则判断第i通道延后。
优选的，基于判断结果进行同步校准，具体为：
若超前，则延时时间Δt为：
若延后，则延时时间Δt为：
其中，Φi第一相位特征；Φ′i是第二相位特征；fm是校准信号的频率；π为圆周率；
多通道ADC采集系统基于超前或延后的结果，将对应通道的ADC采样时钟延后N个时钟周期；N＝Δtfs，其中，fs为多通道ADC采集系统中ADC控制器的控制时钟周期。
总体而言，通过本申请所构思的以上技术方案与现有技术相比，具有以下有益效果：
(1)本申请通过高精度源表直接测量校准信号通道间的相位信息，提高了校准信号的可靠性。降低了对校准信号发生源的要求；
(2)本申请同步校准装置基于外部信号源和信号分析仪表，校准装置所需的硬件简单，便于搭建，涉及的编程少并具有较好的移植性，扩大了校准装置和方法的通用性范围。
附图说明
图1是本申请实施例提供的多通道ADC采集系统同步校准装置信号原理图；
图2是本申请实施例提供的多通道ADC采集系统同步校准装置的结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
本文中的说明书和权利要求书中的术语“第一”和“第二”等是用于区别不同的对象，而不是用于描述对象的特定顺序。例如，第一相位特征和第二相位特征等是用于区别不同的相位特征，而不是用于描述相位特征的特定顺序。
在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
在本申请实施例的描述中，除非另有说明，“多个”的含义是指两个或者两个以上，例如，多个通道是指两个或者两个以上的通道等；多个校准信号是指两个或者两个以上的校准信号等。
接下来，对本申请实施例中提供的技术方案进行介绍。
实施例1：
提供了一种多通道ADC采集系统同步校准方法，如图1所示，具体包括以下步骤：
首先，上位机根据多通道ADC采集系统需要校准的通道数及对应通道的输入电压范围和采样率等参数指标，发出相应控制命令来控制多通道信号源产生满足校准需求的多路校准信号，其中各路校准信号通过多通道信号源的各个信号输出通道分别发送至多通道ADC采集系统和信号分析仪；
随后，上位机发出采集控制命令，控制信号分析仪对各通道的校准信号进行采样和计算分析，完成对校准信号通道间相位偏差的计算；信号分析仪将校准信号的通道间相位偏差通过测试结果通道发送给上位机；上位机将通道间的相位偏差信息转换成指令形式发送给多通道ADC采集系统；
同时，上位机发出采集控制命令，控制多通道ADC采集系统对多路校准信号进行采样分析，多通道ADC采集系统完成对校准信号通道间相位偏差的计算；
随后，多通道ADC采集系统根据上位机发出的校准命令，将自身采样计算得到的通道间相位偏差和信号分析仪采样计算得到通道间相位偏差进行比较，判断是否存在采样不同步的通道，对采样不同步的通道进行超前或延后判断，根据超前或延后的结果来对不同步的通道进行校准。
实施例2：
提供了一种多通道ADC采集系统同步校准装置，如图2所示，具体包括多通道ADC采集系统、多通道信号仪、上位机和信号分析仪，其中：
多通道ADC采集系统是基于FPGA的4通道最大采样速率为500KSPS的多通道采集系统，FPGA的系统时钟为fs＝50MHz；
信号分析仪采用8GHz带宽的高速示波器；
多通道信号源选用4通道的标准正弦波源；
上位机通过通信总线分别与正弦波信号源、高速示波器以及多通道ADC采集系统建立通信连接；
进行校准时，上位机向多通道信号源发送波形生成的控制命令，多通道信号源产生四个通道的频率为200KHz，幅值为1V的正弦波校准信号，校准信号分别发送至示波器和多通道ADC采集系统。待波形稳定后，上位机向高速示波器发送控制指令。示波器分别对四个通道的校准信号进行采样和相位计算，选取一个通道作为参考通道，计算其他通道与参考通道的相位偏差值并将结果发送至上位机。
上位机通过通信总线向FPGA发送控制指令和示波器采样计算得到的相位偏差值多通道ADC采集系统的四个ADC分别对四个通道的校准信号以500KHz的采样频率进行采样，采样周期为T＝2μs。
通过相关分析等方法可以计算出通道间的相位偏差，本实施例以数字相关性计算为例，通过FPGA计算多通道采样结果的通道间相位偏差。该过程用数学表述如下：
其中，i＝2,3,4，表示通道2、3、4与通道1校准信号之间的相位偏差，A1和Ai分别表示通道1和通道i校准信号的幅值，R1i(0)表示通道1和通道i校准信号的互相关值，Rii(0)表示通道i校准信号的自相关值。
对于上式中存在的反余弦计算，FPGA通过硬件加速算法CORDIC可以求解。在得到多通道ADC采样系统各通道相较基准通道(通道1)的相位偏差后，将其与示波器的测量结果/>进行比较。当多通道ADC采集系统对该通道的相位偏差计算值/>大于示波器计算的相位偏差/>计算值，则该通道超前于参考通道；反之，当多通道ADC采集系统对该通道的相位偏差计算值/>小于示波器计算的相位偏差计算值/>则该通道延后于参考通道。
根据对通道超前或延后的判断，进行超前或延后校准：
超前校准的公式为：
延后校准的公式为：
其中，π为圆周率；400k为多通道信号源产生四个通道的频率200KHz再乘以2；
根据超前或延后判断的结果，通过对该通道进行相应的控制时钟周期整数倍的遍历校正；
例如，通道2超前于参考通道，Δt＝0.1μs，则通道2的ADC采样时钟要延后0.1μs。在本例中，即FPGA向ADC发出开始采样的触发电平要后延Δt*fs＝5个FPGA系统时钟周期。
同理，若通道2延后于参考通道，Δt＝0.05μs，则通道2的ADC采样时钟要提前0.05μs。
在本实施例中，即FPGA向ADC发出开始采样的触发电平要提前Δt*fs＝2.5个FPGA系统时钟周期，由于此时提前的时钟周期数不是整数，则分别将校准周期数设为2和3对该通道进行校准，即分别将FPGA发出的采样触发电平提前2个和3个周期，并在校准后再次对通道进行同步判断，比较两次校准的结果，确定最终选取的校准周期数完成对不同步通道的校准。
对各通道重复上述方法，完成各通道的同步校准。
可以理解的是，在本申请的实施例中涉及的各种数字编号仅为描述方便进行的区分，并不用来限制本申请的实施例的范围。
以上内容本领域的技术人员容易理解，以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种多通道ADC采集系统同步校准装置，其特征在于，包括：
多通道信号源，用于产生多路校准信号，并将所述多路校准信号发送至信号分析仪和多通道ADC采集系统；
信号分析仪，用于对多路校准信号进行采样分析，获得各路校准信号的第一相位特征；
多通道ADC采集系统，用于对多路校准信号进行采样分析，获得各路校准信号的第二相位特征；比较各路校准信号的第一相位特征和第二相位特征，判断超前或延后的通道，并基于判断结果进行同步校准。
2.根据权利要求1所述的装置，其特征在于，所述多通道信号源包括多个信号输出通道，根据预设的参数产生多路校准信号，所述参数包括信号路数、信号频率、信号幅值和信号波形。
3.根据权利要求1所述的装置，其特征在于，所述相位特征为其他通道与基准通道校准信号间的相位偏差。
4.根据权利要求1所述的装置，其特征在于，比较各路校准信号的第一相位特征和第二相位特征，判断超前或延后的通道，具体为：
若第i通道校准信号的第一相位特征和第二相位特征之间的差值大于预设范围，则判断通道i采样不同步；进一步若第i通道校准信号的第二相位特征大于第一相位特征，则判断第i通道超前；否则判断第i通道延后。
5.根据权利要求1所述的装置，其特征在于，基于判断结果进行同步校准，具体为：
若超前，则延时时间Δt为：
若延后，则延时时间Δt为：
其中，Φi第一相位特征；Φ′i是第二相位特征；fm是校准信号的频率；π为圆周率；
多通道ADC采集系统基于超前或延后的结果，将对应通道的ADC采样时钟延后N个时钟周期；N＝Δtfs，其中，fs为多通道ADC采集系统中ADC控制器的控制时钟周期。
6.根据权利要求1所述的装置，其特征在于，其还包括：
上位机，用于向多通道信号源、信号分析仪和多通道ADC采集系统发送控制信号；还用于将信号分析仪获得的第一相位特征发送至多通道ADC采集系统。
7.一种多通道ADC采集系统同步校准方法，其特征在于，所述方法应用于权利要求1-6中任一装置，具体包括：
多通道信号源生成多路校准信号，并通过各个信号输出通道将各路校准信号发送至信号分析仪和多通道ADC采集系统；
信号分析仪对各路校准信号进行采样分析，获得各路校准信号的第一相位特征；
多通道ADC采集系统对各路校准信号进行采样分析，获得各路校准信号的第二相位特征；比较各路校准信号的第一相位特征和第二相位特征，判断超前或延后的通道，并基于判断结果进行同步校准。
8.根据权利要求7所述的方法，其特征在于，所述相位特征为其他通道与基准通道校准信号间的相位偏差。
9.根据权利要求7所述的方法，其特征在于，比较各路校准信号的第一相位特征和第二相位特征，判断超前或延后的通道，具体为：
若第i通道校准信号的第一相位特征和第二相位特征之间的差值大于预设范围，则判断通道i采样不同步；进一步若第i通道校准信号的第二相位特征大于第一相位特征，则判断第i通道超前；否则判断第i通道延后。
10.根据权利要求7所述的方法，其特征在于，
基于判断结果进行同步校准，具体为：
若超前，则延时时间Δt为：
若延后，则延时时间Δt为：
其中，Φi第一相位特征；Φ′i是第二相位特征；fm是校准信号的频率；π为圆周率；
多通道ADC采集系统基于超前或延后的结果，将对应通道的ADC采样时钟延后N个时钟周期；N＝Δtfss，其中，fs为多通道ADC采集系统中ADC控制器的控制时钟周期。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410241828.XA CN118157669A (zh) | 2024-03-04 | 2024-03-04 | 多通道adc采集系统同步校准装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410241828.XA CN118157669A (zh) | 2024-03-04 | 2024-03-04 | 多通道adc采集系统同步校准装置及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118157669A true CN118157669A (zh) | 2024-06-07 |
Family
ID=91294344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410241828.XA Pending CN118157669A (zh) | 2024-03-04 | 2024-03-04 | 多通道adc采集系统同步校准装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118157669A (zh) |
-
2024
- 2024-03-04 CN CN202410241828.XA patent/CN118157669A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107863967B (zh) | 一种多通道同步输出校准装置及方法 | |
| CN104237622B (zh) | 基于软件频率跟踪的采样方法和宽频电压/功率校准装置 | |
| KR101752956B1 (ko) | 가변 주파수 모드에서의 동작 및/또는 펄스 모드에서의 동작 동안 파워 발생기의 파워를 측정하기 위한 방법 및 장치 | |
| CN109407033B (zh) | 一种直流互感器暂态校验仪的校验装置 | |
| WO2007108493A1 (ja) | 確率密度関数分離装置、確率密度関数分離方法、試験装置、ビット誤り率測定装置、電子デバイス、及びプログラム | |
| CN220207786U (zh) | 延迟偏差测量电路 | |
| CN107942280A (zh) | 一种用于对绝对延迟时间进行校准的方法及系统 | |
| CN110596633A (zh) | 模拟量输入式电子式互感器校验仪的校准系统及校准方法 | |
| CN109581062B (zh) | 用于示波器校准仪探头的高精度阻抗测量系统 | |
| WO1994002861A1 (en) | Apparatus for automatic testing of complex devices | |
| CN214953775U (zh) | 时序误差的检测电路 | |
| CN111273209B (zh) | 一种双通道仪器的通道一致性校准方法 | |
| CN118157669A (zh) | 多通道adc采集系统同步校准装置及方法 | |
| CN110579631B (zh) | 基于正弦拟合的捷变信号建立时间精确测量方法 | |
| CN113422658B (zh) | 一种通道间采样时序不同步的校正方法及系统 | |
| CN113805042B (zh) | 时延测量装置及测试方法 | |
| WO2007090467A1 (en) | Detecting a transmission behavior by sampling a reflection signal | |
| CN110927452B (zh) | 一种基于瞬时无功功率的相位差测量方法及装置 | |
| CN112068061A (zh) | 一种电子式互感器误差测量装置及方法 | |
| Sun et al. | Research on high accurate measurement on dual frequency signals | |
| CN209805784U (zh) | 脉冲功率校准装置 | |
| CN114325094B (zh) | 一种相位信息测量装置及方法 | |
| CN115290968A (zh) | 一种数字式矢量电压表的设计方法及应用 | |
| CN113985959B (zh) | 开关电容阵列芯片间时间差的校正方法、装置及存储介质 | |
| Li et al. | High Precision Digital Trigger Method in 20GSPS High Speed Acquisition System |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |