CN118157445A - 同步整流电路的驱动器及其控制方法 - Google Patents

Abstract

本发明提供一种同步整流电路的驱动器及其控制方法。驱动器耦接谐振控制器以及整流开关。谐振控制器提供控制信号至驱动器以控制整流开关的操作。驱动器包括比较电路及死区时间调整电路。比较电路耦接整流开关的一端以接收感测电压。比较电路比较感测电压及参考电压以产生比较结果。死区时间调整电路接收比较结果及控制信号，并且根据比较结果及控制信号来判断是否调整死区时间，以提供增加时间调整信号及减少时间调整信号中至少一者至谐振控制器。

Description

同步整流电路的驱动器及其控制方法

技术领域

本发明涉及一种谐振式电源转换器，尤其涉及一种谐振式电源转换器中同步整流电路的驱动器及其控制方法。

背景技术

图1是已知的一种LLC电源转换电路10的电路示意图。图2是已知的一种LLC电源转换电路10的操作示意图。

同时参考图1以及图2，一次侧的下桥开关SW2及二次侧的第二整流开关D2分别受控于同步的控制信号Q2与S2，在时间t1至t2(即第一周期PT1)内被导通，同时一次侧的上桥开关SW1及二次侧的第一整流开关D1分别受控于同步的控制信号Q1与S1而被关断。上桥开关SW1及第一整流开关D1在时间t3至t4(即第二周期PT2)内被导通，同时下桥开关SW2及第二整流开关D2被关断。在时间t2至t3期间，即PT1、PT2之间的死区时间(dead time)tdead1中，所有开关均被关闭。死区时间tdead1需足够大以使一次侧的上桥开关SW1及下桥开关SW2达成零电压切换(zero voltage switching，ZVS)。一般而言，为了确保一次侧的开关SW1与SW2达到ZVS，死区时间tdead通常是根据最大可能的寄生电容值来设计。

然而，在实际操作上，过长的死区时间虽然能让ZVS确实发生，但会降低LLC电源转换电路10的有效操作周期而降低电源转换器的转换效率。在另一方面，过短的死区时间会使一次侧开关SW1及SW2无法达成ZVS，导致切换损失。因此，提供最适合的死区时间长度，以确保电源转换器的转换效率为本领域欲解决的当务之急。

须注意的是，“现有技术”段落的内容是用来帮助了解本发明。在“现有技术”段落所公开的部分内容(或全部内容)可能不是本领域技术人员所知道的现有技术。在“现有技术”段落所公开的内容，不代表该内容在本发明申请前已被本领域技术人员所知悉。

发明内容

本发明实施例提供一种同步整流电路的驱动器及其控制方法，能够提供调整信号给谐振控制器来适应性地调整死区时间，以在达成ZVS的情况下具有最短的死区时间。

本发明实施例的同步整流电路的驱动器耦接谐振控制器以及第一整流开关。谐振控制器耦接第一开关以及第二开关。谐振控制器控制第一开关以及第二开关的操作，以及提供第一控制信号至驱动器以控制第一整流开关的操作。驱动器包括第一比较电路以及第一死区时间调整电路。第一比较电路耦接第一整流开关的一端以接收第一感测电压。第一比较电路比较第一感测电压以及参考电压以产生第一比较结果。第一死区时间调整电路耦接第一比较电路。第一死区时间调整电路接收第一比较结果以及第一控制信号，并且根据第一比较结果以及第一控制信号来判断是否调整第一死区时间，以提供第一增加时间调整信号以及第一减少时间调整信号至谐振控制器中至少一者。

依据本发明的一实施例，第一死区时间调整电路包括延迟电路、第一正反器以及第二正反器。延迟电路耦接第一比较电路，接收第一比较结果并产生延迟后的比较结果。第一正反器耦接延迟电路，接收延迟后的比较结果以及第一控制信号，并且根据延迟后的比较结果以及第一控制信号来产生第一减少时间调整信号。第二正反器耦接第一比较电路，接收第一比较结果以及第一控制信号，并且根据第一比较结果以及第一控制信号来产生第一增加时间调整信号。

依据本发明的一实施例，谐振控制器包括第一死区时间控制电路以及逻辑电路。第一死区时间控制电路接收第一增加时间调整信号以及第一减少时间调整信号中至少一者，并且产生第一死区时间调整信号。逻辑电路耦接第一死区时间控制电路，根据第一死区时间调整信号来调整第一控制信号在下一个操作周期的上升缘之前的第一死区时间。

依据本发明的一实施例，驱动器还耦接第二整流开关，谐振控制器还提供第二控制信号至驱动器以控制第二整流开关的操作，驱动器还包括第二比较电路以及第二死区时间调整电路。第二比较电路耦接第二整流开关的一端以接收第二感测电压，比较第二感测电压以及参考电压以产生第二比较结果。第二死区时间调整电路耦接第二比较电路，第二死区时间调整电路接收第二比较结果以及第二控制信号，并且根据第二比较结果以及第二控制信号来判断是否调整第二死区时间，以提供第二增加时间调整信号以及第二减少时间调整信号中至少一者至谐振控制器。

依据本发明的一实施例，谐振控制器包括第二死区时间控制电路。第二死区时间控制电路接收第二增加时间调整信号以及第二减少时间调整信号中至少一者，并且产生第二死区时间调整信号，以使谐振控制器根据第二死区时间调整信号来调整第二控制信号在下一个操作周期的上升缘之前的第二死区时间。

本发明实施例另提供一种同步整流电路的控制方法，适用于同步整流电路的驱动器。同步整流电路的驱动器耦接谐振控制器以及第一整流开关。谐振控制器耦接第一开关以及第二开关。谐振控制器控制第一开关以及第二开关的操作，以及提供第一控制信号至同步整流电路的驱动器以控制第一整流开关的操作。同步整流控制方法包括以下步骤。比较第一整流开关的一端的第一感测电压以及参考电压以产生第一比较结果。根据第一比较结果以及第一控制信号来判断是否调整第一死区时间。提供第一增加时间调整信号以及第一减少时间调整信号至谐振控制器中至少一者。

依据本发明的另一实施例，提供第一增加时间调整信号及第一减少时间调整信号至谐振控制器的步骤包括以下步骤。根据第一比较结果产生延迟后的比较结果。根据延迟后的比较结果以及第一控制信号来产生第一减少时间调整信号。根据第一比较结果以及第一控制信号来产生第一增加时间调整信号。

依据本发明的另一实施例，还包括根据第一增加时间调整信号以及第一减少时间调整信号来产生一第一死区时间调整信号。根据第一死区时间调整信号来调整第一控制信号在下一个操作周期的上升缘之前的第一死区时间。

依据本发明的另一实施例，驱动器还耦接第二整流开关，谐振控制器还提供第二控制信号至驱动器以控制第二整流开关的操作，同步整流控制方法还包括以下步骤。比较第二整流开关的端的第二感测电压以及参考电压以产生第二比较结果。根据第二比较结果以及第二控制信号来判断是否调整第二死区时间。提供第二增加时间调整信号及第二减少时间调整信号中至少一者至谐振控制器。

依据本发明的另一实施例，控制方法还包括根据第二增加时间调整信号以及第二减少时间调整信号来产生第二死区时间调整信号。根据第二死区时间调整信号来调整第二控制信号在下一个操作周期的上升缘之前的第二死区时间。

基于上述，本发明实施例的同步整流电路的驱动器及其控制方法通过获取二次侧整流开关中的第一整流开关的电压，并根据第一感测电压以及参考电压来判断与第一整流开关对应的一次侧整流开关是否达成ZVS。第一死区时间调整电路根据第一比较结果以及当下用来驱动第一整流开关的第一控制信号来提供第一增加时间调整信号或一第一减少时间调整信号，以反馈性地调整第一死区时间。因此，同步整流电路的驱动器以及控制方法可在谐振转换电路的一次侧开关达成ZVS的前提下，适应性地将死区时间降低至必须值，而能够提高有效周期并降低转换损失。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是已知的一种LLC电源转换电路的电路示意图；

图2是已知的一种LLC电源转换电路的操作示意图；

图3是根据本发明一实施例的LLC电源转换电路的电路示意图；

图4是根据图3实施例所示出的第一比较电路及第一死区时间调整电路的电路示意图；

图5是根据图3实施例所示出的谐振控制器的电路示意图；

图6A至图6B是根据图3实施例所示出的LLC电源转换电路的操作示意图；

图6C是根据图3实施例所示出的LLC电源转换电路的操作示意图；

图7是根据本发明一实施例所示出同步整流控制方法的流程图。

附图标记说明

10、30:LLC电源转换电路

110、310:一次侧的输入电路

120、320:谐振电路

130、330:储能组件

140、340:二次侧的同步整流电路

350:谐振控制器

400:同步整流电路的驱动器

411、421:比较电路

412、422:死区时间调整电路

420_1～420_2:驱动电路

511:第一正反器

512:第二正反器

513:延迟电路

611:第一死区时间控制电路

612:第二死区时间控制电路

613:逻辑电路

CMP1、CMP2:比较结果

CMP_delay:延迟后的比较结果

Cr:电容

D:数据输入端

D1～D2:整流开关

DR1、DR2:驱动信号

DT1～DT2:死区时间调整信号

IDS:漏极电流

ILm:激磁电流

ILr:谐振电流

Lm:激磁电感

Lr:电感

N1～N4:节点

PT1～PT5:期间

Q、QB:输出端

Q1～Q2:控制信号

S1～S2:控制信号

S810～S830:步骤

SW1:上桥开关

SW2:下桥开关

t1～t20、ta～te:时间

tdead1～tdead4:死区时间

tdead1+、tdead1-、tdead2+、tdead2-:时间调整信号

VDS_SR1、VDS_SR2:漏极电压

VGH、VGL、V1、V2:电平

VIN:电源电压

VO:输出电压

VSW:开关切换节点电压

VTH:参考电压

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

图3是根据本发明一实施例的LLC电源转换电路的电路示意图。请参考图3，LLC电源转换电路30包括一次侧的输入电路310、谐振电路320、储能组件330、二次侧的同步整流电路340、谐振控制器350以及同步整流电路的驱动器400。一次侧的输入电路310耦接谐振控制器350，并且在节点N1上耦接谐振电路320。谐振电路320在节点N2上耦接储能组件330，储能组件330可例如为变压器。储能组件330在节点N3、N4上耦接二次侧的同步整流电路340。二次侧的同步整流电路340还耦接同步整流电路的驱动器400。

一次侧的输入电路310可基于电源电压VIN而在节点N1上产生一次侧切换电压。一次侧的输入电路310可包括第一开关SW1(一次侧的上桥开关)以及第二开关SW2(一次侧的下桥开关)，并分别根据谐振控制器350输出的控制信号Q1及Q2进行开关操作。

谐振电路320可通过电容Cr、电感Lr以及储能组件330中的激磁电感Lm来对节点N1上的电压进行电能转换，以在节点N2上产生谐振电压及对应的谐振电流或激磁电流。

储能组件330可对节点N2上的谐振电压进行变压操作，以在节点N3、N4上分别产生经变压的谐振电压。

二次侧的同步整流电路340可对储能组件330的输出电压进行整流操作以产生输出电压VO，并提供输出电压VO至负载RL。二次侧的同步整流电路340可包括第一整流开关D1以及第二整流开关D2，分别根据谐振控制器350所输出的第一控制信号S1及第二控制信号S2来进行开关操作。

在本实施例中，LLC电源转换电路30是采用直流转直流(DC-to-DC)的DCX电路架构。对于应用高频的LLC电源转换电路30而言，通过电容器Cr的电容值与电感器Lr的电感值的配比，能够最小化一次侧输入开关(输入级开关)的控制信号Q1、Q2与二次侧整流开关(输出级开关)的控制控制信号S1、S2之间的相位差。因此，一次侧输入开关的控制信号Q1、Q2与二次侧整流开关的控制信号S1、S2基本上可视为是同步的。因此，可根据LLC电源转换电路30中二次侧整流开关D1～D2的状态判断一次侧输入开关是否达成ZVS。

在本实施例中，控制信号Q1与第一控制信号S1同步，控制信号Q2与第二控制信号S2同步。故以下将第一整流开关D1与第一开关SW1称为第一组整流开关，第二整流开关D2与第二开关SW2称为第二组整流开关。第一组整流开关与第二组整流开关交替地在不同的操作期间内被导通，而在连续的操作期间之间形成死区时间(dead time)以使一次侧输入开关的第一开关SW1以及第二开关SW2达成零电压切换(ZVS)。

在本实施例中，通过同步整流电路的驱动器400检测第一整流开关D1上一端的信号，作为判断一次侧输入开关是否达成ZVS的依据。在一些实施例中，同步整流电路的驱动器400亦可检测第二整流开关D2上一端的信号来判断一次侧输入开关ZVS的状况。

驱动器400分别耦接谐振控制器350以及第一整流开关D1，并包含第一比较电路411、第一死区时间调整电路412与第一驱动电路420_1。第一驱动电路420_1耦接第一整流开关D1的控制端(闸极端)，以根据来自谐振控制器350的第一控制信号S1产生第一驱动信号DR1以驱动第一整流开关D1。在实际应用中，第一整流开关D1可与第一比较电路411、第一死区时间调整电路412一起整合在驱动器400中，使第一比较电路411及第一死区时间调整电路412尽量接近第一整流开关D1，以降低第一漏极电压VDS_SR1在检测路径上产生的噪声。

同理，驱动器400更还可整合第二驱动电路420_1、第二比较电路421、第二死区时间调整电路422及第二整流开关D2。第二驱动电路420_1耦接第二整流开关D2的控制端(闸极端)，以将第二控制信号S2转换为第二驱动信号DR2以驱动第二整流开关D2。

第一比较电路411在节点N3上耦接第一整流开关D1的一端(可例如是漏极端)，以获得节点N3上的电压(即，第一整流开关D1的第一漏极电压VDS_SR1)并产生第一比较结果CMP1。第一死区时间调整电路412可根据第一控制信号S1以及第一比较结果CMP1来产生第一增加时间调整信号tdead1+和/或第一减少时间调整信号tdead1-，并将此些时间调整信号tdead1+、tdead1-中至少一者提供至谐振控制器350。

第一死区时间调整电路412所输出的第一增加时间调整信号tdead1+以及第一减少时间调整信号tdead1-是以数字逻辑信号形式的第一死区时间调整信号，以分别指示增加或减少下一个操作周期的第一死区时间。

同步整流电路的驱动器400还可包括第二比较电路421、第二死区时间调整电路422以及第二驱动电路420_2。第二比较电路421在节点N4上耦接第二整流开关D2的一端(可例如是漏极端)，以获得节点N4上的电压(即，第二整流开关D2的第二漏极电压VDS_SR2)。第二死区时间调整电路422可根据第二控制信号S2以及第二漏极电压VDS_SR2来产生第二增加时间调整信号tdead2+和/或第二减少时间调整信号tdead2-，并将此些时间调整信号tdead2+、tdead2-中至少一者提供至谐振控制器350。

在本实施例中，比较电路411、421以及驱动电路420_1、420_2可被整合于同一个同步整流电路的驱动器400中。在一些实施例中，第一比较电路411、第一死区时间调整电路412以及第一驱动电路420_1可独立于第二比较电路421、第二死区时间调整电路422以及驱动电路420_2，且分别被整合于不同的驱动器(或芯片)中。在一些其他实施例中，第二比较电路421、第二死区时间调整电路422可以被省略。

图4是根据图3实施例所示出的第一比较电路411及第一死区时间调整电路412的电路示意图。同时参考图3以及图4，驱动器400可包括第一比较电路411以及第一死区时间调整电路412。第一比较电路411的第一输入端耦接第一整流开关D1的一端(例如是漏极端)以接收第一感测电压(即，第一整流开关D1的第一漏极电压VDS_SR1)。第一比较电路411的第二输入端接收参考电压VTH。第一比较电路411的输出端耦接第一死区时间调整电路412。第一比较电路411可比较第一感测电压VDS_SR1以及参考电压VTH以产生第一比较结果CMP1。

在理想电路中，若参考电压VTH的电压值为零，则表示第一漏极电压VDS_SR1的电压值为零。也就是说，第一整流开关D1在此状态下进行切换操作的话，对应于第一整流开关D1的第一开关SW1能够达成ZVS。在实务上，参考电压VTH的电压值根据第一比较电路411的敏感度而决定，可例如在-0.4伏特(Volt，V)至-0.1V的范围内。对于具有高敏感度的第一比较电路411而言，前述的设定范围可较接近0V。

第一死区时间调整电路412的第一输入端耦接第一比较电路411以接收第一比较结果CMP1。第一死区时间调整电路412的第二输入端耦接谐振控制器350以接收第一控制信号S1。第一死区时间调整电路412的输出端耦接谐振控制器350以反馈其他信号(即，第一增加时间调整信号tdead1+和/或第一减少时间调整信号tdead1-)至谐振控制器350。具体来说，第一死区时间调整电路412可根据第一比较结果CMP1以及第一控制信号S1来判断是否调整第一死区时间(例如是图6A或图6C所示的死区时间tdead2)，以提供第一增加时间调整信号tdead1+和/或第一减少时间调整信号tdead1-至谐振控制器350。

在此值得一提的是，第一比较电路411可检测第一整流开关D1一端的电压，特别是可检测在第一死区时间的期间内，第一整流开关D1的第一漏极电压VDS_SR1。由于第一整流开关D1的另一端(可例如是源极端)接地，因此第一整流开关D1的漏极端与源极端之间的跨压即为第一漏极电压VDS_SR1。通过第一比较电路411基于第一漏极电压VDS_SR1来判断控制信号S1、S2所形成的第一死区时间是否能够满足一次侧输入开关达成ZVS所需的时间。通过第一死区时间调整电路412基于第一比较结果CMP1来将时间调整信号tdead1+和/或tdead1-反馈至谐振控制器350。因此，谐振控制器350可根据时间调整信号tdead1+和/或tdead1-来调整下一个操作周期中控制信号S1、S2之间的第一死区时间，而能够使LLC电源转换电路30在可完成ZVS的情况下适应性地将调整第一死区时间调整为所需的最小值，以达到最高的电源转换效率。

在图4所示实施例中，第一死区时间调整电路412包括第一正反器511、第二正反器512以及延迟电路513。在本实施例中，第一正反器511以及第二正反器512可分别例如是以D正反器来被实现。在一些实施例中，第一正反器511以及第二正反器512可分别例如是以RS正反器或JK正反器等其他种类正反器来被实现。在本实施例中，延迟电路513可例如是以锁存器来被实现。在一些实施例中，延迟电路513可例如是以其他能够将输入信号进行延迟的电路来被实现。

延迟电路513的输入端耦接第一比较电路411以接收第一比较结果CMP1。延迟电路513的输出端耦接第一正反器511的数据输入端D。延迟电路513可对第一比较结果CMP1进行延迟操作以产生延迟后的比较结果CMP_delay。

第一正反器511的数据输入端D耦接延迟电路513以接收延迟后的比较结果CMP_delay。第一正反器511的频率输入端耦接谐振控制器350以接收第一控制信号S1。第一正反器511的输出端Q耦接谐振控制器350。第一正反器511可根据延迟后的比较结果CMP_delay以及第一控制信号S1来产生第一减少时间调整信号tdead1-。

第二正反器512的数据输入端D耦接第一比较电路411以接收第一比较结果CMP1。第二正反器512的频率输入端耦接谐振控制器350以接收第一控制信号S1。第二正反器512的输出端Q耦接谐振控制器350。第二正反器512可根据第一比较结果CMP1以及第一控制信号S1来产生第一时间调整信号tdead1+。

在本实施例中，驱动器400可包括第二比较电路以及第二死区时间调整电路(未示出)。第二比较电路以及第二死区时间调整电路可以分别参照第一比较电路411以及第一死区时间调整电路412的相关说明并且加以类推。

具体来说，第二死区时间调整电路422可根据第二比较结果CMP2以及第二控制信号S2来判断是否调整第二死区时间(例如是图6A或图6C所示的时间t3至时间tb的期间)，以提供第二增加时间调整信号tdead2+和/或第二减少时间调整信号tdead2-至谐振控制器350。

延迟电路513可将第一比较结果CMP1延迟一个延迟时间tDelay以产生延迟后的比较结果CMP_delay至第一正反器511。延迟时间tDelay相关于电源转换电路30的操作频率。此外，若第一比较电路411及第一死区时间调整电路412与谐振控制器350构成的死区时间调整回路为数字电路，延迟时间tDelay还相关于数字电路的分辨率。若前述的死区时间调整回路为模拟电路，延迟时间tDelay则还与死区时间调整回路中各组件的增益值(Gain)以及相位余裕(phase margin)有关。在实务上，延迟时间tDelay可例如是控制回路组件的迟滞时间。此迟滞时间目的在提供一个判断窗口，以避免第一死区时间在理想值前后震荡。例如，在400兆赫(MHz)的操作频率下，延迟时间tDelay的值可例如是大于4奈秒(ns)。在1吉赫兹(GHz)的操作频率下，延迟时间tDelay的值可例如是大于2奈秒(ns)。

在本实施例中，谐振控制器350接收第一时间调整信号tdead1+和/或第一减少时间调整信号tdead1-，并根据前述的时间调整信号tdead1+和/或tdead1-来将下一个操作周期的第一死区时间调整(增加或减少)一个单位(例如是1位(bit))。接着，第一比较电路411与第一死区时间调整电路412分别对前述的下一个操作周期中的LLC电源转换电路30进行检测以及进行第一死区时间的调整。

图5是根据图3实施例所示出的谐振控制器350的电路示意图。同时参考图3以及图5，谐振控制器350可包括第一死区时间控制电路611、第二死区时间控制电路612以及逻辑电路613。第一死区时间控制电路611的多个输入端耦接图4所示的第一正反器511以及第二正反器512，以分别接收第一减少时间调整信号tdead1-以及第一增加时间调整信号tdead1+。第一死区时间控制电路611的输出端耦接逻辑电路613。第一死区时间控制电路611可根据第一增加时间调整信号tdead1+以及第一减少时间调整信号tdead1-来产生第一死区时间调整信号DT1。

第二死区时间控制电路612的多个输入端耦接第二死区时间调整电路422的多个正反器，以分别接收第二增加时间调整信号tdead2+以及第二减少时间调整信号tdead2-。第二死区时间控制电路612的输出端耦接逻辑电路613。第二死区时间控制电路612可根据第二增加时间调整信号tdead2+以及第二减少时间调整信号tdead2-来产生第二死区时间调整信号DT2。

逻辑电路613耦接第一死区时间控制电路611以接收第一死区时间调整信号DT1。逻辑电路613可根据第一死区时间调整信号DT1来调整第一控制信号S1(或控制信号Q1)在下一个操作周期的上升缘之前的第一死区时间。逻辑电路613还耦接第二死区时间控制电路612以接收第二死区时间调整信号DT2。逻辑电路613可根据第二死区时间调整信号DT2来调整第二控制信号S2(或控制信号Q2)在下一个操作周期的上升缘之前的第二死区时间。

应注意的是，死区时间控制电路611可在连续的多个操作周期中持续根据时间调整信号tdead1+、tdead1-来产生死区时间调整信号DT1，用以调整下一周期的死区时间。因此，谐振控制器350能够使LLC电源转换电路30操作在具有最小值的死区时间，以提高开关SW1～SW2、D1～D2被导通的时间。死区时间控制电路612可以参照死区时间控制电路611与逻辑电路613的相关说明并且加以类推。

图6A至图6B是根据图3实施例所示出的LLC电源转换电路的操作示意图。图6A至图6B所示的横轴为LLC电源转换电路30的操作时间，纵轴为电压值，以示例说明在死区时间过长的情况下，LLC电源转换电路30如何适应性地调整死区时间。

同时参考图3以及图6A至图6B，LLC电源转换电路30可操作在当死区时间tdead1(即，时间t1至t4)过长的情况。在第一操作周期的期间PT1内(即，时间ta至tb)，在时间t1时，控制信号Q2、S2由逻辑高电平VGH切换至逻辑低电平VGL而产生下降缘。此时，激磁电感器Lm开始以激磁电流而对整流开关D1、D2进行充放电，使得第一漏极电压VDS_SR1的电压值开始下降。在时间t2时，第一漏极电压VDS_SR1的电压值小于参考电压VTH的电压值。此时，第一比较结果CMP1由第一电平V1被拉至第二电平V2而产生上升缘。在时间t3时，延迟后的比较结果CMP_delay根据第一比较结果CMP1以及预设延迟时间(可例如是10ns)，由第一电平V1被拉至第二电平V2而产生上升缘。

在时间t4时，控制信号Q1、S1由逻辑低电平VGL切换至逻辑高电平VGH而产生上升缘。此时，如图4所示的第一死区时间调整电路412基于控制信号S1的上升缘而被触发，以根据第一比较结果CMP1以及延迟后的比较结果CMP_delay来产生具有逻辑低电平VGL的第一增加时间调整信号tdead1+和/或具有逻辑高电平VGH的第一减少时间调整信号tdead1-。

应注意的是，在本实施例中，第一比较电路411及第一死区时间调整电路412为前缘触发电路，在接收到控制信号S1的上升缘时(即时间t4)才改变其时间调整信号tdead1+和/或tdead1-的值。在第一操作周期的期间PT1内的其他时间，第一死区时间调整电路412不会根据第一比较结果CMP1和/或延迟后的比较结果CMP_delay改变输出值。

谐振控制器350接收具有逻辑低电平VGL的第一增加时间调整信号tdead1+和/或具有逻辑高电平VGH的第一减少时间调整信号tdead1-，并据以将第二操作周期PT2(即，时间tb至tc)中控制信号Q2、S2下降缘至控制信号Q1、S1上升缘之间的死区时间tdead2减少一个默认时间单位(可例如是1位)。

在第二操作周期的期间PT2内，在时间t5时，控制信号Q2、S2产生下降缘。此时，第一漏极电压VDS_SR1的电压值开始下降。在时间t6时，第一漏极电压VDS_SR1的电压值小于参考电压VTH的电压值。此时，第一比较结果CMP1产生上升缘。在时间t7时，延迟后的比较结果CMP_delay根据第一比较结果CMP1以及预设延迟时间(可例如是10ns)而产生上升缘。

在时间t8时，控制信号Q1、S1产生上升缘。此时，图4所示的第一死区时间调整电路412基于控制信号S1的上升缘而被触发，以根据第一比较结果CMP1以及延迟后的比较结果CMP_delay来产生具有逻辑低电平的VGL的第一增加时间调整信号tdead1+和/或具有逻辑高电平VGH的第一减少时间调整信号tdead1-。

接续上述的说明，谐振控制器350的操作可参照谐振控制器350在第一操作周期的期间PT1内的相关说明并且加以类推。谐振控制器350将下一个第三操作周期的期间PT3内(即，时间tc至td)的死区时间tdead3(即，时间t9至t12)再减少一个默认时间单位(可例如是1位)。

在第三操作周期的期间PT3内，在时间t9时，控制信号Q2、S2产生下降缘。此时，第一漏极电压VDS_SR1的电压值开始下降。在时间t10时，第一漏极电压VDS_SR1的电压值小于参考电压VTH的电压值。此时，第一比较结果CMP1产生上升缘。在时间t11时，延迟后的比较结果CMP_delay根据第一比较结果CMP1以及预设延迟时间(可例如是10ns)而产生上升缘。

在时间t12时，控制信号Q1、S1产生上升缘。此时，如图4所示的第一死区时间调整电路412基于控制信号S1的上升缘而被触发，以根据第一比较结果CMP1以及延迟后的比较结果CMP_delay来产生具有逻辑低电平VGL的第一增加时间调整信号tdead1+和/或具有逻辑高电平VGH的第一减少时间调整信号tdead1-。

接续上述的说明，谐振控制器350的操作可参照谐振控制器350在第一操作周期的期间PT1内的相关说明并且加以类推。谐振控制器350将时间t13至t15的死区时间tdead4再减少一个默认时间单位(可例如是1位)。

在第四操作周期的期间PT4内(时间td至te)，在时间t13时，控制信号Q2、S2产生下降缘。此时，第一漏极电压VDS_SR1的电压值开始下降。在时间t14时，第一漏极电压VDS_SR1的电压值小于参考电压VTH的电压值。此时，第一比较结果CMP1产生上升缘。

在时间t15时，控制信号Q1、S1产生上升缘。此时，延迟后的比较结果CMP_delay尚未基于预设延迟时间产生上升缘，而具有第一电平V1。如图4所示的第一死区时间调整电路412基于控制信号S1的上升缘而被触发，以根据第一比较结果CMP1以及延迟后的比较结果CMP_delay来产生第一增加时间调整信号tdead1+和/或第一减少时间调整信号tdead1-。第一增加时间调整信号tdead1+具有逻辑低电平VGL。第一减少时间调整信号tdead1-由逻辑高电平VGH被切换至逻辑低电平VGL。

接续上述的说明，因第一增加时间调整信号tdead1+及第一减少时间调整信号tdead1-均为逻辑低电平VGL，代表死区时间tdead4的时间长度为最短且最适当，谐振控制器350不调整下一个操作周期中的死区时间。

图6C是根据图3实施例所示出的LLC电源转换电路的操作示意图。以示例说明在死区时间过短的情况下，LLC电源转换电路30如何适应性地调整死区时间。

同时参考图3以及图6C，LLC电源转换电路30可操作在死区时间tdead1(时间t1至t2)过短的情况。在第一操作周期的期间PT1内(即，时间ta至tb)，在时间t1时，控制信号Q2、S2产生下降缘。此时，整流开关D1受到激磁电感器Lm的激磁电流的影响而使得第一漏极电压VDS_SR1的电压值开始下降。

在时间t2时，控制信号Q1、S1产生上升缘。由于第一漏极电压VDS_SR1的电压值未小于参考电压VTH的电压值，因此第一比较结果CMP1以及延迟后的比较结果CMP_delay分别具有第一电平V1。此时，如图4所示的第一死区时间调整电路412根据第一比较结果CMP1以及延迟后的比较结果CMP_delay来产生具有逻辑高电平VGH的第一增加时间调整信号tdead1+和/或具有逻辑低电平VGL的第一减少时间调整信号tdead1-。

谐振控制器350接收具有逻辑高电平VGH的第一增加时间调整信号tdead1+和/或具有逻辑低电平VGL的第一减少时间调整信号tdead1-，并据以调整下一个第二操作周期的期间PT2内(时间tb至tc)的控制信号Q2、S2以及控制信号Q1、S1的时序。也就是说，相较于死区时间tdead1(时间t1至t2)，谐振控制器350将控制信号Q2、S2下降缘至控制信号Q1、S1上升缘之间的死区时间tdead2(时间t4至t5)增加一个默认时间单位(可例如是1位)。

在时间t3时，即使第一漏极电压VDS_SR1的电压值小于参考电压VTH的电压值，因第一死区时间调整电路412不会在相同操作周期的期间PT1内再次被触发，第一增加时间调整信号tdead1+以及第一减少时间调整信号tdead1-不会再发生变化。

在第二操作周期的期间PT2内(时间tb至tc)，在时间t4时，控制信号Q2、S2产生下降缘。此时，第一漏极电压VDS_SR1的电压值开始下降。

在时间t5时，控制信号Q1、S1上升缘发生。由于第一漏极电压VDS_SR1的电压值未小于参考电压VTH的电压值，因此第一比较结果CMP1以及延迟后的比较结果CMP_delay分别具有第一电平V1。此时，如图4所示的第一死区时间调整电路412据以产生具有逻辑高电平VGH的第一增加时间调整信号tdead1+和/或具有逻辑低电平VGL的第一减少时间调整信号tdead1-。

谐振控制器350的操作可参照谐振控制器350在第一操作周期的期间PT1内的相关说明并且加以类推。第三操作周期的期间PT3内的死区时间tdead3(时间t7至t9)再增加一个默认时间单位(可例如是1位)。

在时间t5之后至第三操作周期的期间PT3之前，第一死区时间调整电路412不会在相同操作周期的期间PT2内再次被触发。也就是说，在时间t5至时间tc，第一增加时间调整信号tdead1+以及第一减少时间调整信号tdead1-不会再发生变化。

在第三操作周期的期间PT3内，在时间t7时，控制信号Q2、S2产生下降缘。此时第一漏极电压VDS_SR1的电压值开始下降。

在时间t8时，控制信号Q1、S1产生上升缘。第一漏极电压VDS_SR1的电压值小于参考电压VTH的电压值。此时，第一比较结果CMP1产生上升缘。

在时间t9时，控制信号Q1、S1产生上升缘。此时，延迟后的比较结果CMP_delay尚未基于预设延迟时间产生上升缘，而具有第一电平V1。如图4所示的第一死区时间调整电路412基于控制信号S1的上升缘而被触发，以根据第一比较结果CMP1以及延迟后的比较结果CMP_delay来产生第一增加时间调整信号tdead1+和/或第一减少时间调整信号tdead1-。第一增加时间调整信号tdead1+由逻辑高电平VGH被切换至逻辑低电平VGL。第一减少时间调整信号tdead1-具有逻辑低电平VGL。

接续上述的说明，谐振控制器350根据具有逻辑低电平VGL的第一增加时间调整信号tdead1+和/或具有逻辑低电平VGL的第一减少时间调整信号tdead1-，不调整下一个操作周期中的死区时间，以将死区时间tdead3的时间长度作为最短且最适当者。

在本实施例中，逻辑高电平VGH以及第二电平V2可为相同(逻辑1)。逻辑低电平VGL以及第一电平V1可为相同(逻辑0)。

图7是根据本发明一实施例所示出同步整流电路控制方法的流程图。参考图3、图4以及图7，LLC电源转换电路30中的第一比较电路411及第一死区时间调整电路412可以执行如以下步骤S810～S830来执行同步整流控制方法。在步骤S810，通过第一比较电路411比较第一整流开关D1的一端的第一感测电压VDS_SR1以及参考电压VTH以产生第一比较结果CMP1。在步骤S820，通过第一死区时间调整电路412根据第一比较结果CMP1以及第一控制信号S1来判断是否调整第一死区时间。在步骤S830，通过第一死区时间调整电路412提供第一增加时间调整信号tdead1+和/或第一减少时间调整信号tdead1-至谐振控制器350。关于上述步骤S810～S830的实施细节，在前述的实施例以及多个实施方式中已有详细的说明，在此恕不多赘述。

综上所述，本发明实施例的同步整流电路的驱动器以及同步整流控制方法可检测其中一个二次侧整流开关(例如是第一整流开关)一端的感测电压，并据以判断对应的一次侧整流开关(例如是第一开关)是否已经达成ZVS并反馈时间调整信号，以对下一个操作周期相应开关控制信号的死区时间进行适应性地调整。如此一来，LLC电源转换电路能够操作在ZVS的状态并具有最短的死区时间，以提高有效周期及转换效率。在另一方面，在DCX电路架构下，由于LLC电源转换电路的控制参数可被减少，因此能够提高设计余裕(designmargin)。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种同步整流电路的驱动器，其特征在于，耦接谐振控制器以及第一整流开关，其中所述谐振控制器耦接第一开关以及第二开关，所述谐振控制器控制所述第一开关以及所述第二开关的操作，以及提供第一控制信号至所述驱动器以控制所述第一整流开关的操作，其中所述驱动器包括：

第一比较电路，耦接所述第一整流开关的一端以接收第一感测电压，所述第一比较电路比较所述第一感测电压以及参考电压以产生第一比较结果；以及

第一死区时间调整电路，耦接所述第一比较电路，所述第一死区时间调整电路接收所述第一比较结果以及所述第一控制信号，并且根据所述第一比较结果以及所述第一控制信号来判断是否调整第一死区时间，以提供第一增加时间调整信号以及第一减少时间调整信号中至少一者至所述谐振控制器。

2.根据权利要求1所述的驱动器，其特征在于，其中所述第一死区时间调整电路包括：

延迟电路，耦接所述第一比较电路，所述延迟电路接收所述第一比较结果并产生延迟后的比较结果；

第一正反器，耦接所述延迟电路，所述第一正反器接收所述延迟后的比较结果以及所述第一控制信号，并且根据所述延迟后的比较结果以及所述第一控制信号来产生所述第一减少时间调整信号；以及

第二正反器，耦接所述第一比较电路，所述第二正反器接收所述第一比较结果以及所述第一控制信号，并且根据所述第一比较结果以及所述第一控制信号来产生所述第一增加时间调整信号。

3.根据权利要求1所述的驱动器，其特征在于，其中所述谐振控制器包括：

第一死区时间控制电路，接收所述第一增加时间调整信号以及所述第一减少时间调整信号中至少一者，并且产生第一死区时间调整信号；以及

逻辑电路，耦接所述第一死区时间控制电路，所述逻辑电路根据所述第一死区时间调整信号来调整所述第一控制信号在下一个操作周期的上升缘之前的所述第一死区时间。

4.根据权利要求1所述的驱动器，其特征在于，其中所述驱动器还耦接第二整流开关，所述谐振控制器还提供第二控制信号至所述驱动器以控制所述第二整流开关的操作，其中所述驱动器还包括：

第二比较电路，耦接所述第二整流开关的一端以接收第二感测电压，所述第二比较电路比较所述第二感测电压以及所述参考电压以产生第二比较结果；以及

第二死区时间调整电路，耦接所述第二比较电路，所述第二死区时间调整电路接收所述第二比较结果以及所述第二控制信号，并且根据所述第二比较结果以及所述第二控制信号来判断是否调整第二死区时间，以提供第二增加时间调整信号以及第二减少时间调整信号中至少一者至所述谐振控制器。

5.根据权利要求4所述的驱动器，其特征在于，其中所述谐振控制器包括：

第二死区时间控制电路，接收所述第二增加时间调整信号以及所述第二减少时间调整信号中至少一者，并且产生第二死区时间调整信号，以使所述谐振控制器根据所述第二死区时间调整信号来调整所述第二控制信号在下一个操作周期的上升缘之前的所述第二死区时间。

6.一种同步整流电路的控制方法，其特征在于，适用于同步整流电路的驱动器，其中所述驱动器耦接谐振控制器以及第一整流开关，所述谐振控制器耦接第一开关以及第二开关，所述谐振控制器控制所述第一开关以及所述第二开关的操作，以及提供第一控制信号至所述驱动器的以控制所述第一整流开关的操作，所述控制方法包括：

比较所述第一整流开关的一端的第一感测电压以及参考电压以产生第一比较结果；

根据所述第一比较结果以及所述第一控制信号来判断是否调整第一死区时间；以及

提供第一增加时间调整信号以及第一减少时间调整信号至所述谐振控制器中至少一者。

7.根据权利要求6所述的控制方法，其特征在于，其中提供所述第一增加时间调整信号或所述第一减少时间调整信号至所述谐振控制器的步骤包括：

根据所述第一比较结果产生延迟后的比较结果；

根据所述延迟后的比较结果以及所述第一控制信号来产生所述第一减少时间调整信号；以及

根据所述第一比较结果以及所述第一控制信号来产生所述第一增加时间调整信号。

8.根据权利要求6所述的控制方法，其特征在于，还包括：

根据所述第一增加时间调整信号以及所述第一减少时间调整信号来产生第一死区时间调整信号；以及

根据所述第一死区时间调整信号来调整所述第一控制信号在下一个操作周期的上升缘之前的所述第一死区时间。

9.根据权利要求6所述的控制方法，其特征在于，其中所述驱动器还耦接第二整流开关，所述谐振控制器还提供第二控制信号至所述驱动器以控制所述第二整流开关的操作，其中同步整流控制方法还包括：

比较所述第二整流开关的一端的第二感测电压以及所述参考电压以产生第二比较结果；

根据所述第二比较结果以及所述第二控制信号来判断是否调整第二死区时间；以及

提供第二增加时间调整信号以及第二减少时间调整信号中至少一者至所述谐振控制器。

10.根据权利要求9所述的控制方法，其特征在于，还包括：

根据所述第二增加时间调整信号以及所述第二减少时间调整信号来产生第二死区时间调整信号；以及

根据所述第二死区时间调整信号来调整所述第二控制信号在下一个操作周期的上升缘之前的所述第二死区时间。