CN118151853A - Fpga器件的数据存储控制方法、系统、fpga系统及介质 - Google Patents

Fpga器件的数据存储控制方法、系统、fpga系统及介质 Download PDF

Info

Publication number
CN118151853A
CN118151853A CN202410318716.XA CN202410318716A CN118151853A CN 118151853 A CN118151853 A CN 118151853A CN 202410318716 A CN202410318716 A CN 202410318716A CN 118151853 A CN118151853 A CN 118151853A
Authority
CN
China
Prior art keywords
memory chip
data
nonvolatile memory
storage control
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410318716.XA
Other languages
English (en)
Inventor
冯懿
何美岐
吴艺璇
冯雪
颜世威
王佳承
王静雯
丁雪玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Nuclear Power Automation System Engineering Co Ltd
Original Assignee
State Nuclear Power Automation System Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Nuclear Power Automation System Engineering Co Ltd filed Critical State Nuclear Power Automation System Engineering Co Ltd
Priority to CN202410318716.XA priority Critical patent/CN118151853A/zh
Publication of CN118151853A publication Critical patent/CN118151853A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本公开提供了一种FPGA器件的数据存储控制方法、系统、FPGA系统及介质，该数据存储控制方法通过检测存储芯片是否发生故障，其中，存储芯片包括：易失性存储芯片、第一非易失性存储芯片以及第二非易失性存储芯片；第一非易失性存储芯片用于存储FPGA系统的配置数据，第二非易失性存储芯片用于存储所述配置数据，FPGA系统包括FPGA器件和存储芯片；若第一非易失性存储芯片发生故障，则读取第二非易失性存储芯片中存储的数据，并将读取的数据写入易失性存储芯片中；访问易失性存储芯片，并根据从易失性存储芯片中读取的数据控制对应的执行部件；从而实现第一非易失性存储芯片中存储的数据的备份，提高了数据存储控制的安全性。

Description

FPGA器件的数据存储控制方法、系统、FPGA系统及介质
技术领域
本公开属于数据存储控制领域，尤其涉及一种FPGA器件的数据存储控制方法、系统、FPGA系统及介质。
背景技术
在现有技术中，常采用一个易失性存储芯片与一个非易失性存储芯片进行配置数据的备份，若非易失性存储芯片损坏，由于易失性存储芯片存在失电时会自动丢弃缓存数据的问题，会造成数据丢失的安全性问题。
发明内容
本公开要解决的技术问题是为了克服现有技术中存在安全性问题的缺陷，提供一种FPGA器件的数据存储控制方法、系统、FPGA系统及介质。
本公开是通过下述技术方案来解决上述技术问题：
第一方面，提供一种FPGA器件的数据存储控制方法，所述数据存储控制方法包括以下步骤：
检测存储芯片是否发生故障，其中，所述存储芯片包括：易失性存储芯片、第一非易失性存储芯片以及第二非易失性存储芯片；所述第一非易失性存储芯片用于存储FPGA系统的配置数据，所述第二非易失性存储芯片用于存储所述配置数据，所述FPGA系统包括FPGA器件和所述存储芯片；
若所述第一非易失性存储芯片发生故障，则读取所述第二非易失性存储芯片中存储的数据，并将读取的数据写入所述易失性存储芯片中；
访问所述易失性存储芯片，并根据从所述易失性存储芯片中读取的数据控制对应的执行部件。
可选地，所述数据存储控制方法还包括：
若所述易失性存储芯片发生故障，则读取第一非易失性存储芯片中存储的数据，并将读取的数据写入所述第二非易失性存储芯片中；
访问所述第二非易失性存储芯片，并根据从所述第二非易失性存储芯片中读取的数据控制对应的执行部件。
可选地，所述数据存储控制方法还包括：
若所有的存储芯片均未发生故障，或者所述第二非易失性存储芯片发生故障，则读取所述第一非易失性存储芯片中存储的数据，并将读取的数据写入所述易失性存储芯片中；
访问所述易失性存储芯片，并根据从所述易失性存储芯片中读取的数据控制对应的执行部件。
可选地，所述数据存储控制方法还包括：
响应于针对所述易失性存储芯片中存储数据的更改操作，从所述易失性存储芯片中读取更改后的数据，并将读取的数据写入所述第一非易失性存储芯片。
可选地，所述配置数据包括第一配置数据和第二配置数据，所述第一非易失性存储芯片具体用于存储所述第一配置数据和所述第二配置数据，所述第二非易失性存储芯片具体用于存储所述第二配置数据。
第二方面，提供一种FPGA器件的数据存储控制系统，所述数据存储控制系统用于：
检测存储芯片是否发生故障，其中，所述存储芯片包括：易失性存储芯片、第一非易失性存储芯片以及第二非易失性存储芯片；所述第一非易失性存储芯片用于存储FPGA系统的配置数据，所述第二非易失性存储芯片用于存储所述配置数据，所述FPGA系统包括FPGA器件和所述存储芯片；
以及在所述第一非易失性存储芯片发生故障的情况下，读取所述第二非易失性存储芯片中存储的数据，并将读取的数据写入所述易失性存储芯片中；访问所述易失性存储芯片，并根据从所述易失性存储芯片中读取的数据控制对应的执行部件。
第三方面，提供一种FPGA器件，包括存储器、处理器及存储在存储器上并用于在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如第一方面所述的FPGA器件的数据存储控制方法。
第四方面，提供一种FPGA系统，包括存储芯片以及如第二方面所述的FPGA器件，所述存储芯片包括易失性存储芯片、第一非易失性存储芯片以及第二非易失性存储芯片。
第五方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面所述的FPGA器件的数据存储控制方法。
第六方面，提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如第一方面所述的FPGA器件的数据存储控制方法。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本公开各较佳实例。
本公开的积极进步效果在于：通过检测存储芯片是否发生故障，当第一非易失性存储芯片发生故障时，读取所述第二非易失性存储芯片中存储的数据，并将读取的数据写入所述易失性存储芯片中；访问所述易失性存储芯片，并根据从所述易失性存储芯片中读取的数据控制对应的执行部件；从而实现第一非易失性存储芯片中存储的数据的备份，提高了数据存储控制的安全性。
附图说明
图1为本公开实施例1提供的一种FPGA器件的数据存储控制方法的流程图；
图2为本公开实施例1提供的一种FPGA器件的数据存储控制方法的流程图；
图3为本公开实施例1提供的一种FPGA器件的数据存储控制方法的流程图；
图4为本公开实施例1提供的一种FPGA器件的数据存储控制方法的流程图；
图5为本公开实施例2提供的一种FPGA器件的数据存储控制系统的示意图；
图6为本公开实施例3提供的一种FPGA器件的结构示意图。
具体实施方式
下面通过实施例的方式进一步说明本公开，但并不因此将本公开限制在所述的实施例范围之中。
本公开实施例中采用诸如“第一”、“第二”的前缀词，仅仅为了区分不同的描述对象，对被描述对象的位置、顺序、优先级、数量或内容等没有限定作用。本公开实施例中对序数词等用于区分描述对象的前缀词的使用不对所描述对象构成限制，对所描述对象的陈述参见权利要求或实施例中上下文的描述，不应因为使用这种前缀词而构成多余的限制。此外，在本实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
实施例1
图1为本公开实施例1提供的一种FPGA器件的数据存储控制方法的流程图，所述数据存储控制方法包括以下步骤：
S101、若存储芯片中的第一非易失性存储芯片发生故障，则读取所述第二非易失性存储芯片中存储的数据。
其中，所述存储芯片包括：易失性存储芯片、第一非易失性存储芯片以及第二非易失性存储芯片；所述第一非易失性存储芯片用于存储FPGA系统的配置数据，所述第二非易失性存储芯片用于存储所述配置数据，所述FPGA系统包括FPGA器件和所述存储芯片。所述易失性存储芯片用于存储所述FPGA系统运行过程中的状态数据，以及所述FPGA系统运行过程中的状态数据。
在本实施例中，所述FPGA系统针对不同的存储芯片采用了不同的自检验方法，并同时开展自检验，在保证系统可靠性的同时减小了系统进入正常运行的时间。其中，对于非易失性存储芯片，采用读取自身数据的子检验方法，通过自身所有数据计算数据校验码，若校验码计算正确则表示自校验成功；对于易失性存储芯片，采用写入2次相反的2进制码，在写入易失性存储芯片后，读出比对读写数据是否相同，若读写数据相同则自校验通过。
同时，在数据向所述存储芯片写入时，数据会生成ECC校验码，存至指定区域，在读出数据时，重算ECC校验码，并与之前的ECC校验码进行对比，若不一致，则说明数据发生了至少一次的翻转；若一致，则说明数据未发生翻转。由于ECC校验码的特性，当只有1个数据翻转时，可以进行自纠正，提高了所述FPGA系统中数据的安全性和可靠性。
S102、将读取的数据写入所述易失性存储芯片中。
S103、访问所述易失性存储芯片，并根据从所述易失性存储芯片中读取的数据控制对应的执行部件。
在本实施例中，当第一非易失性存储芯片发生故障时，由于第二非易失性存储芯片中也存储了所述配置数据，因此，FPGA器件可以读取第二非易失性存储芯片中存储的数据，并将读取的数据写入所述易失性存储芯片中，再由FPGA器件访问所述易失性存储芯片，并根据从所述易失性存储芯片中读取的数据控制对应的执行部件。从而不会丢失第一非易失性存储芯片中存储的数据，提高了数据存储控制的安全性。
在一个具体的例子中，易失性存储芯片可以选用SRAM(Static Random-AccessMemory，静态随机存取存储器)，第一非易失性存储芯片可以选用EEPROM(ElectricallyErasable Programmable Read-Only Memory，带电可擦可编程只读存储器)，第二非易失性存储芯片可以选用NvSRAM(Non-volatile SRAM，非易失性静态存储器)。其中，EEPROM中存储的数据为FPGA系统的配置数据，NvSRAM中存储的数据为FPGA系统的核心配置数据，所述核心配置数据用于保证FPGA系统运行的最小功能；因此，当EEPROM损坏时，FPGA器件读取NvSRAM中存储的核心配置数据，并将所述核心配置数据写入SRAM中，访问SRAM，并根据从SRAM中读取的核心配置数据控制对应的执行部件。
在可选的一种实施例中，如图2所示，所述数据存储控制方法还包括：
S201、若所述易失性存储芯片发生故障，则读取第一非易失性存储芯片中存储的数据。
S202、将读取的数据写入所述第二非易失性存储芯片中。
S203、访问所述第二非易失性存储芯片，并根据从所述第二非易失性存储芯片中读取的数据控制对应的执行部件。
在本实施例中，当易失性存储芯片发生故障时，可以暂时访问所述第二非易失性存储芯片，并根据从所述第二非易失性存储芯片中读取的数据控制对应的执行部件。由于非易失性存储芯片的访问次数有限，在一个具体的例子中，可以采用至少两个非易失性存储芯片进行数据的备份。
在可选的一种实施例中，如图3所示，所述数据存储控制方法还包括：
S301、若所有的存储芯片均未发生故障，或者所述第二非易失性存储芯片发生故障，则读取所述第一非易失性存储芯片中存储的数据。
S302、将读取的数据写入所述易失性存储芯片中。
S303、访问所述易失性存储芯片，并根据从所述易失性存储芯片中读取的数据控制对应的执行部件。
在本实施例中，在所有的存储芯片均未发生故障，或者仅所述第二非易失性存储芯片发生故障的情况下，FPGA系统在上电后，读取所述第一非易失性存储芯片中存储的数据，并将读取的数据写入所述易失性存储芯片中；FPGA器件直接访问所述易失性存储芯片，进行快速读写操作，并根据从所述易失性存储芯片中读取的数据控制对应的执行部件。当所述FPGA系统失电后，易失性存储芯片会自动丢弃运行过程中产生的所有数据，释放内存空间，增加了FPGA系统运行的持续性。
在可选的一种实施例中，所述数据存储控制方法还包括：
响应于针对所述易失性存储芯片中存储数据的更改操作，从所述易失性存储芯片中读取更改后的数据，并将读取的数据写入所述第一非易失性存储芯片。
在一个具体的例子中，响应于针对所述易失性存储芯片中存储数据的更改操作还包括确认更改的步骤，因此，在正常运行过程中，对易失性存储芯片中存储的配置数据进行更改，由于易失性存储芯片具有失电丢弃数据的特性，由于未进行确认更改，失电重启后，FPGA器件会重新读取未修改前的配置数据。当确认更改后，FPGA器件从所述易失性存储芯片中读取更改后的数据，并将读取的数据写入所述第一非易失性存储芯片。此时，第二非易失性存储芯片中存储的数据未经过更改，仍为未修改前的数据，因此，不会由于人工失误造成数据的破坏，即当发生错误的更改操作后，第二非易失性存储芯片能够保留未修改的数据。
在可选的一种实施例中，所述配置数据包括第一配置数据和第二配置数据，所述第一非易失性存储芯片具体用于存储所述第一配置数据和所述第二配置数据，所述第二非易失性存储芯片具体用于存储所述第二配置数据。
在具体应用中，第二配置数据可以为用于运行FPGA系统最小功能的核心配置数据，第一配置数据可以为核心配置数据以外的系统运行的配置数据。因此，当第一非易失性存储芯片发生故障时，可以通过第二非易失性存储芯片备份第二配置数据，维持FPGA系统的基本运行。
本实施例还提供一种FPGA器件的数据存储控制方法，如图4所示，包括以下步骤：
S401、检测存储芯片是否发生故障；若否，则执行步骤S409；若是，则执行步骤S402、S405或S408；
S402、检测到第一非易失性存储芯片发生故障；
S403、读取所述第二非易失性存储芯片中存储的数据，并将读取的数据写入所述易失性存储芯片中；
S404、访问所述易失性存储芯片，并根据从所述易失性存储芯片中读取的数据控制对应的执行部件；
S405、检测到易失性存储芯片发生故障；
S406、读取第一非易失性存储芯片中存储的数据，并将读取的数据写入所述第二非易失性存储芯片中；
S407、访问所述第二非易失性存储芯片，并根据从所述第二非易失性存储芯片中读取的数据控制对应的执行部件；
S408、检测到第二非易失性存储芯片发生故障；
S409、读取所述第一非易失性存储芯片中存储的数据，并将读取的数据写入所述易失性存储芯片中；
S410、访问所述易失性存储芯片，并根据从所述易失性存储芯片中读取的数据控制对应的执行部件。
在本实施例中通过检测存储芯片是否发生故障，当第一非易失性存储芯片发生故障时，读取所述第二非易失性存储芯片中存储的数据，并将读取的数据写入所述易失性存储芯片中；访问所述易失性存储芯片，并根据从所述易失性存储芯片中读取的数据控制对应的执行部件；从而不会丢失第一非易失性存储芯片中存储的数据，提高了数据存储控制的安全性。当第二非易失性存储芯片发生故障，或者存储芯片均未发生故障时，读取第一非易失性存储芯片中存储的数据，并将读取的数据写入所述易失性存储芯片中。当易失性存储芯片发生故障时，读取第一非易失性存储芯片中存储的数据，并将读取的数据写入所述第二非易失性存储芯片中；访问所述第二非易失性存储芯片，并根据从所述第二非易失性存储芯片中读取的数据控制对应的执行部件；由于非易失性存储芯片的访问次数有限，在一个具体的例子中，可以采用至少两个非易失性存储芯片进行数据的备份，提高所述FPGA系统的容错能力，增加系统的安全性。
实施例2
与前述一种FPGA器件的数据存储控制方法实施例相对应，本公开还提供了一种FPGA器件的数据存储控制系统的实施例。
图5为本公开一示例性实施例提供的一种FPGA器件的数据存储控制系统的模块示意图，该数据存储控制系统用于检测存储芯片是否发生故障，其中，所述存储芯片包括：易失性存储芯片502、第一非易失性存储芯片503以及第二非易失性存储芯片504；所述第一非易失性存储芯片用于存储FPGA系统的配置数据，所述第二非易失性存储芯片用于存储所述配置数据，所述FPGA系统包括FPGA器件501和所述存储芯片；该数据存储控制系统用于在所述第一非易失性存储芯片发生故障的情况下，读取所述第二非易失性存储芯片中存储的数据，并将读取的数据写入所述易失性存储芯片中；访问所述易失性存储芯片，并根据从所述易失性存储芯片中读取的数据控制对应的执行部件。
对于系统实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。以上所描述的系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本公开方案的目的。
实施例3
图6为本公开一示例实施例示出的一种FPGA器件的结构示意图，FPGA器件包括存储器、处理器及存储在存储器上并用于在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述任一实施例所述的FPGA器件的数据存储控制方法。图6显示的FPGA器件60仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。
如图6所示，FPGA器件60可以以通用计算设备的形式表现，例如其可以为服务器设备。FPGA器件60的组件可以包括但不限于：上述至少一个处理器61、上述至少一个存储器62、连接不同系统组件(包括存储器62和处理器61)的总线63。
总线63包括数据总线、地址总线和控制总线。
存储器62可以包括易失性存储器，例如随机存取存储器(RAM)621和/或高速缓存存储器622，还可以进一步包括只读存储器(ROM)623。
存储器62还可以包括具有一组(至少一个)程序模块624的程序工具625(或实用工具)，这样的程序模块624包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
处理器61通过运行存储在存储器62中的计算机程序，从而执行各种功能应用以及数据处理，例如上述任一实施例所提供的FPGA器件的数据存储控制方法。
FPGA器件60也可以与一个或多个外部设备64(例如键盘、指向设备等)通信。这种通信可以通过输入/输出(I/O)接口65进行。并且，FPGA器件60还可以通过网络适配器66与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器66通过总线63与FPGA器件60的其它模块通信。应当明白，尽管图中未示出，可以结合FPGA器件60使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理器、外部磁盘驱动阵列、RAID(磁盘阵列)系统、磁带驱动器以及数据备份存储系统等。
应当注意，尽管在上文详细描述中提及了FPGA器件的若干单元/模块或子单元/模块，但是这种划分仅仅是示例性的并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多单元/模块的特征和功能可以在一个单元/模块中具体化。反之，上文描述的一个单元/模块的特征和功能可以进一步划分为由多个单元/模块来具体化。
实施例4
本公开实施例还提供一种FPGA系统，包括存储芯片以及如实施例3所述的FPGA器件，所述存储芯片包括易失性存储芯片、第一非易失性存储芯片以及第二非易失性存储芯片。
实施例5
本公开实施例还提供一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现实施例1所提供的FPGA器件的数据存储控制方法。
其中，可读存储介质可以采用的更具体可以包括但不限于：便携式盘、硬盘、随机存取存储器、只读存储器、可擦拭可编程只读存储器、光存储器件、磁存储器件或上述的任意合适的组合。
实施例6
本公开实施例还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现实施例1的FPGA器件的数据存储控制方法。
其中，可以以一种或多种程序设计语言的任意组合来编写用于执行本公开的计算机程序产品的程序代码，所述程序代码可以完全地在用户设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户设备上部分在远程设备上执行或完全在远程设备上执行。
虽然以上描述了本公开的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本公开的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本公开的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本公开的保护范围。

Claims (10)

1.一种FPGA器件的数据存储控制方法，其特征在于，所述数据存储控制方法包括以下步骤：
检测存储芯片是否发生故障，其中，所述存储芯片包括：易失性存储芯片、第一非易失性存储芯片以及第二非易失性存储芯片；所述第一非易失性存储芯片用于存储FPGA系统的配置数据，所述第二非易失性存储芯片用于存储所述配置数据，所述FPGA系统包括FPGA器件和所述存储芯片；
若所述第一非易失性存储芯片发生故障，则读取所述第二非易失性存储芯片中存储的数据，并将读取的数据写入所述易失性存储芯片中；
访问所述易失性存储芯片，并根据从所述易失性存储芯片中读取的数据控制对应的执行部件。
2.如权利要求1所述的数据存储控制方法，其特征在于，所述数据存储控制方法还包括：
若所述易失性存储芯片发生故障，则读取第一非易失性存储芯片中存储的数据，并将读取的数据写入所述第二非易失性存储芯片中；
访问所述第二非易失性存储芯片，并根据从所述第二非易失性存储芯片中读取的数据控制对应的执行部件。
3.如权利要求1所述的数据存储控制方法，其特征在于，所述数据存储控制方法还包括：
若所有的存储芯片均未发生故障，或者所述第二非易失性存储芯片发生故障，则读取所述第一非易失性存储芯片中存储的数据，并将读取的数据写入所述易失性存储芯片中；
访问所述易失性存储芯片，并根据从所述易失性存储芯片中读取的数据控制对应的执行部件。
4.如权利要求1所述的数据存储控制方法，其特征在于，所述数据存储控制方法还包括：
响应于针对所述易失性存储芯片中存储数据的更改操作，从所述易失性存储芯片中读取更改后的数据，并将读取的数据写入所述第一非易失性存储芯片。
5.如权利要求1-4中任一项所述的数据存储控制方法，其特征在于，所述配置数据包括第一配置数据和第二配置数据，所述第一非易失性存储芯片具体用于存储所述第一配置数据和所述第二配置数据，所述第二非易失性存储芯片具体用于存储所述第二配置数据。
6.一种FPGA器件的数据存储控制系统，其特征在于，所述数据存储控制系统用于：
检测存储芯片是否发生故障，其中，所述存储芯片包括：易失性存储芯片、第一非易失性存储芯片以及第二非易失性存储芯片；所述第一非易失性存储芯片用于存储FPGA系统的配置数据，所述第二非易失性存储芯片用于存储所述配置数据，所述FPGA系统包括FPGA器件和所述存储芯片；
以及在所述第一非易失性存储芯片发生故障的情况下，读取所述第二非易失性存储芯片中存储的数据，并将读取的数据写入所述易失性存储芯片中；访问所述易失性存储芯片，并根据从所述易失性存储芯片中读取的数据控制对应的执行部件。
7.一种FPGA器件，包括存储器、处理器及存储在存储器上并用于在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至5中任一项所述的FPGA器件的数据存储控制方法。
8.一种FPGA系统，其特征在于，所述FPGA系统包括存储芯片以及如权利要求7所述的FPGA器件，所述存储芯片包括易失性存储芯片、第一非易失性存储芯片以及第二非易失性存储芯片。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至5中任一项所述的FPGA器件的数据存储控制方法。
10.一种计算机程序产品，包括计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-5中任一项所述的FPGA器件的数据存储控制方法。
CN202410318716.XA 2024-03-20 2024-03-20 Fpga器件的数据存储控制方法、系统、fpga系统及介质 Pending CN118151853A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410318716.XA CN118151853A (zh) 2024-03-20 2024-03-20 Fpga器件的数据存储控制方法、系统、fpga系统及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410318716.XA CN118151853A (zh) 2024-03-20 2024-03-20 Fpga器件的数据存储控制方法、系统、fpga系统及介质

Publications (1)

Publication Number Publication Date
CN118151853A true CN118151853A (zh) 2024-06-07

Family

ID=91286443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410318716.XA Pending CN118151853A (zh) 2024-03-20 2024-03-20 Fpga器件的数据存储控制方法、系统、fpga系统及介质

Country Status (1)

Country Link
CN (1) CN118151853A (zh)

Similar Documents

Publication Publication Date Title
EP2811392B1 (en) Method and device for reducing read delay
US8943358B2 (en) Storage system, apparatus, and method for failure recovery during unsuccessful rebuild process
US8312314B2 (en) Storage system and control method of storage system
US8904244B2 (en) Heuristic approach for faster consistency check in a redundant storage system
EP2048579B1 (en) System and method for managing memory errors in an information handling system
US9767117B2 (en) Method and system for efficient write journal entry management for a distributed file system
US20090327803A1 (en) Storage control device and storage control method
US20150033065A1 (en) Solid state drive emergency pre-boot application providing expanded data recovery function
US20190324859A1 (en) Method and Apparatus for Restoring Data after Power Failure for An Open-Channel Solid State Drive
US10338844B2 (en) Storage control apparatus, control method, and non-transitory computer-readable storage medium
CN108701005A (zh) 数据更新技术
CN112667445A (zh) 封装后的内存修复方法及装置、存储介质、电子设备
US10229742B2 (en) Flash memory device
US20210382660A1 (en) Apparatus and method for performing recovery operation of memory system
US11809295B2 (en) Node mode adjustment method for when storage cluster BBU fails and related component
US10649829B2 (en) Tracking errors associated with memory access operations
US7577804B2 (en) Detecting data integrity
CN118151853A (zh) Fpga器件的数据存储控制方法、系统、fpga系统及介质
US11182231B2 (en) Host system and computing system including the host system
JP2007058873A (ja) 不揮発メモリを使用したディスク制御装置
US7330955B2 (en) Recovery record for updating a system configuration
US9128887B2 (en) Using a buffer to replace failed memory cells in a memory component
US20230297249A1 (en) Storage system and method of controlling storage system
US20220171706A1 (en) Memory system and operating method thereof
JP2008217811A (ja) 不揮発メモリを使用したディスク制御装置

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination