CN118133766A - 显示方法、装置、终端及存储介质 - Google Patents
显示方法、装置、终端及存储介质 Download PDFInfo
- Publication number
- CN118133766A CN118133766A CN202410322359.4A CN202410322359A CN118133766A CN 118133766 A CN118133766 A CN 118133766A CN 202410322359 A CN202410322359 A CN 202410322359A CN 118133766 A CN118133766 A CN 118133766A
- Authority
- CN
- China
- Prior art keywords
- target
- display interface
- chip
- placement
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 238000010586 diagram Methods 0.000 claims abstract description 64
- 230000004044 response Effects 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 37
- 238000013461 design Methods 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 230000003993 interaction Effects 0.000 claims description 17
- 238000004590 computer program Methods 0.000 claims description 14
- 238000007667 floating Methods 0.000 claims description 4
- 238000012163 sequencing technique Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 description 17
- 230000006870 function Effects 0.000 description 10
- 239000002184 metal Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 235000013599 spices Nutrition 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 239000007771 core particle Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- User Interface Of Digital Computer (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请公开了一种显示方法、装置、终端及存储介质,方法包括:响应于m个目标芯片设置于第一显示界面的画布中,检测m个目标芯片在画布中的初始摆放位置;基于初始摆放位置,确定m个目标芯片对应的目标摆放位置,并将m个目标芯片调整至目标摆放位置;响应于针对第一显示界面中的第一控件执行的触发操作,在第二显示界面显示m个目标芯片和中介层;响应于针对第二显示界面中的目标控件执行的触发操作,在目标显示界面显示布线图。本发明针对不同的引脚的网表名称和信号类型生成不同的布线图,以使芯片与中介层间的布线清晰化,提高用户体验度。
Description
技术领域
本申请涉及EDA技术领域,具体而言,涉及一种显示方法、装置、终端及存储介质。
背景技术
Chiplet技术是指将Soc(System on Chip,系统级芯片)分解成多个较小的小芯片,其中,这些小芯片可以具有不同的功能和工艺,然后采用新型封装技术将这些模块化的小芯片封装在一起,以实现小芯片的互联,即构成一个异构集成芯片。
为了实现Chiplet技术的广泛应用,人们将Chiplet技术应用于EDA(电子设计自动化,Electronic design automation)中。目前,针对将Chiplet技术应用于EDA中,主要包括小芯片的选取、摆放、布线等操作,现在基本通过手动实现,即有经验的设计人员基于客户需求手动来实现小芯片的选取、摆放、布线等操作。
但是,上述将Chiplet技术应用于EDA中的操作无法实现自动化,以致人工、时间等资源成本的增加,进而导致资源成本高。
发明内容
本申请的主要目的在于提供一种显示方法、装置、终端及存储介质,以解决相关技术中存在的资源成本高的问题。
为了实现上述目的,第一方面,本申请提供了一种显示方法,包括:
响应于m个目标芯片设置于第一显示界面的画布中,检测m个目标芯片在画布中的初始摆放位置,其中,画布包括呈阵列布设的多个网格单元,多个网格单元中的每个网格单元设置有一个接点,接点用于表征有源硅基板的接触点;其中,m为大于1的整数;
基于初始摆放位置,确定m个目标芯片对应的目标摆放位置,并将m个目标芯片调整至目标摆放位置;
响应于针对第一显示界面中的第一控件执行的触发操作,在第二显示界面显示m个目标芯片和中介层;
响应于针对第二显示界面中的目标控件执行的触发操作,在目标显示界面显示布线图,其中,布线图是基于m个目标芯片和中介层对应的引脚的网表名称和布线类型所生成。
第二方面,本发明实施例提供了一种显示装置,包括:
检测模块,用于响应于m个目标芯片设置于第一显示界面的画布中,检测m个目标芯片在画布中的初始摆放位置,其中,画布包括呈阵列布设的多个网格单元,多个网格单元中的每个网格单元设置有一个接点,接点用于表征有源硅基板的接触点;其中,m为大于1的整数;
位置确定模块,用于基于初始摆放位置,确定m个目标芯片对应的目标摆放位置,并将m个目标芯片调整至目标摆放位置;
第一显示模块,用于响应于针对第一显示界面中的第一控件执行的触发操作,在第二显示界面显示m个目标芯片和中介层;
第二显示模块,用于响应于针对第二显示界面中的目标控件执行的触发操作,在目标显示界面显示布线图,其中,布线图是基于m个目标芯片和中介层对应的引脚的网表名称和布线类型所生成。
第三方面,本发明实施例提供了一种终端,包括存储器、处理器以及存储在存储器中并可在处理器上运行的计算机程序,处理器执行计算机程序时实现如上任一种显示方法的步骤。
第四方面,本发明实施例提供了一种计算机可读存储介质,计算机可读存储介质存储有计算机程序,计算机程序被处理器执行时实现如上任一种显示方法的步骤。
本发明实施例提供了一种显示方法、装置、终端及存储介质,包括:先响应于m个目标芯片设置于第一显示界面的画布中,检测m个目标芯片在画布中的初始摆放位置,然后基于初始摆放位置,确定m个目标芯片对应的目标摆放位置,并将m个目标芯片调整至目标摆放位置,再响应于针对第一显示界面中的第一控件执行的触发操作,在第二显示界面显示m个目标芯片和中介层,最后响应于针对第二显示界面中的目标控件执行的触发操作,在目标显示界面显示布线图,其中,布线图是基于m个目标芯片和中介层对应的引脚的网表名称和布线类型所生成。本发明依次通过第一显示界面和第二显示界面设置m个目标芯片与中介层的位置关系、引脚关系,实现了芯片与中介层之间的自动连接,提高了布线效率。此外,本发明还通过设置的引脚关系,即引脚的网表名称和信号类型,从而针对不同的引脚的网表名称和信号类型生成不同的布线图,以使芯片与中介层间的布线清晰化,提高用户体验度。
附图说明
构成本申请的一部分的附图用来提供对本申请的进一步理解,使得本申请中的其它特征、目的和优点变得更明显。本申请的示意性实施例附图及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1是本发明实施例提供的芯片库菜单栏的示意图;
图2是本发明实施例提供的现有EDA软件的设计页面的示意图;
图3是本发明实施例提供的一种元件的摆放方法的实现流程图;
图4是本发明实施例提供的目标元件的角度摆放菜单的设置页面的示意图;
图5是本发明实施例提供的预览按钮的示意图;
图6是本发明实施例提供的目标元件选取180度作为摆放角度的设置页面的示意图;
图7是本发明实施例提供的目标元件的预览图的示意图;
图8是本发明实施例提供的画布的示意图;
图9是本发明实施例提供的在画布中生成目标元件设计图的示意图;
图10是本发明实施例提供的元件摆放于有源硅基板的设计页面的示意图;
图11是本发明实施例提供的元件摆放于有源硅基板的实物图;
图12是本发明实施例提供的一种芯片位置的调整方法的实现流程图;
图13是本发明实施例提供的小芯片U9的示意图;
图14是本发明实施例提供的小芯片U2的的示意图;
图15是本发明实施例提供的小芯片U23的示意图;
图16是本发明实施例提供的小芯片U1的示意图;
图17是本发明实施例提供的小芯片U9与画布的位置关系的示意图;
图18是本发明实施例提供的小芯片U9与基准位置未对齐的示意图;
图19是本发明实施例提供的小芯片U9与基准位置对齐的示意图
图20是本发明实施例提供的小芯片U9与多个基准位置的位置关系的示意图;
图21是本发明实施例提供的小芯片U2设置于初始摆放位置E的示意图;
图22是本发明实施例提供的小芯片U2设置于第一候选摆放位置F的示意图;
图23是本发明实施例提供的小芯片U2设置于第二候选摆放位置G的示意图;
图24是本发明实施例提供的一种显示方法的实现流程图;
图25是本发明实施例提供的第一显示界面的示意图;
图26是本发明一实施例提供的引脚设置窗口的示意图;
图27是本发明另一实施例提供的引脚设置窗口的示意图;
图28是本发明另一实施例提供的引脚设置窗口的示意图;
图29是本发明一实施例提供的小芯片U12的示意图;
图30是本发明实施例提供的工具菜单栏的示意图;
图31是本发明实施例提供的电阻阻值设置窗口的示意图;
图32是本发明另一实施例提供的小芯片U12的示意图;
图33是本发明一实施例提供的接点设置窗口的示意图;
图34是本发明实施例提供的接点名称列表的示意图;
图35是本发明另一实施例提供的接点设置窗口的示意图;
图36是本发明一实施例提供的第二显示界面的示意图;
图37是本发明一实施例提供的第三显示界面的示意图;
图38是本发明另一实施例提供的第二显示界面的示意图;
图39是本发明另一实施例提供的第三显示界面的示意图;
图40是本发明实施例提供的布线切换按钮的示意图;
图41是本发明实施例提供的中介层的示意图;
图42是本发明实施例提供的一种显示装置的结构示意图;
图43是本发明实施例提供的终端的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
应当理解,在本发明的各种实施例中,各过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本发明实施例的实施过程构成任何限定。
应当理解,在本发明中,“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应当理解,在本发明中,“多个”是指两个或两个以上。“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。“包含A、B和C”、“包含A、B、C”是指A、B、C三者都包含,“包含A、B或C”是指包含A、B、C三者之一,“包含A、B和/或C”是指包含A、B、C三者中任1个或任2个或3个。
应当理解,在本发明中,“与A对应的B”、“与A相对应的B”、“A与B相对应”或者“B与A相对应”,表示B与A相关联,根据A可以确定B。根据A确定B并不意味着仅仅根据A确定B,还可以根据A和/或其他信息确定B。A与B的匹配,是A与B的相似度大于或等于预设的阈值。
取决于语境,如在此所使用的“若”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例不再赘述。
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图通过具体实施例来进行说明。
本申请提供的一种显示方法,应用于EDA工具,其主要通过芯片选取、芯片摆放、芯片位置调整以及布线四个步骤来实现,且上述四个步骤按照先后顺序执行。
本申请中的EDA工具中设置有如图1所示的芯片库(Chiplet Library),且芯片库中包括各种芯片,如电源芯片、处理器芯片等,其芯片库的建立主要是通过将各个芯片的参数,如芯片的电气、形状、尺寸、名称等导入,然后将各个芯片的参数与芯片进行对应,形成各个芯片的芯片信息,并对各个芯片的芯片信息进行存储,以构成芯片库。
当用户采用EDA工具进行芯片选取时,即所述响应于针对所述第一显示界面中的工具栏中的芯片选型列表中的芯片名称执行的选取操作,获取所述目标芯片。其中,芯片选型列表中显示有各个芯片的名称,通过点击某个芯片名称,即可对此芯片进行选取。
结合图1,第一显示界面中设置有芯片库(Chiplet Library),可以点击MCU(控制器),即可显示各种类型的MCU芯片供用户选择。同时,由于第一显示界面的空间有限,若用户想选择的芯片未在第一显示界面显示,也可通过搜索框进行搜索。
当实现对芯片的选取后,则需要将选取的芯片设置于画布中,以实现芯片的摆放。
现有的EDA软件,如图2所示,EDA软件页面所包含的控件很少,其中必不可少的是电气工具栏和绘图栏,在电气工具栏中设置有各种类型的元件,用户可以点击想要摆放在画布上的元件,然后通过拖拽放置于画布中,以进行后续的硬件设计。
但是,由于现有的EDA软件并不具备元件摆放角度的设置控件,元件的摆放角度通常都是默认为零度,且默认的角度不可以变化。如果想要调整元件的摆放角度,只能先把元件摆放至画布上,再在画布上手动调整元件的摆放角度。也就是说,当前的元件摆放流程可以简单表示为:选择元件之后,光标处显示所选择的元件的预览图形,然后移动光标至将要摆放元件的位置,再点击光标即可以将元件摆放至该位置,最后手动调整元件的摆放角度。
例如,用户需要摆放一个长30*宽20的元件,摆放角度为旋转90度,若用户选择元件之后,才发现光标处所显示的元件的预览图形的尺寸为长40*宽20,未能满足用户的需求,则需要用户重新选择一个元件,若重新选择的元件的尺寸依然不对,则需要用户继续选择元件,整个过程对用户并不友好,影响EDA的用户体验。
因此,上述元件摆放流程在一些对元件的摆放角度和元件的外形有要求的应用场景并不友好,操作复杂。
基于上述问题,本申请提出一种元件的摆放方法,其操作便捷,可提高元件摆放的效率,以及提升用户体验度。
在一个实施例中,如图3所示,提供了一种元件的摆放方法,包括以下步骤:
步骤S301:响应于光标的第一交互事件,展示目标元件的角度摆放菜单。
其中,光标是在图形界面上用于标识出鼠标位置的鼠标箭头,其中,鼠标箭头可包括多种形态,如箭头形态、文字输入时的I形态、小手形态等。
交互事件包括但不限于停留、选取、点击等事件,在第一交互事件是为停留事件的情况下,停留事件是指光标显示在目标元件的预览按钮上。对于停留事件可以设定停留时间,也就是说,当光标停留在目标元件的预览按钮预设时长后,才会对此停留事件进行响应;当光标只是很快滑过目标元件的预览按钮,并未达到预设时长,则不对此事件进行响应。其中,预设时长可根据具体情况设定,此处不进行限定。
本申请当用户通过光标点击目标元件后,则会生成默认角度(0度)的目标元件的预览图。若想要将目标元件在画布中的摆放角度为其他角度时,则响应于光标在目标元件的预览按钮上的停留事件,在预览按钮处展示目标元件的角度摆放菜单。
其中,角度摆放菜单展开后,可以为单一的角度列表或者通过多个角度区域来显示角度的列表。其中,多个角度区域用于显示多个预设摆放角度,多个角度区域与多个预设摆放角度一一对应。也就是说,角度摆放菜单中设置有多个角度区域,且每个角度区域对应一个摆放角度(即预设角度)。其中,多个预设摆放角度不相同,多个可为5个、7个等,此处不作具体限定,可根据具体需求设置。
示例性地,当光标移动至图4中的预览按钮(如图5所示)上时,且停留时间超过预设停留时长,则响应此停留事件,即可在预览按钮处展示(弹出)目标元件的角度摆放菜单。
若要在光标处显示目标元件在目标摆放角度下的预览图,则需要响应于光标的第二交互事件,显示目标元件在目标摆放角度下的预览图。
在第二交互事件指光标在目标摆放角度的停留事件的情况下,若响应于光标在目标摆放角度的停留事件,在光标处显示目标元件在目标摆放角度下的预览图。其中,预览图以光标的位置为中心跟随光标移动。
示例性地,结合图6,角度摆放菜单中列出了4项可选择的元件的放置角度,如0度、90度、180度和270度。当将光标移动至角度摆放菜单中的180度对应的角度区域,即光标在180度的停留事件,则通过选取的180度来调整目标元件的宽高比,进而在光标处展示出180度下的元件的预览图。
其中,目标元件的高宽比根据具体情况设定,如0度时,目标元件的竖直边像素和横置边像素分别为200和100,在90度时,目标元件的竖直边像素和横置边像素则变化为100和200等。
此外,若想要隐藏角度摆放菜单,则只需停止第二交互事件,即响应于光标在目标摆放角度的移开事件,隐藏目标元件的角度摆放菜单。
步骤S302:响应于光标的第一选取事件,显示目标元件在目标摆放角度下的预览图。
其中,第一选取事件指通过光标点击的方式以进行选取的事件,其中,光标点击的方式包括左键点击、右键点击、左键一下点击、左键两下点击等。
在光标点击的方式为左键点击的情况下,响应于通过光标的左键对目标摆放角度的选取事件,在光标处显示目标元件在目标摆放角度下的预览图,其中,预览图以光标的位置为中心跟随光标移动。
示例性地,结合图7,以目标元件为芯片,目标摆放角度为90度为例,当将光标移动至角度摆放菜单中的90度对应的角度区域,然后再通过光标的左键点击来对摆放角度90度进行选取,则在光标处显示芯片在90度下的预览图,其预览图中显示有芯片的型号,即TMP108AIYFFT。
当然,通过光标的左键点击选取后显示目标元件在目标摆放角度下的预览图后,若将此目标摆放角度下的预览图进行隐藏,则需要响应于通过光标的右键对目标摆放角度的取消选取事件,隐藏在光标处显示目标元件在目标摆放角度下的预览图。
示例性地,以目标摆放角度为90度为例,当通过光标的左键点击来对摆放角度90度进行选取,则在光标处显示目标元件在90度下的预览图。之后,通过光标的右键在90度处进行点击,也就是取消选取,则可将光标处显示目标元件在90度下的预览图进行隐藏。
步骤S303:响应于光标的第二选取事件,在画布区域中的目标位置生成目标元件在目标摆放角度下的设计图。
其中,第二选取事件与第一选取事件类似,也是指通过光标点击的方式以进行选取的事件,但是两个选取事件所作用的对象不同。其中,光标点击的方式包括左键点击、右键点击、左键一下点击、左键两下点击等。
在光标点击的方式为左键点击的情况下,响应于光标的左键对画布区域中的目标位置的选取事件,在画布区域中的目标位置生成目标元件在目标摆放角度下的设计图。
示例性地,以目标摆放角度为90度为例,当通过光标的左键在90度处进行点击,可在光标处显示目标元件在90度下的预览图,之后将光标移动至如图8所示的physical view(画布)中,并通过光标左键点击在画布中的某个位置上,则选取此位置为目标位置,然后在画布区域中的目标位置自动生成目标元件在目标摆放角度下的设计图,其设计图如图9所示。
当将本申请中的元件摆放方法应用在基于chiplet技术的EDA软件时,用户可以先通过上述方法预览将要摆放的目标元件的各个角度下的预览图,然后选择合适的角度下的目标元件摆放至画板上。其中,画板即可以映射为有源硅基板上用于摆放元件的一面,目标元件摆放至画板的位置以及摆放时目标元件的放置角度即可以映射为在实际的芯片封装中目标元件摆放在有源硅基板的位置以及目标元件摆放至有源硅基板上时的放置角度。如,结合图10,在EDA软件中,通过本方法将元件A按照0度的放置角度放置在画布的左上角,即最终按照EDA的设计制作出的芯片中,元件A将以0度的放置角度被设置在有源硅基板的左上角。按照图10中EDA的设计图制造出如图11所示的芯片实物图。
此外,若当前的目标元件非第一次选取,则当将此目标元件设置于画布中,并生成目标元件在目标摆放角度下的设计图后,在设计图上显示此目标元件的历史摆放情况,如此目标元件之前的摆放角度、位置等。
若在选取目标元件时,画布中已存在其他元件,那么根据以存在的其他元件的摆放情况,为目标元件提供摆放角度、位置等的推荐。
当将选取的芯片设置于画布中后,需要确认芯片摆放的位置是否合适,如果不合适,则需要对芯片的位置进行调整。
现有的EDA软件,如图2所示,EDA软件页面所包含的控件很少,其中必不可少的是电气工具栏和绘图栏,在电气工具栏中设置有各种类型的元件,用户可以点击想要摆放在画布上的元件,然后通过拖拽放置于画布中,以进行后续的硬件设计。其中,元件包括但不限于小芯片。
但是,由于现有的EDA软件并不具备小芯片摆放位置的自动检测以及调整功能,一般需要设计人员根据积累的经验对小芯片进行摆放,以实现小芯片摆放位置的准确性。但是,针对没有经验的设计人员,设计人员将小芯片设置于EDA软件的画布中后,需要观察其摆放位置是否准确,如果摆放位置不准确,则需要设计人员手动调整小芯片的摆放位置。
因此,设计人员完成小芯片的摆放需要花费大量的时间,降低了工作效率。
基于上述问题,本申请提出一种芯片位置的调整方法,可自动检测、调整芯片的摆放位置,提高了设计人员的工作效率。
在一个实施例中,如图12所示,提供了一种芯片位置的调整方法,包括以下步骤:
步骤S1201:响应于目标芯片设置于画布中,检测目标芯片在画布中的初始摆放位置。
其中,目标芯片指具有任意功能的小芯片或芯粒,其包括外边框和多个芯片接点,在外边框周围显示有小芯片的类型和名称,如图13所示中的小芯片的类型为U9,名称为TMP108AIYFFT。
针对不同类型的小芯片,其小芯片对应的芯片接点的参数不同,芯片接点的参数可以在EDA工具的芯片库中进行设置。其中,芯片接点的参数至少包括芯片接点的排列方式、芯片接点的数目以及芯片接点的半径。
结合图13-图16,图13中的小芯片U9中的芯片接点的排列方式为规则排列(即2*3排列)、芯片接点的数目为6个;图14中的小芯片U2中的芯片接点的排列方式为不规则排列、芯片接点的数目为12个;图15中的小芯片U23中的芯片接点的排列方式为规则排列(即4*5排列)、芯片接点的数目为20个;图16中的小芯片U1中的芯片接点的排列方式为规则排列(即2*2排列)。此外。图13-图16中所示的小芯片中的芯片接点的半径不同,图16中所示的小芯片中的芯片接点的半径最大,图13中所示的小芯片中的芯片接点的半径最小。
其中,画布包括呈阵列布设的多个网格单元,多个网格单元中的每个网格单元设置有一个接点,其中,接点用于表征有源硅基板的接触点。
如图17所示,EDA工具的画布中呈阵列排布的多个接点即是有源硅基板上的金属凸点bump(即接触点)。有源硅基板中具有可编程的路由网络,通过对可编程路由进行编程设置,能够自由设置有源硅基板上的金属凸点bump之间的连接。
以目标芯片为小芯片U9为例,当设计人员在芯片库中选取小芯片U9后,通过手动操作鼠标,以将小芯片U9拖拽至画布中。此时,当检测到小芯片U9设置于画布中后进行响应,即则自动检测小芯片U9在画布中的初始摆放位置,其中,初始摆放位置可以是小芯片中的某一点在画布中的坐标。
本申请采用小芯片中的某一点在画布中的坐标作为初始摆放位置,原因如下:由于在确定小芯片类型的情况下,知道小芯片中的某一点在画布中的坐标后,即可以继续确定出小芯片中各个点在画布中的坐标。例如,仅以小芯片的左下角的坐标作为初始摆放位置,在确定出小芯片左下角的坐标之后,即可以基于小芯片的类型推算出小芯片上各个点的坐标,甚至是芯片接点的圆心坐标。通过采用某一点的坐标来表示小芯片的位置,并进行后续的计算处理,有利于减少数据处理量,提高处理速度。
此外,当将小芯片U9设置于画布中后,小芯片U9中的芯片接点会与有源硅基板上的金属凸点接触(实现连通关系),这样小芯片和有源硅基板之间即可以传输信号。
需要说明的是,由于小芯片类型的不同,导致小芯片中的芯片接点的半径不同,因此,当小芯片设置于画布中,小芯片中的芯片接点与画布中的接点的重叠面积不同。
步骤S1202:基于初始摆放位置,确定目标芯片对应的目标摆放位置,并将目标芯片调整至目标摆放位置。
在使用EDA工具进行小芯片摆放位置的设计时,设计人员通过鼠标拖拽目标芯片时,会导致小芯片的芯片接点和有源硅基板的金属凸点未能很好地对准或者存在更好的摆放位置,所以需要基于初始摆放位置确定目标摆放位置,以实现在EDA工具中设置针对小芯片的摆放位置的自动调整功能,更有利于提高设计效率、设计效果,降低设计难度。
本申请通过两种方式来确定目标芯片的目标摆放位置,具体如下:
第一种方式:检测初始摆放位置是否与预设的基准位置对齐,若初始摆放位置与预设的基准位置对齐,将初始摆放位置作为目标芯片对应的目标摆放位置;若初始摆放位置与预设的基准位置未对齐,以基于初始摆放位置划定搜索区域的方式来确定目标摆放位置。
示例性地,结合图18,设目标芯片为小芯片U9,将小芯片U9的外边框的左下角的顶点A作为小芯片U9的初始摆放位置,将画布中的与初始摆放位置最近的网格点B作为预设的基准位置,那么通过图18可知,小芯片U9的外边框的左下角的顶点A与其最近的网格点B并未对齐,那么可基于初始摆放位置划定搜索区域的方式来确定目标摆放位置,即以初始摆放位置为中心以及第一偏移量为半径所形成的搜索区域内查找是否存在基准位置,若搜索区域内存在基准位置,基于基准位置的数目和初始摆放位置,确定目标摆放位置。其中,第一偏移量可根据具体情况进行设定,此处不作限定。
进一步的,结合图18-图19,若基准位置的数目为一个,即如图8所示的网格点B,则将基准位置作为目标摆放位置,然后将小芯片U9的外边框的左下角的顶点A调整至网格点B,如图19所示,使小芯片U9的外边框的左下角的顶点与网格点B重合。
若基准位置的数目为多个,如图20所示的3个,包括网格点B、网格点C、网格点D,则从3个基准位置:网格点B、网格点C和网格点D中选取与小芯片U9的外边框的左下角的顶点A距离最近的位置作为目标基准点,即网格点B,并将网格点B作为目标摆放位置。然后将小芯片U9的外边框的左下角的顶点A调整至网格点B,如图19所示,使小芯片U9的外边框的左下角的顶点与网格点B重合。
此外,若搜索区域内不存在基准位置,对第一偏移量进行扩大,直至在以初始摆放位置为中心以及扩大后的第一偏移量为半径所形成的搜索区域内查找到基准位置,并执行基于基准位置的数目和初始摆放位置,确定目标摆放位置的步骤。
示例性地,设第一偏移量为a,当采用第一偏移量a为半径进行搜索时,没有找到基准位置,那么可将第一偏移量a以预设倍数进行扩大,其中,预设倍数可以为2、3等,此处不作具体限定。当预设倍数为2时,则此时扩大后的第一偏移量为2a,那么还是以初始摆放位置为中心,以及以2a为半径所形成的搜索区域内进行查找,如果找到基准位置,则基于基准位置的数目和初始摆放位置,确定目标摆放位置的步骤,如找到一个基准位置,则将此基准位置作为目标摆放位置,若找到多个,则选择与初始摆放位置最近的基准位置作为目标摆放位置。可选地,当找到多个基准位置时,还可以根据预设的各种规则来选取合适的基准位置作为目标摆放位置,如,尽量远离已经存在的小芯片、尽量远离有源硅基板的边缘等。
此外,若以初始摆放位置为中心,以及以2a为半径所形成的搜索区域内未查找到基准位置,则继续扩大偏移量,即以初始摆放位置为中心,以及以4a为半径所形成的搜索区域内查找基准位置,若未查找到基准位置,则继续扩大偏移量,直至找到基准位置。
在此实施例中,本申请不仅自动检测目标芯片的初始摆放位置,并通过初始摆放位置自动查找基准位置,进而确定目标芯片的目标摆放位置,实现了目标芯片摆放的自动化,无需设计人员进行人工操作,节省设计人员的时间,进而提高了芯片位置调整、摆放工作的效率。
第二种方式:基于初始摆放位置,确定多个候选摆放位置,其中,多个候选摆放位置是以初始摆放位置为起点,以及以第二偏移量对目标芯片进行移动得到,然后基于初始摆放位置和多个候选摆放位置,确定目标摆放位置。其中,第二偏移量可根据具体情况进行设定,此处不作限定。
示例性地,结合图21-图23,设目标芯片为小芯片U2,小芯片U2的初始摆放位置为画布中的点E,以点E为起点,采用第二偏移量对小芯片U2进行移动,可以得到两个候选摆放位置,第一候选摆放位置,即图22所示的点F,以及第二候选摆放位置,即图23所示的点G。然后可通过初始摆放位置E、第一候选摆放位置F和第二候选摆放位置G,可以确定目标摆放位置。
当确定初始摆放位置和多个候选摆放位置后,需要通过计算目标芯片中的所有芯片接点与初始摆放位置、多个候选摆放位置对应的所有接点的重叠面积来确定目标摆放位置。具体的,先计算目标芯片中的所有芯片接点与初始摆放位置对应的所有接点的重叠面积,得到第一重叠面积,然后计算目标芯片中的所有芯片接点与多个候选摆放位置中的每个候选摆放位置对应的所有接点的重叠面积,得到多个候选重叠面积,其中,多个候选摆放位置与多个候选重叠面积一一对应,再将第一重叠面积和多个候选重叠面积进行比较,确定目标摆放位置。
其中,将第一重叠面积和多个候选重叠面积进行比较,确定目标摆放位置,包括两种情况,即若第一重叠面积大于多个候选重叠面积中的每个候选重叠面积,将初始摆放位置作为目标摆放位置;按照正向排序将第一重叠面积和多个候选重叠面积进行排序,得到排序后的所有重叠面积,选取排序后的所有重叠面积中的最后一个重叠面积作为目标重叠面积,并将目标重叠面积对应的摆放位置作为目标摆放位置。
示例性地,结合图21-图23,计算小芯片U2中的22个芯片接点分别与初始摆放位置E、第一候选摆放位置F和第二候选摆放位置G对应的所有接点的重叠面积,分别得到第一重叠面积S1、第一候选重叠面积S2和第二候选重叠面积S3。若第一重叠面积S1大于第一候选重叠面积S2和第二候选重叠面积S3,则将第一重叠面积S1对应的的初始摆放位置E作为目标摆放位置;若第一重叠面积S1<第一候选重叠面积S2<第二候选重叠面积S3,则将面积最大值,即第二候选重叠面积S3对应的第二候选摆放位置G作为目标摆放位置。
进一步的,针对计算目标芯片中的所有芯片接点与初始摆放位置对应的所有接点的重叠面积,得到第一重叠面积,需要针对目标芯片中的所有芯片接点中的每个芯片接点,获取芯片接点对应的多个接点,并基于芯片接点的圆心与多个接点中的每个接点的圆心间的距离,确定芯片接点与多个接点中的每个接点的重叠面积,然后将芯片接点与多个接点中的每个接点的重叠面积进行汇总、和计算,得到芯片接点对应的重叠面积,再将所有芯片接点对应的重叠面积进行和计算,得到第一重叠面积。
其中,基于芯片接点的圆心与多个接点中的每个接点的圆心间的距离,确定芯片接点与多个接点中的每个接点的重叠面积,需要针对多个接点中的每个接点,确定芯片接点的圆心与接点的圆心间的距离所属的距离区间,然后获取距离区间对应的面积,并将面积作为芯片接点与接点的重叠面积。通过这样的方式来计算重叠面积,能够在保证一定的重叠面积的计算准确度下,也保证一定程度的计算速度,也一定程度上减少计算量,从而提高了确定目标摆放位置的速度。
示例性地,结合图21,以小芯片U2中的左上角的第一个芯片接点为例,通过图21可知左上角的第一个芯片接点覆盖了画布中的多个接点。由于左上角的第一个芯片接点与画布中的某些接点只是部分覆盖,此时的重叠面积难以精确计算,因此,本申请通过左上角的第一个芯片接点的圆心与画布中的接点的圆心间的距离所属的距离区间来确定其重叠面积。
具体的,设第一距离区间为[0-1.5cm],其对应的面积为L1;第二距离区间为[1.6-2cm],其对应的面积为L2;第三距离区间为[2.1-2.5cm],其对应的面积为L3;第四距离区间为[2.6-3cm],其对应的面积为L4,其中,L1>L2>L3>L4。通过图21可以看出,左上角的第一个芯片接点与画布中的7个接点有重叠,其中,有3个接点完全覆盖,其他4个接点则是部分覆盖。也就是说,完全覆盖的3个接点与左上角的第一个芯片接点的圆心的距离属于第一距离区间[0-1.5cm],那么此处对应的面积为3L1,其他4个接点中的3个接点与左上角的第一个芯片接点的圆心的距离属于第三距离区间[2.1-2.5cm],那么此处对应的面积为3L3,另一个接点与左上角的第一个芯片接点的圆心的距离属于第四距离区间[2.6-3cm],那么此处对应的面积为L4。将所有的面积进行和计算,则可得到左上角的第一芯片接点与所覆盖的画布中的多个接点的重叠面积Y1=3L1+3L3+L4。
通过上述方式,可计算小芯片U2中的其他芯片接点与所覆盖的画布中的接点的重叠面积,再将小芯片U2中的所有芯片接点与所覆盖的画布中的接点的重叠面积进行和计算,则可得到第一重叠面积S1。
需要说明的是,本申请中计算目标芯片中的所有芯片接点与多个候选摆放位置中的每个候选摆放位置对应的所有接点的重叠面积,以确定多个候选重叠面积的方式与计算第一重叠面积的计算方式类似,此处不再赘述。
可选地,确定目标芯片的目标摆放位置还可以由上述第一种方式和上述第二种方式结合实现,具体地,可以在以第一种方式中所提及的基于初始摆放位置划定搜索区域的方式确定出多个基准位置时,以第二种方式中所提及的重叠面积的计算方式计算目标芯片中的所有芯片接点与多个基准位置对应的所有接点的重叠面积,最后,根据每个基准位置对应的重叠面积,从多个基准位置中选定一个基准位置作为目标摆放位置。对于基准位置的确定过程、重叠面积的计算过程、目标摆放位置的选定过程均与上述第一种方式和上述第二种方式类似,为避免重复,不再一一赘述。
当芯片的数量为m个的情况下,通过上述步骤可实现m个目标芯片的选取和位置调整,其中,m为大于1的整数。
当m个目标芯片的选取和位置调整后,在第一显示界面的画布中会显示m个目标芯片和中介层,可通过触发第一控件,实现界面的跳转,并在其他显示界面中实现基于m个目标芯片和中介层来显示对应的布线图。
基于上述思路,如图24所示,提供了一种显示方法,包括以下步骤:
步骤S2401:响应于m个目标芯片和中介层设置于第一显示界面的画布中。
其中,m为大于1的整数。
其中,目标芯片可为任意芯片,根据客户的需求进行选取,如传感器芯片、电源芯片、电源管理模块、通信接口模块、控制模块、电平转换器等。而中介层中的元件模块是预先设定好,其中元件模块基于中介层的类型进行设定,其元件模块可包括任意电子器件、电路以及两者的结合,其中,电子器件可为放大器器件、电源芯片、MCU等。
步骤S2402:响应于针对所述第一显示界面中的第一控件执行的触发操作,在第二显示界面显示所述m个目标芯片和中介层。
当在第一显示界面将m个目标芯片和中介层设置于画布中后,可触发第一显示界面中第一控件,即响应于针对所述第一显示界面中的第一控件执行的触发操作,则在第二显示界面显示m个目标芯片和中介层。
设中介层中包括n个元件模块,其中,n为大于1的整数。在第二显示界面显示m个目标芯片和中介层中的n个元件模块后,可在第二显示界面设置m个目标芯片和中介层中的n个元件模块中的引脚的网表名称和布线类型。
如图25所示,第二显示界面251中显示有中介层252和2个目标芯片,其中,中介层252中有2个元件模块,分别为S4和S5,而中介层252右侧设置的目标芯片,分别为U12和U15。
通过图25可知,无论是中介层252上的元件模块还是其右侧的目标芯片的部分引脚需要根据客户需求进行设置,设置的项目包括引脚的网表名称、布线类型以及ExtendedTiles(扩展网格)。针对m个目标芯片和中介层中的n个元件模块中的引脚的设置操作方法相同。
进一步的,针对在第二显示界面设置m个目标芯片和中介层中的n个元件模块中的引脚的网表名称和布线类型所执行的操作主要包括:先响应于针对m个目标芯片和中介层中的n个元件模块中的任一引脚执行的触发操作,在第二显示界面悬浮显示引脚设置窗口,然后响应于针对第二显示界面悬浮显示的引脚设置窗口中的网表名称和布线类型执行的触发操作,在引脚设置窗口显示网表名称输入框或网表名称列表,以及布线类型列表,再响应于针对网表名称输入框执行的输入操作或网表名称列表执行的选取操作,以及布线类型列表执行的选取操作,在第二显示界面中的任一引脚处显示目标网表名称对应的目标网表名称标识。
其中,布线类型包括:第一布线类型、第二布线类型和第三布线类型,其中,第一布线类型用于表征通过中介层进行布线,第二布线类型用于表征通过重布线层(RDL,ReDistribution Layer)进行布线,第三布线类型用于表征通过重布线层和/或中介层(interposer)布线。
当选取引脚对应的布线类型后,还可选取不同布线类型对应的引脚信号类型。即根据上述步骤中的响应于针对网表名称输入框执行的输入操作或网表名称列表执行的选取操作,以及布线类型列表执行的选取操作后,然后响应于针对布线类型列表执行的选取布线类型的操作,引脚设置窗口显示引脚信号类型列表;引脚信号类型包括:数字信号、模拟信号和电源信号,其中,引脚信号类型通过光标点击选取。
在一种可能的实现方式中,响应于针对布线类型列表执行的选取第一布线类型或第三布线类型的操作,以及引脚信号类型执行的选取数字信号的操作,在相同网表名称的引脚中选取驱动引脚,在驱动引脚的引脚设置窗口勾选驱动控件。
具体的,如图26所示,当点击芯片U12上的C3引脚,会在芯片U12上悬浮显示引脚设置窗口,其中,引脚设置窗口中包括三个框,左侧靠上的框为网表名称输入框或网表名称列表,可通过在网表名称输入框中输入网表名称(如图26所示的Enter Netname)即可实现引脚C3的网表名称设置。此外左侧靠上的框也可为网表名称列表,通过对网表名称列表中的任一网表名称的选取来实现引脚C3的网表名称设置。
引脚设置窗口中的右侧的框,其主要是用于设置引脚的布线类型,针对未进行布线类型设置的引脚,其框中会先显示Unassigned,当点击Unassigned后,直接显示布线类型列表,布线类型列表中包括三种布线类型,即第一布线类型(Programmable)、第二布线类型(Metal Only)和第三布线类型(Metal Programmable)。通过点击任一布线类型,即可实现引脚C3的布线类型的设置。
结合图27,设将引脚C3的布线类型设置为第一布线类型(Programmable)后,还可通过点击Programmable,显示Programmable对应的引脚信号类型,即数字信号(Digital)、模拟信号(Analog)和电源信号(Power)。
通过上述方式将引脚C3的网表名称设置为U12_DEC3,布线类型设置为Programmable后,点击引脚设置窗口中的确认按键,其中,确认按键可用Save、Ok等表示,则引脚设置窗口隐藏或收起。相应地,在引脚C3处会显示网表名称对应的标识,即U12_DEC3。其中,U12_DEC3会采用预设的高亮颜色显示,高亮颜色可以由客户定义,也可通过颜色设置菜单进行选择。
结合图25和图29,将引脚C3的网表名称和布线类型均设置好后,响应于光标针对目标引脚C3的选取操作,响应于光标针对其余引脚,例如U15芯片上的D2引脚的选取操作,将需要与引脚C3连接的D2引脚选中;被选中的引脚处显示与引脚C3相同的网表名称,并且显示与引脚C3相同的高亮颜色,此时D2引脚已经被定义为与C3相同的网标名称和布线类型。
结合图28,若C3布线类型为第一布线类型(Programmable)或者第三布线类型(metal Programmable),信号类型选择为数字信号(Digital)类型,则需要在引脚C3和引脚D2这两个相同网表名称的引脚中选取一个作为驱动引脚,勾选右下角三个控件中的驱动控件(driver)。这是因为数字信号线经过中介层布线时,需要选定驱动端引脚。
结合图28,若C3布线类型为第二布线类型(metal Programmable)或者第三布线类型(metal only),则可以勾选右下角三个控件中的飞线控件(Enforce Tilemap),则目标显示界面可显示经过重布线层布线的引脚之间的飞线,当目标显示界面需要编辑经过重布线层布线的引脚连接线时,可以通过引脚之间的飞线识别网表名称相同的引脚。
此外,引脚设置窗口中的左侧靠下的框为Extended Tiles(扩展网格)。该输入框是为了将重布线层的布线与中介层内部连通;在目标显示界面中,中介层被网格线划分为了44×64规格或其他规格的网格(tile);当某个引脚的布线类型为第二布线类型或者第三布线类型时,在其Extended Tiles框中中输入目标显示界面的中介层上的某个网格(tile)的行数,列数。当该引脚预其相同网表名称的引脚在重布线层上的连接线通过该网格(tile)与中介层连通。
本申请中的第二显示界面还包括工具菜单栏,也就是图25中的A区域、B区域和C区域,其中,A区域、B区域和C区域可根据用户需求,将各种设置项设置于各个区域中。需要说明的是,各个区域中的设置项不可重复。
结合图30,以工具菜单栏设置于区域A为例,其中,工具(TOOLS)菜单栏从左至右包括无源电子元件、接点(BONDPAD)、打印按钮以及撤回操作按钮。
当工具(TOOLS)菜单栏包括电阻、接点(BONDPAD)的情况下,响应于光标针对工具菜单中的任一工具执行的选取操作,在光标处显示任一工具的视图,然后响应于光标移动至m个目标芯片和中介层中的n个元件模块中的任一引脚处,再响应于针对任一引脚执行的触发操作,在任一引脚处显示任一工具对应的标识。
当任一工具为电阻的情况下,通过点击图30中所示的电阻的图标,光标处显示电阻的图标,同时弹出图31所示的电阻阻值设置窗口,当输入10000(即10k)后,将光标移动至芯片U12的引脚D2处,则可见图32所示的引脚D2处连接了一个阻值为10k的电阻,并显示了此电阻的图标和标识RN_1。
当任一工具为BONDPAD的情况下,通过点击图29所示的BONDPAD的图标,光标处显示BONDPAD的图标,直接将BONDPAD的图标移动至芯片U12的引脚B4处,则可见图32所示的引脚B4处连接了一个BONDPAD,并显示了此BONDPAD的图标和标识BONDPAD_2。
通过上述方式在对应的引脚上设置了BONDPAD后,当跳转至目标显示界面后,目标显示界面中显示的中介层上会显示之前设置的BONDPAD以及BONDPAD所对应的名称。因此,需要在第二显示界面设置BONDPAD所对应的名称,具体执行方式如下:响应于针对任一引脚处显示的接点对应的标识执行的触发操作,在第二显示界面悬浮显示接点设置窗口,然后响应于针对接点设置窗口中的接点名称列表执行的选取操作,显示接点的名称,接点的名称与目标显示界面上的中介层上的接点的名称一一对应。
通过上述操作,图32所示的引脚B4处连接了一个BONDPAD,并显示了此BONDPAD的图标和标识BONDPAD_2。然后点击B4处的BONDPAD,则弹出如图33所示的接点设置窗口,再点击接点设置窗口,则会显示如图34所示的接点名称列表,其中,接点名称列表中显示了多个接点名称,如Padio_I_0/12、Padio_I_1/20、Padio_I_2/28等。通过点击接点名称前面的方框以选取对应的接点名称。当点击Padio_I_4/44前面的方框后,接点名称列表隐藏或收起,之后如图35所示的接点设置窗口中显示Padio_I_4/44。最后,点击确认按钮Save即可。
步骤S2403:响应于针对所述第二显示界面中的目标控件执行的触发操作,在目标显示界面显示布线图。
其中,所述布线图是基于所述m个目标芯片和中介层对应的引脚的网表名称和布线类型所生成。
其中,目标显示界面包括第三显示界面和第四显示界面,目标控件包括第二控件和第三控件,第二控件和第三控件可为图25所示的第二显示界面中设置于A区域、B区域和C区域中的任意区域的控件。
基于三种布线类型,可将不同的布线类型的引脚的连接线显示于不同的显示界面中,因此,本申请将三种布线类型的引脚的连接线显示于第三显示界面和第四显示界面。
第三显示界面用于显示m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第一布线类型和第三布线类型的引脚的连接线。具体执行步骤如下:响应于第二显示界面中的第二控件执行的触发操作,显示第三显示界面,其中,第三显示界面中显示m个目标芯片和中介层,m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第一布线类型的引脚的连接线,以及m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第三布线类型的引脚的通过中介层布线连接线。
示例性地,点击设置于第二显示界面中的第二控件,则跳转至第三显示界面。其中,如图36所示,第三显示界面中显示有从上至下依次排列的芯片层1201(包括芯片U12和芯片U15)和中介层1202,其中,芯片U12的引脚C2与芯片U15的引脚A1属于同一网表名称(如I2C0_SDA),在中介层1202显示引脚C2和引脚A1的连接线。此外,芯片U12的引脚C1与芯片U15的引脚A3属于同一网表名称(如I3C1_SDA),且引脚C1和引脚A3均为第三布线类型,那么在中介层1202显示引脚C1和引脚A3的连接线。
根据上一示例,进一步的,还可以在第二显示界面右侧设置菜单栏,菜单栏中设置有路由视图按钮;点击设置于第二显示界面中的第二控件,则跳转至第三显示界面,此时只显示芯片层1201和中介层1202,未显示引脚之间的连接线;响应于光标针对引脚C1和引脚A3以及引脚C2和引脚A1连接操作,或者响应于针对第二显示界面中的菜单栏中的路由视图按钮执行的触发操作;将引脚C1和引脚A3以及引脚C2和引脚A1通过连接线连接。
第四显示界面用于显示m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第二布线类型和第三布线类型的引脚的连接线。具体执行步骤如下:响应于第二显示界面中的第三控件执行的触发操作,显示第四显示界面,其中,m个目标芯片和中介层,m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第二布线类型的引脚的连接线,以及m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第三布线类型的引脚的通过重布线层布线的连接线。
示例性地,点击设置于第二显示界面中的第三控件,则跳转至第四显示界面。其中,如图36所示,第四显示界面中显示有从上至下依次排列的芯片层1201(包括芯片U12和芯片U15)和中介层1202,其中,芯片U12的引脚C3与芯片U15的引脚A2属于同一网表名称(如I2C0_SDA),且引脚C3和引脚A2均为第二布线类型,那么在中介层1202显示引脚C3和引脚A2的连接关系。此外,芯片U12的引脚C1与芯片U15的引脚A3属于同一网表名称(如I3C1_SDA),且引脚C1和引脚A3均为第三布线类型,那么在重布线层显示引脚C1和引脚A3的连接关系。
根据上一示例,进一步的,还可以在第四显示界面右侧设置菜单栏,菜单栏上设置编辑列表;在第二显示界面勾选引脚C3和引脚C1引脚设置窗口右下角三个控件中的飞线控件(Enforce Tilemap),则点击设置于第二显示界面中的第三控件,则跳转至第四显示界面,第四显示界面可显示引脚C3和引脚A2以及C1和引脚A3之间的飞线,当目标显示界面需要编辑引脚C3和引脚A2以及C1和引脚A3之间的连接线时,可以通过引脚之间的飞线识别网表名称相同的引脚。选取第四显示界面中的菜单栏中的编辑列表中的可编辑选项;通过光标连接引脚C3和引脚A2以及C1和引脚A3之间连接操作形成连接线,或者,通过点击第四显示界面中的菜单栏中的自动连线按钮,形成引脚C3和引脚A2以及C1和引脚A3之间的连接线。
如图41所示,第二显示界面与第三显示界面均可显示中介层的网格图,此时芯片层1201不显示外框,只显示芯片U12和芯片U15的外框,这种视图可以清晰的看到芯片引脚占用了几个网格12021(tile)。第三显示界面的中介层1202被划分为44×64规格或其他规格的网格(tile)状视图,中介层1202或基板1205右侧还设置有一个rowbit显示视图1301;该row bit显示视图1301用于显示中介层的每一行网格(tile)的公用的横向模拟通道的占用情况,如图41所示,表明中介层每一行的网格12021(tile)有七条公共的横向模拟通道,当其中一条被占用时,会高亮显示横向方向上与该条公共的横向模拟通道对应的rowbit显示视图1301的网格,如13011处,如图41所示黑色标记处。
需要说明的是,中介层1202的外围的四个边均匀布设有接点(BONDPAD)1203,且每个BONDPAD都标有各自的编码。其中,图36和图37中的显示的BONDPAD仅为示例。
此外,本申请还可通过第一界面控件、第二界面控件和第三界面控件分别实现上述第二显示界面、第三显示界面、第四显示界面的跳转或切换。其中,第一界面控件可为“Schemaitic View”按钮,第二界面控件可为“Optimize”按钮等表示,第三界面控件可为“Package view”按钮等。上述三个界面控件对应的按钮仅为示例,可用其他标识进行表示。
由于第二显示界面、第三显示界面、第四显示界面上方的菜单栏上均包括上述三个界面控件,则通过点击三个界面控件的任意一个,则自动跳转到对应的显示界面。设第二显示界面当前显示有m个目标芯片和中介层,以及m个目标芯片和中介层上属于同一目标网表名称引脚的连接线。
当点击第二界面控件“Optimize”按钮,即响应于针对第二显示界面上方菜单栏中的“Optimize”按钮执行的触发操作,在第三显示界面显示m个目标芯片和中介层,m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第一布线类型的引脚的连接线,以及m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第三布线类型的引脚的通过中介层布线连接线。
当点击第三界面控件(Package view),即响应于第三界面控件执行的触发操作,在第四显示界面显示m个目标芯片和中介层,m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第二布线类型的引脚的连接线,以及m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第三布线类型的引脚的通过重布线层布线的连接线。
当在目标显示界面显示m个目标芯片和中介层上引脚的连接线,并基于引脚的布线类型将连接线显示于不同的显示界面。此外,此连接线还需要通过中介层的接点以及基板的连线,来实现与外部设备引脚的连接,从而实现更多的功能。
故针对第三显示界面,其用于显示m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第一布线类型的引脚的连接线,以及接点与接点焊盘的连接线,具体执行步骤如下:响应于第二界面控件“Optimize”或第二显示界面的第一控件执行的触发操作,显示第三显示界面,其中,第三显示界面中显示m个目标芯片,中介层以及基板,中介层上显示有接点,基板上显示有可与接点连接的接点焊盘;在第三显示界面显示m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第一布线类型的引脚的连接线,以及m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第三布线类型的引脚的通过中介层布线的连接线,以及接点与接点焊盘的连接线。
示例性地,先点击第二界面控件“Optimize”或第二显示界面的第二控件按钮,跳转至第三显示界面。其中,如图38所示,第三显示界面中显示有从上至下依次排列的芯片层1201(包括芯片U12和芯片U15)、中介层1202和基板1205,基板1205的外围均匀设置有接点焊盘1204,每个接点焊盘1204都对应有各自的编码,其图38中的接点焊盘的数目以及排布方式仅为示例。
由于芯片U12的引脚C2与芯片U15的引脚A1属于同一网表名称(如I2C0_SDA),且引脚C2和引脚A1均为第一布线类型,那么在中介层1202显示引脚C2和引脚A1的连接关系。此外,属于第一布线类型的引脚的连接线所述对应的外部引线也可同时显示在第三显示界面,即将引脚C2和引脚A1的连接线通过中介层1202上的接点11与1205上的接点焊盘21的连接线作为引脚C2和引脚A1的外部引线。
针对第四显示界面,其用于显示m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第二布线类型的引脚的连接线,以及接点与接点焊盘的连接线,具体执行步骤如下:响应于第二显示界面的第三控件执行的或第三界面控件触发操作,显示第四显示界面,其中,第四显示界面显示m个目标芯片,中介层以及基板,中介层上显示有接点,基板上显示有可与接点连接的接点焊盘;第四显示界面显示m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第二布线类型的引脚的连接线,以及接点与接点焊盘的连接线。
示例性地,点击第三界面控件“Package view”按钮或点击第二显示界面上的第三控件按钮,跳转至第四显示界面。其中,如图39所示,第四显示界面中显示有从上至下依次排列的芯片层1201(包括芯片U12和芯片U15)、中介层1202和基板1205,基板1205的外围均匀设置有接点焊盘1204,每个接点焊盘1204都对应有各自的编码,其图39中的接点焊盘的数目以及排布方式仅为示例。
由于芯片U12的引脚C3与芯片U15的引脚A2属于同一网表名称(如I2C0_SDA),且引脚C3和引脚A2均为第二布线类型,那么在中介层1202显示引脚C3和引脚A2的连接关系。此外,属于第二布线类型的引脚的连接线所述对应的外部引线也可同时显示在第四显示界面,即将引脚C3和引脚A2的连接线通过中介层1202上的接点13与1205上的接点焊盘23的连接线作为引脚C2和引脚A1的外部引线。
此外,本申请目标显示界面可仅设置一个,即将上述的第三显示界面和第四显示界面均显示在一个界面上,通过在目标显示界面右侧的工具栏中设置第一布线按钮、第二布线按钮、第三布线按钮来对视图进行切换,其中,第一布线按钮、第二布线按钮、第三布线按钮可设置为如图40所示的布线切换按钮(Wiring)。
点击目标显示界面中的第一布线图按钮,响应于针对第一布线按钮执行的触发操作,目标显示界面显示m个目标芯片和中介层,以及m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第一布线类型的引脚的连接线,以及m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第三布线类型的引脚的通过中介层布线连接线。
点击目标显示界面中的第二布线图按钮,响应于针对第二布线按钮执行的触发操作,目标界面显示m个目标芯片和中介层,以及m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第二布线类型的引脚的连接线,以及m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第三布线类型的引脚的通过重布线层布线的连接线。
点击目标显示界面中的第三布线图按钮,响应于针对第三布线按钮执行的触发操作,目标界面显示m个目标芯片和中介层,以及m个目标芯片和中介层上属于同一目标网表名称的所有引脚的连接线。
当在目标显示界面显示m个目标芯片和中介层上引脚的连接线,并基于引脚的布线类型将连接线显示于不同的显示界面。此外,此连接线还需要通过中介层的接点以及基板的连线,来实现与外部设备引脚的连接,从而实现更多的功能。
故针对目标显示界面,其用于显示m个目标芯片和中介层上属于同一目标网表名称引脚的连接线,以及接点与接点焊盘的连接线,具体执行步骤如下:
响应于针对目标显示界面中的第一布线图按钮执行的触发操作,在目标显示界面显示:
m个目标芯片,中介层以及基板,其中,中介层上显示有接点,基板上显示有可与接点连接的接点焊盘;
以及m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第一布线类型的引脚的连接线,以及m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第三布线类型的引脚的通过中介层布线连接线,以及接点与接点焊盘的连接线。
示例性地,先点击第二显示界面的目标控件跳转至目标显示界面,点击第一布线按钮。其中,如图38所示,目标显示界面中显示有从上至下依次排列的芯片层1201(包括芯片U12和芯片U15)、中介层1202和基板1205,基板1205的外围均匀设置有接点焊盘1204,每个接点焊盘1204都对应有各自的编码,其图38中的接点焊盘的数目以及排布方式仅为示例。
由于芯片U12的引脚C2与芯片U15的引脚A1属于同一网表名称(如I2C0_SDA),且引脚C2和引脚A1均为第一布线类型,那么在中介层1202显示引脚C2和引脚A1的连接关系。此外,属于第一布线类型的引脚的连接线所述对应的外部引线也可同时显示在目标显示界面,即将引脚C2和引脚A1的连接线通过中介层1202上的接点11与1205上的接点焊盘21的连接线作为引脚C2和引脚A1的外部引线。
响应于针对目标显示界面中的第二布线图按钮执行的触发操作,目标界面显示:
m个目标芯片,中介层以及基板,其中,中介层上显示有接点,基板上显示有可与接点连接的接点焊盘;
以及m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第二布线类型的引脚的连接线,以及m个目标芯片和中介层上属于同一目标网表名称且布线类型设置为第三布线类型的引脚的通过重布线层布线的连接线,以及接点与接点焊盘的连接线。
示例性地,先点击第二显示界面的目标控件跳转至目标显示界面,点击目标显示界面的第二布线按钮。其中,如图39所示,目标显示界面中显示有从上至下依次排列的芯片层1201(包括芯片U12和芯片U15)、中介层1202和基板1205,基板1205的外围均匀设置有接点焊盘1204,每个接点焊盘1204都对应有各自的编码,其图39中的接点焊盘的数目以及排布方式仅为示例。
由于芯片U12的引脚C3与芯片U15的引脚A2属于同一网表名称(如I2C0_SDA),且引脚C3和引脚A2均为第二布线类型,那么在中介层1202显示引脚C3和引脚A2的连接关系。此外,属于第二布线类型的引脚的连接线所述对应的外部引线也可同时显示在目标显示界面,即将引脚C3和引脚A2的连接线通过中介层1202上的接点13与1205上的接点焊盘23的连接线作为引脚C2和引脚A1的外部引线。
此外,本申请还可对设置于中介层的元器件进行操作,即先响应于针对所述第二显示界面中的工具栏上的元器件选取列表中的元器件名称执行的选取操作,在光标处显示元器件缩略图,然后响应于所述光标针对所述中介层执行的触发操作,将所述元器件设置于中介层中。
具体的,响应于针对所述中介层上的元器件或者模块的执行的选取操作;
响应于针对选取的元器件或者模块执行的删除操作,所述元器件或者模块从中介层删除。
进一步的,本申请还可生成立体视图,即响应于针对所述第二显示界面中的第四控件执行的触发操作,显示所述目标显示界面中的布线图所对应的立体视图,其中,立体视图可以为2D、3D、4D等立体图。
更进一步的,本申请还可对布线图进行导出,即响应于针对所述第一显示界面中的第五控件执行的触发操作,输出所述布线图对应的不同类型的文件。
其中,可导出的文件类型包括但不限于GDS文件、SIP文件、DXF文件,STP文件、ODB++文件、Gerber文件、IPC文件、SPICE netlist文件、API/SDK文件、VHDL/Verilog硬件描述语言文件、schematic文件、report文件、bump list文件、ballmap文件、POD文件、CSV/EXCEL/TXT文件、ZEF文件、工艺信息。
此外,在第一显示界面也可以导入文件,可导入的文件类型包括但不限于GDS文件、SIP文件、DXF文件,STP文件、ODB++文件、Gerber文件、IPC文件、SPICE netlist文件、API/SDK文件、VHDL/Verilog硬件描述语言文件、schematic文件、report文件、bump list文件、ballmap文件、POD文件、CSV/EXCEL/TXT文件、ZEF文件、工艺信息,以及小芯片或者硅桥、小芯片与小芯片之间连接的电路原理图、电路描述语言、基板文件、二维/三维结构、重布线层、中介层、网表(网表中的连接关系用文字呈现)、工艺设计参数(线宽、线距等)designrule、导出+报告+软件接口。
应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本发明实施例的实施过程构成任何限定。
以下为本发明的装置实施例,对于其中未详尽描述的细节,可以参考上述对应的方法实施例。
图42示出了本发明实施例提供的一种显示装置的结构示意图,为了便于说明,仅示出了与本发明实施例相关的部分,一种显示装置包括检测模块4201、位置确定模块4202、第一显示模块4203和第二显示模块4204,具体如下:
检测模块4201,用于响应于m个目标芯片设置于第一显示界面的画布中,检测m个目标芯片在画布中的初始摆放位置,其中,画布包括呈阵列布设的多个网格单元,多个网格单元中的每个网格单元设置有一个接点,接点用于表征有源硅基板的接触点;其中,m为大于1的整数;
位置确定模块4202,用于基于初始摆放位置,确定m个目标芯片对应的目标摆放位置,并将m个目标芯片调整至目标摆放位置;
第一显示模块4203,用于响应于针对第一显示界面中的第一控件执行的触发操作,在第二显示界面显示m个目标芯片和中介层;
第二显示模块4204,用于响应于针对第二显示界面中的目标控件执行的触发操作,在目标显示界面显示布线图,其中,布线图是基于m个目标芯片和中介层对应的引脚的网表名称和布线类型所生成。
在一种可能的实现方式中,检测模块4201之前,还包括:获取模块,获取模块用于针对m个目标芯片中的每个目标芯片,响应于针对第一显示界面中的工具栏中的芯片选型列表中的芯片名称执行的选取操作,获取目标芯片;
响应于光标的第一交互事件,展示目标元件的角度摆放菜单,其中,角度摆放菜单包括多个预设摆放角度;
响应于光标的第一选取事件,显示目标芯片在目标摆放角度下的预览图,其中,目标摆放角度是多个预设摆放角度中的其中一个;
响应于光标的第二选取事件,在画布区域中的目标位置生成目标芯片在目标摆放角度下的设计图。
在一种可能的实现方式中,获取模块还用于响应于光标在目标元件的预览按钮上的交互事件,在预览按钮处展示目标元件的角度摆放菜单。
在一种可能的实现方式中,获取模块之后,还包括:角度预览模块,角度预览模块用于响应于光标的第二交互事件,显示目标元件在目标摆放角度下的预览图。
在一种可能的实现方式中,角度预览模块还用于响应于光标在目标摆放角度的交互事件,在光标处显示目标元件在目标摆放角度下的预览图。
在一种可能的实现方式中,位置确定模块4202用于基于初始摆放位置,确定多个候选摆放位置,其中,多个候选摆放位置是以初始摆放位置为起点,以及以第二偏移量对目标芯片进行移动得到;
基于初始摆放位置和多个候选摆放位置,确定目标摆放位置。
在一种可能的实现方式中,位置确定模块4202还用于计算目标芯片中的所有芯片接点与初始摆放位置对应的所有接点的重叠面积,得到第一重叠面积;
计算目标芯片中的所有芯片接点与多个候选摆放位置中的每个候选摆放位置对应的所有接点的重叠面积,得到多个候选重叠面积,其中,多个候选摆放位置与多个候选重叠面积一一对应;
将第一重叠面积和多个候选重叠面积进行比较,确定目标摆放位置。
在一种可能的实现方式中,位置确定模块4202还用于若第一重叠面积大于多个候选重叠面积中的每个候选重叠面积,将初始摆放位置作为目标摆放位置。
在一种可能的实现方式中,位置确定模块4202还用于按照正向排序将第一重叠面积和多个候选重叠面积进行排序,得到排序后的所有重叠面积;
选取排序后的所有重叠面积中的最后一个重叠面积作为目标重叠面积,并将目标重叠面积对应的摆放位置作为目标摆放位置。
在一种可能的实现方式中,第一显示模块4203之后,还包括:设置模块,设置模块用于在第二显示界面设置m个目标芯片和中介层中的n个元件模块中的引脚的网表名称和布线类型,其中,n为大于1的整数。
在一种可能的实现方式中,设置模块还用于响应于针对m个目标芯片和中介层中的n个元件模块中的任一引脚执行的触发操作,在第二显示界面悬浮显示引脚设置窗口;
响应于针对第二显示界面悬浮显示的引脚设置窗口中的网表名称和布线类型执行的触发操作,在引脚设置窗口显示网表名称输入框或网表名称列表,以及布线类型列表;
响应于针对网表名称输入框执行的输入操作或网表名称列表执行的选取操作,以及布线类型列表执行的选取操作,在第二显示界面中的任一引脚处显示目标网表名称对应的目标网表名称标识。
图43是本发明实施例提供的终端的示意图。如图43所示,该实施例的终端43包括:处理器4301、存储器4302以及存储在存储器4302中并可在处理器4301上运行的计算机程序4303。处理器4301执行计算机程序4303时实现上述各个显示方法实施例中的步骤,例如图24所示的步骤2401至步骤2403。或者,处理器4301执行计算机程序4303时实现上述显示装置实施例中各模块/单元的功能,例如图42所示模块/单元4201至4203的功能。
本发明还提供一种可读存储介质,可读存储介质中存储有计算机程序,计算机程序被处理器执行时用于实现上述的各种实施方式提供的显示方法。
其中,可读存储介质可以是计算机存储介质,也可以是通信介质。通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。计算机存储介质可以是通用或专用计算机能够存取的任何可用介质。例如,可读存储介质耦合至处理器,从而使处理器能够从该可读存储介质读取信息,且可向该可读存储介质写入信息。当然,可读存储介质也可以是处理器的组成部分。处理器和可读存储介质可以位于专用集成电路(ApplicationSpecific Integrated Circuits,ASIC)中。另外,该ASIC可以位于用户设备中。当然,处理器和可读存储介质也可以作为分立组件存在于通信设备中。可读存储介质可以是只读存储器(ROM)、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。
本发明还提供一种程序产品,该程序产品包括执行指令,该执行指令存储在可读存储介质中。设备的至少一个处理器可以从可读存储介质读取该执行指令,至少一个处理器执行该执行指令使得设备实施上述的各种实施方式提供的显示方法。
在上述设备的实施例中,应理解,处理器可以是中央处理单元(CentralProcessing Unit,CPU),还可以是其他通用处理器、数字信号处理器(Digital SignalProcessor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明所公开的方法的步骤可以直接体现为硬件处理器执行完成,或者用处理器中的硬件及软件模块组合执行完成。
以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。
Claims (14)
1.一种显示方法,其特征在于,包括:
响应于m个目标芯片设置于第一显示界面的画布中,检测所述m个目标芯片在所述画布中的初始摆放位置,其中,所述画布包括呈阵列布设的多个网格单元,所述多个网格单元中的每个网格单元设置有一个接点,所述接点用于表征有源硅基板的接触点;其中,m为大于1的整数;
基于所述初始摆放位置,确定所述m个目标芯片对应的目标摆放位置,并将所述m个目标芯片调整至所述目标摆放位置;
响应于针对所述第一显示界面中的第一控件执行的触发操作,在第二显示界面显示所述m个目标芯片和中介层;
响应于针对所述第二显示界面中的目标控件执行的触发操作,在目标显示界面显示布线图,其中,所述布线图是基于所述m个目标芯片和中介层对应的引脚的网表名称和布线类型所生成。
2.如权利要求1所述显示方法,其特征在于,所述响应于m个目标芯片设置于第一显示界面的画布中,检测所述m个目标芯片在所述画布中的初始摆放位置之前,还包括:
针对所述m个目标芯片中的每个目标芯片,响应于针对所述第一显示界面中的工具栏中的芯片选型列表中的芯片名称执行的选取操作,获取所述目标芯片;
响应于光标的第一交互事件,展示所述目标元件的角度摆放菜单,其中,所述角度摆放菜单包括多个预设摆放角度;
响应于所述光标的第一选取事件,显示所述目标芯片在目标摆放角度下的预览图,其中,所述目标摆放角度是所述多个预设摆放角度中的其中一个;
响应于所述光标的第二选取事件,在画布区域中的目标位置生成所述目标芯片在所述目标摆放角度下的设计图。
3.如权利要求2所述显示方法,其特征在于,所述响应于光标的第一交互事件,展示目标元件的角度摆放菜单,包括:
响应于所述光标在所述目标元件的预览按钮上的交互事件,在所述预览按钮处展示所述目标元件的角度摆放菜单。
4.如权利要求3所述显示方法,其特征在于,所述响应于光标的第一交互事件,展示目标元件的角度摆放菜单之后,还包括:
响应于所述光标的第二交互事件,显示所述目标元件在所述目标摆放角度下的预览图。
5.如权利要求4所述显示方法,其特征在于,所述响应于所述光标的第二交互事件,显示所述目标元件在所述目标摆放角度下的预览图,包括:
响应于所述光标在所述目标摆放角度的交互事件,在所述光标处显示所述目标元件在目标摆放角度下的预览图。
6.如权利要求1所述显示方法,其特征在于,所述基于所述初始摆放位置,确定所述目标芯片对应的目标摆放位置,包括:
基于所述初始摆放位置,确定多个候选摆放位置,其中,所述多个候选摆放位置是以初始摆放位置为起点,以及以第二偏移量对所述目标芯片进行移动得到;
基于所述初始摆放位置和所述多个候选摆放位置,确定所述目标摆放位置。
7.如权利要求6所述显示方法,其特征在于,所述基于所述初始摆放位置和所述多个候选摆放位置,确定所述目标摆放位置,包括:
计算所述目标芯片中的所有芯片接点与所述初始摆放位置对应的所有接点的重叠面积,得到第一重叠面积;
计算所述目标芯片中的所有芯片接点与所述多个候选摆放位置中的每个候选摆放位置对应的所有接点的重叠面积,得到多个候选重叠面积,其中,所述多个候选摆放位置与所述多个候选重叠面积一一对应;
将所述第一重叠面积和多个候选重叠面积进行比较,确定所述目标摆放位置。
8.如权利要求7所述显示方法,其特征在于,所述将所述第一重叠面积和多个候选重叠面积进行比较,确定所述目标摆放位置,包括:
若所述第一重叠面积大于所述多个候选重叠面积中的每个候选重叠面积,将所述初始摆放位置作为所述目标摆放位置。
9.如权利要求7所述显示方法,其特征在于,所述将所述第一重叠面积和多个候选重叠面积进行比较,确定所述目标摆放位置,包括:
按照正向排序将所述第一重叠面积和多个候选重叠面积进行排序,得到排序后的所有重叠面积;
选取所述排序后的所有重叠面积中的最后一个重叠面积作为目标重叠面积,并将所述目标重叠面积对应的摆放位置作为所述目标摆放位置。
10.如权利要求1所述显示方法,其特征在于,所述响应于针对所述第一显示界面中的第一控件执行的触发操作,在第二显示界面显示所述m个目标芯片和中介层之后,还包括:
在所述第二显示界面设置所述m个目标芯片和中介层中的n个元件模块中的引脚的网表名称和布线类型,其中,n为大于1的整数。
11.如权利要求10所述显示方法,其特征在于,所述在所述第二显示界面设置所述m个目标芯片和中介层中的n个元件模块中的引脚的网表名称和布线类型,包括:
响应于针对所述m个目标芯片和所述中介层中的n个元件模块中的任一引脚执行的触发操作,在所述第二显示界面悬浮显示引脚设置窗口;
响应于针对所述第二显示界面悬浮显示的引脚设置窗口中的网表名称和布线类型执行的触发操作,在所述引脚设置窗口显示网表名称输入框或网表名称列表,以及布线类型列表;
响应于针对所述网表名称输入框执行的输入操作或网表名称列表执行的选取操作,以及布线类型列表执行的选取操作,在所述第二显示界面中的所述任一引脚处显示所述目标网表名称对应的目标网表名称标识。
12.一种显示装置,其特征在于,包括:
设置模块,用于响应于m个目标芯片设置于第一显示界面的画布中,其中,m为大于1的整数;
第一显示模块,用于响应于针对所述第一显示界面中的第一控件执行的触发操作,在第二显示界面显示所述m个目标芯片和中介层;
第二显示模块,用于响应于针对所述第二显示界面中的目标控件执行的触发操作,在目标显示界面显示布线图,其中,所述布线图是基于所述m个目标芯片和中介层对应的引脚的网表名称和布线类型所生成。
13.一种终端,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现如权利要求1至11中任一项所述显示方法的步骤。
14.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行所述计算机程序时实现如权利要求1至11中任一项所述显示方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410322359.4A CN118133766A (zh) | 2022-11-14 | 2022-11-14 | 显示方法、装置、终端及存储介质 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211419988.6A CN115688672B (zh) | 2022-11-14 | 2022-11-14 | 显示方法、装置、终端及存储介质 |
CN202410322359.4A CN118133766A (zh) | 2022-11-14 | 2022-11-14 | 显示方法、装置、终端及存储介质 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211419988.6A Division CN115688672B (zh) | 2022-11-14 | 2022-11-14 | 显示方法、装置、终端及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118133766A true CN118133766A (zh) | 2024-06-04 |
Family
ID=85051117
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410322359.4A Pending CN118133766A (zh) | 2022-11-14 | 2022-11-14 | 显示方法、装置、终端及存储介质 |
CN202211419988.6A Active CN115688672B (zh) | 2022-11-14 | 2022-11-14 | 显示方法、装置、终端及存储介质 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211419988.6A Active CN115688672B (zh) | 2022-11-14 | 2022-11-14 | 显示方法、装置、终端及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN118133766A (zh) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6877140B1 (en) * | 2002-07-24 | 2005-04-05 | Xilinx, Inc. | Method and system for generating a schematic representing bus structures |
US8146032B2 (en) * | 2009-01-30 | 2012-03-27 | Synopsys, Inc. | Method and apparatus for performing RLC modeling and extraction for three-dimensional integrated circuit (3D-IC) designs |
US8453095B2 (en) * | 2011-07-06 | 2013-05-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods for creating frequency-dependent netlist |
US20130290834A1 (en) * | 2011-10-31 | 2013-10-31 | Cadence Design Systems, Inc. | Synchronized three-dimensional display of connected documents |
US8863062B2 (en) * | 2012-04-30 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for floorplanning and routing co-design |
US9305131B2 (en) * | 2013-12-03 | 2016-04-05 | Mediatek Inc. | Method for flip chip packaging co-design |
CN104951594B (zh) * | 2015-05-28 | 2023-07-21 | 格科微电子(上海)有限公司 | 集成电路的布线方法以及集成电路结构 |
KR102494048B1 (ko) * | 2016-01-11 | 2023-02-01 | 삼성전자주식회사 | 반도체 장치의 핀 간 라우팅 설계 방법 및 그것을 적용한 설계 시스템 |
US10289796B2 (en) * | 2016-12-06 | 2019-05-14 | Synopsys, Inc. | Automated place-and-route method for HBM-based IC devices |
US10755024B1 (en) * | 2018-10-01 | 2020-08-25 | Cadence Design Systems, Inc. | System and method for routing in an integrated circuit design |
CN112988143B (zh) * | 2021-05-10 | 2021-08-13 | 苏州贝克微电子有限公司 | Eda软件在芯片版图设计中的图形化二次开发方法 |
-
2022
- 2022-11-14 CN CN202410322359.4A patent/CN118133766A/zh active Pending
- 2022-11-14 CN CN202211419988.6A patent/CN115688672B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115688672A (zh) | 2023-02-03 |
CN115688672B (zh) | 2024-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8612923B2 (en) | Methods, systems, and computer-program products for item selection and positioning suitable for high-altitude and context sensitive editing of electrical circuits | |
CN102279874B (zh) | 用于交互制图的快速边路由 | |
CN109353833A (zh) | 机器人码垛点位生成方法、设备及计算机可读存储器 | |
CN103605804B (zh) | 一种对桌面对象进行排序的方法及系统 | |
CN107169673A (zh) | 建筑项目的管理系统/方法、计算机可读存储介质及终端 | |
CN107145227A (zh) | 虚拟现实场景的交互方法及装置 | |
CN115688671B (zh) | 布线方法、装置、终端及存储介质 | |
CN113420355B (zh) | 楼层处理方法、装置及电子设备 | |
US8762927B2 (en) | Processing method of electric information in CAD system, processing device of electric information in CAD system, program and computer-readable storage medium | |
CN106557209B (zh) | 红外触摸屏触控信号的处理方法、装置及终端设备 | |
CN105988933A (zh) | 界面可操作节点识别方法、应用测试方法、装置及系统 | |
CN104820558B (zh) | 一种拾取被遮挡图像的方法及装置 | |
CN112989776A (zh) | 调整表格列的方法、装置、存储介质及终端设备 | |
JP3166896B2 (ja) | 画面上に表示された編集対象を選択する方法及び装置 | |
CN113405557A (zh) | 路径规划方法及相关装置、电子设备、存储介质 | |
CN115688672B (zh) | 显示方法、装置、终端及存储介质 | |
JPH0476606A (ja) | 曲線抽出装置およびncプログラミングシステム | |
CN115763342A (zh) | 芯片位置的调整方法、装置、终端及存储介质 | |
US9710587B2 (en) | Electric-substrate electrical design apparatus using three-dimensional space, electrical design method, program and computer-readable recording medium | |
CN115758983B (zh) | 布线方法、装置、终端及存储介质 | |
JP7474336B2 (ja) | コンピュータシステム、寸法計測方法、および記憶媒体 | |
JP3512531B2 (ja) | 半導体集積回路の内部配線方法及び装置 | |
TWI844033B (zh) | 電腦系統、尺寸計測方法、及記憶媒體 | |
CN113671990B (zh) | 作业路径设置方法、装置、设备和存储介质 | |
JP3112896B2 (ja) | 半導体集積回路のフロアプランニング方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination |