CN118132149A - 读写请求的执行方法、装置、存储介质和电子设备 - Google Patents

Abstract

本申请实施例提供了一种读写请求的执行方法、装置、存储介质和电子设备，其中，该方法应用于集成电路总线，集成电路总线连接了主设备和从设备，从设备中部署了寄存器，包括：接收主设备发送的读写请求，其中，读写请求用于请求对寄存器上的目标寄存器地址执行读写操作；响应读写请求，检测目标寄存器地址下的目标寄存器信息，其中，目标寄存器信息用于指示目标寄存器地址下的数据的存储顺序，从设备用于记录寄存器中已写入了数据的寄存器地址下具有对应关系的寄存器信息和已写入的数据；按照目标寄存器信息依次在目标寄存器地址下执行读写操作。通过本申请，解决了读写请求的执行效率较低的问题，进而达到了提高读写请求的执行效率的效果。

Description

读写请求的执行方法、装置、存储介质和电子设备

技术领域

本申请实施例涉及计算机领域，具体而言，涉及一种读写请求的执行方法、装置、存储介质和电子设备。

背景技术

采用标准I2C(Inter-Integrated Circuit，集成电路总线)协议的I2C模块最多支持256个寄存器地址，一个寄存器对应一个字节数据，所以一个I2C模块最多对应256个可读写的字节，相关技术中，如果I2C模块中寄存器的数量不够，只能通过增加I2C模块的数量扩展寄存器的数量，这样就会导致I2C模块所使用的资源增加。

针对相关技术中，读写请求的执行效率较低等问题，尚未提出有效的解决方案。

发明内容

本申请实施例提供了一种读写请求的执行方法、装置、存储介质和电子设备，以至少解决相关技术中读写请求的执行效率较低的问题。

根据本申请的一个实施例，提供了一种读写请求的执行方法，应用于集成电路总线，所述集成电路总线连接了主设备和从设备，所述从设备中部署了寄存器，所述方法包括：

接收所述主设备发送的读写请求，其中，所述读写请求用于请求对所述寄存器上的目标寄存器地址执行读写操作；

响应所述读写请求，检测所述目标寄存器地址下的目标寄存器信息，其中，所述目标寄存器信息用于指示所述目标寄存器地址下的数据的存储顺序，所述从设备用于记录所述寄存器中已写入了数据的寄存器地址下具有对应关系的寄存器信息和已写入的数据；

按照所述目标寄存器信息依次在所述目标寄存器地址下执行所述读写操作。

在一个示例性实施例中，所述检测所述目标寄存器地址下的目标寄存器信息，包括：从所述读写请求中提取所述读写操作以及所述目标寄存器地址，其中，所述读写操作包括读操作或者写操作；在检测到所述读写操作为读操作的情况下，从所述从设备记录的对应关系中查找与所述目标寄存器地址具有对应关系的所述目标寄存器信息；在检测到所述读写操作为写操作的情况下，从所述读写请求中提取待执行所述写操作的写入数据得到N条所述写入数据，其中，N为大于或者等于1的正整数；根据每条所述写入数据在N条所述写入数据中的存储顺序为每条所述写入数据分配所述目标寄存器信息。

在一个示例性实施例中，所述从所述读写请求中提取待执行所述写操作的写入数据得到N条所述写入数据，包括：检测所述读写请求中携带的字节信息的字节数量；将每条所述字节信息确定为所述写入数据，从所述读写请求中依次提取所述字节数量的所述写入数据，得到N条所述写入数据，其中，N等于所述字节数量；所述根据每条所述写入数据在N条所述写入数据中的存储顺序为每条所述写入数据分配所述目标寄存器信息，包括：将所述写入数据在已提取的所述写入数据中的提取次序号确定为所述写入数据的所述目标寄存器信息。

在一个示例性实施例中，所述按照所述目标寄存器信息依次在所述目标寄存器地址下执行所述读写操作，包括：在所述读写操作为读操作的情况下，根据所述目标寄存器信息从所述从设备中提取所述目标寄存器地址下存储的目标数据；在所述读写操作为写操作的情况下，根据所述目标寄存器信息依次将待执行所述写操作的N条写入数据写入所述寄存器，其中，N为大于或者等于1的正整数，所述写入数据是从所述读写请求中提取的待写入所述从设备的数据。

在一个示例性实施例中，所述根据所述目标寄存器信息依次将待执行所述写操作的N条写入数据写入所述寄存器，包括：使用N条所述写入数据中的首条写入数据对N条所述写入数据进行校验得到所述首条写入数据的效验结果，其中，所述效验结果包括所述首条写入数据通过校验，或者所述首条写入数据未通过校验；在所述首条写入数据通过校验的情况下，按照所述写入数据的提取次序号依次将N-1条所述写入数据写入所述寄存器，其中，所述目标寄存器信息包括提取次序号，所述提取次序号用于指示N-1条所述写入数据中的每条所述写入数据在所述读写请求中的存储顺序；在所述首条写入数据未通过校验的情况下，向所述主设备返回写入失败信息。

在一个示例性实施例中，所述使用N条所述写入数据中的首条写入数据对N条所述写入数据进行校验得到所述首条写入数据的效验结果，包括：将所述首条写入数据写入所述寄存器的所述目标寄存器地址下；检测所述目标寄存器地址是否允许继续执行写操作；在检测到所述目标寄存器地址允许继续执行写操作情况下，确定所述首条写入数据通过校验；在检测到所述目标寄存器地址不允许继续执行写操作情况下，确定所述首条写入数据未通过校验。

在一个示例性实施例中，所述根据所述目标寄存器信息从所述从设备中提取所述目标寄存器地址下存储的目标数据，包括以下之一：在所述从设备中查找与所述目标寄存器地址具有对应关系的候选寄存器地址，以及与所述目标寄存器信息具有对应关系的候选寄存器信息，其中，所述从设备中包括目标存储空间，所述目标存储空间用于对所述寄存器中存储的数据执行备份操作得到备份数据，所述备份数据用于响应所述读写请求执行所述读操作，所述目标寄存器地址是所述寄存器中存储的数据的写入地址，所述候选寄存器地址是所述目标存储空间中与所述写入地址对应的读取地址，所述候选寄存器信息用于指示所述候选寄存器地址下的数据的存储顺序；根据所述候选寄存器信息确定所述候选寄存器地址下存储的所述目标数据的条数；从所述候选寄存器地址下提取所述条数的所述目标数据；

根据所述目标寄存器信息确定所述目标寄存器地址下存储的所述目标数据的条数；从所述目标寄存器地址下提取所述条数的所述目标数据。

根据本申请的另一个实施例，提供了一种读写请求的执行装置，应用于集成电路总线，所述集成电路总线连接了主设备和从设备，所述从设备中部署了寄存器，所述装置包括：

接收模块，用于接收所述主设备发送的读写请求，其中，所述读写请求用于请求对所述寄存器上的目标寄存器地址执行读写操作；

检测模块，用于响应所述读写请求，检测所述目标寄存器地址下的目标寄存器信息，其中，所述目标寄存器信息用于指示所述目标寄存器地址下的数据的存储顺序，所述从设备用于记录所述寄存器中已写入了数据的寄存器地址下具有对应关系的寄存器信息和已写入的数据；

执行模块，用于按照所述目标寄存器信息依次在所述目标寄存器地址下执行所述读写操作。

根据本申请的又一个实施例，还提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。

根据本申请的又一个实施例，还提供了一种电子设备，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。

根据本申请的又一个实施例，还提供了一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现上述任一项方法实施例中的步骤。

通过本申请，接收主设备发送的读写请求，其中，读写请求用于请求对寄存器上的目标寄存器地址执行读写操作；响应读写请求，检测目标寄存器地址下的目标寄存器信息，其中，目标寄存器信息用于指示目标寄存器地址下的数据的存储顺序，从设备用于记录寄存器中已写入了数据的寄存器地址下具有对应关系的寄存器信息和已写入的数据；按照目标寄存器信息依次在目标寄存器地址下执行读写操作。由于使用了能够标识目标寄存器地址下的数据的存储顺序的目标寄存器信息，实现了在目标寄存器地址下存储多个数据，扩展了寄存器的存储容量，因此，可以解决读写请求的执行效率较低问题，达到提高读写请求的执行效率的效果。

附图说明

图1是本申请实施例的一种读写请求的执行方法的服务器设备的硬件结构框图；

图2是根据本申请实施例的读写请求的执行方法的流程图；

图3是根据本申请实施例的一种读写请求的示意图；

图4是根据本申请实施例的一种首条写入数据的校验方法的示意图；

图5是根据本申请实施例的一种寄存器的数据写入方法的示意图；

图6是根据本申请实施例的一种对应关系的示意图；

图7是根据本申请实施例的一种执行读写操作的方法示意图一；

图8是根据本申请实施例的一种执行读写操作的方法示意图二；

图9是根据本申请实施例的读写请求的执行装置的结构框图；

图10是根据本申请实施例的一种电子设备的结构框图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本申请的实施例。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语″第一″、″第二″等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

本申请实施例中所提供的方法实施例可以在服务器设备或者类似的运算装置中执行。以运行在服务器设备上为例，图1是本申请实施例的一种读写请求的执行方法的服务器设备的硬件结构框图。如图1所示，服务器设备可以包括一个或多个(图1中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储数据的存储器104，其中，上述服务器设备还可以包括用于通信功能的传输设备106以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述服务器设备的结构造成限定。例如，服务器设备还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。

存储器104可用于存储计算机程序，例如，应用软件的软件程序以及模块，如本申请实施例中的读写请求的执行方法对应的计算机程序，处理器102通过运行存储在存储器104内的计算机程序，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至服务器设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

传输设备106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括服务器设备的通信供应方提供的无线网络。在一个实例中，传输设备106包括一个网络适配器(Network Interface Controller，简称为NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输设备106可以为射频(RadioFrequency，简称为RF)模块，其用于通过无线方式与互联网进行通讯。

在本实施例中提供了一种读写请求的执行方法，应用于集成电路总线，所述集成电路总线连接了主设备和从设备，所述从设备中部署了寄存器，图2是根据本申请实施例的读写请求的执行方法的流程图，如图2所示，该流程包括如下步骤：

步骤S202，接收所述主设备发送的读写请求，其中，所述读写请求用于请求对所述寄存器上的目标寄存器地址执行读写操作；

步骤S204，响应所述读写请求，检测所述目标寄存器地址下的目标寄存器信息，其中，所述目标寄存器信息用于指示所述目标寄存器地址下的数据的存储顺序，所述从设备用于记录所述寄存器中已写入了数据的寄存器地址下具有对应关系的寄存器信息和已写入的数据；

步骤S206，按照所述目标寄存器信息依次在所述目标寄存器地址下执行所述读写操作。

通过上述步骤，接收主设备发送的读写请求，其中，读写请求用于请求对寄存器上的目标寄存器地址执行读写操作；响应读写请求，检测目标寄存器地址下的目标寄存器信息，其中，目标寄存器信息用于指示目标寄存器地址下的数据的存储顺序，从设备用于记录寄存器中已写入了数据的寄存器地址下具有对应关系的寄存器信息和已写入的数据；按照目标寄存器信息依次在目标寄存器地址下执行读写操作。由于使用了能够标识目标寄存器地址下的数据的存储顺序的目标寄存器信息，实现了在目标寄存器地址下存储多个数据，扩展了寄存器的存储容量，因此，可以解决读写请求的执行效率较低问题，达到提高读写请求的执行效率的效果。

在上述步骤S202提供的技术方案中，上述集成电路总线(I2C，Inter-IntegratedCircuit)是一种串行通信总线，可以将多个从设备连接到单个主设备，并且还可以由多个主设备控制一个或多个从设备。

可选的，在本实施例中，可以但不限将集成电路总线连接的发送了读写请求的设备确定为上述主设备，比如：BMC(Baseboard Management Controller，基板管理控制器)、CPU(Central Processor Unit，中央处理单元)等。

可选的，在本实施例中，可以但不限将集成电路总线连接的用于响应主设备发出的读写请求的设备确定为上述从设备，比如：FPGA(Field Programmable Gate Array，现场可编程门阵列)、CPLD(Complicated Programmable Logic Device，复杂可编程逻辑器件)等。

需要说明的是，CPLD、FPGA是半定制的专用集成电路，具有灵活编程、快速响应、集成度高等优点，在计算机、交换机、车辆及Al等相关领域得到了越来越广泛的应用，在交换机系统中，通过CPLD、FPGA等设备能够实现对交换机系统数据层面的管理，包括I2C设备、MDC/MDIO(Management Data Clock/Management Datalnput Output，一种以太网标准IEEE802.3中专门用于MAC和PYH之间管理的串行接口总线)设备、SPI(Serial PeripheralInterface，串行外设接口)设备等。

并且，CPLD、FPGA作为交换机的重要组成部分，对整个交换机系统的信息传递或控制至关重要，主要体现在将底层信息传递给主设备(BMC、CPU等)，或者将主设备的控制命令通过I2C作用于从设备(具体芯片或逻辑)。

可选的，在本实施例中，上述读写请求可以但不限于用于请求对从设备上部署的目标寄存器执行读操作或者写操作。

可选的，在本实施例中，上述读写请求可以但不限于携带了执行读写操作的开始条件，目标寄存器地址位，读/写位，应答位，数据位，停止条件等。在读写请求用于请求对从设备执行读操作的情况下，上述读写请求可以但不限于携带了执行读操作的开始条件，目标寄存器地址位，读位，应答位，停止条件等。在读写请求用于请求对从设备执行写操作的情况下，上述读写请求可以但不限于携带了执行写操作的开始条件，目标寄存器地址位，写位，应答位，数据位，停止条件等，数据位可以但不限于包括一条或者多条待写入的数据。

在上述步骤S204提供的技术方案中，同一目标寄存器地址下可以但不限于允许存储多个字节的数据，可以但不限于根据目标寄存器地址下的数据的存储顺序确定指示目标寄存器地址下的数据的目标寄存器信息，比如：在按照数据的写入顺序存储数据的情况下，将目标寄存器地址下的数据的写入序号作为每个数据的目标寄存器信息。或者，获取数据在目标寄存器地址下全部的数据中的次序号作为数据的目标寄存器信息等。

在一个示例性实施例中，可以但不限于采用以下方式检测所述目标寄存器地址下的目标寄存器信息：从所述读写请求中提取所述读写操作以及所述目标寄存器地址，其中，所述读写操作包括读操作或者写操作；在检测到所述读写操作为读操作的情况下，从所述从设备记录的对应关系中查找与所述目标寄存器地址具有对应关系的所述目标寄存器信息；在检测到所述读写操作为写操作的情况下，从所述读写请求中提取待执行所述写操作的写入数据得到N条所述写入数据，其中，N为大于或者等于1的正整数；根据每条所述写入数据在N条所述写入数据中的存储顺序为每条所述写入数据分配所述目标寄存器信息。

可选的，在本实施例中，读写请求中携带了主设备请求执行的读写操作以及待执行读写操作的目标寄存器地址，读写操作包括读操作或者写操作之一，即主设备通过读写请求请求对从设备的目标寄存器地址执行读操作或者写操作。

可选的，在本实施例中，从设备可以但不限于用于记录寄存器中已写入了数据的寄存器地址以及寄存器地址下已写入的全量的数据的寄存器信息之间的映射关系，比如：以寄存器的寄存器地址A中依次写入了数据B、数据C和数据D为例，从设备记录了数据B、数据C和数据D与寄存器地址A之间的映射关系，以及寄存器地址A与数据B、数据C和数据D的存储顺序之间的映射关系。

可选的，在本实施例中，在读写操作为读操作的情况下，可以但不限于根据目标寄存器地址从对应关系中查找与目标寄存器地址具有映射关系的目标寄存器地址下存储的数据，以及每个数据的存储顺序作为目标寄存器信息。

可选的，在本实施例中，在读写操作为写操作的情况下，可以但不限于从读写请求中提取全量的待执行写操作的写入数据，并根据其在读写请求中的存储顺序为每条写入数据分配目标寄存器信息。

在一个示例性实施例中，可以但不限于采用以下方式从所述读写请求中提取待执行所述写操作的写入数据得到N条所述写入数据：检测所述读写请求中携带的字节信息的字节数量；将每条所述字节信息确定为所述写入数据，从所述读写请求中依次提取所述字节数量的所述写入数据，得到N条所述写入数据，其中，N等于所述字节数量；可以但不限于采用以下方式根据每条所述写入数据在N条所述写入数据中的存储顺序为每条所述写入数据分配所述目标寄存器信息：将所述写入数据在已提取的所述写入数据中的提取次序号确定为所述写入数据的所述目标寄存器信息。

可选的，在本实施例中，读写请求可以但不限于允许携带一条或者多条字节信息。将每条字节信息确定为写入数据从读写请求中写入数据，并根据提取的提取次序号作为写入数据的目标寄存器信息，比如：以读写请求中携带了字节信息A、字节信息B和字节信息C为例，字节信息的存储顺序为字节信息B、字节信息A、字节信息C，将每条字节信息确定为写入数据进行提取，得到提取次序号为1的写入数据B、提取次序号为2的写入数据A和提取次序号为3的写入数据C，因此，写入数据B的目标寄存器信息为1、写入数据A的目标寄存器信息为2和写入数据C的目标寄存器信息为3。

在一个示例性实施例中，提供了一种读写请求的示例。图3是根据本申请实施例的一种读写请求的示意图，如图3所示，读写请求中携带了开始条件，地址位，读/写位，应答位，数据位以及停止条件，其中，地址位为寄存器中待执行读写操作的目标寄存器地址，读/写位用于指示待执行的读操作或者写操作，在读/写位用于指示待执行写操作的情况下，可以但不限于从数据位提取字节信息1至字节信息N，得到N个写入数据。

以在数据位中按照字节信息1至字节信息N的顺序存储字节信息为例，在将字节信息确定为写入数据进行提取的过程中，为每个写入数据的分配每个写入数据在目标寄存器地址下的目标寄存器信息，比如：字节信息1的目标寄存器信息为目标寄存器信息1，字节信息N的目标寄存器信息为目标寄存器信息N等。

在上述步骤S206提供的技术方案中，可以但不限于根据目标寄存器信息确定已写入的数据的读取顺序，或者，根据目标寄存器信息确定读写请求中待写入的数据的写入顺序。

在一个示例性实施例中，可以但不限于采用以下方式按照所述目标寄存器信息依次在所述目标寄存器地址下执行所述读写操作：在所述读写操作为读操作的情况下，根据所述目标寄存器信息从所述从设备中提取所述目标寄存器地址下存储的目标数据；在所述读写操作为写操作的情况下，根据所述目标寄存器信息依次将待执行所述写操作的N条写入数据写入所述寄存器，其中，N为大于或者等于1的正整数，所述写入数据是从所述读写请求中提取的待写入所述从设备的数据。

可选的，在本实施例中，在读写操作为读操作的情况下，访问从设备的目标寄存器地址，并将目标寄存器地址下存储的全量的数据作为目标数据进行提取。从从设备记录的对应关系中查找与目标寄存器地址具有对应关系的目标寄存器信息，并且目标寄存器信息用于指示目标寄存器地址下的数据的存储顺序，因此，可以但不限于按照目标寄存器地址下的数据的存储顺序依次提取目标寄存器地址下存储的全量的数据。

可选的，在本实施例中，在读写操作为写操作的情况下，根据写入数据在读写请求中的存储顺序为写入数据分配目标寄存器信息，并根据写入数据的目标寄存器信息将写入数据依次写入寄存器。

可选的，在本实施例中，在根据写入数据的目标寄存器信息将写入数据依次写入寄存器之前，可以但不限于使用N条写入数据中的某一条或者某几条写入数据进行校验操作，比如：使用首条写入数据校验当前N条写入数据是否具有写入权限、使用N条写入数据中间的第M条写入数据校验写入位置的准确情况、使用N条写入数据中间的第N条写入数据(最后一条写入数据)校验是否完成全部写入数据的写入操作等。

在一个示例性实施例中，可以但不限于采用以下方式根据所述目标寄存器信息依次将待执行所述写操作的N条写入数据写入所述寄存器：使用N条所述写入数据中的首条写入数据对N条所述写入数据进行校验得到所述首条写入数据的效验结果，其中，所述效验结果包括所述首条写入数据通过校验，或者所述首条写入数据未通过校验；在所述首条写入数据通过校验的情况下，按照所述写入数据的提取次序号依次将N-1条所述写入数据写入所述寄存器，其中，所述目标寄存器信息包括提取次序号，所述提取次序号用于指示N-1条所述写入数据中的每条所述写入数据在所述读写请求中的存储顺序；在所述首条写入数据未通过校验的情况下，向所述主设备返回写入失败信息。

可选的，在本实施例中，在根据写入数据的目标寄存器信息将写入数据依次写入寄存器之前，使用首条写入数据对N条写入数据进行校验得到首条写入数据的效验结果，在首条写入数据通过校验的情况下，按照写入数据从读写请求的提取次序号依次将首条写入数据之后N-1条写入数据写入寄存器；或者，在首条写入数据未通过校验的情况下，向主设备返回写入失败信息。

在一个示例性实施例中，可以但不限于采用以下方式使用N条所述写入数据中的首条写入数据对N条所述写入数据进行校验得到所述首条写入数据的效验结果：将所述首条写入数据写入所述寄存器的所述目标寄存器地址下；检测所述目标寄存器地址是否允许继续执行写操作；在检测到所述目标寄存器地址允许继续执行写操作情况下，确定所述首条写入数据通过校验；在检测到所述目标寄存器地址不允许继续执行写操作情况下，确定所述首条写入数据未通过校验。

可选的，在本实施例中，将首条写入数据写入寄存器的目标寄存器地址下的首个字节位，检测目标寄存器地址是否允许继续写入下一个字节的写入数据；在检测到目标寄存器地址允许继续写入下一个字节的写入数据的情况下，确定首条写入数据通过校验；在检测到目标寄存器地址不允许继续写入下一个字节的写入数据情况下，确定首条写入数据未通过校验。

在一个示例性实施例中，提供了一种首条写入数据的校验方法的示例。图4是根据本申请实施例的一种首条写入数据的校验方法的示意图，如图4所示，从读写请求中提取的写入数据包括字节信息1、字节信息2和字节信息3，目标寄存器地址为0x68，字节信息1为首条写入数据，将首条写入数据写入寄存器的0x68地址下，在首条写入数据为0x59的情况下，允许寄存器的0x68地址下继续写入数据，认为首条写入数据通过校验。

或者，在首条写入数据非0x59的情况下，不允许寄存器的0x68地址下继续写入数据，认为首条写入数据未通过校验。

需要说明的是，首条写入数据的校验方法还可以被设置为：从读写请求中提取的写入数据包括字节信息1、字节信息2和字节信息3，目标寄存器地址为0x68，字节信息1为首条写入数据，在将首条写入数据写入寄存器的0x68地址的过程中，检测首条写入数据是否为目标值，在检测到首条写入数据为目标值的情况下，允许向寄存器的0x68地址下依次写入字节信息1、字节信息2和字节信息3，即认为首条写入数据通过校验。

或者，在检测到首条写入数据不为目标值的情况下，不允许向寄存器的0x68地址下写入数据，即认为首条写入数据未通过校验。

在一个示例性实施例中，提供了一种寄存器的数据写入方法的示例。图5是根据本申请实施例的一种寄存器的数据写入方法的示意图，如图5所示，从设备中部署的寄存器可以但不限于包括多个存储地址(r0、r1、r2等)，以从读写请求中提取得到目标寄存器地址为r0，待写入的写入数据包括写入数据1、写入数据2和写入数据3为例，向目标寄存器地址r0的字节位B1写入了写入数据1，向目标寄存器地址r0的字节位B2写入了写入数据2，向目标寄存器地址r0的字节位B3写入了写入数据3，实现寄存器的数据写入。

需要说明的是，本申请中的方案，在将写入数据写入寄存器之前，基于标准模块通过解析I2C数据得到″目标寄存器信息″，从而实现在同一地址下可以存储多字节内容，通过只有优先打开寄存器写保护KEY才能操作其它寄存器实现上层控制器对下游设备的实际控制实现寄存器写保护，增加了寄存器写输入的安全可靠行，有效避免了误操作。

在一个示例性实施例中，可以但不限于采用以下方式根据所述目标寄存器信息从所述从设备中提取所述目标寄存器地址下存储的目标数据：在所述从设备中查找与所述目标寄存器地址具有对应关系的候选寄存器地址，以及与所述目标寄存器信息具有对应关系的候选寄存器信息，其中，所述从设备中包括目标存储空间，所述目标存储空间用于对所述寄存器中存储的数据执行备份操作得到备份数据，所述备份数据用于响应所述读写请求执行所述读操作，所述目标寄存器地址是所述寄存器中存储的数据的写入地址，所述候选寄存器地址是所述目标存储空间中与所述写入地址对应的读取地址，所述候选寄存器信息用于指示所述候选寄存器地址下的数据的存储顺序；根据所述候选寄存器信息确定所述候选寄存器地址下存储的所述目标数据的条数；从所述候选寄存器地址下提取所述条数的所述目标数据。

可选的，在本实施例中，上述目标存储空间可以但不限于为部署在从设备中的用于存储数据的存储设备，比如：寄存器等。或者，可以但不限于将从设备中部署的从设备的存储空间进行划分作为上述目标存储空间。

可选的，在本实施例中，目标存储空间可以但不限于用于存储寄存器中存储的数据的备份数据，并响应读写请求使用备份数据执行读操作，也就是说，在读写操作为读操作的情况下，使用目标存储空间中存储的备份数据进行响应；在读写操作为写操作的情况下，在寄存器中执行写操作，并同步更新目标存储空间中的备份数据。

可以理解的是，寄存器中存储的原始数据和目标存储空间中存储的备份数据是存储在不同地址下的相同数据，因此需要在从设备中存储原始数据和备份数据之间的地址映射关系以及地址下多个数据的存储顺序。

可选的，在本实施例中，从读写请求中提取目标寄存器地址，根据目标寄存器地址从第一映射关系中查找原始数据在寄存器中的存储顺序即目标寄存器信息，根据目标寄存器地址从第二映射关系中查找目标存储空间中备份数据的候选寄存器地址，再根据目标寄存器信息从第三映射关系中查找目标存储空间中备份数据的存储顺序即候选寄存器信息。

由于目标存储空间中存储的数据是寄存器中存储的数据的备份数据，因此可以目标存储空间中备份数据的存储顺序与原始数据在寄存器中的存储顺序相同，因此可以但不限于将目标寄存器信息作为候选寄存器信息。

可选的，在本实施例中，候选寄存器信息用于指示候选寄存器地址下的数据的存储顺序，可以但不限于通过统计候选寄存器信息的个数确定候选寄存器地址下存储的目标数据的条数，并访问与条数对应的目标数据。

在一个示例性实施例中，提供了一种对应关系的示例。图6是根据本申请实施例的一种对应关系的示意图，如图6所示，以从寄存器(存储地址包括0X00-0XFF)中划分了用于执行写操作的第一存储空间(存储地址包括0X00-0X89)和用于执行读操作的第二存储空间(即目标存储空间，存储地址包括0X8A-0XFF)为例，可以但不限于在从存储器中记录第二存储空间相对于第一存储空间的地址偏移量(0X89+目标寄存器地址)作为目标寄存器地址与候选寄存器地址之间的对应关系。

在第一存储空间的地址0x37中写入了数据0x35、0x36和0x7A为例，在第二存储空间的地址0x37+0X89中写入了数据0x35、0x36和0x7A。

在一个示例性实施例中，可以但不限于采用以下方式根据所述目标寄存器信息从所述从设备中提取所述目标寄存器地址下存储的目标数据：根据所述目标寄存器信息确定所述目标寄存器地址下存储的所述目标数据的条数；从所述目标寄存器地址下提取所述条数的所述目标数据。

需要说明的是，为增加I2C寄存器数量，方便问题定位，同时符合标准I2C协议，本发明提出并实现一种寄存器容量扩展容量的方法，通过改变I2C模块接口，在接口中增加字节位数信息即目标寄存器信息，这样就实现了一个寄存器地址可访问多个字节信息。

为了管理读写内容将读写寄存器分地址独立进行设计，设置写寄存器是上层进行对下游设备进行控制的，因此每个写寄存器地址的第一个字节定义为写保护字节，即只有打开写保护才能对之后字节也就是下游设备进行控制，对于读寄存器是为了获取信息的，在传递基本输入信息的基础上还定义了写映射寄存器，也就是可通过读寄存器获取写入内容，将所有写寄存器设置读映射寄存器，且地址相同，在读地址区域增加了实际输出的映射，进一步方便定位问题。

可选的，在本实施例中，为了更好的理解本申请提出的读写请求的执行方法中上述执行读写操作的过程，以下再结合可选实施例对上述流程进行说明，但不用于限定本申请实施例的技术方案。

在一个示例性实施例中，提供了一种执行读写操作的方法的示例。图7是根据本申请实施例的一种执行读写操作的方法示意图一，如图7所示，本申请应用于集成电路总线，具体的，可以应用于集成电路总线中的标准I2C SLAVE模块，I2C SLAVE模块符合I2C标准协议，即兼容标准I2C协议。通过在标准I2C SLAVE模块上增加了字节数信息即目标寄存器信息，可根据数据的存储顺序确定字节数信息，将多个数据存储在同一地址的不同字节中，实现了扩展寄存器的容量，使同一个I2C模块可获得与控制更多的信息。

进一步，图8是根据本申请实施例的一种执行读写操作的方法示意图二，如图8所示，对同一地址分别映射读/写寄存器，通过映射关系控制写寄存器和读寄存器之间的存储关系，具体如下：

写寄存器包括：设置写寄存器中每个地址的第一个字节为该地址的写保护寄存器，该字节寄存器为特殊约定数值才允许对该地址的其他字节寄存器进行写操作，提高了系统的容错能力，防止对寄存器的误操作，提高了整个系统的可靠性。

对读寄存器设置不同类型的模块，包括：基本信息寄存器、IO最终输出寄存器、写映射寄存器等。

其中，基本信息寄存器包括CPLD/FPGA的版本号、启动位置、运行时间、ID、硬件版本及器件状态，器件状态对应CPLD/FPGA的输入引脚，一般处理方式为对异步信号使用CPLD/FPGA时钟同步处理。

IO最终输出寄存器是对所有输出管脚映射，主要目的是获取所有CPLD/FPGA最终输出状态，方便问题分析与定位。

写映射寄存器主要是对写入信息的映射，对应写寄存器，且便于应用写映射寄存器与对应的写寄存器设置为同一地址，目的是为了上层能获取自身写入数值，同样方便问题分析与定位。

可以但不限于将SCL/SDA接到CPLD/FPGA且做上拉处理可编程芯片内实现可编程的I2C SLAVE模块与寄存器，总和编译后生成镜像并下载，在操作系统下实现I2C访问，遍历所有寄存器，验证机制的有效性。

通过本申请提出的方法，本申请提出了对I2C SLAVE模块增加字节信息即目标寄存器信息，使同一地址的寄存器可容纳更多的字节，同时避免了容纳更多信息需设计多个模块的问题，有效避免了从设备的资源增加。同时本申请还增加了对写寄存器增加写保护机制，提高了对软件系统的容错能力，提高了系统的可靠性。为方便问题的分析定位，方便上层获得控制信息。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本申请各个实施例所述的方法。

在本实施例中还提供了一种读写请求的执行装置，应用于集成电路总线，所述集成电路总线连接了主设备和从设备，所述从设备中部署了寄存器，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语″模块″可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。

图9是根据本申请实施例的读写请求的执行装置的结构框图，如图8所示，该装置包括：

接收模块92，用于接收所述主设备发送的读写请求，其中，所述读写请求用于请求对所述寄存器上的目标寄存器地址执行读写操作；

检测模块94，用于响应所述读写请求，检测所述目标寄存器地址下的目标寄存器信息，其中，所述目标寄存器信息用于指示所述目标寄存器地址下的数据的存储顺序，所述从设备用于记录所述寄存器中已写入了数据的寄存器地址下具有对应关系的寄存器信息和已写入的数据；

执行模块96，用于按照所述目标寄存器信息依次在所述目标寄存器地址下执行所述读写操作。

通过上述装置，接收主设备发送的读写请求，其中，读写请求用于请求对寄存器上的目标寄存器地址执行读写操作；响应读写请求，检测目标寄存器地址下的目标寄存器信息，其中，目标寄存器信息用于指示目标寄存器地址下的数据的存储顺序，从设备用于记录寄存器中已写入了数据的寄存器地址下具有对应关系的寄存器信息和已写入的数据；按照目标寄存器信息依次在目标寄存器地址下执行读写操作。由于使用了能够标识目标寄存器地址下的数据的存储顺序的目标寄存器信息，实现了在目标寄存器地址下存储多个数据，扩展了寄存器的存储容量，因此，可以解决读写请求的执行效率较低问题，达到提高读写请求的执行效率的效果。

在一个示例性实施例中，所述检测模块，包括：

第一提取单元，用于从所述读写请求中提取所述读写操作以及所述目标寄存器地址，其中，所述读写操作包括读操作或者写操作；

查找单元，用于在检测到所述读写操作为读操作的情况下，从所述从设备记录的对应关系中查找与所述目标寄存器地址具有对应关系的所述目标寄存器信息；

第二提取单元，用于在检测到所述读写操作为写操作的情况下，从所述读写请求中提取待执行所述写操作的写入数据得到N条所述写入数据，其中，N为大于或者等于1的正整数；根据每条所述写入数据在N条所述写入数据中的存储顺序为每条所述写入数据分配所述目标寄存器信息。

在一个示例性实施例中，所述第二提取单元，用于：检测所述读写请求中携带的字节信息的字节数量；将每条所述字节信息确定为所述写入数据，从所述读写请求中依次提取所述字节数量的所述写入数据，得到N条所述写入数据，其中，N等于所述字节数量；所述根据每条所述写入数据在N条所述写入数据中的存储顺序为每条所述写入数据分配所述目标寄存器信息，包括：将所述写入数据在已提取的所述写入数据中的提取次序号确定为所述写入数据的所述目标寄存器信息。

在一个示例性实施例中，所述执行模块，包括：

第三提取单元，用于在所述读写操作为读操作的情况下，根据所述目标寄存器信息从所述从设备中提取所述目标寄存器地址下存储的目标数据；

写入单元，用于在所述读写操作为写操作的情况下，根据所述目标寄存器信息依次将待执行所述写操作的N条写入数据写入所述寄存器，其中，N为大于或者等于1的正整数，所述写入数据是从所述读写请求中提取的待写入所述从设备的数据。

在一个示例性实施例中，所述写入单元，用于：使用N条所述写入数据中的首条写入数据对N条所述写入数据进行校验得到所述首条写入数据的效验结果，其中，所述效验结果包括所述首条写入数据通过校验，或者所述首条写入数据未通过校验；在所述首条写入数据通过校验的情况下，按照所述写入数据的提取次序号依次将N-1条所述写入数据写入所述寄存器，其中，所述目标寄存器信息包括提取次序号，所述提取次序号用于指示N-1条所述写入数据中的每条所述写入数据在所述读写请求中的存储顺序；在所述首条写入数据未通过校验的情况下，向所述主设备返回写入失败信息。

在一个示例性实施例中，所述写入单元，用于：将所述首条写入数据写入所述寄存器的所述目标寄存器地址下；检测所述目标寄存器地址是否允许继续执行写操作；在检测到所述目标寄存器地址允许继续执行写操作情况下，确定所述首条写入数据通过校验；在检测到所述目标寄存器地址不允许继续执行写操作情况下，确定所述首条写入数据未通过校验。

在一个示例性实施例中，所述第三提取单元，用于以下之一：在所述从设备中查找与所述目标寄存器地址具有对应关系的候选寄存器地址，以及与所述目标寄存器信息具有对应关系的候选寄存器信息，其中，所述从设备中包括目标存储空间，所述目标存储空间用于对所述寄存器中存储的数据执行备份操作得到备份数据，所述备份数据用于响应所述读写请求执行所述读操作，所述目标寄存器地址是所述寄存器中存储的数据的写入地址，所述候选寄存器地址是所述目标存储空间中与所述写入地址对应的读取地址，所述候选寄存器信息用于指示所述候选寄存器地址下的数据的存储顺序；根据所述候选寄存器信息确定所述候选寄存器地址下存储的所述目标数据的条数；从所述候选寄存器地址下提取所述条数的所述目标数据；

根据所述目标寄存器信息确定所述目标寄存器地址下存储的所述目标数据的条数；从所述目标寄存器地址下提取所述条数的所述目标数据。

需要说明的是，上述各个模块是可以通过软件或硬件来实现的，对于后者，可以通过以下方式实现，但不限于此：上述模块均位于同一处理器中；或者，上述各个模块以任意组合的形式分别位于不同的处理器中。

本申请的实施例还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。

在一个示例性实施例中，上述计算机可读存储介质可以包括但不限于：U盘、只读存储器(Read-On1y Memory，简称为ROM)、随机存取存储器(Random AccessMemory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。

本申请的实施例还提供了一种电子设备，图10是根据本申请实施例的一种电子设备的结构框图，如图10所示，上述电子设备包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。

在一个示例性实施例中，上述电子设备还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。

本申请的实施例还提供了一种计算机程序产品，上述计算机程序产品包括计算机程序，所述计算机程序被处理器执行时实现上述任一项方法实施例中的步骤。

本申请的实施例还提供了另一种计算机程序产品，包括非易失性计算机可读存储介质，所述非易失性计算机可读存储介质存储计算机程序，所述计算机程序被处理器执行时实现上述任一项方法实施例中的步骤。

本中请的实施例还提供了一种计算机程序，该计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质巾；计算机设备的处理器从计算机可读存储介质读取该计算机指令，处埋器执行该计算机指令，使得该计算机设备执行上述任一项方法实施例中的步骤。

本实施例中的具体示例可以参考上述实施例及示例性实施方式中所描述的示例，本实施例在此不再赘述。

显然，本领域的技术人员应该明白，上述的本申请的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本申请不限制于任何特定的硬件和软件结合。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种读写请求的执行方法，其特征在于，

应用于集成电路总线，所述集成电路总线连接了主设备和从设备，所述从设备中部署了寄存器，所述方法包括：

接收所述主设备发送的读写请求，其中，所述读写请求用于请求对所述寄存器上的目标寄存器地址执行读写操作；

响应所述读写请求，检测所述目标寄存器地址下的目标寄存器信息，其中，所述目标寄存器信息用于指示所述目标寄存器地址下的数据的存储顺序，所述从设备用于记录所述寄存器中已写入了数据的寄存器地址下具有对应关系的寄存器信息和已写入的数据；

按照所述目标寄存器信息依次在所述目标寄存器地址下执行所述读写操作。

2.根据权利要求1所述的方法，其特征在于，

所述检测所述目标寄存器地址下的目标寄存器信息，包括：

从所述读写请求中提取所述读写操作以及所述目标寄存器地址，其中，所述读写操作包括读操作或者写操作；

在检测到所述读写操作为读操作的情况下，从所述从设备记录的对应关系中查找与所述目标寄存器地址具有对应关系的所述目标寄存器信息；

在检测到所述读写操作为写操作的情况下，从所述读写请求中提取待执行所述写操作的写入数据得到N条所述写入数据，其中，N为大于或者等于1的正整数；根据每条所述写入数据在N条所述写入数据中的存储顺序为每条所述写入数据分配所述目标寄存器信息。

3.根据权利要求2所述的方法，其特征在于，

所述从所述读写请求中提取待执行所述写操作的写入数据得到N条所述写入数据，包括：检测所述读写请求中携带的字节信息的字节数量；将每条所述字节信息确定为所述写入数据，从所述读写请求中依次提取所述字节数量的所述写入数据，得到N条所述写入数据，其中，N等于所述字节数量；

所述根据每条所述写入数据在N条所述写入数据中的存储顺序为每条所述写入数据分配所述目标寄存器信息，包括：将所述写入数据在已提取的所述写入数据中的提取次序号确定为所述写入数据的所述目标寄存器信息。

4.根据权利要求1所述的方法，其特征在于，

所述按照所述目标寄存器信息依次在所述目标寄存器地址下执行所述读写操作，包括：

在所述读写操作为读操作的情况下，根据所述目标寄存器信息从所述从设备中提取所述目标寄存器地址下存储的目标数据；

在所述读写操作为写操作的情况下，根据所述目标寄存器信息依次将待执行所述写操作的N条写入数据写入所述寄存器，其中，N为大于或者等于1的正整数，所述写入数据是从所述读写请求中提取的待写入所述从设备的数据。

5.根据权利要求4所述的方法，其特征在于，

所述根据所述目标寄存器信息依次将待执行所述写操作的N条写入数据写入所述寄存器，包括：

使用N条所述写入数据中的首条写入数据对N条所述写入数据进行校验得到所述首条写入数据的效验结果，其中，所述效验结果包括所述首条写入数据通过校验，或者所述首条写入数据未通过校验；

在所述首条写入数据通过校验的情况下，按照所述写入数据的提取次序号依次将N-1条所述写入数据写入所述寄存器，其中，所述目标寄存器信息包括提取次序号，所述提取次序号用于指示N-1条所述写入数据中的每条所述写入数据在所述读写请求中的存储顺序；

在所述首条写入数据未通过校验的情况下，向所述主设备返回写入失败信息。

6.根据权利要求5所述的方法，其特征在于，

所述使用N条所述写入数据中的首条写入数据对N条所述写入数据进行校验得到所述首条写入数据的效验结果，包括：

将所述首条写入数据写入所述寄存器的所述目标寄存器地址下；

检测所述目标寄存器地址是否允许继续执行写操作；

在检测到所述目标寄存器地址允许继续执行写操作情况下，确定所述首条写入数据通过校验；

在检测到所述目标寄存器地址不允许继续执行写操作情况下，确定所述首条写入数据未通过校验。

7.根据权利要求4所述的方法，其特征在于，

所述根据所述目标寄存器信息从所述从设备中提取所述目标寄存器地址下存储的目标数据，包括以下之一：

在所述从设备中查找与所述目标寄存器地址具有对应关系的候选寄存器地址，以及与所述目标寄存器信息具有对应关系的候选寄存器信息，其中，所述从设备中包括目标存储空间，所述目标存储空间用于对所述寄存器中存储的数据执行备份操作得到备份数据，所述备份数据用于响应所述读写请求执行所述读操作，所述目标寄存器地址是所述寄存器中存储的数据的写入地址，所述候选寄存器地址是所述目标存储空间中与所述写入地址对应的读取地址，所述候选寄存器信息用于指示所述候选寄存器地址下的数据的存储顺序；根据所述候选寄存器信息确定所述候选寄存器地址下存储的所述目标数据的条数；从所述候选寄存器地址下提取所述条数的所述目标数据；

根据所述目标寄存器信息确定所述目标寄存器地址下存储的所述目标数据的条数；从所述目标寄存器地址下提取所述条数的所述目标数据。

8.一种读写请求的执行装置，其特征在于，

应用于集成电路总线，所述集成电路总线连接了主设备和从设备，所述从设备中部署了寄存器，所述装置包括：

接收模块，用于接收所述主设备发送的读写请求，其中，所述读写请求用于请求对所述寄存器上的目标寄存器地址执行读写操作；

检测模块，用于响应所述读写请求，检测所述目标寄存器地址下的目标寄存器信息，其中，所述目标寄存器信息用于指示所述目标寄存器地址下的数据的存储顺序，所述从设备用于记录所述寄存器中已写入了数据的寄存器地址下具有对应关系的寄存器信息和已写入的数据；执行模块，用于按照所述目标寄存器信息依次在所述目标寄存器地址下执行所述读写操作。

9.一种计算机可读存储介质，其特征在于，

所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被处理器执行时实现权利要求1至7任一项中所述的方法的步骤。

10.一种电子设备，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，

所述处理器执行所述计算机程序时实现权利要求1至7任一项中所述的方法的步骤。