CN118116909A - 半导体晶圆、叠加偏移的处理装置及其方法 - Google Patents
半导体晶圆、叠加偏移的处理装置及其方法 Download PDFInfo
- Publication number
- CN118116909A CN118116909A CN202211509374.7A CN202211509374A CN118116909A CN 118116909 A CN118116909 A CN 118116909A CN 202211509374 A CN202211509374 A CN 202211509374A CN 118116909 A CN118116909 A CN 118116909A
- Authority
- CN
- China
- Prior art keywords
- offset
- detection
- data
- post
- overlay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 108
- 238000012545 processing Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000001514 detection method Methods 0.000 claims abstract description 175
- 238000011161 development Methods 0.000 claims abstract description 96
- 238000005530 etching Methods 0.000 claims abstract description 41
- 238000003860 storage Methods 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims description 82
- 238000007689 inspection Methods 0.000 claims description 48
- 238000000059 patterning Methods 0.000 claims description 11
- 238000000206 photolithography Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 description 25
- 238000000151 deposition Methods 0.000 description 17
- 230000008021 deposition Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 238000013461 design Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 101700004678 SLIT3 Proteins 0.000 description 10
- 102100027339 Slit homolog 3 protein Human genes 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 230000018109 developmental process Effects 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 102100027340 Slit homolog 2 protein Human genes 0.000 description 7
- 101710133576 Slit homolog 2 protein Proteins 0.000 description 7
- 102100025490 Slit homolog 1 protein Human genes 0.000 description 6
- 101710123186 Slit homolog 1 protein Proteins 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000003672 processing method Methods 0.000 description 4
- 239000013077 target material Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种半导体晶圆、叠加偏移的处理装置及其方法,该叠加偏移的处理装置包括储存单元和控制单元,适用于具有多个检测区的半导体晶圆,其中各检测区具有多组叠加图样,各组叠加图样包括不具有预定偏移量的原对准图样,及配置于原对准图样附近且具有预定偏移量的多个预定偏移对位图样。储存单元储存对应检测区的一初始刻蚀后检测叠加数据。控制单元分别将原对准图样及预定偏移对位图样的显影后检测叠加数据与储存的初始刻蚀后检测叠加数据进行比对,以取得对应于原对准图样以及预定偏移对位图样的显影后检测预偏移数据。控制单元根据所取得的显影后检测预偏移数据,决定是否进行叠加偏移补偿。
Description
技术领域
本发明是关于一种数据处理装置及其方法,特别是关于一种可以预测叠加偏移的处理装置、其方法及半导体晶圆,以提前预测叠加偏移的程度和即时进行处理。
背景技术
半导体工艺中最小线宽一般称为临界尺寸,通常是作为工艺技术的衡量指标之一。在临界尺寸越来越小的集成电路制造中,对于层与层之间的叠加准确性的要求也越来越高。任何一道工艺都可能造成叠加偏移。例如膜层材料溅射角度、晶圆翘曲、更换工艺机台或其他因素等,都有可能导致叠加偏移。
在一般半导体工艺中,是由光刻工艺定义目标材料层的图形,再经由刻蚀工艺将图形转移至目标材料层上。并且,在非目标区域中设置叠加图样,这些叠加图样的误差是与在目标区域(例如芯片区)中实际的目标图案层上产生的叠加误差相关联。通过叠加量测技术来检测在非目标区域中的叠加图样,以调整和控制生产工艺中目标图案的对准情况。其中叠加量测技术又可分为在刻蚀工艺之前对目标材料层进行的显影后检测(after-develop inspection,ADI),以及在刻蚀工艺之后对目标图案层进行的刻蚀后检测(After-etching inspection,AEI)。虽然层与层之间的叠加准确性需要刻蚀后检测(AEI)的结果来验证,但是通常在目标材料层的沉积和光刻工艺阶段就产生了显影后检测叠加数据的偏移,而导致了刻蚀后目标图案层与下方的材料层有叠加误差。而不同的沉积装置/处理腔室/产品/膜层厚度等因素,都可能产生不同的叠加误差,而这都需要反复地进行试验评估,并且对刻蚀后的目标图案层进行检测叠加量测,才能得到确认叠加偏移状况,耗费许多时间。
因此,虽然现有的叠加量测技术以及的叠加偏移的处理方法大部分已经足以满足它们的预期目的,但是它们并非在所有方面都是完全令人满意的。
发明内容
本发明提出一种半导体晶圆、叠加偏移的处理装置及其方法,其可解决现有技术耗费过多时间且无法即时预测叠加偏移以改善工艺的问题。
本发明的一些实施例提供一种半导体晶圆,包括多个检测区,各个检测区具有检测用的多组叠加图样,此些组叠加图样的每一个包括不具有预定偏移量的一原对准图样,以及配置于此原对准图样附近且具有预定偏移量的多个预定偏移对位图样。
本发明的一些实施例提供一种叠加偏移的处理装置,适用于具有多个检测区的半导体晶圆,其中各该检测区具有检测用的多组叠加图样,所述多组叠加图样的每一个包括不具有预定偏移量的一原对准图样,以及配置于该原对准图样附近且具有预定偏移量的多个预定偏移对位图样,该叠加偏移的装置包括一储存单元,储存对应所述多个检测区的一初始刻蚀后检测叠加数据;以及耦接至储存单元的一控制单元。前述控制单元被配置为分别将前述原对准图样以及前述预定偏移对位图样的显影后检测叠加数据)与所储存的前述初始刻蚀后检测叠加数据进行比对,以取得对应于前述原对准图样以及前述预定偏移对位图样的多个显影后检测预偏移数据;及根据所取得的前述显影后检测预偏移数据,决定是否进行一叠加偏移补偿。
本发明的一些实施例提供一种叠加偏移的处理方法,包括接收一晶圆,此晶圆定义有多个检测区,各个检测区具有检测用的多组叠加图样,所述多组叠加图样的每一个包括不具有预定偏移量的一原对准图样,以及配置于前述原对准图样附近且具有预定偏移量的多个预定偏移对位图样;分别将前述原对准图样以及前述预定偏移对位图样的显影后检测叠加数据与一储存单元所储存的一初始刻蚀后检测叠加数据进行比对,以取得对应于前述原对准图样以及前述预定偏移对位图样的多个显影后检测预偏移数据;以及根据所取得的前述显影后检测预偏移数据,决定是否进行一叠加偏移补偿。
根据本发明一些实施例,提出新的叠加图样的检测图形设计,以执行预测叠加偏移的处理方法。根据相关的ADI叠加数据,即可提前预测一基材(例如晶圆)上方的材料层在完成图案化后是否和下方的图案化材料层有叠加偏移的情况产生,进而即时改善工艺,提高叠加图样的精准度。而实施例的具有早期警示功能的预测和处理方法,也缩短了叠加图样的试验评估流程的时间。本发明的实施例可应用于许多方面的工艺,例如可应用于晶圆工艺中的任一段工艺中,以提前预测晶圆上方形成的上下两层图案,例如应用于后段工艺(BEOL)中的导线图案和导孔图案,以提前预测是否有叠加偏移的问题,以即时进行叠加偏移的补偿,缩短试验评估流程的时间,进而提高制得产品的良率和节省生产成本。
附图说明
图1是根据本发明一些实施例的一种预测叠加偏移的处理流程。
图2A绘示一晶圆的检测区中,上方虚置层理想沉积于下方的虚置层上的示意图。
图2B绘示一晶圆的检测区中,上方虚置层偏移沉积于下方的虚置层上的示意图。
图3A是根据本发明一些实施例提出的一种晶圆上的检测区的示意图。
图3B为图3A的其中一个检测区的放大示意图。
图4、图4-1、图4-2和图4-3分别绘示本发明一些实施例中的原对准图样和三个预定偏移对位图样的上视图。
图5A绘示根据本发明一些实施例的一初始刻蚀后检测叠加数据的示意图。
图5B绘示根据本发明一些实施例的一初始显影后检测叠加数据的示意图。
图5C绘示根据本发明一些实施例的一初始显影后检测预偏移数据的示意图。
图6绘示本发明一些实施例中,晶圆上各个检测区根据图4的原对准图样POR所产生的一显影后检测预偏移数据的示意图。
图6-1绘示本发明一些实施例中,晶圆上各个检测区根据图4-1的预定偏移对位图样split 1所产生的一显影后检测预偏移数据的示意图。
图6-2绘示本发明一些实施例中,晶圆上各个检测区根据图4-2的预定偏移对位图样split 2所产生的一显影后检测预偏移数据的示意图。
图6-3绘示本发明一些实施例中,晶圆上各个检测区根据图4-3的预定偏移对位图样split 3所产生的一显影后检测预偏移数据的示意图。
图7绘示本发明一些实施例中,在第二次工艺变异后,晶圆上各个检测区根据图4的原对准图样POR所产生的一显影后检测预偏移数据的示意图。
图7-1绘示本发明一些实施例中,在第二次工艺变异后,晶圆上各个检测区根据图4-1的预定偏移对位图样split 1所产生的一显影后检测预偏移数据的示意图。
图7-2绘示本发明一些实施例中,在第二次工艺变异后,晶圆上各个检测区根据图4-2的预定偏移对位图样split 2所产生的一显影后检测预偏移数据的示意图。
图7-3绘示本发明一些实施例中,在第二次工艺变异后,晶圆上各个检测区根据图4-3的预定偏移对位图样split 3所产生的一显影后检测预偏移数据的示意图。
附图标记:
S102,S104,S106,S108,S110,S112:步骤200:基板
202:第一虚置层
204:第二虚置层
206,206’:光刻胶层
L1,L1’,L2,L2’:中心线
d1:偏移距离
300:晶圆
R,r1:半径
ST_1,ST_2,ST_3,ST_4,ST_5,ST_6,ST_7,ST_8,ST_9:检测区
POR:原对准图样
split 1,split 2,split 3:预定偏移对位图样
C2:第一虚置图案
M2:第二虚置图案
具体实施方式
以下叙述列举本发明的多种实施例以阐述本发明。然而,本发明亦可以各种不同的形式体现,而不应限于本文中所述的实施例。再者,可以理解的是,这些实施例可以在软件、硬件、固件或其组合中实现。当在实施例中使用词语例如“包括”、“包含”、以及/或“具有”时,说明存在所陈述的特征、步骤、操作、元件以及/或组件,但是不排除存在或附加一个或多个其他的特征、步骤、操作、元件、组件以及/或其组合。
图1是根据本发明一些实施例的一种预测叠加偏移的处理流程。于步骤S102中,接收一晶圆,晶圆上的检测区具有多组检测用的叠加图样,各组叠加图样包括不具有预定偏移量的一原对准图样,以及配置于原对准图样附近且具有预定偏移量的多个预定偏移对位图样。一些示例的检测用的叠加图样详述于后(参照图3A、图3B、图4、图4-1、图4-2和图4-3)。
再者,在一些实施例中,亦于一储存单元储存晶圆的一初始刻蚀后检测叠加数据(original AEI OVL data)。此初始刻蚀后检测叠加数据是经过实际刻蚀工艺而得。一些实施例中,储存单元是与控制单元耦接。前述储存单元例如是存储器或其他具有储存功能的单元。前述控制单元例如是处理器或任何具有运算逻辑和控制功能的单元。一些示例的初始刻蚀后检测叠加数据的取得详述于后(参照图5A、图5B和图5C)。
值得注意的是,根据本发明的一些实施例提出的方法,可以重复应用储存单元所储存的初始刻蚀后检测叠加数据。因此,即使是有工艺变异的情况发生,例如更换沉积机台或变化沉积参数,也无须再次搜集晶圆的初始刻蚀后检测叠加数据。
于步骤S104中,以控制单元取得对应于原对准图样以及预定偏移对位图样的显影后检测叠加数据(ADI OVL data)。
于步骤S106中,以控制单元取得分别对应于原对准图样以及预定偏移对位图样的多个显影后检测预偏移数据。在一些实施例中,控制单元分别将显影后检测叠加数据与初始刻蚀后检测叠加数据进行比对,以得到对应于原对准图样以及预定偏移对位图样的多个显影后检测预偏移数据。一些示例中,对应于原对准图样以及预定偏移对位图样的多个显影后检测预偏移数据详述于后(参照图6、图6-1、图6-2和图6-3)。
步骤S108,控制单元根据所取得的显影后检测预偏移数据,决定是否进行叠加偏移补偿。若控制单元判断无须进行叠加偏移补偿,则结束流程。一些实施例的判断方式亦于以下示例中有详细叙述。
若控制单元判断须进行叠加偏移补偿,则进行步骤S110,完成叠加偏移补偿所需的参数转换。
完成叠加偏移补偿所需的参数转换后,根据一些实施例,进行步骤S112,产生一新的掩膜设计。
以下是应用本发明的一实施例于后段工艺做一示例说明,进一步说明如何借由本发明的一实施例预测晶圆上方的导线和导孔(例如铝导线与下方例如做为钨接触件的钨导孔)是否受到工艺因素影响,以及如何进行叠加偏移补偿。
如图2A所示,在基板200上方对应于晶圆的检测区中形成有第一虚置层202以及共形沉积于第一虚置层202上的第二虚置层204,并且在第二虚置层204上形成光刻胶层206。基板200例如包括晶圆基材和上方形成的相关材料层。在一些实施例中,第一虚置层202为金属钨层,第二虚置层204为金属铝层。第一虚置层202和第二虚置层204例如延伸至晶圆的芯片区内,以分别作为钨接触件层和铝层。光刻胶层206在芯片区内的铝层上方提供适合的光刻胶图案,之后依据光刻胶图案对铝层进行图案化,以形成铝导线。一般而言,根据晶圆的检测区的第一虚置层202、第二虚置层204的叠加图样的叠加情况,可以得知芯片区中的部件例如铝导线和下方的钨接触件之间是否产生偏移。
如图2A所示,当第二虚置层204的下凹部分的中心线与第一虚置层202的下凹部分的中心线L1重合,表示第二虚置层204是理想地沉积于第一虚置层202上。因此光刻胶层206所提供的光刻胶图案可以准确定义出第二虚置层204的图案。如此一来,检测区的光刻胶图案的中心线L2到两侧第一虚置层202之间具有对称的理想间距。表示芯片区中的部件例如铝导线和下方的钨接触件之间为理想的叠加关系。
然而,第二虚置层204可能因为受到工艺因素的影响,例如材料溅射角度或其他参数、晶圆翘曲、更换工艺机台、或其他因素等,而不对称地沉积在第一虚置层202上。
如图2B图所示,第二虚置层204的下凹部分的中心线L1’并未与第一虚置层202的下凹部分的中心线L1重合,表示第二虚置层204是偏移地沉积于第一虚置层202上。因此光刻胶层206’所提供的光刻胶图案无法准确地定义出第二虚置层204的图案。如此一来,检测区的光刻胶图案的中心线L2’到两侧第一虚置层202之间具有不对称的距离。表示芯片区中的部件例如铝导线和下方的钨接触件之间产生偏移距离d1。
然而,根据传统检测方式,不论是如图2A所示的理想沉积或是如图2B所示的偏移沉积,都是要等到刻蚀工艺之后形成图案化的第二虚置层,通过检视刻蚀后检测叠加图样,才能得知叠加图样是否有偏移,而无法在进行刻蚀工艺之前即能得知。
以下是根据一些实施例,在晶圆的检测区提出新的叠加图样的设计,通过相关的显影后检测叠加数据,即可在进行刻蚀工艺之前,就能提前预测基材上方的材料层在图案化之后是否会与下方的图案化材料层产生叠加偏移,进而即时改善工艺,提高形成图案的精准度。
在一些实施例中,晶圆300上定义有多个检测区。如图3A所示,晶圆300上定义有例如9个检测区ST_1、ST_2、ST_3、ST_4、ST_5、ST_6、ST_7、ST_8、ST_9,其中一个检测区ST_1是对应于晶圆300的中心,其他检测区ST_2~ST_9则对应于接近晶圆300的边缘。一般而言,晶圆的边缘相较于中心具有更大的翘曲程度,越靠近晶圆边缘的叠加图样越容易产生偏移。
在一些实施例中,检测区ST_2~ST_9例如是平均分布于晶圆300内的一虚拟圆周上。晶圆300具有半径R,此虚拟圆周例如是以晶圆300的中心为圆心并具有半径r1,r1<R。半径r1的范围例如是R/2<r1<R,或2R/3<r1<R,但本发明并不特别限制。
在一些实施例中,各个检测区具有检测用的多组叠加图样。如图3B所示,1个检测区(例如检测区ST_6)具有检测用的5组叠加图样。每一组叠加图样包括不具有预定偏移量的一原对准图样POR,以及配置于原对准图样POR附近且具有预定偏移量的多个预定偏移对位图样,例如3个预定偏移对位图样split 1、split 2、split 3。
再者,在一些实施例中,检测区所具有的检测用的这些叠加图样是位于该晶圆的非芯片区域。如图3A和图3B所示,各个检测区是为一芯片区。一个芯片区例如包含20个晶粒,而芯片区的外围为切割道,叠加图样例如位于切割道中。在后续工艺中,这些叠加图样会被裁切移除,并不会出现在芯片区(或晶粒区)中。
如图3B所示,预定偏移对位图样split 1,split 2和split 3具有不同的预定偏移量。换言之,在检测区ST_6中,共有5个原对准图样POR、5个预定偏移对位图样Split1、5个预定偏移对位图样Split 2以及5个预定偏移对位图样Split 3。
在此示例中,其余的检测区也是包括如图3B所示的五组叠加图样(如图3A中每个检测区的5个点),而不重复说明。
参照图4、图4-1、图4-2和图4-3,其分别绘示本发明一些实施例中的原对准图样和三个预定偏移对位图样的上视图。其中各个图样例如包括位于下方的第一虚置图案C2和位于上方的第二虚置图案M2。在一应用例中,第一虚置图案C2例如是图案化钨层,第二虚置图案M2例如是图案化铝层。
在此示例中,如图4所示的原对准图样POR中,第二虚置图案M2并没有与第一虚置图案C2偏移设置。即第二虚置图案M2的对称中心与第一虚置图案C2的对称中心重合。
在此示例中,如图4-1所示的预定偏移对位图样split 1中,第二虚置图案M2是与第一虚置图案C2偏移设置。其中第二虚置图案M2的对称中心与第一虚置图案C2的对称中心系偏移了第一间距。例如,第二虚置图案M2的对称中心与第一虚置图案C2的对称中心在X方向上和Y方向上分别偏移了10nm,亦可简记为X/Y=10nm/10nm。
在此示例中,如图4-2所示的预定偏移对位图样split 2中,第二虚置图案M2是与第一虚置图案C2偏移设置。其中第二虚置图案M2的对称中心与第一虚置图案C2的对称中心系偏移了第二间距。例如,第二虚置图案M2的对称中心与第一虚置图案C2的对称中心在X方向上和Y方向上分别偏移了30nm,亦可简记为X/Y=30nm/30nm。
在此示例中,如图4-3所示的预定偏移对位图样split 3中,第二虚置图案M2是与第一虚置图案C2偏移设置。其中第二虚置图案M2的对称中心与第一虚置图案C2的对称中心系偏移了第三间距。例如,第二虚置图案M2的对称中心与第一虚置图案C2的对称中心在X方向上和Y方向上分别偏移了60nm,亦可简记为X/Y=60nm/60nm。
于其他的实施例中,可以在1个原对准图样POR附近配置更多个具有不同的预定偏移量的预定偏移对位图样,例如5个、10个或更多,只要切割道区域足够配置原对准图样POR和附近的这些预定偏移对位图样。越多个具有不同的预定偏移量的预定偏移对位图样可以更精准地推测和进行叠加偏移补偿。再者,预定偏移量可以划分的更细致,例如x/y=10nm/10nm、x/y=20nm/20nm、x/y=25nm/25nm、x/y=30nm/30nm、x/y=35nm/35nm、…、x/y=60nm/60nm、…等,可以依据上述示例的方式而更精准的推测和进行叠加偏移补偿。
在一些实施例中,是取得晶圆的初始刻蚀后检测叠加数据,并储存于储存单元中。此初始刻蚀后检测叠加数据是在未进行任何偏移补偿之前,先在晶圆的上方进行虚置层沉积和对虚置层进行实际上的刻蚀工艺后,检测刻蚀后的上层虚置图案相对于下层虚置图案的叠加数据而得。
参照图5A,是以一初始刻蚀后检测叠加晶圆图数据作为初始刻蚀后检测叠加数据,以便于快速观察。晶圆图中各个点(一个点代表一组叠加图样)所连接的线段代表向量大小。初始刻蚀后检测叠加晶圆图数据中,各个点的线段越长,代表该点的向量越大,叠加偏移的程度越严重。
再者,在沉积上层的虚置层(例如图2B的第二虚置层204)之后,且对上层的虚置层进行图案化工艺之前,控制单元可先取得在这些检测区的上层的虚置层的一初始显影后检测叠加数据。如图5B所示,是以一初始显影后检测叠加晶圆图数据作为初始显影后检测叠加数据,以便于快速观察。
根据图5A和图5B的晶圆图可看出,图5B的检测区中各个点的向量小(没有叠加偏移),但图5A的检测区中各个点的向量大(有相当程度的叠加偏移)。因此,仅根据显影后检测叠加数据,是看不出实际上在刻蚀后所产生的叠加偏移的。
再者,一些实施例中,控制单元比对初始刻蚀后检测叠加数据与初始显影后检测叠加数据后,可取得未经补偿的一初始显影后检测预偏移数据。于本实施例中,控制单元比对初始刻蚀后检测叠加晶圆图数据(图5A)与初始显影后检测叠加晶圆图数据(图5B)后,两者的差异即为初始显影后检测预偏移晶圆图数据(如图5C所示)。
由于从显影后检测预偏移数据可以得到显影后检测叠加数据与刻蚀后检测叠加数据两者之间的差异,而了解叠加偏移的情况。因此,根据本发明的一些实施例,通过在检测区中配置的具有不同预定偏移量的多个预定偏移对位图样(例如split 1,split2和split 3),来取得这些预定偏移对位图样所产生的显影后检测预偏移数据,并且可以选择出哪一个预定偏移对位图样所产生的显影后检测预偏移数据可以补偿初始刻蚀后检测叠加数据(图5A)。根据所选择的某个预定偏移对位图样的显影后检测预偏移数据,其虚置图案的预定偏移量(例如预定偏移对位图样split 3中第二虚置图案M2与第一虚置图案C2的预定偏移量为X/Y=60nm/60nm)可以经过适当的参数换算后得到叠加偏移补偿值。控制单元根据叠加偏移补偿值可以产生一新的掩膜设计。
以下是以上述示例为例,说明如何根据显影后检测预偏移数据判断是否可以补偿叠加偏移。
参照图6、图6-1、图6-2和图6-3,在此示例中,亦以显影后检测预偏移晶圆图数据作为显影后检测预偏移数据,以便于快速观察。于本实施例中,控制单元是比对原对准图样POR的显影后检测叠加数据以及初始刻蚀后检测叠加数据(图5A)之间的差异,而得到如图6所示的显影后检测预偏移数据。类似地,控制单元是比对预定偏移对位图样split 1的显影后检测叠加数据(未示出)以及初始刻蚀后检测叠加数据(图5A)之间的差异,而得到如图6-1所示的显影后检测预偏移数据。类似地,控制单元是比对预定偏移对位图样split 2的显影后检测叠加数据(未示出)以及初始刻蚀后检测叠加数据(图5A)之间的差异,而得到如图6-2所示的显影后检测预偏移数据。类似地,控制单元是比对预定偏移对位图样split 3的显影后检测叠加数据(未示出)以及初始刻蚀后检测叠加数据(图5A)之间的差异,而得到如图6-3所示的显影后检测预偏移数据。
根据图6、图6-1、图6-2和图6-3所示的显影后检测预偏移晶圆图数据,可以看出晶圆上各个检测区中各个点,其中每个点代表一组叠加图样,一组叠加图样包括一原对准图样POR和邻近的三个预定偏移对位图样split 1,split 2和split 3。随着预定偏移量X/Y的改变,各个点的向量也逐渐变化。在图6-3的检测区ST_3中,各个点的向量收敛到最小,表示预定偏移对位图样split 3中所设定的预定偏移量为X/Y=60nm/60nm,可以使原本因工艺变异造成的叠加偏移得到补偿。
再者,在一些实施例中,经过适当的参数换算后得到叠加偏移补偿值。控制单元根据此叠加偏移补偿值,可以产生一新的掩膜设计。在一些实施例中,以X/Y偏移量除以晶圆的半径的商作为一叠加图样偏移补偿值。例如,在此示例中,若控制单元判断如图6-3所示的检测区ST_3可以补偿叠加偏移,X=60nm(或Y=60nm)且晶圆半径为150mm,则60nm/150mm=0.9ppm即为可以补偿到光刻工艺的叠加图样偏移补偿值。补偿后的掩膜设计将使得在晶圆上刻蚀形成的图案(特别是在接近晶圆边缘的图案)减少或是没有叠加偏移。
再者,在实际进行材料层的沉积时,可能会因为受到工艺因素的干扰,例如材料溅射角度或其他参数、晶圆翘曲、更换工艺机台、或其他因素等,而使得材料层的沉积情况有了新的变化。因此,原本提出的叠加偏移补偿方式可能不再适用。而根据本发明一些实施例所提出的方法,当工艺有所变异时,可以无须再次对晶圆上沉积的虚置层进行实际上的刻蚀工艺来搜集晶圆的初始刻蚀后检测叠加数据,只要重新取得显影后检测叠加数据并且和之前已经储存的初始刻蚀后检测叠加数据相比对,而得到工艺变异后新的显影后检测预偏移数据。再根据所取得的显影后检测预偏移数据,即可在进行刻蚀工艺之前提前预测晶圆上方的材料层是否在图案化后会与下方的图案化材料层产生叠加偏移。并且,参照预定偏移对位图样(例如split 1、split或split 3)中所设定的预定偏移量,经过适当的参数换算后可迅速得到新的叠加偏移补偿值,将新的叠加偏移补偿值再次回馈至光刻工艺,产生另一个新的掩膜设计。因此,本发明一些实施例所提出的方法可以节省工艺时间,以及提高生产效率。
以下是接续上述例子提出一示例,说明当工艺有所变异时,如何应用实施例的方法以在进行刻蚀工艺之前提前预测图案化后的上下图案化材料层是否会产生叠加偏移。
根据上述,假设第一次工艺变异时造成的叠加偏移可以通过预定偏移对位图样split 3的预定偏移量(X/Y=60nm/60nm)而得到补偿。如图6-3所示的检测区ST_3中,各个点的向量收敛到最小。然而,当第二次工艺变异时(例如更换沉积机台或变化沉积参数),原本可以补偿前次工艺的叠加偏移程度的预定偏移对位图样split 3的预定偏移量X/Y=60nm/60nm,不一定可以补偿第二次工艺变异时的叠加偏移程度。因此,在第二次工艺变异后,重新根据取得的显影后检测预偏移数据,找出新的叠加偏移补偿。
参照图7、图7-1、图7-2和图7-3,在此示例中,亦以显影后检测预偏移晶圆图数据作为显影后检测预偏移数据,以便于快速观察。于本实施例中,在第二次工艺变异后,控制单元是比对原对准图样POR的显影后检测叠加数据以及先前储存的初始刻蚀后检测叠加数据(图5A)之间的差异,而得到如图7所示的显影后检测预偏移数据。类似地,在第二次工艺变异后,控制单元是比对预定偏移对位图样split 1的显影后检测叠加数据(未示出)以及先前储存的初始刻蚀后检测叠加数据(图5A)之间的差异,而得到如图7-1所示的显影后检测预偏移数据。类似地,在第二次工艺变异后,控制单元是比对预定偏移对位图样split 2的显影后检测叠加数据(未示出)以及先前储存的初始刻蚀后检测叠加数据(图5A)之间的差异,而得到如图7-2所示的显影后检测预偏移数据。类似地,在第二次工艺变异后,控制单元是比对预定偏移对位图样split3的显影后检测叠加数据(未示出)以及先前储存的初始刻蚀后检测叠加数据(图5A)之间的差异,而得到如图7-3所示的显影后检测预偏移数据。
若将第二次工艺变异后所取得的图7、图7-1、图7-2和图7-3的显影后检测预偏移晶圆图数据,分别与前次工艺所取得的图6、图6-1、图6-2和图6-3的显影后检测预偏移晶圆图数据相对比,可以发现晶圆图数据确实明显不同,表示第二次工艺变异时材料层的沉积情况已经与第一次工艺变异时材料层的沉积情况不同。亦即,工艺的变异确实影响了材料层的沉积情况。
观察图7、图7-1、图7-2和图7-3,在第二次工艺变异后,于图7-2的检测区ST_4中,各个点的向量收敛到最小,表示预定偏移对位图样split 2中所设定的预定偏移量为X/Y=30nm/30nm,可以使因第二次工艺变异造成的新的叠加偏移程度得到适当的补偿。
再者,在一些实施例中,经过适当的参数换算后可得到叠加偏移补偿值。控制单元根据此叠加偏移补偿值,可以再次产生一新的掩膜设计,以补偿第二次工艺变异造成的叠加偏移。
在一些实施例中,以X/Y偏移量除以晶圆的半径的商为一叠加图样偏移补偿值。例如,在此示例中,若控制单元判断如图7-2所示的检测区ST_4可以补偿叠加偏移,X=30nm(或Y=30nm)且晶圆半径为150mm,则30nm/150mm的商即为可以补偿到光刻工艺的叠加图样偏移补偿值。补偿后的掩膜设计将使得在晶圆上刻蚀形成的图案(特别是在接近晶圆边缘的图案)减少叠加偏移或是没有叠加偏移。
如果工艺再次变异,例如工艺出现第三次变异(例如更换沉积机台、变化沉积参数、或其他工艺变化因素等),则同样无须再次对晶圆上沉积的虚置层进行实际上的刻蚀工艺来搜集晶圆的初始刻蚀后检测叠加数据,只要重新取得显影后检测叠加数据,并且和之前已经储存的初始刻蚀后检测叠加数据相比对而得到工艺变异后新的显影后检测预偏移数据。根据所取得的显影后检测预偏移数据,即可在提前预测晶圆上方的材料层是否在图案化后会与下方的图案化材料层产生叠加偏移。并且,参照预定偏移对位图样(例如split1、split或split 3)中所设定的预定偏移量,经过适当的参数换算后可迅速得到又一个新的叠加偏移补偿值,将此新的叠加偏移补偿值再次回馈至光刻工艺,再产生一个新的掩膜设计,因而使第三次工艺变异造成的新的叠加偏移程度能得到适当补偿。
根据上述示例,如图6、图6-1、图6-2和图6-3以及图7、图7-1、图7-2和图7-3所示,是以显影后检测预偏移晶圆图数据作为显影后检测预偏移数据,以便于快速观察叠加偏移的补偿。然而,本发明并不以此为限制,在一些实施例中,控制单元也可以对各个检测区的叠加图样的显影后检测预偏移数据进行计算,以决定出哪个预定偏移对位图样中所设定的预定偏移量是偏移补偿的相关值。其中一种计算方式例示如下。
例如,对每一个检测区的五组叠加图样中的5个原对准图样POR、5个预定偏移对位图样Split 1、5个预定偏移对位图样Split 2以及5个预定偏移对位图样Split 3的显影后检测预偏移数据做数值计算。以计算出在数个不同预定偏移对位图样中,是哪一个预定偏移对位图样可以让这个检测区的向量最小或者最接近于0。
以图6、图6-1、图6-2和图6-3为例,其中的图6-3的检测区ST_3的显影后检测预偏移数据所计算出的平均值加上3倍标准差的总和(简记为”M3S值”)最小,表示在图6-3的检测区ST_3中,各个点的向量收敛到最小,因此,预定偏移对位图样split3中所设定的预定偏移量(即,X/Y=60nm/60nm),可以使原本因工艺变异造成的叠加偏移得到补偿。
表一列出图6-3的检测区ST_3的显影后检测预偏移数据所计算出的平均值、标准差以及M3S值。其中图6-3的检测区ST_3的5组叠加图样计算出的M3S值最小(即,最接近于0),因此表示预定偏移对位图样split 3中所设定的预定偏移量(即,X/Y=60nm/60nm)是偏移补偿的相关值。
表一
X | Y | |
N(即一个检测区的叠加图样的组数) | 5 | 5 |
平均值 | -1.5 | -3.1 |
标准差 | 1.2 | 1.6 |
平均值+3倍标准差(M3S) | 5 | 7.9 |
再者,以图7、图7-1、图7-2和图7-3为例,其中的图7-2的检测区ST_4的显影后检测预偏移数据所计算出的M3S值最小,表示在图7-2的检测区ST_4中,各个点的向量收敛到最小,因此,预定偏移对位图样split 2中所设定的预定偏移量(即,X/Y=30nm/30nm),可以使因第二次工艺变异造成的叠加偏移得到补偿。
表二列出图7-2的检测区ST_4的显影后检测预偏移数据所计算出的平均值、标准差以及M3S值。其中图7-2的检测区ST_4的5组叠加图样计算出的M3S值最小(即,最接近于0),因此表示预定偏移对位图样split 3中所设定的预定偏移量(即,X/Y=30nm/30nm)是偏移补偿的相关值。
表二
X | Y | |
N(即一个检测区的叠加图样的组数) | 5 | 5 |
平均值 | -0.7 | -3.2 |
标准差 | 0.8 | 1 |
平均值+3倍标准差(M3S) | 3.2 | 6 |
在一些实施例中,可以使控制单元单独产生如图6、图6-1、图6-2和图6-3以及图7、图7-1、图7-2和图7-3所示的显影后检测预偏移晶圆图数据,或是进行如上方示例说明的计算M3S值的方式,或是同时进行这两种数据判断方式,来决定出哪个预定偏移对位图样中所设定的预定偏移量是偏移补偿的相关值。
根据上述,本发明一些实施例提出的方法,可以通过在晶圆的检测区提出新的叠加图样的设计,以执行预测叠加偏移的处理方法。根据比对相关的显影后检测叠加数据和已储存的初始刻蚀后检测叠加数据之间的差异,可得到显影后检测预偏移数据。根据所取得的显影后检测预偏移数据,即可在进行刻蚀工艺之前提前预测基材(例如晶圆)上方的材料层是否在图案化后会与下方的图案化材料层产生叠加偏移,进而即时回馈和改善工艺,提高形成图案的精准度。而实施例的具有早期警示功能的预测和处理方法,也缩短了叠加图样的试验评估流程的时间。再者,根据本发明一些实施例所提出的方法,当工艺有所变异时,无须再次对晶圆上沉积的虚置层进行实际上的刻蚀工艺来搜集晶圆的初始刻蚀后检测叠加数据,只要重新取得工艺变异后新的显影后检测预偏移数据,再判断所取得的显影后检测预偏移数据是否具有可以补偿叠加偏移的检测区,即可在进行刻蚀工艺之前提前预测晶圆上方的材料层是否在图案化后会与下方的图案化材料层产生叠加偏移。并且将所得到的预定偏移量经过适当的参数换算后,可以迅速得到新的叠加偏移补偿值以再次回馈至光刻工艺,产生另一个新的掩膜设计。因此,根据本发明一些实施例,可以即时调整掩膜设计,缩短试验评估流程的时间,进而大幅提高制得产品的良率和节省生产成本。
以上概述多个实施例,以便在本领域技术人员可以更加理解本发明实施例的观点。本领域技术人员应理解,他们能轻易地以本发明实施例为基础,设计或修改其他工艺和结构,以达到与在此介绍的实施例相同的目的及/或优势。本领域技术人员也应理解,此类等效的结构并无悖离本发明的精神与范围,且他们能在不违背本发明的精神和范围下,做各式各样的改变、取代和替换。因此,本发明的保护范围当视权利要求书所界定为准。
Claims (16)
1.一种半导体晶圆,其特征在于,包括:
多个检测区,各该检测区具有检测用的多组叠加图样,所述多组叠加图样的每一个包括不具有预定偏移量的一原对准图样,以及配置于该原对准图样附近且具有预定偏移量的多个预定偏移对位图样。
2.如权利要求1所述的半导体晶圆,其特征在于,所述多个预定偏移对位图样分别具有不同的X/Y预定偏移量。
3.如权利要求1所述的半导体晶圆,其特征在于,所述多个检测区所具有的所述多组叠加图样位于该半导体晶圆的非芯片区域,且所述多个检测区的其中一个检测区对应于该半导体晶圆的中心,其他的所述多个检测区对应于接近该半导体晶圆的边缘。
4.一种叠加偏移的处理装置,其特征在于,适用于具有多个检测区的半导体晶圆,其中各该检测区具有检测用的多组叠加图样,所述多组叠加图样的每一个包括不具有预定偏移量的一原对准图样,以及配置于该原对准图样附近且具有预定偏移量的多个预定偏移对位图样,该叠加偏移的处理装置包括:
一储存单元,储存对应所述多个检测区的一初始刻蚀后检测叠加数据;以及
一控制单元,耦接该储存单元,该控制单元被配置为:
分别将所述多个原对准图样以及所述多个预定偏移对位图样的显影后检测叠加数据与所储存的该初始刻蚀后检测叠加数据进行比对,以取得对应于所述多个原对准图样以及所述多个预定偏移对位图样的多个显影后检测预偏移数据;及
根据所取得的所述多个显影后检测预偏移数据,决定是否进行一叠加偏移补偿。
5.如权利要求4所述的叠加偏移的处理装置,其特征在于,当该控制单元判断在对应于所述多个预定偏移对位图样的所述多个显影后检测预偏移数据中,其中一个显影后检测预偏移数据存在补偿对位图样的一个检测区,则进行该叠加偏移补偿。
6.如权利要求5所述的叠加偏移的处理装置,其特征在于,所述多个预定偏移对位图样分别具有不同的X/Y预定偏移量,在进行该叠加偏移补偿时,该控制单元根据该显影后检测预偏移数据所对应的该预定偏移对位图样的该X/Y预定偏移量,进行参数转换后回馈至一光刻工艺,以进行该叠加偏移补偿。
7.如权利要求6所述的叠加偏移的处理装置,其特征在于,以该X/Y预定偏移量除以该半导体晶圆的半径所得的商作为一叠加图样偏移补偿值,其中该控制单元根据该叠加图样偏移补偿值而进行该叠加偏移补偿。
8.如权利要求4所述的叠加偏移的处理装置,其特征在于,当该控制单元根据所述多个原对准图样的所述多个显影后检测预偏移数据,判断所述多个原对准图样的显影后检测叠加数据与储存的该初始刻蚀后检测叠加数据接近而没有偏移,则不进行该叠加偏移补偿。
9.如权利要求4所述的叠加偏移的处理装置,其特征在于,该初始刻蚀后检测叠加数据是初始刻蚀后检测叠加晶圆图数据,所述多个原对准图样以及所述多个预定偏移对位图样的显影后检测叠加数据是显影后检测叠加晶圆图数据,且所述多个显影后检测预偏移数据是显影后检测预偏移晶圆图数据。
10.一种叠加偏移的处理方法,其特征在于,包括:
接收一晶圆,该晶圆定义有多个检测区,各个检测区具有检测用的多组叠加图样,所述多组叠加图样的每一个包括不具有预定偏移量的一原对准图样,以及配置于该原对准图样附近且具有预定偏移量的多个预定偏移对位图样;
分别将所述多个原对准图样以及所述多个预定偏移对位图样的显影后检测叠加数据与一初始刻蚀后检测叠加数据进行比对,以取得对应于所述多个原对准图样以及所述多个预定偏移对位图样的多个显影后检测预偏移数据;以及
根据所取得的所述多个显影后检测预偏移数据,决定是否进行一叠加偏移补偿。
11.如权利要求10所述的叠加偏移的处理方法,其特征在于,决定是否进行该叠加偏移补偿包括:
判断在对应于所述多个预定偏移对位图样的所述多个显影后检测预偏移数据中,是否有其中一个显影后检测预偏移数据存在补偿对位图样的一个检测区,若是,则进行该叠加偏移补偿。
12.如权利要求11所述的叠加偏移的处理方法,其特征在于,所述多个预定偏移对位图样分别具有不同的X/Y预定偏移量,在进行该叠加偏移补偿时,根据该显影后检测预偏移数据所对应的该预定偏移对位图样的该X/Y预定偏移量,进行参数转换后回馈至一光刻工艺,以进行该叠加偏移补偿。
13.如权利要求12所述的叠加偏移的处理方法,其特征在于,以该X/Y预定偏移量除以该晶圆的半径所得的商作为一叠加图样偏移补偿值,且根据该叠加图样偏移补偿值而进行该叠加偏移补偿。
14.如权利要求10所述的叠加偏移的处理方法,其特征在于,更包括取得该初始刻蚀后检测叠加数据,其包括:
提供一参照晶圆,该参照晶圆的检测区包括一第一虚置层和沉积于该第一虚置层上的一第二虚置层;
对该第二虚置层进行一图案化工艺,以暴露出部分的该第一虚置层;以及
检测经图案化工艺的该第二虚置层相对于该第一虚置层的叠加偏移量,以取得该初始刻蚀后检测叠加数据。
15.如权利要求14所述的叠加偏移的处理方法,其特征在于,更包括:
在对该第二虚置层进行该图案化工艺之前,取得在所述多个检测区的该第一虚置层的一初始显影后检测叠加数据;以及
比对该初始刻蚀后检测叠加数据与该初始显影后检测叠加数据,以取得未补偿的一初始显影后检测预偏移数据。
16.如权利要求10所述的叠加偏移的处理方法,其特征在于,更包括:
接收一工艺变异信号;
接收定义有所述多个检测区的另一晶圆;
重新将所述多个原对准图样以及所述多个预定偏移对位图样的显影后检测叠加数据分别与已储存的该初始刻蚀后检测叠加数据进行比对,以取得多个第二组显影后检测预偏移数据,以及
根据所取得的所述多个第二组显影后检测预偏移数据,重新决定是否进行该叠加偏移补偿。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211509374.7A CN118116909A (zh) | 2022-11-29 | 2022-11-29 | 半导体晶圆、叠加偏移的处理装置及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211509374.7A CN118116909A (zh) | 2022-11-29 | 2022-11-29 | 半导体晶圆、叠加偏移的处理装置及其方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118116909A true CN118116909A (zh) | 2024-05-31 |
Family
ID=91212973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211509374.7A Pending CN118116909A (zh) | 2022-11-29 | 2022-11-29 | 半导体晶圆、叠加偏移的处理装置及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118116909A (zh) |
-
2022
- 2022-11-29 CN CN202211509374.7A patent/CN118116909A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7190823B2 (en) | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same | |
US8143731B2 (en) | Integrated alignment and overlay mark | |
US7933015B2 (en) | Mark for alignment and overlay, mask having the same, and method of using the same | |
US20060160037A1 (en) | Automated sub-field blading for leveling optimization in lithography exposure tool | |
JP4567110B2 (ja) | 装置能力測定による近接効果測定方法及び装置 | |
JPH10274855A (ja) | レチクルおよびそれによって転写されたパターンならびに補正方法 | |
US7463333B2 (en) | Multi-exposure lithography system providing increased overlay accuracy | |
JP4235459B2 (ja) | アライメント方法及び装置並びに露光装置 | |
US7949967B2 (en) | Design Pattern correcting method, process proximity effect correcting method, and semiconductor device manufacturing method | |
US7700946B2 (en) | Structure for reducing prior level edge interference with critical dimension measurement | |
CN118116909A (zh) | 半导体晶圆、叠加偏移的处理装置及其方法 | |
US8234602B2 (en) | Semiconductor-device manufacturing method | |
JP2006332177A (ja) | 半導体ウエハ、その製造方法及びマスク | |
US7312880B2 (en) | Wafer edge structure measurement method | |
TWI835363B (zh) | 半導體晶圓、疊對偏移的處理裝置及其方法 | |
TWI820371B (zh) | 用於微影裝置製造程序之檢測工具及度量衡方法 | |
US20120308788A1 (en) | Overlay mark set and method for positioning two different layout patterns | |
JP2009180824A (ja) | フォトマスクの評価方法及び半導体装置の製造方法 | |
US6838217B1 (en) | Define overlay dummy pattern in mark shielding region to reduce wafer scale error caused by metal deposition | |
JP2008058961A (ja) | リソグラフィプロセスにおけるレジストの限界寸法の変動の修正 | |
JP4483612B2 (ja) | フォトマスクの製造方法、および、半導体デバイスの製造方法 | |
WO2024077801A1 (zh) | 套刻标记检查方法及设备 | |
KR100605178B1 (ko) | 오버레이 계측 방법 | |
JP3552350B2 (ja) | レジストパターンの合わせずれ判定方法 | |
KR100734079B1 (ko) | 리소그라피 공정에서의 오버레이 측정 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |