CN118093029A - 一种低功耗唤醒方法、系统和一种芯片 - Google Patents

Abstract

本申请公开了一种低功耗唤醒方法、系统和一种芯片，其中方法包括：通过所述总线接收由所述主机发出的唤醒信号并向所述从机传输，所述唤醒信号中包括地址信息，用于将从机微处理单元从低功耗状态中唤醒；开始接收所述唤醒信号时，所述总线通过计数器进行计数；将所述计数器的计数值作为所述微处理单元的唤醒时长；在所述从机接收到完整的所述地址信息后，所述计数器结束计数，并控制所述计数值清零；通过所述从机对接收到的所述地址信息进行匹配，匹配成功后所述微处理单元完成唤醒。本申请通过增加简易的超时计数，避免微处理单元长时间处于唤醒过程中，从而实现降低功耗和自我保护的功能。

Description

一种低功耗唤醒方法、系统和一种芯片

技术领域

本申请涉及半导体电路技术领域，具体而言，涉及一种低功耗唤醒方法、系统和一种芯片。

背景技术

I2C(Inter-Integrated Circuit)中文为集成电路总线，它是一种串行通信总线，使用多主从架构。是由飞利浦公司在1980年代初设计的，方便了主板、嵌入式系统或手机与周边设备组件之间的通讯。由于其简单性，它被广泛用于微控制器与传感器阵列，显示器，物联网设备，存储器等之间的通信。

在数据传输的过程中，为了确保设备间通讯有序，避免数据丢失和信息干扰，必须遵循总线协议。主机向从机发送开始指令后，数据传输开始，主机向从机发数据的同时，从机也可以向主机发数据。所有组件之间都存在简单的主/从关系，连接到总线的每个设备均可通过唯一地址进行软件寻址；主设备生成总线时钟。

I2C总线一般不具有超时的限制，在接收到开始指令(START)之后，时钟可无限延长，直到接收到结束指令(STOP)通讯结束，包括可实现低功耗唤醒功能的总线协议也不具有此限制，这会导致在唤醒过程中若主机发生意外或其他原因导致通信中断，被唤醒的从机会一直处于唤醒过程，这会导致从机被锁死在唤醒状态或者总线被锁死等严重的意外情况，从而导致从机的功耗大大增加甚至影响整个微处理单元和总线的正常工作。

发明内容

为了解决上述技术问题，本申请提供一种低功耗唤醒方法、系统和一种芯片，通过增加简易的超时计数，避免微处理单元长时间处于唤醒过程中，从而实现降低功耗和自我保护的功能。

具体的，本申请的技术方案如下：

第一方面，本申请公开一种低功耗唤醒方法，包括：

通过所述总线接收由所述主机发出的唤醒信号并向所述从机传输，所述唤醒信号中包括地址信息，用于将从机微处理单元从低功耗状态中唤醒；

开始接收所述唤醒信号时，所述总线通过计数器进行计数；将所述计数器的计数值作为所述微处理单元的唤醒时长；

在所述从机接收到完整的所述地址信息后，所述计数器结束计数，并控制所述计数值清零；

通过所述从机对接收到的所述地址信息进行匹配，匹配成功后所述微处理单元完成唤醒。

在一些实施方式中，所述低功耗唤醒方法，还包括：

通过设定值寄存器，根据所述总线的通讯速率，设置所述计数器的参考时长；

当所述唤醒时长超出所述参考时长时，结束当前对所述微处理单元的唤醒。

在一些实施方式中，所述的通过设定值寄存器，根据所述总线的通讯速率，设置所述计数器的参考时长，具体包括：

获取所述总线的通讯速率和地址字长；

通过所述通讯速率和所述地址字长，计算理想状态下传输完整的所述地址信息所需要的理想时长；

在所述理想时长的基础上，设置所述计数器的参考时长。

在一些实施方式中，所述低功耗唤醒方法，还包括：

当所述唤醒时长超出所述参考时长时，所述总线向从机中央处理器反馈唤醒异常；

检测唤醒异常的原因，以便所述从机中央处理器查询异常状态位，决定下一步的执行动作。

在一些实施方式中，所述低功耗唤醒方法，还包括：

获取由所述从机中央处理器配置的使能信号，所述使能信号用于在唤醒异常的情况下，控制所述从机执行下一步动作；

若所述使能信号为第一使能状态，则当所述唤醒时长超出所述参考时长时，再次对所述微处理单元进行唤醒；

若所述使能信号为第二使能状态，则当所述唤醒时长超出所述参考时长时，控制所述微处理单元回到低功耗状态。

第二方面，本申请还公开一种低功耗唤醒系统，所述系统用于执行上述任一项实施方式中所述的低功耗唤醒方法，包括：

主机；从机；

总线；所述总线连接所述主机和所述从机，用于进行数据传输；所述总线，还用于接收由所述主机发出的唤醒信号并向所述从机传输，所述唤醒信号中包括地址信息，用于将从机微处理单元从低功耗状态中唤醒；

计数器；所述计数器，用于在接收到所述唤醒信号时开始计数；将所述计数器的计数值作为所述微处理单元的唤醒时长；所述计数器；还用于在所述从机接收到完整的所述地址信息后，结束计数，并控制所述计数值清零；

所述从机，用于对接收到的所述地址信息进行匹配，匹配成功后所述微处理单元完成唤醒。

在一些实施方式中，所述低功耗唤醒系统，还包括：

设定值寄存器；用于根据所述总线的通讯速率，设置所述计数器的参考时长；

所述总线，还用于当所述唤醒时长超出所述参考时长时，结束当前对所述微处理单元的唤醒。

在一些实施方式中，所述设定值寄存器，具体包括：

获取子模块，用于获取所述总线的通讯速率和地址字长；

计算子模块，用于通过所述通讯速率和所述地址字长，计算理想状态下传输完整的所述地址信息所需要的理想时长；

设置子模块，用于在所述理想时长的基础上，设置所述计数器的参考时长。

在一些实施方式中，所述低功耗唤醒系统，还包括：

检测模块，用于当所述唤醒时长超出所述参考时长时，所述总线向从机中央处理器反馈唤醒异常；

所述检测模块，还用于检测唤醒异常的原因，以便所述从机中央处理器查询异常状态位，决定下一步的执行动作。

在一些实施方式中，所述总线，还用于接收由所述主机发出的使能信号并向所述从机传输，所述使能信号用于在唤醒异常的情况下，控制所述从机执行下一步动作；

若所述使能信号为第一使能状态，则当所述唤醒时长超出所述参考时长时，再次对所述微处理单元进行唤醒；

若所述使能信号为第二使能状态，则当所述唤醒时长超出所述参考时长时，控制所述微处理单元回到低功耗状态。

第三方面，本申请还公开一种芯片，其特征在于：所述芯片包括存储器、处理器及存储在存储器上的计算机程序，其特征在于，所述处理器执行所述计算机程序以实现上述任意一项实施方式中所述的低功耗唤醒方法的步骤。

与现有技术相比，本申请至少具有以下一项有益效果：

1、本申请在通用的总线基础上增加一个计数器用于超时计数，通过增加简易的超时(timeout)的计数，实现在可预知的时间内使微处理单元达成稳定状态(低功耗or运行)的目的，避免微处理单元长时间处于唤醒过程中，从而实现降低功耗和自我保护的功能。

2、本申请中，计数器仅在I2C处于低功耗唤醒过程中才会计数，在接收到完整地址之后则计数值清零，并且在I2C处于运行模式下该计数器不会计数，从而并不会影响通用总线的功能。此外，还增加超时的设定值寄存器，可以根据不同的总线通讯速率设定合适的最大的超时时间，在保证正常通信过程中可以接收到地址的前提下，避免从机长时间处于唤醒过程。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对本申请的上述特性、技术特征、优点及其实现方式予以进一步说明。

图1为本申请一种低功耗唤醒方法的一个实施例的步骤流程图；

图2为现有技术中通用总线低功耗唤醒流程图；

图3为本申请提供的实施例中总线低功耗唤醒流程图；

图4为本申请一种低功耗唤醒系统的一个实施例的结构框图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其他实施例中也可以实现本申请。在其他情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”指示所述描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或集合的存在或添加。

为使图面简洁，各图中只示意性地表示出了与发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

在本文中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体的连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

具体实现中，本申请实施例中描述的终端设备包括但不限于诸如具有触摸敏感表面(例如，触摸屏显示器和/或触摸板)的移动电话、膝上型计算机、家教机或平板计算机之类的其他便携式设备。还应当理解的是，在某些实施例中，所述终端设备并非便携式通信设备，而是具有触摸敏感表面(例如：触摸屏显示器和/或触摸板)的台式计算机。

另外，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对照附图说明本申请的具体实施方式。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

参考说明书附图1，本申请提供的一种低功耗唤醒方法的一个实施例，包括如下步骤：

S100，通过所述总线接收由所述主机发出的唤醒信号并向所述从机传输，所述唤醒信号中包括地址信息，用于将从机微处理单元从低功耗状态中唤醒。

S200，开始接收所述唤醒信号时，所述总线通过计数器进行计数。将所述计数器的计数值作为所述微处理单元的唤醒时长。

S300，在所述从机接收到完整的所述地址信息后，所述计数器结束计数，并控制所述计数值清零。

S400，通过所述从机对接收到的所述地址信息进行匹配，匹配成功后所述微处理单元完成唤醒。

具体的，通用的I2C一般不具有超时的限制，如说明书附图2所示，通用的低功耗唤醒流程是在接收到起始信号/开始指令之后，时钟可无限延长，直到接收到终止信号/结束指令(STOP)通讯结束，即地址传输结束。不具有超时的限制，这会导致在唤醒过程中若主机发生意外或其他原因导致通信中断，被唤醒的从机会一直处于唤醒过程，这会导致从机被锁死在唤醒状态或者I2C/BUS被锁死等严重的意外情况，从而导致从机的功耗大大增加甚至影响整个微处理单元(MCU)和I2C/BUS的正常工作。

本申请通过增加计数器，进行简易的超时计数，实现在可预知的时间内使微处理单元达成稳定状态(低功耗or运行)的目的，避免微处理单元长时间处于唤醒过程中，从而实现降低功耗和自我保护的功能。

本申请一种低功耗唤醒方法的另一个实施例，在上述方法的一个实施例的基础上，本实施例包括如下步骤：

S100，通过所述总线接收由所述主机发出的唤醒信号并向所述从机传输，所述唤醒信号中包括地址信息，用于将从机微处理单元从低功耗状态中唤醒。

S200，开始接收所述唤醒信号时，所述总线通过计数器进行计数。将所述计数器的计数值作为所述微处理单元的唤醒时长。

S210，通过设定值寄存器，根据所述总线的通讯速率，设置所述计数器的参考时长。更优的，根据所述唤醒时长和所述参考时长的对比，判断当前的唤醒动作是否超时。从而决定下一步执行步骤，若超时则执行步骤S220；若没有超时则继续执行步骤S300。

S220，当所述唤醒时长超出所述参考时长时，结束当前对所述微处理单元的唤醒。当前唤醒动作结束。

S300，在所述从机接收到完整的所述地址信息后，所述计数器结束计数，并控制所述计数值清零。

S400，通过所述从机对接收到的所述地址信息进行匹配，匹配成功后所述微处理单元完成唤醒。当前唤醒动作结束。

具体的，本实施例在现有的说明书附图2结构的基础上，解决现有方案中总线用于低功耗唤醒时通讯异常无法恢复的问题。

本实施例在通用的总线基础上增加一个计数器用于超时计数，该计数器仅在总线处于执行低功耗唤醒动作的过程中才会计数，在接收到完整地址之后则计数值清零，并且总线处于运行模式(数据传输模式)下该计数器不会计数，从而并不会影响通用总线的功能。此外，还增加超时的设定值寄存器，可以根据不同的总线通讯速率设定合适的最大的超时时间，在保证正常通信过程中可以接收到地址的前提下，避免从机长时间处于唤醒过程。

上述实施例的另一实施方式中，所述步骤S210，通过设定值寄存器，根据所述总线的通讯速率，设置所述计数器的参考时长。具体包括以下子步骤：

S211，获取所述总线的通讯速率。

S212，获取所述地址信息的地址字长。具体的，I2C协议的接收地址阶段的字长是固定的，8bit或者16bit。

S213，通过所述通讯速率和所述地址字长，计算理想状态下传输完整的所述地址信息所需要的理想时长。

S214，在所述理想时长的基础上，设置所述计数器的参考时长。

具体的，I2C会有不同的通讯速率，常见的为100kHz，400kHz，1MHz，而在本申请中在低功耗下唤醒MCU的条件为接收到的地址匹配，以7bit地址模式为例，接收地址阶段为8bit，不同的I2C通讯速率接收8bit的时间不同，若以100kHz的频率通讯，接收1bit的时间为10us，那么接收完8bit的理想时长则为80us，因此，参考时长就不能配置为少于80us，这就是根据不同的I2C通讯速率设定合适的参考时长的具体含义。

更优的，所述参考时长大于所述理想时长。所述参考时长在所述理想时长的基础上，增加了误差时长，所述误差时长可以根据实际情况而设置，或是根据历史经验得出。本实施例不限制所述误差时长的大小。

本申请一种低功耗唤醒方法的另一个实施例，如说明书附图3所示，在上述方法的一个实施例的基础上，本实施例包括如下步骤：

S100，通过所述总线接收由所述主机发出的唤醒信号并向所述从机传输，所述唤醒信号中包括地址信息，用于将从机微处理单元从低功耗状态中唤醒。

S200，开始接收所述唤醒信号时，所述总线通过计数器进行计数。将所述计数器的计数值作为所述微处理单元的唤醒时长。

S210，通过设定值寄存器，根据所述总线的通讯速率，设置所述计数器的参考时长。更优的，根据所述唤醒时长和所述参考时长的对比，判断当前的唤醒动作是否超时。从而决定下一步执行步骤，若超时则执行步骤S220-S250；若没有超时则继续执行步骤S300。

S220，当所述唤醒时长超出所述参考时长时，结束当前对所述微处理单元的唤醒。

S230，总线向从机中央处理器反馈唤醒异常。具体的，可以通过发送异常报警信号的方式实现。或，可以通过生成异常日志的方式实现。或，以其他现有的反馈方式实现。

S240，总线检测唤醒异常的原因，以便所述从机中央处理器查询异常状态位，决定下一步的执行动作。具体的，异常状态位也叫故障码状态位，提供了故障码更加详细的信息，能够在分析故障时提供更多信息。

S250，获取由所述从机中央处理器配置的使能信号，所述使能信号用于在唤醒异常的情况下，控制所述从机执行下一步动作。更优的，判断所述使能信号的使能状态。从而决定下一步执行步骤，若为第一使能状态则执行步骤S260；若为第二使能状态则继续执行步骤S270。

S260，再次对所述微处理单元进行唤醒。

S270，控制所述微处理单元回到低功耗状态。

S300，在所述从机接收到完整的所述地址信息后，所述计数器结束计数，并控制所述计数值清零。

S400，通过所述从机对接收到的所述地址信息进行匹配，匹配成功后所述微处理单元完成唤醒。

具体的，本实施例还增加异常状态使能信号进行控制，异常状态指的就是发生超时的状态，即所述唤醒时长超出所述参考时长。若异常状态使能信号为1则发生超时时唤醒微处理单元，此时可通过查询异常状态位来确定是因何唤醒从而决定下一步动作。若异常状态使能信号为0则发生超时时返回至之前的低功耗状态，等待下一次唤醒。

基于相同的技术构思，本申请还公开了一种低功耗唤醒系统，该系统可用于实现上述任意一种低功耗唤醒方法，具体的，本申请的一种低功耗唤醒系统实施例，如说明书附图4所示，包括：

主机。从机。

总线。所述总线连接所述主机和所述从机，用于进行数据传输。所述总线，还用于接收由所述主机发出的唤醒信号并向所述从机传输，所述唤醒信号中包括地址信息，用于将从机微处理单元从低功耗状态中唤醒。

计数器。所述计数器，用于在接收到所述唤醒信号时开始计数。将所述计数器的计数值作为所述微处理单元的唤醒时长。所述计数器。还用于在所述从机接收到完整的所述地址信息后，结束计数，并控制所述计数值清零。

所述从机，用于对接收到的所述地址信息进行匹配，匹配成功后所述微处理单元完成唤醒。

具体的，通用的I2C一般不具有超时的限制，如说明书附图2所示，通用的低功耗唤醒流程是在接收到起始信号/开始指令之后，时钟可无限延长，直到接收到终止信号/结束指令(STOP)通讯结束，即地址传输结束。不具有超时的限制，这会导致在唤醒过程中若主机发生意外或其他原因导致通信中断，被唤醒的从机会一直处于唤醒过程，这会导致从机被锁死在唤醒状态或者I2C/BUS被锁死等严重的意外情况，从而导致从机的功耗大大增加甚至影响整个微处理单元(MCU)和I2C/BUS的正常工作。

本申请通过增加计数器，进行简易的超时计数，实现在可预知的时间内使微处理单元达成稳定状态(低功耗or运行)的目的，避免微处理单元长时间处于唤醒过程中，从而实现降低功耗和自我保护的功能。

本申请提供的一种低功耗唤醒系统的另一实施例，在上述系统实施例的基础上，所述一种低功耗唤醒系统还包括：

设定值寄存器。用于根据所述总线的通讯速率，设置所述计数器的参考时长。

更优的，所述总线，还用于当所述唤醒时长超出所述参考时长时，结束当前对所述微处理单元的唤醒。

具体的，设定值寄存器，可以根据不同的总线通讯速率设定合适的最大的超时时间，在保证正常通信过程中可以接收到地址的前提下，避免从机长时间处于唤醒过程。

本实施例的另一实施方式中，所述设定值寄存器，具体包括：

获取子模块，用于获取所述总线的通讯速率和地址字长。

计算子模块，用于通过所述通讯速率和所述地址字长，计算理想状态下传输完整的所述地址信息所需要的理想时长。

设置子模块，用于在所述理想时长的基础上，设置所述计数器的参考时长。

具体的，所述参考时长大于所述理想时长。所述参考时长在所述理想时长的基础上，增加了误差时长，所述误差时长可以根据实际情况而设置，或是根据历史经验得出。本实施例不限制所述误差时长的大小。

本申请提供的一种低功耗唤醒系统的另一实施例，在上述系统实施例的基础上，所述一种低功耗唤醒系统还包括：检测模块，用于当所述唤醒时长超出所述参考时长时，所述总线向从机中央处理器反馈唤醒异常。

所述检测模块，还用于检测唤醒异常的原因，以便所述从机中央处理器查询异常状态位，决定下一步的执行动作。

在此基础上，所述总线，还用于接收由所述主机发出的使能信号并向所述从机传输，所述使能信号用于在唤醒异常的情况下，控制所述从机执行下一步动作。

若所述使能信号为第一使能状态，则当所述唤醒时长超出所述参考时长时，再次对所述微处理单元进行唤醒。

若所述使能信号为第二使能状态，则当所述唤醒时长超出所述参考时长时，控制所述微处理单元回到低功耗状态。

具体的，在本实施例中，异常状态指的就是发生超时的状态，即所述唤醒时长超出所述参考时长。也就是在限定时间内I2C没有接收到主机发送的完整地址而产生的状态。增加异常状态使能信号进行控制指的是在发送超时的状态时是否唤醒MCU，若使能信号为第一使能状态则在此进行唤醒。若所述使能信号为第二使能状态，则返回至之前的低功耗状态，进而等待下一次唤醒的流程。

本申请的一种低功耗唤醒方法、系统和一种芯片具有相同的技术构思，二者的实施例的技术细节可相互适用，为减少重复，此次不再赘述。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各程序模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的程序模块完成，即将所述装置的内部结构划分成不同的程序单元或模块，以完成以上描述的全部或者部分功能。实施例中的各程序模块可以集成在一个处理单元中，也可是各个单元单独物理存在，也可以两个或两个以上单元集成在一个处理单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件程序单元的形式实现。另外，各程序模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述或记载的部分，可以参见其他实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件，或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其他的方式实现。示例性的，以上所描述的装置实施例仅仅是示意性的，示例性的，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，示例性的，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性、机械或其他的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，既可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可能集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变形属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变形在内。

Claims (11)

1.一种低功耗唤醒方法，其特征在于，包括：

通过所述总线接收由所述主机发出的唤醒信号并向所述从机传输，所述唤醒信号中包括地址信息，用于将从机微处理单元从低功耗状态中唤醒；

开始接收所述唤醒信号时，所述总线通过计数器进行计数；将所述计数器的计数值作为所述微处理单元的唤醒时长；

在所述从机接收到完整的所述地址信息后，所述计数器结束计数，并控制所述计数值清零；

通过所述从机对接收到的所述地址信息进行匹配，匹配成功后所述微处理单元完成唤醒。

2.如权利要求1所述的一种低功耗唤醒方法，其特征在于，还包括：

通过设定值寄存器，根据所述总线的通讯速率，设置所述计数器的参考时长；

当所述唤醒时长超出所述参考时长时，结束当前对所述微处理单元的唤醒。

3.如权利要求2所述的一种低功耗唤醒方法，其特征在于，所述的通过设定值寄存器，根据所述总线的通讯速率，设置所述计数器的参考时长，具体包括：

获取所述总线的通讯速率和地址字长；

通过所述通讯速率和所述地址字长，计算理想状态下传输完整的所述地址信息所需要的理想时长；

在所述理想时长的基础上，设置所述计数器的参考时长。

4.如权利要求2所述的一种低功耗唤醒方法，其特征在于，还包括：

当所述唤醒时长超出所述参考时长时，所述总线向从机中央处理器反馈唤醒异常；

检测唤醒异常的原因，以便所述从机中央处理器查询异常状态位，决定下一步的执行动作。

5.如权利要求4所述的一种低功耗唤醒方法，其特征在于，还包括：

获取由所述从机中央处理器配置的使能信号，所述使能信号用于在唤醒异常的情况下，控制所述从机执行下一步动作；

若所述使能信号为第一使能状态，则当所述唤醒时长超出所述参考时长时，再次对所述微处理单元进行唤醒；

若所述使能信号为第二使能状态，则当所述唤醒时长超出所述参考时长时，控制所述微处理单元回到低功耗状态。

6.一种低功耗唤醒系统，其特征在于，所述系统用于执行权利要求1-5任一项所述的低功耗唤醒方法，包括：

主机；从机；

总线；所述总线连接所述主机和所述从机，用于进行数据传输；所述总线，还用于接收由所述主机发出的唤醒信号并向所述从机传输，所述唤醒信号中包括地址信息，用于将从机微处理单元从低功耗状态中唤醒；

计数器；所述计数器，用于在接收到所述唤醒信号时开始计数；将所述计数器的计数值作为所述微处理单元的唤醒时长；所述计数器；还用于在所述从机接收到完整的所述地址信息后，结束计数，并控制所述计数值清零；

所述从机，用于对接收到的所述地址信息进行匹配，匹配成功后所述微处理单元完成唤醒。

7.如权利要求6所述的一种低功耗唤醒系统，其特征在于，还包括：

设定值寄存器；用于根据所述总线的通讯速率，设置所述计数器的参考时长；

所述总线，还用于当所述唤醒时长超出所述参考时长时，结束当前对所述微处理单元的唤醒。

8.如权利要求7所述的一种低功耗唤醒系统，其特征在于，所述设定值寄存器，具体包括：

获取子模块，用于获取所述总线的通讯速率和地址字长；

计算子模块，用于通过所述通讯速率和所述地址字长，计算理想状态下传输完整的所述地址信息所需要的理想时长；

设置子模块，用于在所述理想时长的基础上，设置所述计数器的参考时长。

9.如权利要求7所述的一种低功耗唤醒系统，其特征在于，还包括：

检测模块，用于当所述唤醒时长超出所述参考时长时，所述总线向从机中央处理器反馈唤醒异常；

所述检测模块，还用于检测唤醒异常的原因，以便所述从机中央处理器查询异常状态位，决定下一步的执行动作。

10.如权利要求9所述的一种低功耗唤醒系统，其特征在于：

所述总线，还用于接收由所述主机发出的使能信号并向所述从机传输，所述使能信号用于在唤醒异常的情况下，控制所述从机执行下一步动作；

若所述使能信号为第一使能状态，则当所述唤醒时长超出所述参考时长时，再次对所述微处理单元进行唤醒；

若所述使能信号为第二使能状态，则当所述唤醒时长超出所述参考时长时，控制所述微处理单元回到低功耗状态。

11.一种芯片，其特征在于：所述芯片包括存储器、处理器及存储在存储器上的计算机程序，其特征在于，所述处理器执行所述计算机程序以实现权利要求1-5所述低功耗唤醒方法的步骤。