CN118077148A - 用于减少rf fet开关器件的开关时间的方法和装置 - Google Patents

用于减少rf fet开关器件的开关时间的方法和装置 Download PDF

Info

Publication number
CN118077148A
CN118077148A CN202280065970.2A CN202280065970A CN118077148A CN 118077148 A CN118077148 A CN 118077148A CN 202280065970 A CN202280065970 A CN 202280065970A CN 118077148 A CN118077148 A CN 118077148A
Authority
CN
China
Prior art keywords
gate
stack
fet
arrangement
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280065970.2A
Other languages
English (en)
Inventor
拉文德拉纳特·D·什里瓦斯塔瓦
弗莱明·拉姆
佩曼·尚贾尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PASSION
Original Assignee
PASSION
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PASSION filed Critical PASSION
Publication of CN118077148A publication Critical patent/CN118077148A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

描述了用于减少RF FET开关器件的开关时间的装置。FET开关堆叠包括FET开关的堆叠布置和多个栅极馈送布置，每个栅极馈送布置耦接在堆叠布置的不同高度处。还描述了具有串联RF FET开关和分流RF FET开关的组合的电路布置，每个串联RF FET开关和分流RF FET开关具有FET开关的堆叠。分流开关具有一个或更多个分流栅极馈送布置，其中的旁路开关的数量小于分流堆叠中FET开关的数量。

Description

用于减少RF FET开关器件的开关时间的方法和装置
相关申请的交叉引用
本申请要求于2021年10月1日提交的美国专利申请第17/492,199号的优先权，该美国专利申请的内容通过引用整体并入本文。本申请可以与以下专利申请相关并且以下专利申请全部由申请人共同拥有：于2021年5月14日提交的题为“Body Resistor Bypass ForRF Switch Stack”的美国专利申请S/N 17/321,363、于2021年7月13日提交的题为“GateResistor Bypass For RF FET Switch Stack”的美国专利申请S/N 17/374,927、以及于2021年8月16日提交的题为“Gate Resistor Bypass For RF FET Switch Stack”的美国专利申请S/N 17/403,758，所有这些美国专利申请通过引用整体并入本文。
技术领域
本公开内容涉及集成电路器件，并且更具体地涉及用于通过增加RF FET开关器件的栅极馈送布置和/或体馈送布置的数量来减少开关时间的方法和装置。
背景技术
图1示出了具有输入RFIN和输出RFOUT的RF开关FET堆叠(110)的示意性表示。FET堆叠(110)通过电阻器网络(例如体电阻器阶梯、漏极/源极电阻器阶梯和栅极轨道(rail)/梯级(rung)电阻器阶梯)被偏置，为了便于参考，在附图中仅示出了其中的栅极电阻器阶梯(120)。还示出了用于控制FET堆叠的FET的栅极端子上的偏置的栅极控制块或栅极馈送布置(130)。栅极馈送布置(130)相对于FET堆叠(110)居中地定位，并且包括一个或更多个转变相关的栅极偏置馈送旁路电阻器(也称为动态电阻器)，如例如在美国专利第10,396,772号中所描述的，该美国专利通过引用整体并入本文。
发明内容
本公开内容通过提供多个馈送点并且根据开关的应用修改馈送网络堆叠高度来提供栅极电压建立时间(settlingtime)的改进。
根据第一方面，提供了FET开关堆叠，FET开关堆叠包括：FET开关的堆叠布置，FET开关的堆叠布置从底部FET开关进行到顶部FET开关，其中，堆叠布置内部的FET开关的位置限定堆叠布置中的对应高度，所述高度从与底部FET开关对应的最小高度到与顶部FET开关对应的最大高度，堆叠布置在一端处连接至RF端子，RF端子被配置成耦接至RF信号，堆叠布置被配置成具有其中FET开关导通的导通稳定状态、其中FET开关关断的关断稳定状态、以及其中FET开关正从导通转变至关断和正从关断转变至导通的转变状态；以及多个栅极馈送布置，每个栅极馈送布置在堆叠布置的不同高度处耦接至堆叠布置，并且包括连接在一个或更多个公共栅极电阻器两端的一个或更多个旁路开关，所述每个栅极馈送布置被配置成将控制信号馈送至FET开关的栅极，以控制堆叠布置的导通稳定状态、关断稳定状态和转变状态。
根据第二方面，提供了FET开关堆叠，FET开关堆叠包括：FET开关的堆叠布置，该FET开关的堆叠布置包括底部FET开关、顶部FET开关以及串联连接在底部FET开关与顶部FET开关之间的多个中间FET开关，堆叠布置具有在底部FET开关与顶部FET开关之间延伸的高度；体电荷控制阶梯，该体电荷控制阶梯包括多个梯级支路和多个轨道支路，每个轨道支路连接在两个梯级支路之间，每个梯级支路连接在一个或更多个轨道支路与FET开关的堆叠布置中的FET开关的体之间；以及多个体电荷控制馈送，每个体电荷控制馈送包括串联连接的多个可旁路电阻器和多个旁路开关，每个旁路开关连接在一个或更多个对应的可旁路电阻器两端，每个体电荷控制馈送耦接至体电荷控制阶梯，体电荷控制馈送沿着体电荷控制阶梯彼此偏移。
根据第三方面，提供了电路布置，电路布置包括：串联RF开关和分流RF开关的组合，串联RF开关连接在第一RF端子与第二RF端子之间，分流RF开关连接在第二RF端子与接地之间，分流RF开关被配置成当串联RF开关处于关断稳定状态时处于导通稳定状态，并且反之亦然，串联RF开关和分流RF开关中的每一个包括相应的N个FET开关的堆叠布置和M个FET开关的堆叠布置；以及耦接至串联RF开关的FET开关的栅极的多个串联栅极馈送布置，和耦接至分流RF开关的FET开关的栅极的一个或更多个分流栅极馈送布置，每个串联栅极馈送布置和分流栅极馈送布置包括连接在一个或更多个公共栅极电阻器两端的相应的K个旁路开关和L个旁路开关，其中，L小于M。
根据第四方面，提供了RF开关，RF开关包括：第一FET开关堆叠，该第一FET开关堆叠包括串联连接在第一RF端子与第二RF端子之间的N个FET；第二FET开关堆叠，该第二FET开关堆叠包括串联连接在第二RF端子与接地节点之间的M个FET；用于第二FET开关堆叠的栅极偏置控制阶梯，该栅极偏置控制阶梯包括多个梯级支路和多个轨道支路，每个轨道支路连接在两个梯级支路之间，每个梯级支路连接在一个或更多个轨道支路与第二FET开关堆叠中的FET开关的栅极之间；用于第二FET开关堆叠的栅极偏置控制馈送，该栅极偏置控制馈送包括串联连接的多个可旁路电阻器和L个旁路开关，每个旁路开关连接在一个或更多个对应的可旁路电阻器两端，用于第二FET开关堆叠的栅极偏置控制馈送耦接至用于第二FET开关堆叠的栅极偏置控制阶梯；并且其中，L小于或等于M的一半。
在附图和以下描述中阐述本发明的一个或更多个实施方式的细节。根据说明书和附图以及权利要求书，本发明的其他特征、目的和优点将是明显的。
附图说明
图1示出了具有用于主开关的FET的栅极的单个中心馈送的现有技术的FET开关。
图2示出了具有用于主开关的FET的栅极和体的单个中心馈送的串联开关。
图3示出了其中在串联开关的栅极侧和体侧上提供两个单独的馈送的本公开内容的实施方式。
图4示出了其中在串联开关的栅极侧和体侧上提供三个单独的馈送的本公开内容的实施方式。
图5示出了其中示出了串联开关和分流开关的组合，每个开关具有其自己的单独馈送网络的本公开内容的实施方式。
图6示出了具有单个中心馈送的图5的分流开关的更详细的表示。
图7示出了其中针对图5的分流开关提供三个单独馈送的实施方式。
图8示出了包括第一RF开关堆叠和第二RF开关堆叠的组合的RF开关的实施方式。
图9示出了包括第一RF开关堆叠、第二RF开关堆叠、第三RF开关堆叠和第四RF开关堆叠的组合的RF开关的实施方式。
图10示出了包括第一RF开关堆叠、第二RF开关堆叠、第三RF开关堆叠、第四RF开关堆叠、第五RF开关堆叠和第六RF开关堆叠的组合的RF开关的实施方式。
图11示出了包括RF开关的无线通信设备的实施方式。
具体实施方式
图2示出了具有输入RFIN和输出RFOUT的RF开关FET堆叠(200)的示意性表示。FET堆叠(200)通过电阻器网络例如栅极(210)电阻器阶梯、体(220)电阻器阶梯和漏极/源极(230)电阻器阶梯被偏置。FET堆叠(200)还包括栅极控制块或馈送布置(240)和/或体控制块或馈送布置(250)，以控制FET堆叠的FET的栅极端子和/或体端子上的偏置。栅极馈送布置(240)包括跨NMOS/PMOS开关对的一个或更多个转变相关的栅极偏置馈送旁路电阻器(也称为动态电阻器)，如例如在上述美国专利申请S/N 17/374,927中所描述的，该美国专利申请通过引用整体并入本文。特别地，栅极馈送布置(240)的电阻器(260)在输入信号(270)从高到低以及从低到高的转变的至少一部分期间被旁路。另一方面，体馈送布置(250)包括例如在上述美国专利申请S/N 17/321,363中所示的布置(多个NMOS旁路开关)，该美国专利申请也通过引用整体并入本文。在输入信号的稳定关断状态期间，体馈送布置(250)的电阻器(280)被旁路。
图2示出了具有用于主RF开关的FET的相应栅极和体的单个中心馈送(295G，295B)的实现方式。例如，假设主RF开关包含28个FET，其中FET#1位于堆叠的底部，并且FET#28位于堆叠的顶部，馈送点(295G)和(295B)将大致位于堆叠的FET#14的高度处。换句话说，FET的堆叠内部的FET开关的位置限定了堆叠中的对应高度，其从对应于FET#1的最小高度到对应于FET#28的最大高度。在主RF开关从导通至关断以及从关断至导通的转变期间，离中心馈送最远的栅极节点和体节点(即，靠近例如FET#28的顶部节点和靠近FET#1的底部节点)将花费最长的时间来改变到它们的最终值。换句话说，最远的栅极节点和体节点将决定主RF开关的建立时间。图2的中心馈送网络的最远栅极节点的RC时间常数可以定性地例示如下(其中术语RRAIL和RRUNG分别指示栅极阶梯和体阶梯的垂直电阻值和水平电阻值)：
建立时间的长度可能是不期望的问题，特别是在长堆叠(例如N＝28或更大)的情况下，如以上定量示例所示，给定时间常数与N的值成正比。
图3示出了其中提供两个单独的电荷控制馈送的本公开内容的实施方式，两个单独的电荷控制馈送为：位于主开关堆叠向下四分之一高度处的顶部馈送(305G，305B)，以及位于主开关堆叠向下四分之三高度处的底部馈送(310G，310B)。这样的实现方式允许通过减少垂直(轨道电阻器)方向和水平(梯级电阻器)方向两者上的充电时间来加速主RF开关的内部栅极充电。特别地，当与图2的时间常数相比时，最远的栅极节点和体节点(即，堆叠的顶部节点和底部节点)将具有较低的RC时间常数，并且因此将具有更好的稳定分布。特别地，RC时间常数现在将变成如下：
因此，图3的实施方式的RC时间常数已经减小至图2的值的大约一半。
图3中所示的栅极电荷控制馈送和/或体电荷控制馈送各自包括串联连接的多个可旁路电阻器和多个旁路开关(例如，多个NMOS/PMOS对)，每个旁路开关连接在一个或更多个对应的可旁路电阻器两端，每个栅极电荷控制馈送和/或体电荷控制馈送分别耦接至栅极电荷控制阶梯和/或体电荷控制阶梯，栅极电荷控制馈送和/或体电荷控制馈送沿着相应的栅极电荷控制阶梯和/或体电荷控制阶梯彼此偏移。
本公开内容的实施方式可以仅包括栅极电荷控制阶梯，仅包括体电荷控制阶梯或者包括两者。图3以示例而非限制的方式示出了这两者。每个电荷控制阶梯包括多个梯级支路(在附图中水平地示出)和多个轨道支路(在图中垂直地示出)，每个轨道支路连接在两个梯级支路之间，每个梯级支路连接在一个或更多个轨道支路与FET开关的堆叠布置中的FET开关的体和/或栅极之间。
虽然图3示出了每个具有一个电阻器的栅极梯级支路和/或体梯级支路，但是本公开内容的实施方式还包括具有多于一个电阻器的梯级支路和/或根本没有电阻器的梯级支路。类似地，虽然图3示出了每个具有一个电阻器的栅极轨道支路和/或体轨道支路，但是本公开内容的实施方式还包括具有多于一个电阻器的轨道支路和/或根本没有电阻器的轨道支路。
图4示出了其中提供了三个单独的栅极电荷控制馈送和/或体电荷控制馈送的本公开内容的另一实施方式，三个单独的栅极电荷控制馈送和/或体电荷控制馈送为：位于主开关堆叠向下四分之一高度处的顶部馈送(405G，405B)、位于主开关堆叠向下一半高度处的中心馈送(410G，410B)、以及位于主开关堆叠向下四分之三高度处的底部馈送(415G，415B)。这样的三重馈送进一步改善了栅极建立时间。
在图3和图4的实施方式中，每个馈送布置或网络包括FET开关的堆叠布置，FET开关的堆叠布置具有至少与主RF开关的堆叠高度(即，FET的数量)相似或相同的馈送堆叠高度(即，栅极馈送中的NMOS/PMOS对的数量和体馈送中的NMOS的数量)或更多。然而，虽然图3至图4示出了与栅极馈送布置相同的体馈送布置的实现方式，但是发明人已经观察到，在体侧上的输入信号的转变期间的建立时间比在栅极侧上更快，这意味着在一些实施方式中，在体侧上的单个馈送(或比在栅极侧上少的馈送)可以是足够的。
另外，虽然可以将更高数量的栅极馈送布置和/或体馈送布置看作是优选的(因为馈送的数量越高，建立时间越低)，但是这样的数量必须与在其上制造RF开关的集成电路的布局相平衡。考虑到这一点，馈送布置的数量(例如，数量M)应当优选地不大于N的15％(其中N是主RF开关堆叠中的FET的数量)，并且更优选地不大于N的10％。就位置而言，三个馈送布置可以被放置在距彼此N/4的距离处(如图4所示)，四个馈送布置可以被放置在距彼此N/5的距离处，等等。
在以上所讨论的若干实施方式中，栅极馈送布置和/或体馈送布置具有多个(例如，K个)旁路开关(例如，多个NMOS/PMOS晶体管对)。在一些实施方式中，如果旁路开关的线性度优于FET开关的线性度，则K可以小于主RF开关的FET的数量N。在其他实施方式中，K可以等于N。
以上所讨论的教导适用于串联开关(其中主RF开关位于第一RF+端子与第二RF－端子之间)和分流开关(其中主RF开关位于RF端子与诸如地的参考电压之间)两者。分流开关通常必须在关断状态下处理高电压。另一方面，串联开关将需要在导通状态和关断状态两者下处理高电压。
图5示出了其中示出了RF串联开关(505，在图中指示为“通过(thru)开关”)和RF分流开关(510)的组合的本公开内容的实施方式，该RF串联开关和RF分流开关都由FET的堆叠布置制成，其中分流开关位于串联开关(505)的右RF端口“RF OUT”的端子(515)处，每个开关由FET的堆叠(例如，用于串联开关的N个FET和用于分流开关的M个FET，其中M不一定等于N)制成，并且具有其自己的单独馈送网络(520，525)。根据图5的实施方式，当串联开关(505)处于导通状态时，分流开关(510)处于关断状态，并且反之亦然。特别地，分流开关(510)是为了端子RF IN与RF OUT之间的串联开关(505)的隔离的目的而存在的。例如，在SP2T(单极双掷)开关的情况下，类似的串联/分流开关结构将出现在不同路径(附图中未示出)上，并且RF OUT将是SP2T的输出/掷之一。如果另一路径导通，则图5中的串联开关(505)将关断，并且此时分流开关(510)的导通状态将在串联开关(505)的端子RF IN与RF OUT之间提供更好的隔离。
图5中所示的项Vp示出了串联开关(505)的输入处的峰值电压，也称为Vpeak。项Vp*示出了串联开关(505)的输出处的峰值电压。在串联开关(505)两端没有电压降的情况下，这样的项通常略低于Vp和等于Vp。在失配条件的情况下，Vp*也可以高于Vp，在这种情况下，分流开关中FET的数量M通常高于串联开关中FET的数量N。当分流开关(510)关断时，分流开关(510)两端的总电压将是Vp*－0＝Vp*，即分流开关(510)将需要处理高功率，并且Vp*将从分流开关(510)的顶部至底部划分，即跨分流开关(510)的FET#M到#1。因此，用于分流开关(510)的馈送动态门电路(525)将需要处理将取决于到分流开关的馈送点的位置的电压。例如，如果馈送(525)如图5的示例性表示所示居中地定位，则其将需要处理Vp*/2。这将具有这样的结果：分流馈送(525)的堆叠高度(即分流馈送的旁路开关的数量L)将仅需要是分流开关的堆叠高度的一半，即M/2。更一般地，中心馈送的堆叠高度将具有小于M的值，其从M/2开始。
因此，与串联开关(505)上的一个或多个馈送(520)——其具有为N的最小堆叠高度(即，串联馈送的旁路开关的数量K)以处理全Vp——不同，分流开关(510)上的居中定位的馈送(525)的最小堆叠高度(即，分流馈送的旁路开关的数量L)可以是M/2。更一般地，在用于分流开关(510)的不同放置的一个或多个馈送的情况下，取决于电压是多少，馈送的最小堆叠高度可以相应地被设定大小。换言之，分流馈送的这样的最小堆叠高度将通常是分流馈送到分流开关的耦接位置的函数。然而，还存在其中如果L个旁路开关的线性度优于分流堆叠中M个FET开关的线性度，则L可以小于M/2的实施方式。在通常情况下，对于居中放置的分流馈送，L等于M/2。
用于图5的分流开关的馈送的较低堆叠高度的结果将是较低的导通电阻Ron，这将意味着较快的开关时间。在一些实施方式中，分流开关(510)将不需要在其导通状态下处理高电压，因为在分流开关(510)的导通状态下，串联开关(505)将关断并且因此将能够使分流开关与高电压Vp*隔离。一些实施方式的特征和益处是具有多个开关(例如，M/2个开关与M个开关)的栅极偏置控制馈送，使得栅极偏置控制馈送具有较低的导通电阻Ron。一些实施方式的特征和益处是具有导通电阻Ron的水平的栅极偏置控制馈送，使得由栅极偏置控制馈送所偏置的栅极的建立时间较短。一些实施方式的特征和益处是具有栅极偏置布置的FET开关堆叠，从而为栅极提供足够短以允许FET开关在高频率下操作的建立时间。
图6示出了具有单个居中定位的栅极馈送(605)的图5的分流开关的示例性表示(600)。图6中还示出了顶部天线偏置电容器和底部天线偏置电容器(分别为610，615)，例如美国专利第10,236,872号中所描述的，该美国专利通过引用整体并入本文。特别地，堆叠底部处的天线偏置电容器(615)的附加存在允许电压沿着堆叠在栅极阶梯的轨道电阻器两端均等地划分，从而确保馈送点(620)处的中心电压确实是所需的Vpeak/2，以允许馈送的堆叠高度为至少M/2，例如相比于分流开关堆叠的28个FET的数量为14个开关。
图7示出了其中针对图5的分流开关提供三个单独的馈送网络(705，710，715)的另一实施方式，三个单独的馈送网络(705，710，715)为：位于分流开关堆叠向下四分之一高度处的顶部馈送、位于分流开关堆叠向下一半高度处的中心馈送、以及位于分流开关堆叠向下四分之三高度处的底部馈送。与先前描述的图4的实施方式类似，这样的三重馈送进一步改进了分流开关的内部栅极的建立时间。同样在这种情况下，馈送点的位置将决定栅极馈送网络需要处理的电压，并且因此决定每个馈送网络的堆叠高度。因此，顶部馈送(705)的堆叠高度可以是分流堆叠的总高度的3/4，中间馈送(710)的堆叠高度可以是总高度的一半，并且底部馈送(715)的堆叠高度可以是总高度的1/4。这可以与串联开关形成对比，在串联开关中，每个馈送的堆叠高度将必须是串联开关堆叠的总高度。
图8示出了其中示出了包括第一RF开关堆叠(805)和第二RF开关堆叠(810)的组合的RF开关(800)的本公开内容的另一实施方式。RF开关(800)设置有第一RF端子(820)和第二RF端子(870)。RF开关堆叠(805)包括串联连接在第一RF端子(820)与第二RF端子(870)之间的N个FET。RF开关堆叠(810)包括串联连接在第二RF端子(870)与接地节点(825)之间的M个FET。图8还示出了包括多个梯级支路(835)和多个轨道支路(840)的栅极偏置控制阶梯(830)。如图所示，每个轨道支路连接在两个梯级支路之间。另一方面，每个梯级支路连接在一个或更多个轨道支路与RF开关堆叠(810)中的FET开关的栅极之间。还示出了耦接至栅极偏置控制阶梯(830)的栅极偏置控制馈送(845)，栅极偏置控制馈送(845)包括多个可旁路电阻器和L个旁路开关，每个旁路开关连接在一个或更多个对应的可旁路电阻器两端。在图8的实施方式中，L小于或等于M/2。
继续参照图8，RF开关堆叠(810)包括连接至接地节点(825)的底部FET开关(850)和连接至第二RF端子(870)的顶部FET开关(855)。RF开关堆叠(810)具有在底部FET开关(850)与顶部FET开关(855)之间延伸的高度。栅极偏置控制馈送(845)在与RF开关堆叠(810)的高度的一半对应的位置(860)处耦接至栅极偏置控制阶梯。
图9示出了其中示出了具有四个RF开关堆叠(905、910、965、970)、三个RF端子(920、980、990)和接地节点(925、925')的RF开关(900)的本公开内容的又一实施方式。除了其结构类似于图8的开关堆叠(805、810)之一的开关堆叠(905，910)之外，示出了第三FET开关堆叠(965)，第三FET开关堆叠(965)包括串联连接在第一RF端子(920)与第三RF端子(990)之间的N个FET。另外，还示出了第四FET开关堆叠(970)，第四FET开关堆叠(970)包括串联连接在第三RF端子(990)与接地节点(925')之间的M个FET。图9还示出了用于开关堆叠(970)的栅极偏置控制阶梯(930)，栅极偏置控制阶梯(930)包括多个梯级支路(935)和多个轨道支路(940)。如图所示，每个轨道支路连接在两个梯级支路之间。另一方面，每个梯级支路连接在一个或更多个轨道支路与RF开关堆叠(970)中的FET开关的栅极之间。还示出了耦接至栅极偏置控制阶梯(930)的栅极偏置控制馈送(945)，栅极偏置控制馈送(945)包括多个可旁路电阻器和L个旁路开关，每个旁路开关连接在一个或更多个对应的可旁路电阻器两端。在图9的实施方式中，L小于或等于M/2。
继续参照图9，RF开关堆叠(970)包括连接至接地节点(925')的底部FET开关(950)和连接至第三RF端子(990)的顶部FET开关(955)。RF开关堆叠970具有在底部FET开关(950)与顶部FET开关(955)之间延伸的高度。栅极偏置控制馈送(945)在与RF开关堆叠(970)的高度的一半对应的位置(960)处耦接至栅极偏置控制阶梯。
图10示出了其中示出了具有六个RF开关堆叠(1005、1010、1065、1070、1091、1092)、四个RF端子(1020、1080、1090、1093)和接地节点(1025、1025’、1025”)的RF开关(1000)的本公开内容的另一实施方式。除了其结构类似于图9的开关堆叠(905、910、965、970)之一的开关堆叠(1005、1010、1065、1070)之外，示出了第五FET开关堆叠(1091)，第五FET开关堆叠(1091)包括串联连接在第一RF端子(1020)与第四RF端子(1093)之间的N个FET。另外，还示出了第六FET开关堆叠(1092)，第六FET开关堆叠(1092)包括串联连接在第四RF端子(1093)与接地节点(1025")之间的M个FET。图10还示出了用于开关堆叠(1092)的栅极偏置控制阶梯(1030)，栅极偏置控制阶梯(1030)包括多个梯级支路(1035)和多个轨道支路(1040)。如图所示，每个轨道支路连接在两个梯级支路之间。另一方面，每个梯级支路连接在一个或更多个轨道支路与RF开关堆叠(1092)中的FET开关的栅极之间。还示出了耦接至栅极偏置控制阶梯(1030)的栅极偏置控制馈送(1045)，栅极偏置控制馈送(1045)包括多个可旁路电阻器和L个旁路开关，每个旁路开关连接在一个或更多个对应的可旁路电阻器两端。在图10的实施方式中，L小于或等于M/2。
继续参照图10，RF开关堆叠(1092)包括连接至接地节点(1025")的底部FET开关(1050)和连接至第四RF端子(1092)的顶部FET开关(1055)。RF开关堆叠(1092)具有在底部FET开关(1050)与顶部FET开关(1055)之间延伸的高度。栅极偏置控制馈送(1045)在与RF开关堆叠(1092)的高度的一半对应的位置(1060)处耦接至栅极偏置控制阶梯。
图11示出了其中示出了包括RF开关(1105)的无线通信设备(1100)的本公开内容的又一实施方式。RF开关(1105)可以是目前为止所讨论的RF开关中的任何RF开关。天线(1110)通过公共节点(1115)连接至RF开关(1105)。如果期望或需要，中间器件(1120)(例如，天线匹配电路)可以连接在天线(1110)与RF开关(1105)之间。图11还示出了连接至RF开关(1105)的RF端子中的一个端子(1130)的低噪声放大器(LNA)(1125)。如果期望或需要，中间器件(1135)(例如，滤波器)可以连接在LNA(1125)与RF开关(1105)之间。图11还示出了连接至RF开关(1105)的RF端子中的另一端子(1155)的第一功率放大器(PA)(1140)。如果期望或需要，中间器件(1150)(例如，滤波器)可以连接在PA(1140)与RF开关(1105)之间。图11还示出了连接至RF开关(1105)的RF端子中的另一端子(1165)的第二功率放大器(PA)(1160)。如果期望或需要，中间器件(1170)(例如，滤波器)可以连接在(PA)(1160)与RF开关(1105)之间。
图11中所描述的无线通信设备可以在以下中的一个中实现：智能电话、蜂窝电话、个人数字助理(PDA)、平板计算机、支持无线的计算机、基站收发器(BST)、WiFi接入点、WiFi路由器和/或小型小区蜂窝无线电接入节点。
更一般地，参照本申请的图2至图4示出和讨论的所有实施方式可以应用于图5的分流开关。
如本公开内容中所使用的，术语“射频”(RF)是指在约3kHz至约300GHz范围内的振荡速率。该术语还包括在无线通信系统中使用的频率。RF频率可以是电磁波的频率或者电路中的交流电压或电流的频率。
关于本公开内容中所引用的附图，各个元件的尺寸不是按比例的；为了清楚或强调，一些尺寸已被垂直和/或水平地显著放大。此外，对取向和方向(例如，“顶部”、“底部”、“上方”、“下方”、“横向”、“垂直”、“水平”等)的引用是相对于示例附图的，而不一定是绝对的取向或方向。
可以实现本发明的各种实施方式以满足各种各样的规范。除非上文另外指出，否则对合适的部件值的选择是设计选择的问题。本发明的各种实施方式可以以任何合适的集成电路(IC)技术(包括但不限于MOSFET结构)或以混合或分立电路形式来实现。集成电路实施方式可以使用任何合适的基板和工艺来制造，包括但不限于标准体硅、高电阻率体CMOS、绝缘体上硅(SOI)和蓝宝石上硅(SOS)。除非上文另外指出，否则本发明的实施方式可以以诸如双极、BiCMOS、LDMOS、BCD、GaAs HBT、GaN HEMT、GaAs pHEMT,和MESFET技术的其他晶体管技术来实现。然而，本发明的实施方式在使用基于SOI或SOS的工艺来制造时或者在使用具有类似特性的工艺来制造时特别有用。使用SOI或SOS工艺在CMOS中进行的制造使得电路能够具有低功耗、由于FET堆叠而在操作期间承受高功率信号的能力、良好的线性度以及高频操作(即，高达和超过300GHz的射频)。由于寄生电容通常可以通过精心设计来保持低(或者处于最小，在所有单元上保持均匀，从而允许对寄生电容进行补偿)，因此单片IC实现方式是特别有用的。
取决于特定规范和/或实现技术(例如，NMOS、PMOS或CMOS，以及增强模式或耗尽模式晶体管器件)，可以调整电压电平和/或使电压和/或逻辑信号极性反转。可以根据需要例如通过调整器件尺寸、串联地“堆叠”部件(特别是FET)以承受更大的电压和/或使用并联的多个部件以处理更大的电流来对部件电压、电流和功率处理能力进行调整。可以添加附加的电路部件以增强所公开的电路的能力以及/或者在不显著改变所公开的电路的功能的情况下提供附加的功能。
根据本发明的电路和器件可以单独使用或者与其他部件、电路和器件组合使用。本发明的实施方式可以被制造为集成电路(IC)，集成电路(IC)可以被封装在IC封装中和/或模块中，以便于处理、制造和/或改进性能。特别地，本发明的IC实施方式通常用于模块中，在所述模块中，这样的IC中的一个或更多个与其他电路块(例如，滤波器、放大器、无源部件以及可能的附加IC)组合成一个封装。然后，通常将IC和/或模块与通常在印刷电路板上的其他部件组合，以形成诸如蜂窝电话、膝上型计算机或电子平板的最终产品的一部分，或者形成可以在诸如交通工具、测试设备，医疗设备的各种各样的产品中使用的更高级别的模块等。通过模块和组件的各种配置，这样的IC通常实现通信模式(通常是无线通信)。
已经描述了本发明的多个实施方式。应当理解，在不脱离本发明的精神和范围的情况下，可以进行各种修改。例如，上述的步骤中的一些步骤可以是与顺序无关的，并且因此可以以与所描述的顺序不同的顺序来执行。此外，上述步骤中的一些步骤可以是可选的。可以以重复、串行和/或并行的方式执行关于以上确定的方法所描述的各种行动。
应当理解，前面的描述旨在说明而不是限制本发明的范围，本发明的范围由所附权利要求的范围限定，并且其他实施方式在权利要求的范围内。特别地，本发明的范围包括以下权利要求中阐述的过程、机器、制造或物质组成中的一个或更多个的任何和所有可行的组合。(注意，用于权利要求元素的括号标记是为了便于引用这样的元素，并且其本身并不指示元素的特定所需的顺序或枚举；此外，这样的标记可以在从属权利要求中作为对附加元素的引用而重复使用，而不被认为是开始有冲突的标记序列)。

Claims (58)

1.一种FET开关堆叠，包括：
FET开关的堆叠布置，所述FET开关的堆叠布置从底部FET开关进行到顶部FET开关，其中，所述堆叠布置内部的FET开关的位置限定所述堆叠布置中的对应高度，所述高度从与所述底部FET开关对应的最小高度到与所述顶部FET开关对应的最大高度，所述堆叠布置在一端处连接至RF端子，所述RF端子被配置成耦接至RF信号，所述堆叠布置被配置成具有其中所述FET开关导通的导通稳定状态、其中所述FET开关关断的关断稳定状态、以及其中所述FET开关正从导通转变至关断和正从关断转变至导通的转变状态；以及
多个栅极馈送布置，每个栅极馈送布置在所述堆叠布置的不同高度处耦接至所述堆叠布置，并且包括连接在一个或更多个公共栅极电阻器两端的一个或更多个旁路开关，所述每个栅极馈送布置被配置成将控制信号馈送至所述FET开关的栅极，以控制所述堆叠布置的导通稳定状态、关断稳定状态和转变状态。
2.根据权利要求1所述的FET开关堆叠，其中，每个栅极馈送布置还被配置成：
i)在所述堆叠布置的转变状态的至少转变部分期间对所述一个或更多个公共栅极电阻器进行旁路，所述一个或更多个旁路开关在所述至少转变部分期间处于导通状态，以及
ii)在所述堆叠布置的导通稳定状态和关断稳定状态的至少稳定状态部分期间不对所述一个或更多个公共栅极电阻器进行旁路，所述一个或更多个旁路开关在所述至少稳定状态部分期间处于关断状态。
3.根据权利要求1所述的FET开关堆叠，其中，所述多个栅极馈送布置是第一栅极馈送布置和第二栅极馈送布置。
4.根据权利要求3所述的FET开关堆叠，其中，所述第一栅极馈送布置在所述堆叠布置的最大高度的四分之一处耦接至所述堆叠布置，并且所述第二栅极馈送布置在所述堆叠布置的最大高度的四分之三处耦接至所述堆叠布置。
5.根据权利要求1所述的FET开关堆叠，其中，所述多个栅极馈送布置是第一栅极馈送布置、第二栅极馈送布置和第三栅极馈送布置。
6.根据权利要求5所述的FET开关堆叠，其中，所述第一栅极馈送布置在所述堆叠布置的最大高度的四分之一处耦接至所述堆叠布置，所述第二栅极馈送布置在所述堆叠布置的最大高度的一半处耦接至所述堆叠布置，并且所述第三栅极馈送布置在所述堆叠布置的最大高度的四分之三处耦接至所述堆叠布置。
7.根据权利要求1所述的FET开关堆叠，其中，所述多个栅极馈送布置是M个栅极馈送布置，并且所述堆叠布置中的所述FET开关是N个FET开关，其中，M不大于N的15％。
8.根据权利要求7所述的FET开关堆叠，其中，M不大于N的10％。
9.根据权利要求1所述的FET开关堆叠，其中，所述一个或更多个旁路开关中的每个旁路开关包括nMOS晶体管。
10.根据权利要求1所述的FET开关堆叠，其中，所述一个或更多个旁路开关中的每个旁路开关包括pMOS晶体管。
11.根据权利要求1所述的FET开关堆叠，其中，所述一个或更多个旁路开关中的每个旁路开关包括串联连接的NMOS和PMOS晶体管对。
12.根据权利要求1所述的FET开关堆叠，还包括一个或更多个体馈送布置。
13.根据权利要求12所述的FET开关堆叠，其中，所述一个或更多个体馈送布置是多个体馈送布置，每个体馈送布置在所述堆叠布置的不同高度处耦接至所述堆叠布置。
14.根据权利要求13所述的FET开关堆叠，其中，所述多个体馈送布置和所述多个栅极馈送布置为相同的数量。
15.根据权利要求14所述的FET开关，其中，每个体馈送布置位于所述堆叠布置中对应栅极馈送布置的相同高度处。
16.根据权利要求1所述的FET开关堆叠，其中，所述一个或更多个栅极旁路开关是K个栅极旁路开关，并且所述堆叠布置中的所述FET开关是N个FET开关，其中，K小于或等于N。
17.根据权利要求1所述的FET开关堆叠，其中，所述堆叠布置在另一端处连接至参考电压。
18.一种FET开关堆叠，包括：
FET开关的堆叠布置，所述FET开关的堆叠布置包括底部FET开关、顶部FET开关、以及串联连接在所述底部FET开关与所述顶部FET开关之间的多个中间FET开关，所述堆叠布置具有在所述底部FET开关与所述顶部FET开关之间延伸的高度；
体电荷控制阶梯，所述体电荷控制阶梯包括多个梯级支路和多个轨道支路，每个轨道支路连接在两个梯级支路之间，每个梯级支路连接在一个或更多个轨道支路与所述FET开关的堆叠布置中的FET开关的体之间；以及
多个体电荷控制馈送，每个体电荷控制馈送包括串联连接的多个可旁路电阻器和多个旁路开关，每个旁路开关连接在一个或更多个对应的可旁路电阻器两端，每个体电荷控制馈送耦接至所述体电荷控制阶梯，所述体电荷控制馈送沿着所述体电荷控制阶梯彼此偏移。
19.根据权利要求18所述的FET开关堆叠，其中，每个梯级支路包括一个或更多个梯级电阻器。
20.根据权利要求18所述的FET开关堆叠，其中，每个轨道支路包括一个或更多个轨道电阻器。
21.根据权利要求18所述的FET开关堆叠，其中：
所述多个体电荷控制馈送包括第一体电荷控制馈送和第二体电荷控制馈送；
所述第一体电荷控制馈送在与所述堆叠布置的高度的四分之一对应的位置处耦接至所述体电荷控制阶梯；以及
所述第二体电荷控制馈送在与所述堆叠布置的高度的四分之三对应的位置处耦接至所述体电荷控制阶梯。
22.根据权利要求21所述的FET开关堆叠，其中：
所述多个体电荷控制馈送包括第三体电荷控制馈送；并且
所述第三体电荷控制馈送在与所述堆叠布置的高度的一半对应的位置处耦接至所述体电荷控制阶梯。
23.根据权利要求18所述的FET开关堆叠，还包括：
栅极偏置控制阶梯，所述栅极偏置控制阶梯包括多个栅极梯级支路和多个栅极轨道支路，每个栅极轨道支路连接在两个栅极梯级支路之间，每个栅极梯级支路连接在一个或更多个栅极轨道支路与所述FET开关的堆叠布置中的FET开关的栅极之间；以及
多个栅极偏置控制馈送，每个栅极偏置控制馈送包括串联连接的多个可旁路电阻器和多个旁路开关，每个旁路开关连接在一个或更多个对应的可旁路电阻器两端，每个栅极偏置控制馈送耦接至所述栅极偏置控制阶梯，所述栅极偏置控制馈送沿着所述栅极偏置控制阶梯彼此偏移。
24.根据权利要求23所述的FET开关堆叠，其中，每个栅极梯级支路包括一个或更多个栅极梯级电阻器。
25.根据权利要求24所述的FET开关堆叠，其中，每个栅极轨道支路包括一个或更多个栅极轨道电阻器。
26.根据权利要求23所述的FET开关堆叠，其中：
所述多个栅极偏置控制馈送包括第一栅极偏置控制馈送和第二栅极偏置控制馈送；
所述第一栅极偏置控制馈送在与所述堆叠布置的高度的四分之一对应的位置处耦接至所述栅极偏置控制阶梯；以及
所述第二栅极偏置控制馈送在与所述堆叠布置的高度的四分之三对应的位置处耦接至所述栅极偏置控制阶梯。
27.根据权利要求26所述的FET开关堆叠，其中：
所述多个栅极偏置控制馈送包括第三栅极偏置控制馈送；并且
所述第三栅极偏置控制馈送在与所述堆叠布置的高度的一半对应的位置处耦接至所述堆叠布置。
28.根据权利要求18所述的FET开关堆叠，其中，所述多个体馈送布置和所述多个栅极馈送布置为相同的数量。
29.根据权利要求28所述的FET开关，其中，每个体馈送布置位于所述堆叠布置中对应栅极馈送布置的相同高度处。
30.一种电路布置，包括：
串联RF开关和分流RF开关的组合，所述串联RF开关连接在第一RF端子与第二RF端子之间，所述分流RF开关连接在所述第二RF端子与接地之间，所述分流RF开关被配置成当所述串联RF开关处于关断稳定状态时处于导通稳定状态，并且反之亦然，所述串联RF开关和所述分流RF开关中的每一个包括相应的N个FET开关的堆叠布置和M个FET开关的堆叠布置；以及
耦接至所述串联RF开关的FET开关的栅极的多个串联栅极馈送布置、和耦接至所述分流RF开关的FET开关的栅极的一个或更多个分流栅极馈送布置，每个串联栅极馈送布置和分流栅极馈送布置包括连接在一个或更多个公共栅极电阻器两端的相应的K个旁路开关和L个旁路开关，其中，L小于M。
31.根据权利要求30所述的电路布置，其中，L大于或等于M/2。
32.根据权利要求31所述的电路布置，其中，L等于M/2。
33.根据权利要求30所述的电路布置，其中，L小于或等于M/2。
34.根据权利要求30所述的电路布置，其中，所述一个或更多个分流栅极馈送布置是多个分流栅极馈送布置。
35.根据权利要求34所述的电路布置，其中，所述多个串联栅极馈送布置在所述N个FET开关的堆叠布置的不同高度处耦接至所述串联RF开关，并且所述多个分流栅极馈送布置在所述M个FET开关的堆叠布置的不同高度处耦接至所述分流RF开关。
36.根据权利要求31所述的电路布置，其中，所述一个或更多个分流栅极馈送布置是在所述M个FET开关的堆叠布置的中心高度处耦接至所述分流RF开关的单个分流栅极馈送布置。
37.根据权利要求30所述的电路布置，其中，L是所述一个或更多个分流栅极馈送布置中的每一个到所述分流RF开关的M个FET开关的耦接位置的函数。
38.根据权利要求30所述的电路布置，其中，所述分流RF开关还包括：顶部天线偏置电容器，其对应于所述M个FET开关的堆叠布置的顶部FET开关；以及底部天线偏置电容器，其对应于所述M个FET开关的堆叠布置的底部FET开关。
39.根据权利要求30所述的电路布置，其中，所述一个或更多个分流栅极馈送布置是第一分流栅极馈送布置和第二分流栅极馈送布置，所述第一分流栅极馈送布置在所述分流开关的高度的四分之一处耦接至所述M个FET开关，并且所述第二分流栅极馈送布置在所述分流开关的高度的四分之三处耦接至M个FET开关。
40.根据权利要求30所述的电路布置，其中，所述一个或更多个分流栅极馈送布置是第一分流栅极馈送布置、第二分流栅极馈送布置和第三分流栅极馈送布置。
41.根据权利要求40所述的电路布置，其中，所述第一分流栅极馈送布置在所述分流开关的高度的四分之一处耦接至所述M个FET开关，所述第二分流栅极馈送布置在所述分流开关的高度的一半处耦接至所述M个开关，并且所述第三分流栅极馈送布置在所述分流开关的高度的四分之三处耦接至所述M个开关。
42.根据权利要求30所述的电路布置，其中，所述K个旁路开关和所述L个旁路开关中的每一个包括NMOS晶体管和PMOS晶体管。
43.根据权利要求30所述的电路布置，还包括一个或更多个体馈送布置，所述一个或更多个体馈送布置耦接至所述串联RF开关的FET开关的体端子以及耦接至所述分流RF开关的FET开关的体端子。
44.一种包括权利要求30所述的电路布置的单极双掷RF开关。
45.一种RF开关，包括：
第一FET开关堆叠，所述第一FET开关堆叠包括串联连接在第一RF端子与第二RF端子之间的N个FET；
第二FET开关堆叠，所述第二FET开关堆叠包括串联连接在所述第二RF端子与接地节点之间的M个FET；
用于所述第二FET开关堆叠的栅极偏置控制阶梯，所述栅极偏置控制阶梯包括多个梯级支路和多个轨道支路，每个轨道支路连接在两个梯级支路之间，每个梯级支路连接在一个或更多个轨道支路与所述第二FET开关堆叠中的FET开关的栅极之间；
用于所述第二FET开关堆叠的栅极偏置控制馈送，所述栅极偏置控制馈送包括串联连接的多个可旁路电阻器和L个旁路开关，每个旁路开关连接在一个或更多个对应的可旁路电阻器两端，用于所述第二FET开关堆叠的所述栅极偏置控制馈送耦接至用于所述第二FET开关堆叠的所述栅极偏置控制阶梯；并且
其中，L小于或等于M的一半。
46.根据权利要求45所述的RF开关，其中：
所述第二FET开关堆叠包括连接至所述接地节点的底部FET开关和连接至所述第二RF端子的顶部FET开关；
所述第二FET开关堆叠具有在所述底部FET开关与所述顶部FET开关之间延伸的高度；并且
用于所述第二FET开关堆叠的所述栅极偏置控制馈送在与所述第二FET开关堆叠的高度的一半对应的位置处耦接至用于所述第二FET开关堆叠的所述栅极偏置控制阶梯。
47.根据权利要求46所述的RF开关，还包括：
第三FET开关堆叠，所述第三FET开关堆叠包括串联连接在所述第一RF端子与第三RF端子之间的N个FET；
第四FET开关堆叠，所述第四FET开关堆叠包括串联连接在所述第三RF端子与所述接地节点之间的M个FET；
用于所述第四FET开关堆叠的栅极偏置控制阶梯，所述栅极偏置控制阶梯包括多个梯级支路和多个轨道支路，每个轨道支路连接在两个梯级支路之间，每个梯级支路连接在一个或更多个轨道支路与所述第四FET开关堆叠中的FET开关的栅极之间；
用于所述第四FET开关堆叠的栅极偏置控制馈送，所述栅极偏置控制馈送包括串联连接的多个可旁路电阻器和L个旁路开关，每个旁路开关连接在一个或更多个对应的可旁路电阻器两端，用于所述第四FET开关堆叠的所述栅极偏置控制馈送耦接至用于所述第四FET开关堆叠的所述栅极偏置控制阶梯；
其中，L小于或等于M的一半。
48.根据权利要求47所述的RF开关，其中：
所述第四FET开关堆叠包括连接至所述接地节点的底部FET开关和连接至所述第三RF端子的顶部FET开关；
所述第四FET开关堆叠具有在所述底部FET开关与所述顶部FET开关之间延伸的高度；并且
所述栅极偏置控制馈送在与所述第四FET开关堆叠的高度的一半对应的位置处耦接至所述栅极偏置控制阶梯。
49.根据权利要求48所述的RF开关，还包括：
第五FET开关堆叠，所述第五FET开关堆叠包括串联连接在所述第一RF端子与第四RF端子之间的N个FET；以及
第六FET开关堆叠，所述第六FET开关堆叠包括串联连接在所述第四RF端子与所述接地节点之间的M个FET；
用于所述第六FET开关堆叠的栅极偏置控制阶梯，所述栅极偏置控制阶梯包括多个梯级支路和多个轨道支路，每个轨道支路连接在两个梯级支路之间，每个梯级支路连接在一个或更多个轨道支路与所述第六FET开关堆叠中的FET开关的栅极之间；
用于所述第六FET开关堆叠的栅极偏置控制馈送，所述栅极偏置控制馈送包括串联连接的多个可旁路电阻器和L个旁路开关，每个旁路开关连接在一个或更多个对应的可旁路电阻器两端，用于所述第六FET开关堆叠的所述栅极偏置控制馈送耦接至用于所述第六FET开关堆叠的所述栅极偏置控制阶梯；
其中，L小于或等于M的一半。
50.根据权利要求49所述的RF开关，其中：
所述第六FET开关堆叠包括连接至所述接地节点的底部FET开关和连接至所述第四RF端子的顶部FET开关。
所述第六FET开关堆叠具有在所述底部FET开关与所述顶部FET开关之间延伸的高度；并且
所述栅极偏置控制馈送在与所述第六FET开关堆叠的高度的一半对应的位置处耦接至所述栅极偏置控制阶梯。
51.一种无线通信设备，包括：
根据权利要求49所述的RF开关；
连接至所述公共节点的天线；
连接至所述RF端子中的一个RF端子的低噪声放大器(LNA)；以及
连接至所述RF端子中的另一个RF端子的功率放大器(PA)。
52.根据权利要求51所述的无线通信设备，还包括连接在所述天线与所选择的RF端子之间的中间器件。
53.根据权利要求52所述的无线通信设备，其中，所述中间器件包括天线匹配电路。
54.根据权利要求53所述的无线通信设备，还包括连接在所述LNA与所选择的RF端子之间的中间器件。
55.根据权利要求54所述的无线通信设备，其中，所述中间器件包括滤波器。
56.根据权利要求55所述的无线通信设备，还包括连接在所述PA与所选择的RF端子之间的中间器件。
57.根据权利要求56所述的无线通信设备，其中，所述中间器件包括滤波器。
58.根据权利要求57所述的无线通信设备，其中，所述无线通信设备在以下中的一个中实现：智能电话、蜂窝电话、个人数字助理(PDA)、平板计算机、支持无线的计算机、基站收发器(BST)、WiFi接入点、WiFi路由器、和/或小型小区蜂窝无线电接入节点。
CN202280065970.2A 2021-10-01 2022-09-27 用于减少rf fet开关器件的开关时间的方法和装置 Pending CN118077148A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/492,199 2021-10-01
US17/492,199 US11671135B2 (en) 2021-10-01 2021-10-01 Methods and apparatus for reducing switching time of RF FET switching devices
PCT/US2022/077069 WO2023056244A1 (en) 2021-10-01 2022-09-27 Methods and apparatus for reducing switching time of rf fet switching devices

Publications (1)

Publication Number Publication Date
CN118077148A true CN118077148A (zh) 2024-05-24

Family

ID=85774385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280065970.2A Pending CN118077148A (zh) 2021-10-01 2022-09-27 用于减少rf fet开关器件的开关时间的方法和装置

Country Status (4)

Country Link
US (2) US11671135B2 (zh)
CN (1) CN118077148A (zh)
DE (1) DE112022004739T5 (zh)
WO (1) WO2023056244A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11405034B1 (en) 2021-05-14 2022-08-02 Psemi Corporation Body resistor bypass for RF FET switch stack
US11632107B1 (en) 2021-10-01 2023-04-18 Psemi Corporation Gate resistive ladder bypass for RF FET switch stack
CN117614426A (zh) * 2024-01-18 2024-02-27 上海安其威微电子科技有限公司 一种开关模块、开关切换控制方法、射频开关器件
CN117614427B (zh) * 2024-01-19 2024-04-26 上海安其威微电子科技有限公司 一种开关模块、开关切换方法和射频开关器件

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US8552797B2 (en) 2011-08-04 2013-10-08 St-Ericsson Sa High accuracy RC calibradion circuit
KR101962585B1 (ko) * 2011-11-09 2019-03-26 스카이워크스 솔루션즈, 인코포레이티드 전계 효과 트랜지스터 구조 및 관련된 무선-주파수 스위치
US20150137246A1 (en) 2013-11-20 2015-05-21 Peregrine Semiconductor Corporation Floating Body Contact Circuit Method for Improving ESD Performance and Switching Speed
US9184731B2 (en) 2013-12-16 2015-11-10 Peregrine Semiconductor Corporation Method and apparatus for preventing digital step attenuator output power peaking during attenuation state transitions
US9143124B2 (en) 2014-02-18 2015-09-22 Acco Switch controls
US9742400B2 (en) 2015-05-06 2017-08-22 Infineon Technologies Ag System and method for driving radio frequency switch
US10454529B2 (en) 2016-01-08 2019-10-22 Qorvo Us, Inc. RF branch with improved power handling
US10461729B2 (en) 2016-02-22 2019-10-29 Qorvo Us, Inc. Stacked RF switch with fast switching speed
US9893722B2 (en) 2016-04-13 2018-02-13 Qorvo Us, Inc. Radio frequency switching circuitry with improved switching speed
US10298187B2 (en) * 2016-08-12 2019-05-21 Qualcomm Incorporated Selective high and low power amplifier switch architecture
US10396772B2 (en) * 2016-12-12 2019-08-27 Psemi Corporation Methods and devices to improve switching time by bypassing gate resistor
US10608623B2 (en) 2016-12-21 2020-03-31 Qorvo US. Inc. Transistor-based radio frequency (RF) switch
US10320379B2 (en) 2016-12-21 2019-06-11 Qorvo Us, Inc. Transistor-based radio frequency (RF) switch
US10897246B2 (en) 2017-11-10 2021-01-19 Qorvo Us, Inc. Radio frequency switching circuitry with reduced switching time
US10700063B2 (en) * 2017-12-31 2020-06-30 Skyworks Solutions, Inc. Devices and methods for layout-dependent voltage handling improvement in switch stacks
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
CN109873628B (zh) 2019-02-14 2023-04-28 上海华虹宏力半导体制造有限公司 射频开关电路
US11290001B2 (en) 2019-03-05 2022-03-29 Toshiba Mitsubishi-Electric Industrial Systems Corporation Power supply device
US11264984B2 (en) 2019-09-05 2022-03-01 Psemi Corporation Single supply RF switch driver
US20220038098A1 (en) * 2020-07-31 2022-02-03 Nxp Usa, Inc. Switch circuits with parallel transistor stacks and capacitor networks for balancing off-state rf voltages, and methods of their operation
US11405034B1 (en) 2021-05-14 2022-08-02 Psemi Corporation Body resistor bypass for RF FET switch stack
US11405035B1 (en) 2021-07-13 2022-08-02 Psemi Corporation Gate resistor bypass for RF FET switch stack
US11405031B1 (en) 2021-08-16 2022-08-02 Psemi Corporation Gate resistor bypass for RF FET switch stack

Also Published As

Publication number Publication date
US11671135B2 (en) 2023-06-06
DE112022004739T5 (de) 2024-07-18
US20240259044A1 (en) 2024-08-01
WO2023056244A1 (en) 2023-04-06
US20230105033A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
US12081210B2 (en) Body resistor bypass for RF FET switch stack
US11671135B2 (en) Methods and apparatus for reducing switching time of RF FET switching devices
US11632107B1 (en) Gate resistive ladder bypass for RF FET switch stack
US12081211B2 (en) High power positive logic switch
CN117501622A (zh) 堆叠式多级可编程lna架构
US20240313772A1 (en) Switch capacitance cancellation circuit
US12063016B2 (en) Amplifiers with attenuator in feedback and bypass paths
CN118120148A (zh) 在rf接收器上支持宽带输入
US20230387863A1 (en) Feedback topologies for amplifier gain reduction
US11848666B1 (en) Methods and devices for fast switching of radio frequency switches
US11923838B2 (en) Inductive drain and/or body ladders in RF switch stacks
US11601098B2 (en) Differential cascode amplifier arrangement with reduced common mode gate RF voltage
US11973470B2 (en) Impedance control in merged stacked FET amplifiers
US11381268B1 (en) Switchable clamps across attenuators
US20240243738A1 (en) Programmable clamping devices and methods
CN118369850A (zh) Lna旁路模式中的非线性管理

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination