CN118074676A - 占空比调整电路及存储器 - Google Patents

Abstract

本公开涉及半导体电路设计领域，特别涉及一种占空比调整电路及存储器，占空比调整电路包括：占空比校正模块，被配置为，基于调整控制信号调节初始时钟信号的占空比，以生成调整时钟信号；占空比检测模块，被配置为，获取调整时钟信号的占空比，并基于调整时钟信号的占空比生成标识信号；校正控制模块，被配置为，基于二进制搜索算法和标识信号的值，调整调整控制信号；占空比校正模块还被配置为，基于调整后的调整控制信号重新生成调整时钟信号，直至调整后的调整时钟信号的占空比满足预设占空比；标识信号用于表征调整时钟信号的占空比大于50％或小于50％，以缩短占空比满足预设占空比的调整时钟信号的获取时间，从而提高存储器的性能。

Description

占空比调整电路及存储器

技术领域

本公开涉及半导体电路设计领域，特别涉及一种占空比调整电路及存储器。

背景技术

在各种电子系统中，为了控制其中的各个电子装置，如：中央处理器(CPU)、数位信号处理器(DSP)、微处理器(MPU)、微控制器(MCU)等处理器、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等存储器的操作以及使其彼此互相通讯，必须产生精确的时钟讯号作为时间基准。甚至在考量高频率系统时，还需要时钟信号的上升沿/下降沿具有较低抖动的稳定性。

占空比(Duty Cycle)决定了周期内工作时间与总时间的比值。占空比会连带影响需求的带宽(bandwidth)，因此是时钟信号的重要参数，并且精确、稳定的时钟信号需要提供固定的占空比。然而，随着电子装置变得越来越复杂，存在占空比锁定时间较长、架构局限丧失灵活性、适用频率受限、低稳定性等各种问题。

发明内容

本公开实施例提供一种占空比调整电路及存储器，以缩短占空比满足预设占空比的调整时钟信号的获取时间，从而提高存储器的性能。

本公开一实施例提供了一种占空比调整电路，包括：占空比校正模块，被配置为，基于调整控制信号调节初始时钟信号的占空比，以生成调整时钟信号；占空比检测模块，被配置为，获取调整时钟信号的占空比，并基于调整时钟信号的占空比生成标识信号；校正控制模块，被配置为，基于二进制搜索算法和标识信号的值，调整调整控制信号；占空比校正模块还被配置为，基于调整后的调整控制信号重新生成调整时钟信号，直至调整后的调整时钟信号的占空比满足预设占空比；标识信号用于表征调整时钟信号的占空比大于50％或小于50％。

对于本实施例提供的占空比调整电路，通过结合二进制搜索算法，以快速获取对初始时钟信号的调节幅度，从而获取占空比满足预设占空比的调整时钟信号，缩短了占空比满足预设占空比的调整时钟信号的获取时间，从而提高存储器的性能。

例如，占空比检测模块，包括：缓存单元，被配置为，接收并缓存调整时钟信号；转换单元，连接缓存单元，被配置为，基于调整时钟信号的高电平占空比和预设电压生成第一电压，并基于调整时钟信号的低电平占空比和预设电压生成第二电压；比较单元，连接转换单元，被配置为，比较第一电压和第二电压的电压大小，以生成标识信号。

例如，校正控制模块，包括：驱动单元，被配置为，基于更新信号的有效脉冲，生成对应于标识信号的选择信号；控制单元，被配置为，采用二进制搜索算法，生成第一控制信号组，第一控制信号组中包括多个第一子控制信号；生成单元，被配置为，基于选择信号和第一控制信号组，生成调整控制信号。

例如，校正控制模块，还包括：搜索标识选择器，选择端用于接收选择信号，第一输入端用于接收调整后的调整时钟信号对应的标识信号，第二输入端用于接收调整后的调整时钟信号对应的标识信号的反相信号，输出端用于输出搜索标识信号。

例如，驱动单元，包括：第一D触发器，输入端用于接收标识信号，时钟端用于接收更新信号，输出端用于输出选择信号。

例如，调整控制信号包括第一调整控制信号和第二调整控制信号，生成单元，包括：第一选择单元组，包括多个第一选择单元，每一第一选择单元的第一输入端用于接收对应的第一子控制信号，第二输入端接收相同的第一子控制信号的反相信号，第一选择单元组被配置为，基于选择信号输出第二控制信号组；第二选择单元，第一输入端用于接收第二控制信号组，第二输入端用于接收低电平，被配置为，基于选择信号生成第一调整控制信号；第三选择单元，第一输入端用于接收高电平，第二输入端用于接收第二控制信号组，被配置为，基于选择信号生成第二调整控制信号。

例如，控制单元，包括：多个级联的子控制单元，其中，前一级子控制单元的输出端连接下一级子控制单元的输入端，第一级子控制单元的输入端用于接收高电平；每一级子控制单元的输出端用于输出相应的第一子控制信号；后一级子控制单元的追踪输出端连接前一级子控制单元的追踪输入端，最后一级子控制单元的追踪输入端用于接收初始追踪信号；非最后一级子控制单元对应设置第一类或门，最后一级子控制单元对应设置第二类或门；第二类或门的一输入端连接最后一级子控制单元的输出端，另一输入端连接第二D触发器的输出端；第二D触发器的输入端连接第二类或门的输出端，输出端连接第三D触发器的输出端，第三D触发器用于输出搜索截止信号；第一类或门的输出端连接对应的子控制单元的使能端，第一类或门的一输入端连接后一级第一类或门的输出端，另一输入端连接后一级子控制单元的输出端；最后一级第一类或门的一输入端连接最后一级子控制单元的输出端，另一输入端连接第二D触发器的输出端，且最后一级子控制单元的使能端连接第二D触发器的输出端。

例如，控制单元还被配置为，基于搜索标识信号增大第一控制信号组或减小第一控制信号组；校正控制模块，还包括：追踪信号生成单元，用于生成初始追踪信号。

例如，追踪输入端包括增大追踪输入端和减小追踪输入端，追踪输出端包括增大追踪输出端和减小追踪输出端，追踪信号生成单元，包括：第一追踪与门，一输入端连接第一选择器的输出端，另一输入端用于接收搜索截止信号，输出端连接最后一级子控制单元的增大追踪输入端；第一选择器的第一输入端用于接收调整后的调整时钟信号对应的标识信号，第二输入端用于接收调整后的调整时钟信号对应的标识信号的反相信号，选择端用于接收选择信号；第二追踪与门，一输入端连接第二选择器的输出端，另一输入端用于接收搜索截止信号，输出端连接最后一级子控制单元的减小追踪输入端；第二选择器的第一输入端用于接收调整后的调整时钟信号对应的标识信号的反相信号，第二输入端用于接收调整后的调整时钟信号对应的标识信号，选择端用于接收选择信号。

例如，若选择信号为高电平，则第一选择器和第二选择器输出第一输入端对应的输入信号；若选择信号为低电平，则第一选择器和第二选择器输出第二输入端对应的输入信号。

例如，子控制单元，包括：第一与非门，一输入端连接增大追踪输入端，一输入端连接第四D触发器的输出端；第四D触发器的输出端还连接第一反相器的输入端；第二与非门，一输入端连接减小追踪输入端，一输入端连接第一反相器的输出端；异或门，一输入端连接增大追踪输入端，一输入端连接减小追踪输入端；第二反相器，输入端连接异或门的输出端；第三与非门，一输入端连接异或门的输出端，一输入端接收子控制单元的使能信号，一输入端连接第一反相器的输出端；第四与非门，一输入端连接第二反相器的输出端，一输入端连接第四D触发器的输出端，一输入端接收子控制单元的使能信号；第一与门，一输入端接收子控制单元的使能信号的反相信号，一输入端用于接收搜索标识信号，一输入端连接第四D触发器的输出端；第二与门，一输入端接收子控制单元的使能信号的反相信号，一输入端作为子控制单元的输入端，一输入端连接第一反相器的输出端；第一或非门，一输入端连接第一与非门的输出端，一输入端连接减小追踪输入端，输出端作为增大追踪输出端；第二或非门，一输入端连接第二与非门的输出端，一输入端连接增大追踪输入端，输出端作为减小追踪输出端；第三或非门，一输入端连接第一与门的输出端，一输入端连接第二与门的输出端；第五与非门，一输入端连接第三与非门的输出端，一输入端连接第四与非门的输出端，一输入端连接第三或非门的输出端；第四D触发器的输入端连接第五与非门的输出端，输出端用于输出相应的第一子控制信号。

例如，占空比校正模块，包括：至少一个第一调整单元和至少一个第二调整单元；第一调整单元被配置为，基于第一调整控制信号和第二调整控制信号调节初始时钟信号的占空比，以生成中间时钟信号；第二调整单元被配置为，基于第一调整控制信号的反相信号和第二调整控制信号的反相信号调节中间时钟信号的占空比，以生成调整时钟信号。

例如，第一调整单元，包括：第一控制P型晶体管，控制端用于接收相应的第二调整控制信号，第一端用于接收高电平，第二端连接第一P型晶体管的第一端；第一P型晶体管的控制端用于接收初始时钟信号，第二端用于输出中间时钟信号；第一控制N型晶体管，控制端用于接收相应的第一调整控制信号，第一端用于接收低电平，第二端连接第一N型晶体管的第一端；第一N型晶体管的控制端用于接收初始时钟信号，第二端用于输出中间时钟信号；第二调整单元，包括：第二控制P型晶体管，控制端用于接收相应的第一调整控制信号的反相信号，第一端用于接收高电平，第二端连接第二P型晶体管的第一端；第二P型晶体管的控制端用于接收中间时钟信号，第二端用于输出调整时钟信号；第二控制N型晶体管，控制端用于接收相应的第二调整控制信号的反相信号，第一端用于接收低电平，第二端连接第二N型晶体管的第一端；第二N型晶体管的控制端用于接收中间时钟信号，第二端用于输出调整时钟信号。

例如，还包括：相位误差检测模块，用于检测多个调整时钟信号之间的相位差，并基于相位差生成相位标识信号；模式选择器，一输入端连接占空比检测模块，另一输入端连接相位误差检测模块，模式选择器被配置为，基于模式选择信号直接输出标识信号，或将相位标识信号转化为相应的标识信号后，输出标识信号。

通过模式选择器选择对单一输出时钟的占空比调整或多时钟之间的相位差调整，从而实现了校正控制模块的复用，从而基于二进制搜索算法实现对时钟占空比的调整和时钟时间的相位差调整，从而进一步增强存储器的性能。

本公开另一实施例还提供了一种存储器，包括上述实施例提供的占空比调整电路，并基于占空比调整电路调整时钟信号的占空比，以缩短占空比满足预设占空比的调整时钟信号的获取时间，从而提高存储器的性能。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一实施例提供的占空比调整电路的结构示意图；

图2为本公开一实施例提供的二进制搜索算法的原理示意图；

图3为本公开一实施例提供的占空比检测模块的结构示意图；

图4为本公开一实施例提供的校正控制模块的结构示意图；

图5为本公开一实施例提供的驱动单元的结构示意图；

图6为本公开一实施例提供的生成单元的结构示意图；

图7为本公开一实施例提供的控制单元、搜索标识选择器和追踪信号生成单元的结构示意图；

图8为本公开一实施例提供的控制单元的具体结构示意图；

图9为本公开一实施例提供的每一子控制单元的具体结构示意图；

图10为本公开一实施例提供的占空比校正模块的结构示意图；

图11为本公开一实施例提供的第一调整单元的结构示意图；

图12为本公开一实施例提供的第二调整单元的结构示意图；

图13为本公开一实施例提供的具备相位误差检测模块和模式选择器的占空比调整电路的结构示意图。

具体实施方式

由背景技术可知，占空比(Duty Cycle)决定了周期内工作时间与总时间的比值。占空比会连带影响需求的带宽(bandwidth)，因此是时钟信号的重要参数，并且精确、稳定的时钟信号需要提供固定的占空比。

本公开一实施例提供了一种占空比调整电路，以缩短占空比满足预设占空比的调整时钟信号的获取时间，从而提高存储器的性能。

本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本公开的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。

图1为本实施例提供的占空比调整电路的结构示意图，图2为本实施例提供的二进制搜索算法的原理示意图，图3为本实施例提供的占空比检测模块的结构示意图，图4为本实施例提供的校正控制模块的结构示意图，图5为本实施例提供的驱动单元的结构示意图，图6为本实施例提供的生成单元的结构示意图，图7为本实施例提供的控制单元、搜索标识选择器和追踪信号生成单元的结构示意图，图8为本实施例提供的控制单元的具体结构示意图，图9为本实施例提供的每一子控制单元的具体结构示意图，图10为本实施例提供的占空比校正模块的结构示意图图11为本实施例提供的第一调整单元的结构示意图，图12为本实施例提供的第二调整单元的结构示意图，图13为本实施例提供的具备相位误差检测模块和模式选择器的占空比调整电路的结构示意图，以下结合附图对本实施例提供的占空比调整电路进行详细说明，具体如下：

参考图1，占空比调整电路，包括：

占空比校正模块101，被配置为，基于调整控制信号调节初始时钟信号Clk_In的占空比，以生成调整时钟信号Clk_Out。

占空比检测模块102，被配置为，获取调整时钟信号Clk_Out的占空比，并基于调整时钟信号的占空比生成标识信号。

校正控制模块103，被配置为，基于二进制搜索算法和标识信号的值，调整调整控制信号。

占空比校正模块101还被配置为，基于调整后的调整控制信号重新生成调整时钟信号Clk_Out，直至调整后的调整时钟信号Clk_Out的占空比满足预设占空比。

其中，标识信号用于表征调整时钟信号Clk_Out的占空比大于50％或小于50％；在一个例子中，若调整时钟信号Clk_Out的占空比大于50％，标识信号的值为“0”；若调整时钟信号Clk_Out的占空比小于50％，标识信号的值为“1”；需要说明的是，在其他实施例中，若调整时钟信号的占空比大于50％，标识信号的值可以设置为“1”；若调整时钟信号的占空比小于50％，标识信号的值可以设置为“0”。

对于本实施例提供的占空比调整电路，占空比检测模块102不断基于调整时钟信号Clk_Out的占空比调节标识信号，校正控制模块103基于标识信号的值，通过二进制搜索算法，调整生成的调整控制信号，占空比校正模块101不断基于调整控制信号调节初始时钟信号Clk_In的占空比，以生成占空比满足预设占空比的调整时钟信号Clk_Out；其中，占空比校正模块101基于不同的调整控制信号，改变对初始时钟信号Clk_In的占空比的调节幅度。

对于上述提及的“二进制搜索算法”，本实施例以五位的调整控制信号为例进行具体说明，参考图2，调整控制信号的初始值设置为“10000”，在对调整时钟信号Clk_Out进行一次调节后，基于调节后的调整时钟信号Clk_Out对应的标识信号，调节调整控制信号的值为“11000”或“01000”；在对调整时钟信号Clk_Out进行二次调节后，基于调节后的调整时钟信号Clk_Out对应的标识信号，调节调整控制信号的值为“11100”、“10100”、“01100”或“00100”；在对调整时钟信号Clk_Out进行三次调节后，基于调节后的调整时钟信号Clk_Out对应的标识信号，调节调整控制信号的值为“11110”、“11010”、“10110”、“10010”、“01110”、“01010”、“00110”或“00010”；在对调整时钟信号Clk_Out进行四次调节后，基于调节后的调整时钟信号Clk_Out对应的标识信号，调节调整控制信号的值为“11111”、“11101”、“11011”、“11001”、“10111”、“10101”、“10011”、“10001”、“01111”、“01101”、“01011”、“01001”“00111”、“00101”、“00011”或“00001”，从而获取占空比满足预设占空比的调整时钟信号Clk_Out。需要说明的是，本实施例以调整控制信号为5bit数据为例进行详细说明，并不构成对本实施例的限定，在其他实施例中，可以基于需要获取的调整时钟信号Clk_Out或预设占空比的精度，选择调整控制信号的数据长度；还需要说明的是，在本实施例中，预设占空比为50％±1％。

对于本实施例提供的占空比调整电路，通过结合二进制搜索算法，以快速获取对初始时钟信号的调节幅度，从而获取占空比满足预设占空比的调整时钟信号，缩短了占空比满足预设占空比的调整时钟信号的获取时间，从而提高存储器的性能。

例如，在调整控制信号为5bit数据时，通过二进制搜索算法，在五个调整周期内可获取对应的5bit调整控制信号，以使生成的调整时钟信号的占空比满足预设占空比，相对于步进式调节调整控制信号以逐步增大调整时钟信号的占空比的方式，极大节约了占空比满足预设占空比的调整时钟信号的获取时间。

对于本实施例提供的占空比检测模块102，在一些实施例中，参考图3，占空比检测模块102，包括：缓存单元301，被配置为，接收并缓存调整时钟信号Clk_Out；转换单元302，连接缓存单元301，被配置为，基于调整时钟信号Clk_Out的高电平占空比和预设电压生成第一电压，并基于调整时钟信号的低电平占空比和预设电压生成第二电压；比较单元303，连接转换单元302，被配置为，比较第一电压和第二电压的电压大小，以生成标识信号。在一个例子中，缓存单元301输出调整时钟信号Clk_Out和反相调整时钟信号，转换单元302基于调整时钟信号Clk_Out的高电平占空比和预设电压生成第一电压，并基于反相调整时钟信号的的高电平占空比和预设电压生成第二电压，即基于调整时钟信号Clk_Out的低电平占空比和预设电压生成第二电压。

对于转换单元302，假设调整时钟信号Clk_Out的高电平占空比为C1，低电平占空比为C2，此时，第一电压＝预设电压*C1，第二电压＝预设电压*C2，且C1+C2＝1；在具体的应用中，预设电压可以采用存储器的内部电源电压或外部电压设置，预设电压的值可以为任意电压值。

在一些实施例中，占空比检测模块102还包括：滤波单元304，设置于转换单元302和比较单元303的连接通路中，滤波单元304用于过滤第一电压和第二电压的杂波信号，以确保比较单元303生成标识信号的准确性。

对于本实施例提供的校正控制模块103，在一些实施例中，参考图4，校正控制模块103，包括：驱动单元201，被配置为，基于更新信号的有效脉冲，生成对应于标识信号的选择信号；控制单元202，被配置为，采用二进制搜索算法，生成第一控制信号组，第一控制信号组中包括多个第一子控制信号；生成单元203，被配置为，基于选择信号和第一控制信号组，生成调整控制信号。需要说明的是，驱动单元201最开始接收的标识信号基于初始调整控制信号Clk_Out产生，即对应于初始时钟信号Clk_In的标识信号，在后续调节过程中，即使输入至驱动单元201的标识信号改变，由于更新信号的有效脉冲已经不再发送，选择信号亦不会发生变化。

对于驱动单元201，在一个例子中，参考图5，驱动单元201包括：第一D触发器，输入端用于接收标识信号，时钟端用于接收更新信号，输出端用于输出选择信号。具体地，当第一D触发器接收的更新信号产生有效脉冲，选择信号基于标识信号生成，当标识信号的值为“1”，对应生成的选择信号的值为“1”，当标识信号的值为“0”，对应生成的选择信号的值为“0”。需要说明的是，更新信号的有效脉冲在对初始时钟信号Clk_In的调节过程中只产生一次，用于记录初始时钟信号Clk_In的占空比信息，并基于初始时钟信号Clk_In的占空比信息生成相应的选择信号，以供后续实现对初始时钟信号Clk_In的占空比调节。

在一个例子中，在初始时钟信号信号Clk_In第一次到来，且校正控制模块103未启动时，初始时钟信号Clk_In经过具有初始值的占空比校正模块101生成初始调整控制信号，初始调整信号基于占空比检测模块102得到初始的标识信号，初始的标识信号在更新信号的有效脉冲作用下，生成选择信号。

对于生成单元203，参考图6，在一个例子中，调整控制信号包括第一调整控制信号和第二调整控制信号，通过两种不同的调整控制信号对占空比调整模块101的控制调节，以实现时钟信号上升沿和下降沿的调节，从而实现对时钟信号的占空比调节。在本示例中，生成单元203，包括：第一选择单元组210，包括多个第一选择单元，每一第一选择单元的第一输入端用于接收对应的第一子控制信号D<4:0>，第二输入端接收相同的第一子控制信号的反相信号DN<4:0>，第一选择单元组210被配置为，基于选择信号输出第二控制信号组Lsel<4:0>，第二选择单元220，第一输入端用于接收第二控制信号组，第二输入端用于接收低电平，第二选择单元220被配置为基于选择信号生成第一调整控制信号CtrlAN<4:0>；第三选择单元230，第一输入端用于接收高电平，第二输入端用于接收第二控制信号组Lsel<4:0>，第三选择单元230被配置为，基于选择信号生成第二调整控制信号CtrlBN<4:0>。

需要说明的是，对于上述提及的第一选择单元、第二选择单元220和第三选择单元230，当选择信号为“1”时，第一选择单元、第二选择单元220和第三选择单元230选择第一输入端的输入信号生成输出数据；当选择信号为“0”时，第一选择单元、第二选择单元220和第三选择单元230选择第二输入端的输入信号生成输出数据。具体地，当选择信号为“1”时，第一选择单元组210选择第一子控制信号D<4:0>输出第二控制信号组Lsel<4:0>，第二选择单元220基于高电平输出第一调整控制信号CtrlAN<4:0>，第三选择单元230基于第二控制信号组Lsel<4:0>输出第二调整控制信号CtrlBN<4:0>；当选择信号为“0”时，第一选择单元组210选择第一子控制信号的反相信号DN<4:0>输出第二控制信号组Lsel<4:0>，第二选择单元220基于第二控制信号组Lsel<4:0>输出第一调整控制信号CtrlAN<4:0>，第三选择单元230基于低电平输出第二调整控制信号CtrlBN<4:0>。

在一些实施例中，参考图7，校正控制模块103，还包括：搜索标识选择器602，选择端用于接收选择信号，第一输入端用于接收调整后的调整时钟信号对应的标识信号，第二输入端用于接收调整后的调整时钟信号对应的标识信号的反相信号，输出端用于输出搜索标识信号Comp。其中，搜索标识信号Comp用于表征下一状态的调整时钟信号Clk_Out的占空比大于50％或小于50％。

结合图7，其中，第一子控制信号D<4:0>即控制单元202输出的五位控制信号D<0>、D<1>、D<2>、D<3>和D<4>，DN<4:0>为第一子控制信号D<4:0>的反相信号，包括DN<0>、DN<1>、DN<2>、DN<3>和DN<4>，其中，D<0>与DN<0>反相，D<1>与DN<1>反相，D<2>与DN<2>反相，D<3>与DN<3>反相，D<4>与DN<4>反相；结合图2，其中D<4>作为调整控制信号的最高位，D<0>作为调整控制信号的最低位。

初始状态下，D<4>置1，D<3>～D<0>取0，基于调整控制信号“10000”获取调整时钟信号Clk_Out；在第二个调整周期中，基于调整时钟信号Clk_Out的占空比调整D<4>和D<3>的值；在第三个调整周期中，基于调整时钟信号Clk_Out的占空比调整D<3>和D<2>的值；在第四个调整周期中，基于调整时钟信号Clk_Out的占空比调整D<2>和D<1>的值；在第五个调整周期中，基于调整时钟信号Clk_Out的占空比调整D<1>和D<0>的值，从而在五个调整周期中，基于二进制搜索算法快速获取对初始时钟信号占空比调节的调整时钟信号。

需要说明的是，由于二进制搜索电路的D4端(也即最高位)只能输出1时才有效，基于这一特性，参考图6，本实施例提供的占空比调整电路通过对D<4:0>进行反相后获取DN<4:0>，然后基于选择信号控制第二选择单元220和第三选择单元230输出相应调整控制信号以实现二进制搜索算法的应用，另外，基于选择信号控制第一选择单元组210选择输出D<4:0>或DN<4:0>，从而既可以通过输出数据“1”对NMOS管的开关进行调节，也可以通过输出数据“0”对PMOS管的开关进行调节。

在一些实施例中，当校正控制模块103输出相应的调整控制信号以输出占空比满足预设占空比的调整时钟信号Clk_Out后，产生搜索截止信号Count，校正控制模块103基于搜索截止信号Count进入追踪模式，参考图7～图9，对本实施例提供的控制单元202进行详细说明，具体如下：

参考图7和图8，控制单元202，包括：多个级联的子控制单元211，其中，前一级子控制单元211的输出端Q连接下一级子控制单元211的输入端Shift，第一级子控制单元的输入端Shift用于接收高电平；每一级子控制单元211的输出端Q用于输出相应的第一子控制信号D<4:0>；后一级子控制单元211的追踪输出端Uout/Dout连接前一级子控制单元211的追踪输入端Uin/Din，最后一级子控制单元211的追踪输入端用于接收初始追踪信号；非最后一级子控制单元211对应设置第一类或门，最后一级子控制单元211对应设置第二类或门，第二类或门的一输入端连接最后一级子控制单元211的输出端，另一输入端连接第二D触发器622的输出端；第二D触发器622的输入端连接第二类或门的输出端，输出端连接第三D触发器623的输出端，第三D触发器623的输出端用于输出搜索截止信号Count；第一类或门的输出端连接对应的子控制单元的使能端Enable，第一类或门的一输入端连接后一级第一类或门的输出端，另一输入端连接后一级子控制单元的输出端Q；最后一级第一类或门的一输入端连接最后一级子控制单元211的输出端，另一输入端连接第二D触发器622的输出端，且最后一级子控制单元211的使能端Enable连接第二D触发器622的输出端。

其中，子控制单元211的追踪输入端Uin/Din和追踪输出端Uout/Dout传输的数据用于调整每一级子控制单元211的输出端Q输出的第一子控制信号D<4:0>，搜索截止信号Count用于停止子控制单元211继续调整输出的第一子控制信号D<4:0>。

在一些实施例中，参考图7，控制单元202还被配置为，基于搜索标识信号增大第一控制信号组或减小第一控制信号组。

在一些实施例中，参考图7，校正控制模块103，还包括：追踪信号生成单元601，用于生成初始追踪信号。

在一个例子中，追踪输入端Uin/Din包括增大追踪输入端Uin和减小追踪输入端Din，追踪输出端Uout/Dout包括增大追踪输出端Uout和减小追踪输出端Dout，追踪信号生成单元601，包括：第一追踪与门401，一输入端连接第一选择器的输出端，另一输入端用于接收搜索截止信号Count，输出端连接最后一级子控制单元211的增大追踪输入端Uin；第一选择器的第一输入端用于接收调整后的调整时钟信号对应的标识信号，第二输入端用于接收调整后的调整时钟信号对应的标识信号的反相信号，选择端用于接收选择信号；第二追踪与门402，一输入端连接第二选择器的输出端，另一输入端用于接收搜索截止信号Count，输出端连接最后一级子控制单元211的减小追踪输入端Din；第二选择器的第一输入端用于接收调整后的调整时钟信号对应的标识信号的反相信号，第二输入端用于接收调整后的调整时钟信号对应的标识信号，选择端用于接收选择信号。

需要说明的是，对于上述提及的第一选择器和第二选择器，当选择信号为高电平，即选择信号为“1”时，第一选择器和第二选择器选择第一输入端对应的输入信号生成输出数据；当选择信号为低电平，即选择信号为“0”时，第一选择器和第二选择器选择第二输入端对应的输入端信号生成输出数据。具体地，当选择信号为“1”时，第一选择器基于调整后的调整时钟信号对应的标识信号生成输出数据输入至第一追踪与门401，第二选择器基于调整后的调整时钟信号对应的标识信号的反相信号生成输出数据输入置第二追踪与门402；当选择信号为“0”时，第一选择器基于调整后的调整时钟信号对应的标识信号的反相信号生成输出数据输入至第一追踪与门401，第二选择器基于调整后的调整时钟信号对应的标识信号生成输出数据输入置第二追踪与门402。

需要说明的是，在对初始时钟信号Clk_In的占空比调整以调整时钟信号Clk_Out的过程中，不涉及追踪输入端Uin/Din的相关结构，去掉追踪输入端Uin/Din的相关结构后仍可实现基于二进制搜索算法获取占空比满足预设占空比的调整时钟信号Clk_Out。

对于每一子控制单元211，参考图9，在一个例子中，子控制单元211，包括：第一与非门501，一输入端连接增大追踪输入端Uin，一输入端连接第四D触发器540的输出端；第四D触发器540的输出端还连接第一反相器551的输入端；第二与非门502，一输入端连接减小追踪输入端Din，一输入端连接第一反相器551的输出端；异或门520，一输入端连接增大追踪输入端Uin，一输入端连接减小追踪输入端Din；第二反相器552，输入端连接异或门520的输出端；第三与非门503，一输入端连接异或门520的输出端，一输入端接收子控制单元211的使能信号(即作为子控制单元211的使能端Enable)，一输入端连接第一反相器551的输出端；第四与非门504，一输入端连接第二反相器552的输出端，一输入端连接第四D触发器540的输出端，一输入端接收子控制单元211的使能信号(即作为子控制单元211的使能端Enable)；第一与门511，一输入端接收子控制单元的使能信号的反相信号(即作为子控制单元211的反相使能端Enable-)，一输入端用于接收搜索标识信号Comp，一输入端连接第四D触发器540的输出端；第二与门512，一输入端接收子控制单元211的使能信号的反相信号(即作为子控制单元211的反相使能端Enable-)，一输入端作为子控制单元211的输入端，一输入端连接第一反相器551的输出端；第一或非门531，一输入端连接第一与非门501的输出端，一输入端连接减小追踪输入端Din，输出端作为增大追踪输出端Uout；第二或非门532，一输入端连接第二与非门502的输出端，一输入端连接增大追踪输入端Uin，输出端作为减小追踪输出端Dout；第三或非门533，一输入端连接第一与门511的输出端，一输入端连接第二与门512的输出端；第五与非门505，一输入端连接第三与非门503的输出端，一输入端连接第四与非门504的输出端，一输入端连接第三或非门533的输出端；第四D触发器540的输入端连接第五与非门505的输出端，输出端用于输出相应的第一子控制信号。

需要说明的是，除了图8和图9示意的二进制搜索结构，其他二进制搜索结构也可应用于本实施例中以作为控制单元202实现本实施例中所需的二进制搜索算法。

对于本实施例提供的占空比校正模块101，参考图10，在一个例子中，占空比校正模块101，包括：至少一个第一调整单元901和至少一个第二调整单元902，且当第一调整单元901的数量大于1时，第一调整单元901之间为并联设置，当第二调整单元902的数量大于1时，第二调整单元之间为并联设置，需要说明的是，第一调整单元901和第二调整单元902的数量对应于调整控制信号的比特数，且调整控制信号的每一比特数据对应调整相应的第一调整单元901和第二调整单元902。

其中，第一调整单元901被配置为，基于第一调整控制信号CtrlAN<4:0>和第二调整信号CtrlBN<4:0>调节初始时钟信号Clk_In的占空比，以生成中间时钟信号Clk_M；第二调整单元902被配置为，基于第一调整控制信号的反相信号和第二调整控制信号的反相信号调节中间时钟信号Clk_M的占空比，以生成调整时钟信号Clk_Out。

具体地，不同第一调整单元901和第二调整单元902中晶体管的尺寸不同，对占空比的调节能力也不同。基于D<4>和DN<4>生成的CtrlA<4>、CtrlB<4>、CtrlAN<4>和CtrlBN<4>对应控制的第一调整单元901和第二调整单元902中晶体管的调节能力最强，基于D<3>和DN<3>生成的CtrlA<3>、CtrlB<3>、CtrlAN<3>和CtrlBN<3>对应控制的第一调整单元901和第二调整单元902中晶体管的调节能力次之，依次类推，基于基于D<0>和DN<0>生成的CtrlA<0>、CtrlB<0>、CtrlAN<0>和CtrlBN<0>对应控制的第一调整单元901和第二调整单元902中晶体管的调节能力最弱。

需要说明的是，在本实施例第二调整单元的控制信号采用第一调整控制信号和第二控制信号的反相信号调节，在其他实施例中，可以基于校正控制模块直接产生第三调整控制信号和第四调整控制，以作为第二调整单元的控制信号，从而实现对第二调整单元的控制。

在一个具体的例子中，参考图11和图12，第一调整单元901，包括：第一控制P型晶体管，控制端用于接收相应的第二调整控制信号CtrlBN<4:0>，第一端用于接收高电平，第二端连接第一P型晶体管的第一端；第一P型晶体管的控制端用于接收初始时钟信号ClkIn，第二端用于输出中间时钟信号Clk_M；第一控制N型晶体管，控制端用于接收相应的第一调整控制信号CtrlAN<4:0>，第一端用于接收低电平，第二端连接第一N型晶体管的第一端；第一N型晶体管的控制端用于接收初始时钟信号Clk_In，第二端用于输出中间时钟信号Clk_M。

第二调整单元902，包括：第二控制P型晶体管，控制端用于接收相应的第一调整控制信号的反相信号CtrlA<4:0>，第一端用于接收高电平，第二端连接第二P型晶体管的第一端；第二P型晶体管的控制端用于接收中间时钟信号Clk_M，第二端用于输出调整时钟信号Clk_Out；第二控制N型晶体管，控制端用于接收相应的第二调整控制信号的反相信号CtrlB<4:0>，第一端用于接收低电平，第二端连接第二N型晶体管的第一端；第二N型晶体管的控制端用于接收中间时钟信号Clk_M，第二端用于输出调整时钟信号Clk_Out。需要说明的是，图11和图12分别以图10中的其中一个第一调整单元901和第二调整单元902进行具体图示，忽略输入的控制信号差异，其余结构适用于其他第一调整单元901和第二调整单元902。

具体地，假设初始时钟信号的占空比大于50％，此时需要减小占空比。即图11中第一控制P型晶体管需要逐级打开，第一控制N型晶体管需要全部关闭，图12中第二控制N型晶体管需要逐级打开，第二控制P型晶体管需要全部关闭；即第一调整单元901的上拉能力增强，第二调整单元902的下拉能力增强，反映到时钟信号上，即减小初始时钟信号Clk_In的占空比以生成调整时钟信号Clk_Out。假设初始时钟信号的占空比小于50％，此时需要增大占空比。即图11中第一控制P型晶体管需要全部关闭，第一控制N型晶体管需要逐级打开，图12中第二控制N型晶体管需要全部关闭，第二控制P型晶体管需要逐级打开；即第一调整单元902的下拉能力增强，第二调整单元901的上拉能力增强，反映到时钟信号上，即增大初始时钟信号Clk_In的占空比以生成调整时钟信号Clk_Out。

更具体地，以初始占空比大于50％为例，由于初始时钟信号Clk_In的占空比大于50％，生成的标识信号为“0”，基于图4和图5可知，此时生成的选择信号为“0”，参考图6，将DN<4:0>的值传递给CtrlBN<4:0>；当第一个时钟来临时，基于图2所示的二进制搜索算法D4置为1，按照D<4:0>＝“10000”进行一次占空比校正，等待校正后的调整时钟信号Clk_Out的占空比的比较结果，即搜索标识信号Comp；若Comp＝1(标识信号＝0)，说明占空比仍大于50％；此时基于图2所示的二进制搜索算法将D3也置为1，继续减少占空比；若Comp＝0(标识信号＝1),说明占空比已经小于50％了，甚至可能调节过度了，因此基于图2所示的二进制搜索算法将D4置为0，D3置为1，继续等待比较结果Comp；以此类推，直到5个周期后，将搜索截止信号Count拉高，此时二进制搜索阶段结束，此时的控制字就是最接近50％占空比的控制字；接下来，Uin和Din就可以开始跟踪时钟的占空比变化。

以初始占空比小于50％为例，由于初始时钟信号Clk_In的占空比小于50％，生成的标识信号为“1”，基于图4和图5可知，此时生成的选择信号为“1”，参考图6，将D<4:0>的值传递给CtrlAN<4:0>；当第一个时钟来临时，基于图2所示的二进制搜索算法D4置为1，按照D<4:0>＝“10000”进行一次占空比校正，等待校正后的调整时钟信号Clk_Out的占空比的比较结果，即搜索标识信号Comp；若Comp＝1(标识信号＝1)，说明占空比仍小于50％；此时基于图2所示的二进制搜索算法将D3也置为1，继续增大占空比；若Comp＝0(标识信号＝0),说明占空比已经大于50％了，甚至可能调节过度了，因此基于图2所示的二进制搜索算法将D4置为0，D3置为1，继续等待比较结果Comp；以此类推，直到5个周期后，将搜索截止信号Count拉高，此时二进制搜索阶段结束,此时的控制字就是最接近50％占空比的控制字；接下来，Uin和Din就可以开始跟踪时钟的占空比变化。

需要说明的是，在对初始时钟信号Clk_In的占空比调整以调整时钟信号Clk_Out的过程中，不涉及追踪输入端Uin/Din的相关结构；基于二进制搜索算法确定第一控制信号组D<4:0>后，追踪输入端Uin/Din的相关结构用于基于时钟信号的占空比变化，调节第一控制信号组D<4:0>，以在一段时间内生成稳定且占空比满足预设占空比的调整时钟信号Clk_Out。

在一些实施例中，参考图13，占空比调整电路，还包括：相位误差检测模块801，用于检测多个调整时钟信号Clk_Out之间的相位差，并基于相位差生成相位标识信号，模式选择器802，一输入端连接占空比检测模块102，另一输入端连接相位误差检测模块801，模式选择器802被配置为，基于模式选择信号直接输出标识信号，或将相位标识信号转化为相应的标识信号后，输出标识信号。

通过模式选择器802选择对单一输出时钟的占空比调整或多时钟之间的相位差调整，从而实现了控制单元202的复用，从而基于二进制搜索算法实现对时钟占空比的调整和时钟之间的相位差调整，并节省了对时钟之间的相位差调整所需的控制单元的版图面积，从而进一步增强存储器的性能。

对于本实施例提供的占空比调整电路，通过结合二进制搜索算法，以快速获取对初始时钟信号的调节幅度，从而获取占空比满足预设占空比的调整时钟信号，缩短了占空比满足预设占空比的调整时钟信号的获取时间，从而提高存储器的性能。

需要说明的是，对于本实施例中提到的“高电平”和“低电平”，其中，“高电平”可通过存储器内部的电源电压提供，“低电平”可通过耦合接地端实现。

还需要说明的是，上述实施例所提供的占空比调整电路中所揭露的特征，在不冲突的情况下可以任意组合，可以得到新的占空比调整电路实施例。

本公开另一实施例提供一种存储器，包括上述实施例提供的占空比调整电路，并基于占空比调整电路调整时钟信号的占空比，以缩短占空比满足预设占空比的调整时钟信号的获取时间，从而提高存储器的性能。

具体地，通过结合二进制搜索算法，以快速获取对初始时钟信号的调节幅度，从而获取占空比满足预设占空比的调整时钟信号，缩短了占空比满足预设占空比的调整时钟信号的获取时间，从而提高存储器的性能。

在一些例子中，存储器可以是基于半导体装置或组件的存储单元或装置。例如，存储器装置可以是易失性存储器，例如动态随机存取存储器DRAM、同步动态随机存取存储器SDRAM、双倍数据速率同步动态随机存取存储器DDR SDRAM、低功率双倍数据速率同步动态随机存取存储器LPDDR SDRAM、图形双倍数据速率同步动态随机存取存储器GDDR SDRAM、双倍数据速率类型双同步动态随机存取存储器DDR2SDRAM、双倍数据速率类型三同步动态随机存取存储器DDR3SDRAM、双倍数据速率第四代同步动态随机存取存储器DDR4SDRAM、晶闸管随机存取存储器TRAM等；或者可以是非易失性存储器，例如相变随机存取存储器PRAM、磁性随机存取存储器MRAM、电阻式随机存取存储器RRAM等。

本领域的普通技术人员可以理解，上述各实施例是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。

Claims (15)

1.一种占空比调整电路，其特征在于，包括：

占空比校正模块，被配置为，基于调整控制信号调节初始时钟信号的占空比，以生成调整时钟信号；

占空比检测模块，被配置为，获取所述调整时钟信号的占空比，并基于所述调整时钟信号的占空比生成标识信号；

校正控制模块，被配置为，基于二进制搜索算法和所述标识信号的值，调整所述调整控制信号；

所述占空比校正模块还被配置为，基于调整后的所述调整控制信号重新生成所述调整时钟信号，直至调整后的所述调整时钟信号的占空比满足预设占空比；

所述标识信号用于表征所述调整时钟信号的占空比大于50％或小于50％。

2.根据权利要求1所述的占空比调整电路，其特征在于，所述占空比检测模块，包括：

缓存单元，被配置为，接收并缓存所述调整时钟信号；

转换单元，连接所述缓存单元，被配置为，基于所述调整时钟信号的高电平占空比和预设电压生成第一电压，并基于所述调整时钟信号的低电平占空比和所述预设电压生成第二电压；

比较单元，连接所述转换单元，被配置为，比较所述第一电压和所述第二电压的电压大小，以生成所述标识信号。

3.根据权利要求1所述的占空比调整电路，其特征在于，所述校正控制模块，包括：

驱动单元，被配置为，基于更新信号的有效脉冲，生成对应于所述标识信号的选择信号；

控制单元，被配置为，采用所述二进制搜索算法，生成第一控制信号组，所述第一控制信号组中包括多个第一子控制信号；

生成单元，被配置为，基于所述选择信号和所述第一控制信号组，生成所述调整控制信号。

4.根据权利要求3所述的占空比调整电路，其特征在于，所述校正控制模块，还包括：搜索标识选择器，选择端用于接收所述选择信号，第一输入端用于接收调整后的所述调整时钟信号对应的所述标识信号，第二输入端用于接收调整后的所述调整时钟信号对应的所述标识信号的反相信号，输出端用于输出所述搜索标识信号。

5.根据权利要求3所述的占空比调整电路，其特征在于，所述驱动单元，包括：第一D触发器，输入端用于接收所述标识信号，时钟端用于接收所述更新信号，输出端用于输出所述选择信号。

6.根据权利要求3所述的占空比调整电路，其特征在于，所述调整控制信号包括第一调整控制信号和第二调整控制信号，所述生成单元，包括：

第一选择单元组，包括多个第一选择单元，每一第一选择单元的第一输入端用于接收对应的所述第一子控制信号，第二输入端接收相同的所述第一子控制信号的反相信号，所述第一选择单元组被配置为，基于所述选择信号输出第二控制信号组；

第二选择单元，第一输入端用于接收所述第二控制信号组，第二输入端用于接收低电平，被配置为，基于所述选择信号生成所述第一调整控制信号；

第三选择单元，第一输入端用于接收高电平，第二输入端用于接收所述第二控制信号组，被配置为，基于所述选择信号生成所述第二调整控制信号。

7.根据权利要求3所述的占空比调整电路，其特征在于，所述控制单元，包括：

多个级联的子控制单元，其中，前一级子控制单元的输出端连接下一级子控制单元的输入端，第一级子控制单元的输入端用于接收高电平；

每一级子控制单元的输出端用于输出相应的所述第一子控制信号；

后一级子控制单元的追踪输出端连接前一级子控制单元的追踪输入端，最后一级子控制单元的追踪输入端用于接收初始追踪信号；

非最后一级子控制单元对应设置第一类或门，最后一级子控制单元对应设置第二类或门；

所述第二类或门的一输入端连接最后一级子控制单元的输出端，另一输入端连接第二D触发器的输出端，所述第二D触发器的输入端连接所述第二类或门的输出端，输出端连接第三D触发器的输出端，所述第三D触发器用于输出搜索截止信号；

所述第一类或门的输出端连接对应的子控制单元的使能端，所述第一类或门的一输入端连接后一级第一类或门的输出端，另一输入端连接后一级子控制单元的输出端；

最后一级第一类或门的一输入端连接最后一级子控制单元的输出端，另一输入端连接所述第二D触发器的输出端，且最后一级子控制单元的使能端连接所述第二D触发器的输出端。

8.根据权利要求7所述的占空比调整电路，其特征在于，包括：所述控制单元还被配置为，基于追踪搜索标识信号增大所述第一控制信号组或减小所述第一控制信号组，所述校正控制模块，还包括：追踪信号生成单元，用于生成所述初始追踪信号。

9.根据权利要求8所述的占空比调整电路，其特征在于，所述追踪输入端包括增大追踪输入端和减小追踪输入端，所述追踪输出端包括增大追踪输出端和减小追踪输出端，所述追踪信号生成单元，包括：

第一追踪与门，一输入端连接第一选择器的输出端，另一输入端用于接收所述搜索截止信号，输出端连接最后一级子控制单元的增大追踪输入端；

所述第一选择器的第一输入端用于接收调整后的所述调整时钟信号对应的所述标识信号，第二输入端用于接收调整后的所述调整时钟信号对应的所述标识信号的反相信号，选择端用于接收所述选择信号；

第二追踪与门，一输入端连接第二选择器的输出端，另一输入端用于接收所述搜索截止信号，输出端连接最后一级子控制单元的减小追踪输入端；

所述第二选择器的第一输入端用于接收调整后的所述调整时钟信号对应的所述标识信号的反相信号，第二输入端用于接收调整后的所述调整时钟信号对应的所述标识信号，选择端用于接收所述选择信号。

10.根据权利要求9所述的占空比调整电路，其特征在于，包括：

若所述选择信号为高电平，则所述第一选择器和所述第二选择器输出第一输入端对应的输入信号；

若所述选择信号为低电平，则所述第一选择器和所述第二选择器输出第二输入端对应的输入信号。

11.根据权利要求9所述的占空比调整电路，其特征在于，所述子控制单元，包括：

第一与非门，一输入端连接所述增大追踪输入端，一输入端连接第四D触发器的输出端；

所述第四D触发器的输出端还连接第一反相器的输入端；

第二与非门，一输入端连接所述减小追踪输入端，一输入端连接所述第一反相器的输出端；

异或门，一输入端连接所述增大追踪输入端，一输入端连接所述减小追踪输入端；

第二反相器，输入端连接所述异或门的输出端；

第三与非门，一输入端连接所述异或门的输出端，一输入端接收所述子控制单元的使能信号，一输入端连接所述第一反相器的输出端；

第四与非门，一输入端连接所述第二反相器的输出端，一输入端连接所述第四D触发器的输出端，一输入端接收所述子控制单元的使能信号；

第一与门，一输入端接收所述子控制单元的使能信号的反相信号，一输入端用于接收所述搜索标识信号，一输入端连接所述第四D触发器的输出端；

第二与门，一输入端接收所述子控制单元的使能信号的反相信号，一输入端作为所述子控制单元的输入端，一输入端连接所述第一反相器的输出端；

第一或非门，一输入端连接所述第一与非门的输出端，一输入端连接所述减小追踪输入端，输出端作为所述增大追踪输出端；

第二或非门，一输入端连接所述第二与非门的输出端，一输入端连接所述增大追踪输入端，输出端作为所述减小追踪输出端；

第三或非门，一输入端连接所述第一与门的输出端，一输入端连接所述第二与门的输出端；

第五与非门，一输入端连接所述第三与非门的输出端，一输入端连接所述第四与非门的输出端，一输入端连接所述第三或非门的输出端；

所述第四D触发器的输入端连接所述第五与非门的输出端，输出端用于输出相应的所述第一子控制信号。

12.根据权利要求6所述的占空比调整电路，其特征在于，所述占空比校正模块，包括：

至少一个第一调整单元和至少一个第二调整单元；

所述第一调整单元被配置为，基于所述第一调整控制信号和所述第二调整控制信号调节所述初始时钟信号的占空比，以生成中间时钟信号；

所述第二调整单元被配置为，基于所述第一调整控制信号的反相信号和所述第二调整控制信号的反相信号调节所述中间时钟信号的占空比，以生成所述调整时钟信号。

13.根据权利要求12所述的占空比调整电路，其特征在于，包括：

所述第一调整单元，包括：

第一控制P型晶体管，控制端用于接收相应的所述第二调整控制信号，第一端用于接收高电平，第二端连接第一P型晶体管的第一端；

所述第一P型晶体管的控制端用于接收所述初始时钟信号，第二端用于输出所述中间时钟信号；

第一控制N型晶体管，控制端用于接收相应的所述第一调整控制信号，第一端用于接收低电平，第二端连接第一N型晶体管的第一端；

所述第一N型晶体管的控制端用于接收所述初始时钟信号，第二端用于输出所述中间时钟信号；

所述第二调整单元，包括：

第二控制P型晶体管，控制端用于接收相应的所述第一调整控制信号的反相信号，第一端用于接收高电平，第二端连接第二P型晶体管的第一端；

所述第二P型晶体管的控制端用于接收所述中间时钟信号，第二端用于输出所述调整时钟信号；

第二控制N型晶体管，控制端用于接收相应的所述第二调整控制信号的反相信号，第一端用于接收低电平，第二端连接第二N型晶体管的第一端；

所述第二N型晶体管的控制端用于接收所述中间时钟信号，第二端用于输出所述调整时钟信号。

14.根据权利要求1所述的占空比调整电路，其特征在于，还包括：

相位误差检测模块，用于检测多个所述调整时钟信号之间的相位差，并基于所述相位差生成相位标识信号；

模式选择器，一输入端连接所述占空比检测模块，另一输入端连接所述相位误差检测模块，所述模式选择器被配置为，基于模式选择信号直接输出所述标识信号，或将所述相位标识信号转化为相应的所述标识信号后，输出所述标识信号。

15.一种存储器，其特征在于，包括权利要求1～14任一项所述的占空比调整电路，并基于所述占空比调整电路调整时钟信号的占空比。