CN118054802A - 射频电路及其校正方法 - Google Patents
射频电路及其校正方法 Download PDFInfo
- Publication number
- CN118054802A CN118054802A CN202211431007.XA CN202211431007A CN118054802A CN 118054802 A CN118054802 A CN 118054802A CN 202211431007 A CN202211431007 A CN 202211431007A CN 118054802 A CN118054802 A CN 118054802A
- Authority
- CN
- China
- Prior art keywords
- analog converter
- current digital
- modulator
- component
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title abstract description 26
- 239000000872 buffer Substances 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000003595 spectral effect Effects 0.000 description 4
- 101000878595 Arabidopsis thaliana Squalene synthase 1 Proteins 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100383079 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cdb4 gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种射频电路,包含同相路径及正交路径。该同相路径包含第一调变器及第一组件,正交路径包含第二调变器及第二组件。第一调变器、第二调变器、第一组件及第二组件分别包含电流数字模拟转换器。该校正方法包含:校正第一及第二调变器的直流偏移,以得到第一目标设定值;交换同相路径及正交路径,再次校正第一及第二调变器的直流偏移,以得到第二目标设定值;以第一及第二目标设定值的函数值设定第一及第二调变器的电流数字模拟转换器;校正第一及第二组件的直流偏移;校正第一及第二调变器的直流偏移;以及,校正第一及第二组件的直流偏移。
Description
技术领域
本发明是关于电子装置,尤其是关于射频电路及其校正方法。
背景技术
正交振幅调变(Quadrature Amplitude Modulation,QAM)常用于无线装置中,而无线装置的射频电路常会遇到同相(in-phase)路径(以下简称为I路径)与正交(quadrature-phase)路径(以下简称为Q路径)不平衡(即,同相与正交之间不平衡(In-phase Quadrature-phase imbalance))的问题,简称为IQ不平衡(IQ imbalance)。而IQ不平衡(尤其是不匹配的直流偏置(DC offset))会导致射频电路的本地振荡器(localoscillator,LO)信号的泄漏(leakage)。
发明内容
鉴于先前技术的不足,本发明的目的在于提供一种射频电路及其校正方法,以改善先前技术的不足。
本发明的一个实施例提供一种射频电路的校正方法,该射频电路包含同相路径及正交路径,该同相路径包含第一调变器及第一组件,该正交路径包含第二调变器及第二组件,该第一调变器、该第二调变器、该第一组件及该第二组件分别包含第一电流数字模拟转换器、第二电流数字模拟转换器、第三电流数字模拟转换器及第四电流数字模拟转换器。该校正方法包含:校正该第一调变器及该第二调变器的直流偏移,以得到用于该第一电流数字模拟转换器及该第二电流数字模拟转换器的第一目标设定值;交换该同相路径及该正交路径,然后再次校正该第一调变器及该第二调变器的该直流偏移,以得到用于该第一电流数字模拟转换器及该第二电流数字模拟转换器的第二目标设定值;以该第一目标设定值及该第二目标设定值的函数值设定该第一电流数字模拟转换器及该第二电流数字模拟转换器;校正该第一组件及该第二组件的直流偏移,以得到用于该第三电流数字模拟转换器及该第四电流数字模拟转换器的第三目标设定值;校正该第一调变器及该第二调变器的该直流偏移,以得到用于该第一电流数字模拟转换器及该第二电流数字模拟转换器的第四目标设定值;以及,校正该第一组件及该第二组件的该直流偏移,以得到用于该第三电流数字模拟转换器及该第四电流数字模拟转换器的第五目标设定值。
本发明的另一个实施例提供一种射频电路。射频电路包含同相路径、正交路径及控制电路,该同相路径包含第一调变器及第一组件,该正交路径包含第二调变器及第二组件,该第一调变器、该第二调变器、该第一组件及该第二组件分别包含第一电流数字模拟转换器、第二电流数字模拟转换器、第三电流数字模拟转换器及第四电流数字模拟转换器。该控制电路执行以下步骤以校正该射频电路:校正该第一调变器及该第二调变器的直流偏移,以得到用于该第一电流数字模拟转换器及该第二电流数字模拟转换器的第一目标设定值;交换该同相路径及该正交路径,然后再次校正该第一调变器及该第二调变器的该直流偏移,以得到用于该第一电流数字模拟转换器及该第二电流数字模拟转换器的第二目标设定值;以该第一目标设定值及该第二目标设定值的函数值设定该第一电流数字模拟转换器及该第二电流数字模拟转换器;校正该第一组件及该第二组件的直流偏移,以得到用于该第三电流数字模拟转换器及该第四电流数字模拟转换器的第三目标设定值;校正该第一调变器及该第二调变器的该直流偏移,以得到用于该第一电流数字模拟转换器及该第二电流数字模拟转换器的第四目标设定值;以及,校正该第一组件及该第二组件的该直流偏移,以得到用于该第三电流数字模拟转换器及该第四电流数字模拟转换器的第五目标设定值。
本发明的实施例所体现的技术手段可以改善先前技术的缺点的至少其中之一,因此本发明相较于先前技术可以校正射频电路的IQ不平衡,减少本地振荡信号的泄漏。
为了能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图式,然而所提供的附图仅用于提供参考与说明,并非用来对本发明加以限制。
附图说明
图1A是本发明电子装置的一个实施例的功能方块图。
图1B示出了调变器及低通滤波器各包含一个电流数字模拟转换器。
图2示出了电流数字模拟转换器的直流偏置与数字码的理想关系图。
图3及图4示出了电流数字模拟转换器的直流偏置与数字码的实际关系图。
图5A及图5B示出了本发明射频电路的校正方法的一个实施例的流程图。
图6示出了校正步骤的一个实施例的细节。
图7示出了本发明射频电路的校正方法的另一个实施例的流程图。
图8及图9示出了电流数字模拟转换器的直流偏置与数字码的实际关系图。
图10A是本发明电子装置的另一个实施例的功能方块图。
图10B示出了调变器及缓冲器各包含一个电流数字模拟转换器。
符号说明
100、1000:电子装置
101、1001:射频电路
102:控制电路
110:同相路径
112、122:DAC(数字模拟转换器)
114、124、1014、1024:LPF(低通滤波器)
116、126:调变器
120:正交路径
130:回授路径
132:ADC(模拟数字转换器)
134:PGA(功率增益放大器)
136:自混频器
140:加法电路
150:PAD(功率放大器驱动器)
160:PA(功率放大器)
170:LO(本地振荡器)
PSD:功率频谱密度
103:PSD测量电路
SF:回授信号
CD1、CD2、CD_A1、CD_A5、CD_A2、CD_A3、CD_A4、CD_B1、CD_B5、CD_B2、CD_B3、CD_B4:数位码
ID1、ID2、ID3、ID4、ID5、ID6:电流数字模拟转换器
SS1:第一校正区间
SS2:第二校正区间
SS1':第三校正区间
SS2':第四校正区间
1018、1028:缓冲器
A_Die:模拟晶粒
D_Die:数位晶粒
S405、S410、S420、S430、S435、S440、S450、S460、S610、S710、S720、S730、S740:步骤
具体实施方式
以下说明内容的技术用语是参照本技术领域的习惯用语,如本说明书对部分用语有加以说明或定义,该部分用语的解释是以本说明书的说明或定义为准。
本发明的公开内容包含射频电路及其校正方法。由于本发明的射频电路所包含的部分组件单独而言可能为已知组件,因此在不影响该装置发明的充分公开及可实施性的前提下,以下说明对于已知组件的细节将予以省略。此外,本发明的射频电路的校正方法的部分或全部流程可以是软件及/或固件的形式,并且可通过本发明的控制电路或其等效装置来执行,在不影响该方法发明的充分公开及可实施性的前提下,以下方法发明的说明将着重于步骤内容而非硬件。
图1A是本发明电子装置的一个实施例的功能方块图。电子装置100包含射频电路101及控制电路102。射频电路101包含同相路径110、正交路径120、反馈路径130、加法电路140、功率放大器驱动器(power amplifier driver,PAD)150、功率放大器(poweramplifier,PA)160以及本地振荡器(local oscillator,LO)170。同相路径110包含数字模拟转换器(digital-to-analog converter,DAC)112、低通滤波器(low-pass filter,LPF)114以及调变器(或称为混频器(mixer))116。正交路径120包含DAC 122、LPF 124以及调变器126。反馈路径130包含模拟数字转换器(analog-to-digital converter,ADC)132、功率增益放大器(Power Gain Amplifier,PGA)134以及自混频器(self-mixer)136。射频电路101的原理及操作细节为本领域普通技术人员所熟知,因此不再赘述。
控制电路102包含功率谱密度(power spectral density,PSD)测量电路103。PSD测量电路103用来测量反馈信号SF的功率频谱密度。控制电路102根据PSD测量电路103所输出的功率频谱密度PSD来调整(或产生)数字码CD1及数字码CD2。控制电路102透过数字码CD1设定调变器116及调变器126的电流数字模拟转换器(Current Digital-to-AnalogConverter,IDAC)。控制电路102透过数字码CD2设定LPF 114及LPF 124的电流数字模拟转换器。
请参阅图1B,图1B示出了调变器116、调变器126、LPF 114及LPF 124各包含一个电流数字模拟转换器(分别为电流数字模拟转换器ID1、电流数字模拟转换器ID2、电流数字模拟转换器ID3及电流数字模拟转换器ID4)。电流数字模拟转换器的细部电路及操作原理为本领域普通技术人员所熟知,因此不再赘述。理想上,该些电流数字模拟转换器的直流偏置(DC offset)与数字码(即,设定值)的关系是线性的(如图2所示)。然而,因为制程变化(process variation)等因素,该些组件的实际的直流偏置与数字码的关系可能是非线性的。举例来说,调变器116的电流数字模拟转换器ID1的特性与调变器126的电流数字模拟转换器ID2的特性可能是非线性的(如图3所示),而LPF 114的电流数字模拟转换器ID3的特性与LPF 124的电流数字模拟转换器ID4的特性可能是非线性的(如图4所示)。因此,必须对LPF 114、调变器116、LPF 124及调变器126进行校正(例如,通过调整数字码),以使同相路径110与正交路径120在直流偏置上更为匹配,防止LO 170的本地振荡器信号的泄漏。
请参阅图3,对调变器116及调变器126而言,电流数字模拟转换器的数字码的最小值及最大值分别为数字码CD_A1与数字码CD_A5。数字码CD_A2、数字码CD_A3及数字码CD_A4可以分别约为数字码CD_A5的1/4、2/4及3/4。请参阅图4,对LPF 114及LPF 124而言,电流数字模拟转换器的数字码的最小值及最大值分别为数字码CD_B1与数字码CD_B5。数字码CD_B2、数字码CD_B3及数字码CD_B4可以分别约为数字码CD_B5的1/4、2/4及3/4。
图3及图4将数位码划分为4个区间;然而,这仅用于示例而非用以限定本发明。在一个不同的实施例中,数字码可以被划分为N个区间(N为大于等于2的整数)。
需注意的是,请参阅图3及图4,LPF 114(124)的电流数字模拟转换器的数字码的范围([CD_A1,CD_A5])可能等于或不等于调变器116(126)的电流数字模拟转换器的数字码的范围([CD_B 1,CD_B5])。举例来说,假设LPF 114(124)的电流数字模拟转换器的数字码为X个位(即,CD_A5=2^X-1),且调变器116(126)的电流数字模拟转换器的数字码为Y个位(即,CD_B5=2^Y-1),则X=Y或X≠Y(X及Y为大于等于2的整数)。
图5A、图5B及图6示出了本发明射频电路的校正方法的一个实施例的流程图,包含以下步骤。
步骤S405:控制电路102决定第一校正区间SS1。更明确地说,请参阅图3,控制电路102根据数字码的范围(即,[CD_A1,CD_A5])决定第一校正区间SS1。第一校正区间SS1可以是数字码的全部范围(即,SS1=[CD_A1,CD_A5])或是局部范围(例如,SS1=[CD_A1,CD_A4]或SS1=[CD_A3,CD_A5])。在图3的例子中,第一校正区间SS1是[CD_A1,CD_A3](即,CD_A1≦CD1≦CD_A3)。在一些实施例中,控制电路102根据经验或调变器116(126)的特性来决定第一校正区间SS1。
步骤S410:控制电路102根据第一校正区间SS1,校正调变器116的直流偏移及调变器126的直流偏移,以得到用于电流数字模拟转换器ID1及电流数字模拟转换器ID2的第一目标设定值(CT1)。在一些实施例中,步骤S410包含调低LPF 114与LPF 124的增益(例如调至最小值),以降低LPF 114与LPF124对信号的影响。
请参阅图6,图6示出了步骤S410的实施细节的一个实施例。
步骤S610:在该校正区间(例如,第一校正区间SS1)内,控制电路102以内插法或扫描全部数字码的方式找出数字码CD1的目标设定值(例如,步骤S410的第一目标设定值(CT1))。目标设定值对应于相对小的镜像信号(即,镜像信号的功率频谱密度PSD相对小)。
请继续参阅图5A。
步骤S420:控制电路102交换(swap)I路径及Q路径,然后根据第一校正区间SS1,再次校正调变器116的直流偏移及调变器126的直流偏移,以得到用于电流数字模拟转换器ID1及电流数字模拟转换器ID2的第二目标设定值(CT2)。步骤S420与步骤S410相似(即,步骤S420的实施细节可以参考步骤S610),但控制电路102先控制I路径及Q路径交换(例如,通过控制LPF114/124或调变器116/126的开关),再进行校正操作。交换I路径与Q路径为本领域普通技术人员所熟知,因此不再赘述。
类似地,在一些实施例中,步骤S420包含调低LPF 114与LPF124的增益。
步骤S430:控制电路102以第一目标设定值(CT1)及第二目标设定值(CT2)的函数值(例如平均值或与其近似的函数值)设定调变器116的电流数字模拟转换器ID1及调变器126的电流数字模拟转换器ID2。举例来说,控制电路102以(CT1+CT2)/2设定电流数字模拟转换器ID1及电流数字模拟转换器ID2。
步骤S435:控制电路102决定第二校正区间SS2。步骤S435与步骤S405类似。请参考图4,在图4的例子中,第二校正区间SS2是[CD_B3,CD_B5](即,CD_B3≦CD2≦CD_B5)。在一些实施例中,控制电路102根据经验或LPF114(124)的特性来决定第二校正区间SS2。
步骤S440:控制电路102根据第二校正区间SS2校正LPF 114的直流偏移及LPF 124的直流偏移,以得到用于电流数字模拟转换器ID3及电流数字模拟转换器ID4的第三目标设定值(CT3)。类似于步骤S410,步骤S440的实施细节可以参考步骤S610。在一些实施例中,若控制电路102在步骤S410及步骤S420中调低LPF 114与LPF 124的增益,则控制电路102在步骤S440中调高LPF 114与LPF 124的增益(例如调至最大值)。
以下的讨论请参阅图5B。由于步骤S440对LPF 114及LPF 124进行了校正,所以需要再次校正调变器116及调变器126(步骤S450)。再者,由于步骤S450对调变器116及调变器126进行了校正,所以需要再次校正LPF 114及LPF 124(步骤S460)。
步骤S450:控制电路102根据第一校正区间SS1校正调变器116及调变器126的直流偏移,以得到用于电流数字模拟转换器ID1及电流数字模拟转换器ID2的第四目标设定值(CT4)。步骤S450的实施细节可以参考步骤S610。类似地,在一些实施例中,步骤S450包含调低LPF 114与LPF 124的增益。
步骤S460:控制电路102根据第二校正区间SS2校正LPF 114及LPF 124的直流偏移,以得到用于电流数字模拟转换器ID3及电流数字模拟转换器ID4的第五目标设定值(CT5)。步骤S460的实施细节可以参考步骤S610。在一些实施例中,若控制电路102在步骤S450中调低LPF 114与LPF 124的增益,则控制电路102在步骤S460中调高LPF 114与LPF124的增益。
综上所述,经过多次校正调变器116及调变器126(包含步骤S410~步骤S430以及步骤S450)以及多次校正LPF 114及调变器116(包含步骤S440以及步骤S460),射频电路101的IQ不平衡可以得到校正,减少本地振荡信号的泄漏。
图7示出了本发明射频电路的校正方法的另一个实施例的流程图,包含以下步骤。
步骤S405~S440:请参考图5A的流程图及相关的说明。
步骤S710:控制电路102根据该平均值(即,步骤S430的平均值(CT1+CT2)/2)决定第三校正区间SS1',第三校正区间SS1'小于步骤S410及步骤S420的第一校正区间SS1(即,SS1'<SS1)。更明确地说,请参阅图8(图8对应于图3),图8的例子假设平均值((CT1+CT2)/2)大于数位码CD_A2(即,CD_A2<(CT1+CT2)/2≦CD_A3),因此控制电路102决定第三校正区间SS1'为[CD_A2,CD_A3]。然而,如果平均值((CT1+CT2)/2)小于等于数位码CD_A2(即,CD_A1≦(CT1+CT2)/2≦CD_A2),则控制电路102决定第三校正区间SS1'为[CD_A1,CD_A2]。
步骤S720:控制电路102根据第三校正区间SS1',校正调变器116的直流偏移及调变器126的直流偏移,以得到用于电流数字模拟转换器ID1及电流数字模拟转换器ID2的第四目标设定值(CT4)。步骤S720与步骤S450相似,差别在于步骤S720是根据第三校正区间SS1'进行校正(即,对图8的例子而言,CD_A2≦CD1≦CD_A3)。由于第三校正区间SS1'小于第一校正区间SS1(即,候选的数字码变少),所以相较于步骤S450,步骤S720可以更快得到第四目标设定值(CT4),而且内插法也会更为准确(即,第四目标设定值(CT4)更为准确)。
步骤S730:控制电路102根据第三目标设定值(CT3)决定第四校正区间SS2'。步骤S730与步骤S710相似。第四校正区间SS2'小于步骤S440的第二校正区间SS2(即,SS2'<SS2)。更明确地说,请参阅图9(图9对应于图4),图9的例子假设第三目标设定值(CT3)小于等于CD_B4(即,CD_B3≦CT3≦CD_B4),因此控制电路102决定第四校正区间SS2'为[CD_B3,CD_B4]。
步骤S740:控制电路102根据第四校正区间SS2',校正LPF 114的直流偏移及LPF124的直流偏移,以得到用于电流数字模拟转换器ID3及电流数字模拟转换器ID4的第五目标设定值(CT5)。步骤S740与步骤S460相似,差别在于步骤S740是根据第四校正区间SS2'进行校正(即,对图9的例子而言,CD_B3≦CD2≦CD_B4)。相较于步骤S460,步骤S740可以更快得到第五目标设定值(CT5),而且内插法也会更为准确(即,第五目标设定值(CT5)更为准确)。
综上所述,在图7的实施例中,因为第二次校正(即,步骤S720或步骤S740)所使用的校正区间(即,第三校正区间SS1'或第四校正区间SS2')小于第一次校正(即,步骤S410~步骤S420或步骤S440)所使用的校正区间(即,第一校正区间SS1或第二校正区间SS2),所以第二次校正会更快收敛(即,更快得到第四目标设定值(CT4)或第五目标设定值(CT5)),加速射频电路101的整体的校正流程。
请参阅图10A,图10A是本发明电子装置的另一个实施例的功能方块图。电子装置1000与电子装置100相似,差别在于LPF 1014及LPF 1024是被动式组件(不包含电流数字模拟转换器),而且射频电路1001的同相路径110及正交路径120分别更包含缓冲器1018及缓冲器1028。电子装置1000是模拟晶粒(analog die)A_Die与数字晶粒(digital die)D_Die的组合,而缓冲器1018及缓冲器1028是用来确保数字晶粒D_Die与模拟晶粒A_Die之间的数据传输正确。
请参阅图10B,图10B示出了调变器116、调变器126、缓冲器1018及缓冲器1028各包含一个电流数字模拟转换器(分别为电流数字模拟转换器ID1、电流数字模拟转换器ID2、电流数字模拟转换器ID5及电流数字模拟转换器ID6)。
因为缓冲器1018及缓冲器1028包含电流数字模拟转换器,所以图10A的射频电路1001也可以根据上述的校正方法校正。更明确地说,当图5A~图5B或图7的校正方法应用于射频电路1001时,只需以缓冲器1018与缓冲器1028分别取代步骤S440、步骤S460及步骤S740中的LPF 114与LPF 124,以及以电流数字模拟转换器ID5与电流数字模拟转换器ID6分别取代电流数字模拟转换器ID3与电流数字模拟转换器ID4即可。
请注意,只要缩减第一校正区间SS1及第二校正区间SS2的其中一者,就可以加速射频电路101或射频电路1001的整体的校正流程及/或提高内插法的准确度。换言之,在一个不同的实施例中,控制电路102执行步骤S405~步骤S440、步骤S710、步骤S720以及步骤S460(即,只把第一校正区间SS1缩减为第三校正区间SS1',但不缩减第二校正区间SS2)。在另一个不同的实施例中,控制电路102执行步骤S405~步骤S440、步骤S450、步骤S730及步骤S740(即,只把第二校正区间SS2缩减为第四校正区间SS2',但不缩减第一校正区间SS1)。
本领域普通技术人员可以根据以上的公开内容来设计控制电路102,也就是说,控制电路102可以是特殊应用集成电路(Application Specific Integrated Circuit,ASIC)或是由可程序化逻辑设备(Programmable Logic Device,PLD)等电路或硬件实作。
虽然上文公开的实施例以调变器、低通滤波器及缓冲器为例,然此并非对本发明的限制,本技术领域人员可依本发明的公开内容适当地将本发明应用于其它具有电流数字模拟转换器的组件。
由于本领域普通技术人员可通过本发明申请中关于装置的公开内容来了解本发明申请中方法发明的实施细节与变化,因此,为避免赘文,在不影响该方法发明的公开要求及可实施性的前提下,重复的说明在此予以省略。请注意,上文公开的图标中,组件的形状、尺寸及比例仅为示意,是供本领域技术人员了解本发明的用途,并非用以限制本发明。此外,在一些实施例中,上文公开的流程图中所提及的步骤可依实际操作调整其前后顺序,甚至可同时或部分同时执行。
虽然本发明的实施例如上所述,但是这些实施例并非用来限定本发明,本领域普通技术人员可依据本发明明示或暗示的内容对本发明的技术特征进行变化,凡此种种变化均属于本发明所寻求的专利保护范畴,换言之,本发明的专利保护范围须以本发明申请的权利要求书界定范围为准。
Claims (10)
1.一种射频电路,其特征在于,所述射频电路包含同相路径、正交路径及控制电路,所述同相路径包含第一调变器及第一组件,所述正交路径包含第二调变器及第二组件,所述第一调变器、所述第二调变器、所述第一组件及所述第二组件分别包含第一电流数字模拟转换器、第二电流数字模拟转换器、第三电流数字模拟转换器及第四电流数字模拟转换器,所述控制电路执行以下步骤以校正所述射频电路:
(A)校正所述第一调变器及所述第二调变器的直流偏移,以得到用于所述第一电流数字模拟转换器及所述第二电流数字模拟转换器的第一目标设定值;
(B)交换所述同相路径及所述正交路径,然后再次校正所述第一调变器及所述第二调变器的所述直流偏移,以得到用于所述第一电流数字模拟转换器及所述第二电流数字模拟转换器的第二目标设定值;
(C)以所述第一目标设定值及所述第二目标设定值的函数值设定所述第一电流数字模拟转换器及所述第二电流数字模拟转换器;
(D)校正所述第一组件及所述第二组件的直流偏移,以得到用于所述第三电流数字模拟转换器及所述第四电流数字模拟转换器的第三目标设定值;
(E)校正所述第一调变器及所述第二调变器的所述直流偏移,以得到用于所述第一电流数字模拟转换器及所述第二电流数字模拟转换器的第四目标设定值;以及
(F)校正所述第一组件及所述第二组件的所述直流偏移,以得到用于所述第三电流数字模拟转换器及所述第四电流数字模拟转换器的第五目标设定值。
2.如权利要求1所述的射频电路,其特征在于,步骤(A)是根据第一校正区间进行校正,步骤(E)是根据第二校正区间进行校正,而所述第二校正区间小于所述第一校正区间。
3.如权利要求2所述的射频电路,其特征在于,步骤(D)是根据第三校正区间进行校正,步骤(F)是根据第四校正区间进行校正,而所述第四校正区间小于所述第三校正区间。
4.如权利要求3所述的射频电路,其特征在于,所述控制电路是根据所述第三目标设定值决定所述第四校正区间。
5.如权利要求2所述的射频电路,其特征在于,所述控制电路是根据所述函数值决定所述第二校正区间。
6.如权利要求1所述的射频电路,其特征在于,步骤(D)是根据第一校正区间进行校正,步骤(F)是根据第二校正区间进行校正,而所述第二校正区间小于所述第一校正区间。
7.如权利要求6所述的射频电路,其特征在于,所述控制电路是根据所述第三目标设定值决定所述第二校正区间。
8.如权利要求1所述的射频电路,其特征在于,所述第一组件是第一低通滤波器,而所述第二组件是第二低通滤波器。
9.如权利要求8所述的射频电路,其特征在于,步骤(A)及步骤(E)更包含调低所述第一低通滤波器的增益及所述第二低通滤波器的增益,且步骤(D)及步骤(F)更包含调高所述第一低通滤波器的所述增益及所述第二低通滤波器的所述增益。
10.如权利要求1所述的射频电路,其特征在于,所述第一组件是第一缓冲器,而所述第二组件是第二缓冲器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211431007.XA CN118054802A (zh) | 2022-11-15 | 2022-11-15 | 射频电路及其校正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211431007.XA CN118054802A (zh) | 2022-11-15 | 2022-11-15 | 射频电路及其校正方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118054802A true CN118054802A (zh) | 2024-05-17 |
Family
ID=91045622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211431007.XA Pending CN118054802A (zh) | 2022-11-15 | 2022-11-15 | 射频电路及其校正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118054802A (zh) |
-
2022
- 2022-11-15 CN CN202211431007.XA patent/CN118054802A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6798844B2 (en) | Correction of phase and amplitude imbalance of I/Q modulator | |
US7657236B2 (en) | Transmitter having reduced local oscillator (LO) leakage by determining direct LO coupling and baseband DC offset | |
US7330073B2 (en) | Arbitrary waveform predistortion table generation | |
KR100794983B1 (ko) | 캐리어 누설을 억제하는 방법 및 시스템 | |
US6993091B2 (en) | Correction of DC-offset of I/Q modulator | |
US6763227B2 (en) | Systems and methods for modulator calibration | |
US20030067995A1 (en) | Transmission apparatus | |
US8385458B2 (en) | Signal processing circuit and signal processing method | |
US7904045B2 (en) | Phase detector comprising a switch configured to select a phase offset closest to a phase of an amplifier | |
JP4901679B2 (ja) | 無線送受信装置及び無線送信方法 | |
US6654426B2 (en) | Correction of nonlinearity of I/Q modulator | |
US11671131B2 (en) | Transmitter circuit, compensation value calibration device and method for calibrating IQ imbalance compensation values | |
KR20230117229A (ko) | 디지털 지원 라디오 주파수(rf) 송신기 | |
US7742543B2 (en) | Transmission circuit by polar modulation system and communication apparatus using the same | |
AU764136B2 (en) | Amplitude calculation circuit | |
JP2002084146A (ja) | プリディストーション型歪補償電力増幅器 | |
EP2154852B1 (en) | DC Offset correction in a transmitter | |
CN112671479A (zh) | 基于图像失真水平设置本地振荡器占空比的装置和方法 | |
JP2006253749A (ja) | 歪み補償装置及びその方法 | |
CN118054802A (zh) | 射频电路及其校正方法 | |
TWI813496B (zh) | 射頻電路及其校正方法 | |
CN111934630A (zh) | 包络跟踪电源调制器及相关的方法和系统 | |
EP3780388A1 (en) | Radio frequency receiver, radio frequency transmitter and communication device | |
JP2927164B2 (ja) | 位相変調器 | |
US20210105029A1 (en) | Radio communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination |