CN118054658A - 电源供应电路 - Google Patents

Abstract

一种电源供应电路。其中，功率因数校正电路用于根据第一电压进行功率因数校正，以产生中继电压。第一储存电容用于储存第一电能，第一电能相关于中继电压。升压转换电路连接于功率因数校正电路，且用于根据中继电压产生输出电压。升压转换电路包括第一后级电感、第一后级二极管与第一后级晶体管。第二储存电容用于储存第二电能，第二电能相关于输出电压。第二储存电容的电容值小于第一储存电容的电容值，第一电能全部或部分转移为第二电能。

Description

电源供应电路

技术领域

本发明关于一种电源供应电路，特别有关于一种可提升电能滞留时间的电源供应电路。

背景技术

图1为现有技术的电源供应电路10的电路图。如图1所示，电源供应电路10包括：滤波器30、功率因数校正(power factor correction，PFC)电路40、电容C_bk及直流-直流(DC-DC)转换电路50。电源供应电路10接收输入电压Vin1，并将输入电压Vin1转换为输出电压Vout。输出电压Vout例如为差分(differential)形式，输出电压Vout具有正输出电位Vout(+)以及负输出电位Vout(-)。

PFC电路40包括4个二极管D1～D4组成的桥式(bridge)电路、电感L_pf、晶体管Q_pf及二极管D_pf。PFC电路40用于调整输入电压Vin1与其对应的输入电流(图中未显示)之间的相位差(phase difference)，以使得输入电压Vin1与其对应的输入电流产生的电能具有较大的功率值。电能可储存于电容C_bk，而后经由直流-直流转换电路50产生输出电压Vout。现有的直流-直流转换电路50通常以升压转换电路(boost converter)来实现。

优良的电源供应电路10必须具备高功率转换效率、高功率密度(power density)与足够的电能滞留时间(holdup time)。然而，PFC电路40的电感L_pf通常具有较大的尺寸、且用于储存电能的电容C_bk亦具有较大的尺寸。较大的尺寸的电感L_pf及电容C_bk限制了电源供应电路10的功率密度。并且，桥式电路的二极管D1～D4的跨压(voltage drop)亦限制了电源供应电路10的转换效率。

因此，本技术领域的技术人员致力于改良电源供应电路之中的PFC电路及升压转换电路，期能在不牺牲电能的滞留时间的前提下，能够减小元件尺寸以降低硬件成本，并进一步提升电源供应电路的转换效率及功率密度。

发明内容

根据本发明的一方面，提供一种电源供应电路，包括以下元件。功率因数校正电路用于根据第一电压进行功率因数校正，以产生中继电压。第一储存电容用于储存第一电能，第一电能相关于中继电压。升压转换电路连接于功率因数校正电路，且用于根据中继电压产生输出电压。升压转换电路包括以下元件。第一后级电感，连接于第一储存电容。第一后级二极管，连接于第一后级电感。第一后级晶体管，连接于第一后级电感及第一后级二极管。第二储存电容，连接于第一后级二极管，且用于储存第二电能，第二电能相关于输出电压。第二储存电容的电容值小于第一储存电容的电容值，第一电能全部或部分转移为第二电能。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为现有技术的电源供应电路10的电路图。

图2A为本发明第一实施例的电源供应电路1000-1a的电路图。

图2B为本发明第二实施例的电源供应电路1000-1b的电路图。

图2C为本发明第三实施例的电源供应电路1000-1c的电路图。

图2D为本发明第四实施例的电源供应电路1000-1d的电路图。

图2E为本发明第五实施例的电源供应电路1000-1e的电路图。

图2F为本发明第六实施例的电源供应电路1000-1f的电路图。

图3A为本发明第七实施例的电源供应电路1000-2a的电路图。

图3B为本发明第八实施例的电源供应电路1000-2b的电路图。

图4A、图4B分别为本发明第九、十实施例的电源供应电路1000-3a、1000-3b的电路图。

图5A、图5B分别为本发明第十一、十二实施例的电源供应电路1000-4a、1000-4b的电路图。

图6A、图6B分别为本发明第十三、十四实施例的电源供应电路1000-5a、1000-5b的电路图。

图7A、图7B分别为本发明第十五、十六实施例的电源供应电路1000-6a、1000-6b的电路图。

图8为本发明另一实施例的PFC电路200-7的电路图。

图9为本发明又一实施例的PFC电路200-8的电路图。

图10为本发明另一实施例的升压转换电路100-2的电路图。

图11为本发明又一实施例的升压转换电路100-3的电路图。

图12为本发明再一实施例的升压转换电路100-4的电路图。

其中，附图标记：

10,1000-1a～1000-1f:电源供应电路

1000-2a～1000-6a,1000-2b～1000-6b:电源供应电路

30:滤波器

50,100-1a,100-1b,100-1c,100-1d,100-2～100-4:升压转换电路

40,200-1～200-6:PFC电路

300:滤波器

Vin1:第一电压(输入电压)

Vin2:第二电压

Vin3:第三电压

Vout:输出电压

Vout(+):正输出电位

Vout(-):负输出电位

N1,N2,N3,N4:节点

GND:接地端

L_pf,L_pf1～L_pf3:电感

L_bs1～L_bs4:电感

C_bk,C_bk1:电容

C_bs1:电容

Q_pf,Q_pf1～Q_pf8:晶体管

Q_bs1:晶体管

D1～D4,D_pf,D_pf1～D_pf6:二极管

D_bs1～D_bs3:二极管

R_ir1:电阻

Q_ir1:开关

T1:变压器

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

图2A为本发明第一实施例的电源供应电路1000-1a的电路图。如图2A所示，电源供应电路1000-1a包括升压转换电路100-1a、功率因数校正(PFC)电路200-1及前级电路300。

前级电路300接收第一电压Vin1，第一电压Vin1是输入电压，其为交流(AC)电压形式。前级电路300包括滤波器与桥式电路(bridge)(图中未显示)。滤波器用于滤除第一电压Vin1之中的电磁干扰(EMI)，桥式电路用于整流第一电压Vin1以得到第二电压Vin2。第二电压Vin2为直流(DC)电压形式。

PFC电路200-1连接于前级电路300，PFC电路200-1的输入端接收第二电压Vin2。PFC电路200-1对于第二电压Vin2及其对应的电流(图中未显示)进行功率因数的校正。PFC电路200-1包括：电感L_pf1、二极管D_pf1及晶体管Q_pf1。电感L_pf1串联连接于二极管D_pf1，电感L_pf1的一端连接于PFC电路200-1的输入端以接收第二电压Vin2，电感L_pf1的另一端连接于二极管D_pf1的阳极。在本实施例中，电感L_pf1的另一端与二极管D_pf1的阳极共同连接于节点N4，且晶体管Q_pf1的漏极(drain)连接于节点N4。晶体管Q_pf1例如为NMOS晶体管，晶体管Q_pf1的源极(source)连接于接地端GND。

电容C_bk1可称为「第一储存电容」。电容C_bk1设置于PFC电路200-1与升压转换电路100-1a之间。电容C_bk1的一端连接于节点N3，电容C_bk1的另一端连接于接地端GND。在运作上，电容C_bk1用于储存电能。当停止提供第一电压Vin1时，储存于电容C_bk1的电能E1可供应至后级的装置。电容C_bk1连接于节点N3的一端的电位为第三电压Vin3，第三电压Vin3可称为「中继电压」。PFC电路200-1根据第一电压Vin1进行功率因数校正而产生第三电压Vin3。储存于电容C_bk1的电能E1如式(1)所示(其中，电容C_bk1的电容值亦以符号「C_bk1」表示)：

并且，晶体管Q_pf1可作为开关。在本实施例中，晶体管Q_pf1的开关切换速度较低，因此第三电压Vin3可能发生的涟波(ripple)较大。可选用电容值较大的电容C_bk1来控制第三电压Vin3的涟波。然而，选用较小尺寸的电感L_pf1以及较小尺寸的电容C_bk1有利于提升功率密度(power density)。然而，当电容C_bk1的尺寸减少(即，电容C_bk1的电容值降低)时，电源供应电路1000-1a的电能的滞留时间(holdup time)(例如，储存于电容C_bk1的电能E1的滞留时间)亦可能随之减少。

升压转换电路100-1a连接于PFC电路200-1及电容C_bk1，升压转换电路100-1a用于将电容C_bk1的一端的第三电压Vin3(即，节点N3的第三电压Vin3)转换为输出电压Vout。升压转换电路100-1a之中的节点N1的电位为输出电压Vout。升压转换电路100-1a包括：电阻R_ir1、开关Q_ir1、电感L_bs1、二极管D_bs1及晶体管Q_bs1。

在本实施例的升压转换电路100-1a之中，电阻R_ir1并联连接于开关Q_ir1，开关Q_ir1例如为NMOS晶体管(图中未显示)。电阻R_ir1的一端与开关Q_ir1的一端共同连接于节点N1。电阻R_ir1的另一端与开关Q_ir1的另一端共同连接于节点N3，即，电阻R_ir1的另一端与开关Q_ir1的另一端共同连接于电容C_bk1的一端。在运作上，电阻R_ir1与开关Q_ir1用于抑制PFC电路200-1可能产生的涌入电流(inrush current)。当PFC电路200-1的电流的电流值过高时，表示可能产生涌入电流，则开关Q_ir1为断开(turned-off)的状态以抑制涌入电流。在其它实施例中，当不设置电阻R_ir1与开关Q_ir1时，节点N3的电位相等于节点N1的电位且相等于第三电压Vin3(即，PFC电路200-1产生的「中继电压」)。

另一方面，电感L_bs1串联连接于二极管D_bs1。电感L_bs1的一端连接于节点N3，电感L_bs1的另一端与二极管D_bs1的阳极共同连接于节点N2，二极管D_bs1的阴极连接于节点N1。晶体管Q_bs1的漏极连接于节点N2，晶体管Q_bs1的源极连接于接地端GND。

电容C_bs1可称为「第二储存电容」。电容C_bs1的一端连接于升压转换电路100-1a的节点N1，电容C_bs1的另一端连接于接地端GND。升压转换电路100-1a的电感L_bs1与二极管D_bs1设置于电容C_bs1与电容C_bk1之间。电容C_bs1连接于节点N1的一端的电位为输出电压Vout，储存于电容C_bs1的电能E2如式(2)所示(其中，电容C_bs1的电容值亦以符号「C_bs1」表示)：

晶体管Q_bs1可作为开关。在本实施例中，晶体管Q_bs1例如为功率晶体管，晶体管Q_bs1的开关切换速度较高，因此输出电压Vout可能发生的涟波较小。据此，仅选用容值较小的电容C_bs1即能够控制输出电压Vout的涟波。电容C_bs1的电容值远小于电容C_bk1的电容值，例如，电容C_bs1的电容值与电容C_bk1的电容值的比例为1:100。输出电压Vout大约为400V。可选用较小尺寸的电感L_bs1以及较小尺寸的电容C_bs1。可将电容C_bk1储存的能量E1全部或部分转移(transfer)至电容C_bs1储存的能量E2。由于电容C_bk1储存的能量E1可被转移至电容C_bs1，电容C_bk1可选用较小的电容值且不影响电源供应电路1000-1a的电能的滞留时间。藉由升压转换电路100-1a的作用，可大幅减小电容C_bk1的尺寸(在一种示例中，可将电容C_bk1的尺寸减小为50％)。电容C_bk1的尺寸减小后，可降低电源供应电路1000-1a的硬件成本，且提升了电源供应电路1000-1a的功率密度。

在运作上，当正常提供第一电压Vin1时，电源供应电路1000-1a操作于第一模式，第一模式可称为「输入电压源公称模式(input source nominal mode)」。另一方面，当停止提供第一电压Vin1时，电源供应电路1000-1a操作于第二模式，第二模式可称为「输入电压源失败模式(input source failure mode)」。在第二模式之中，升压转换电路100-1a的晶体管Q_bs1操作于升压模式(boost mode)，以将储存于电容C_bk1的电能E1转移至电容C_bs1。并且，升压转换电路100-1a的二极管D_bs1对于电容C_bs1的一端的输出电压Vout进行稳压(regulation)，使输出电压Vout能够维持为电源供应电路1000-1a操作于第一模式的输出电压。

图2B为本发明第二实施例的电源供应电路1000-1b的电路图。图2B的实施例的电源供应电路1000-1b类似于图2A的实施例的电源供应电路1000-1a，差异处在于：图2B的电源供应电路1000-1b的电容C_bk1的连接方式及升压转换电路100-1b的各元件的连接方式不同。

如图2B所示，电容C_bk1连接于节点N1与节点N3之间，且电容C_bk1的一端连接于二极管D_pf1的阴极。二极管D_pf1的阴极为PFC电路200-1的输出端。另一方面，在升压转换电路100-1b之中，用于抑制涌入电流的电阻R_ir1与开关Q_ir1连接于节点N3与接地端GND之间。用于控制电容C_bk1的能量转移的晶体管Q_bs1连接于节点N1与节点N2之间，且晶体管Q_bs1的漏极连接于电容C_bs1。

由上，相较于图2A的实施例的电容C_bk1及晶体管Q_bs1都连接于接地端GND，图2B的实施例的电容C_bk1及晶体管Q_bs1不连接于接地端GND，而是连接于节点N1且进而连接于电容C_bs1。

图2C为本发明第三实施例的电源供应电路1000-1c的电路图。图2C的实施例的电源供应电路1000-1c类似于图2A的实施例的电源供应电路1000-1a，差异处在于：图2C的电源供应电路1000-1c的升压转换电路100-1c不包括电阻R_ir1。即，图2C的升压转换电路100-1c仅以开关Q_ir1进行涌入电流的抑制。可藉由「软开启控制(soft-start control)」的机制，以软件控制升压转换电路100-1c进行涌入电流的抑制，则无需设置电阻R_ir1。

图2D为本发明第四实施例的电源供应电路1000-1d的电路图。图2D的实施例的电源供应电路1000-1d类似于图2B的实施例的电源供应电路1000-1b，差异处在于：图2D的升压转换电路100-1d不包括电阻R_ir1。可藉由软开启控制的机制进行涌入电流的抑制，无需设置电阻R_ir1。

图2E为本发明第五实施例的电源供应电路1000-1e的电路图。图2E的实施例类似于图2A的实施例，差异处在于：图2E的实施例利用耦合电感(coupling inductance)的机制，电感L_bs1耦合于电感L_pf1，电感L_bs1与电感L_pf1使用相同的磁核(core)。

图2F为本发明第六实施例的电源供应电路1000-1f的电路图。图2F的实施例类似于图2B的实施例，差异处在于：图2F的实施例利用耦合电感的机制，电感L_bs1耦合于电感L_pf1。

图3A为本发明第五实施例的电源供应电路1000-2a的电路图。图3A的实施例类似于图2A的实施例，差异处在于：图3A的实施例的电源供应电路1000-2a的PFC电路200-2具有不同的组态。PFC电路200-2包括两个二极管与两个晶体管，分别为：二极管D_pf1、二极管D_pf2、晶体管Q_pf1、晶体管Q_pf2。PFC电路200-2的各元件的连接方式如下：二极管D_pf1的阴极与二极管D_pf2的阴极连接于电阻R_ir1与开关Q_ir1。二极管D_pf1的阴极与二极管D_pf2的阴极经由电阻R_ir1连接于电容C_bk1，即，二极管D_pf1的阴极与二极管D_pf2的阴极间接连接于电容C_bk1。并且，二极管D_pf1的阳极与二极管D_pf2的阳极分别连接于晶体管Q_pf1的漏极与晶体管Q_pf2的漏极。二极管D_pf1的阳极与晶体管Q_pf1的漏极连接于电感L_pf1。

图3B为本发明第五实施例的电源供应电路1000-2b的电路图。图3B的实施例类似于图2B的实施例，差异处在于：图3B的实施例的PFC电路200-2不同于图2B的实施例的PFC电路200-1，而是相同于图3A的实施例。另一方面，在图3B的电源供应电路1000-2b之中，二极管D_pf1的阴极与二极管D_pf2的阴极是直接连接于电容C_bk1。

在第3A、3B图的实施例中，亦可藉由软开启控制的机制进行涌入电流的抑制，无需设置电阻R_ir1。另一方面，亦可藉由耦合电感的机制，第3A、3B图的电感L_bs1耦合于电感L_pf1，电感L_bs1与电感L_pf1使用相同的磁核。

第4A、4B图分别为本发明第五实施例的电源供应电路1000-3a、1000-3b的电路图。第4A、4B图的实施例各自类似于第3A、3B图的实施例，差异处在于：第4A、4B图的电源供应电路1000-3a、1000-3b的PFC电路200-3具有不同的组态。第4A、4B图的PFC电路200-3包括四个二极管与两个晶体管，分别为：二极管D_pf1～D_pf4、晶体管Q_pf1及晶体管Q_pf2。PFC电路200-3的上述各元件的连接方式如下：二极管D_pf1的阳极与二极管D_pf2的阳极分别连接于晶体管Q_pf1的漏极与晶体管Q_pf2的漏极，并且，二极管D_pf1的阳极与二极管D_pf2的阳极分别连接于二极管D_pf3的阴极与二极管D_pf4的阴极。晶体管Q_pf1的源极连接于晶体管Q_pf2的源极。二极管D_pf1的阳极与晶体管Q_pf1的漏极连接于电感L_pf1。

并且，二极管D_pf1的阴极与二极管D_pf2的阴极直接或间接连接于电容C_bk1。在图4A的电源供应电路1000-3a之中，二极管D_pf1的阴极与二极管D_pf2的阴极经由电阻R_ir1连接于电容C_bk1，即，二极管D_pf1的阴极与二极管D_pf2的阴极间接连接于电容C_bk1。另一方面，在图4B的电源供应电路1000-3b之中，二极管D_pf1的阴极与二极管D_pf2的阴极直接连接于电容C_bk1。此外，亦可藉由软开启控制的机制进行涌入电流的抑制，则无需设置电阻R_ir1。并且，亦可藉由耦合电感的机制，电感L_bs1耦合于电感L_pf1，电感L_bs1与电感L_pf1使用相同的磁核。

图5A、图5B分别为本发明第五实施例的电源供应电路1000-4a、1000-4b的电路图。图5A、图5B的实施例各自类似于图4A、图4B的实施例，差异处在于：图5A、图5B的电源供应电路1000-4a、1000-4b的PFC电路200-4具有不同的组态。PFC电路200-4包括四个晶体管Q_pf1～Q_pf4及电感L_pf1，其连接方式如下：晶体管Q_pf1的源极连接于晶体管Q_pf2的漏极，晶体管Q_pf3的源极连接于晶体管Q_pf4的漏极。晶体管Q_pf1的源极连接于电感L_pf1。在图5A的电源供应电路1000-4a之中，晶体管Q_pf1的漏极与晶体管Q_pf3的漏极经由电阻R_ir1连接于电容C_bk1，即，晶体管Q_pf1的漏极与晶体管Q_pf3的漏极间接连接于电容C_bk1。另一方面，在图5B的电源供应电路1000-4b之中，晶体管Q_pf1的漏极与晶体管Q_pf3的漏极直接连接于电容C_bk1。

图6A、图6B分别为本发明第五实施例的电源供应电路1000-5a、1000-5b的电路图。图5A、图5B的PFC电路200-4之中的晶体管Q_pf3、Q_pf4分别取代为二极管D_pf1、D_pf2而成为图6A、图6B的PFC电路200-5。在图6A的电源供应电路1000-5a之中，晶体管Q_pf1的漏极与二极管D_pf1的阴极经由电阻R_ir1连接于电容C_bk1，即，晶体管Q_pf1的漏极与二极管D_pf1的阴极间接连接于电容C_bk1。另一方面，在在图6B的电源供应电路1000-5b之中，晶体管Q_pf1的漏极与二极管D_pf1的阴极直接连接于电容C_bk1。

图7A、图7B分别为本发明第五实施例的电源供应电路1000-6a、1000-6b的电路图。图7A、图7B的PFC电路200-6包括四个晶体管Q_pf1～Q_pf4、两个电感L_pf1、L_pf2以及两个二极管D_pf1、D_pf2，其连接方式如下：PFC电路200-6的第一部分之中，晶体管Q_pf2的漏极与晶体管Q_pf1的漏极连接于电感L_pf1，晶体管Q_pf1的漏极连接于二极管D_pf1的阳极。

类似的，PFC电路200-6的第二部分之中，晶体管Q_pf4的漏极与晶体管Q_pf3的漏极连接于电感L_pf2，晶体管Q_pf3的漏极连接于二极管D_pf2的阳极。

在图7A的电源供应电路1000-6a之中，二极管D_pf1的阴极与二极管D_pf2的阴极经由电阻R_ir1连接于电容C_bk1，即，二极管D_pf1的阴极与二极管D_pf2的阴极间接连接于电容C_bk1。另一方面，在图7B的电源供应电路1000-6b之中，二极管D_pf1的阴极与二极管D_pf2的阴极直接连接于电容C_bk1。

上述的图5A、图5B、图6A、图6B、图7A、图7B的各实施之中，可藉由软开启控制的机制进行涌入电流的抑制，无需设置电阻R_ir1。另一方面，亦可采用耦合电感的机制：电感L_bs1耦合于电感L_pf1、电感L_bs1耦合于电感L_pf2、或电感L_pf1耦合于电感L_pf2。并且，可变更PFC电路中的二极管、晶体管或电感的数量及连接方式，而形成不同的组态的PFC电路。例如，设置8个晶体管Q_pf1～Q_pf8及3个电感L_pf1～L_pf3而形成图8的实施例的PFC电路200-7。在PFC电路200-7之中，晶体管Q_pf1的源极连接于晶体管Q_pf2的漏极且连接于电感L_pf1，晶体管Q_pf5的源极连接于晶体管Q_pf6的漏极且连接于电感L_pf2，晶体管Q_pf7的源极连接于晶体管Q_pf8的漏极且连接于电感L_pf3。并且，晶体管Q_pf1、Q_pf5、Q_pf7与Q_pf3各自的漏极可直接连接于电容Cbk_1或间接(经由电阻R_ir1)连接于电容Cbk_1(图中未显示)。

又例如，设置2个晶体管Q_pf1、Q_pf2及1个电感L_pf1与6个二极管D_pf1～D_pf6而形成图9的实施例的PFC电路200-8。在PFC电路200-8之中，二极管D_pf5的阳极连接于二极管D_pf6的阴极，二极管D_pf2的阳极连接于二极管D_pf4的阴极且连接于电感L_pf1。二极管D_pf1的阳极连接于二极管D_pf3的阴极且连接于电感L_pf1，并连接于晶体管Q_pf1的漏极。晶体管Q_pf1的源极连接于晶体管Q_pf2的源极。并且，二极管D_pf1、D_pf2与D_pf5各自的阴极可直接连接于电容Cbk_1或间接(经由电阻R_ir1)连接于电容Cbk_1(图中未显示)。

图10为本发明另一实施例的升压转换电路100-2的电路图。图10的升压转换电路100-2类似于图2A的升压转换电路100-1a，差异处在于：升压转换电路100-2更包括另一个电感L_bs2。即，升压转换电路100-2包括两个电感L_bs1、L_bs2。

电感L_bs1串联连接于电感L_bs2。电感L_bs2、电感L_bs1与晶体管Q_bs1的漏极共同连接于节点N2。电感L_bs2设置于电感L_bs1与二极管D_bs1之间。并且，利用耦合电感的机制，电感L_bs1耦合于电感L_bs2，电感L_bs1与电感L_bs2使用相同的磁核。

图11为本发明又一实施例的升压转换电路100-3的电路图。图11的升压转换电路100-3类似于图10的升压转换电路100-2，差异处在于：升压转换电路100-3的电感L_bs1、L_bs2设置为变压器(transformer)形式的两侧线圈。例如，电感L_bs1设置为变压器T1的第一侧线圈，电感L_bs2设置为变压器T1的第二侧线圈，并且电感L_bs1与电感L_bs2使用相同的磁核。

升压转换电路100-3的各元件的连接方式如下。电感L_bs2的一端连接于二极管D_bs1的阳极，电感L_bs2的另一端连接于接地端GND以及电容C_bs1。另一方面，电感L_bs1的一端连接于电阻R_ir1及开关Q_ir1，电感L_bs1的另一端连接于晶体管Q_bs1的漏极。

图12为本发明再一实施例的升压转换电路100-4的电路图。图12的升压转换电路100-4类似于图11的升压转换电路100-3，差异处在于：升压转换电路100-4更包括：二极管D_bs2、二极管D_bs3、电感L_bs3及电感L_bs4。

升压转换电路100-4的各元件的连接方式如下。电感L_bs1设置为变压器T1的第一侧线圈，电感L_bs1连接于晶体管Q_bs1的漏极。晶体Q_bs1的源极连接于电感L_bs3，二极管D_bs3串联连接于电感L_bs3。二极管D_bs3的阴极连接于电容C_bk1。

另一方面，电感L_bs2设置为变压器T1的第二侧线圈，电感L_bs2连接于二极管D_bs1的阳极。二极管D_bs1的阴极连接于二极管D_bs2的阴极与电感L_bs4。电感L_bs4设置于二极管D_bs1与电容C_bs1之间。二极管D_bs2的阳极与电容C_bs1共同连接于接地端GND。

图10～图12的升压转换电路100-2～100-4的不同电路组态皆有益于将电容C_bk1储存的电能E1转移至电容C_bs1，据以保持或提升电源供应电路的电能的滞留时间。

在上述不同实施例中的电感L_pf1～L_pf3可称为「前级电感」、二极管D_pf1～D_pf6可称为「前级二极管」、晶体管Q_pf1～Q_pf8可称为「前级晶体管」。另一方面，电感L_bs1～L_bs4可称为「后级电感」、二极管D_bs1～D_bs3可称为「后级二极管」、晶体管Q_bs1可称为「后级晶体管」。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (18)

1.一种电源供应电路，其特征在于，包括：

一功率因数校正电路，用于根据一第一电压进行功率因数校正，以产生一中继电压；

一第一储存电容，直接或间接连接于该功率因数校正电路，且用于储存一第一电能，该第一电能相关于该中继电压；

一升压转换电路，连接于该功率因数校正电路，且用于根据该中继电压产生一输出电压，该升压转换电路包括：

一第一后级电感，连接于该第一储存电容；

一第一后级二极管，连接于该第一后级电感；以及

一第一后级晶体管，连接于该第一后级电感且连接于该第一后级二极管，以及

一第二储存电容，连接于该第一后级二极管，且用于储存一第二电能，该第二电能相关于该输出电压，

其中，该第二储存电容的电容值小于该第一储存电容的电容值，该第一电能全部或部分转移为该第二电能。

2.如权利要求1所述的电源供应电路，其特征在于，其中：

该第一储存电容的一第一端连接于该第一后级电感的一第一端，该第一储存电容的一第二端连接于一接地端；

该第一后级电感的一第二端选择性连接于该第一后级二极管的一阳极，该第一后级二极管的一阴极连接于该功率因数校正电路的一输出端；

该第一后级二极管的该阴极连接于该第二储存电容的一第一端，该第二储存电容的该第一端的电位相等于该输出电压；以及

该第一后级晶体管的一漏极连接于该第一后级二极管的该阳极。

3.如权利要求2所述的电源供应电路，其特征在于，其中该升压转换电路更包括：

一第二后级电感，连接于该第一后级晶体管的该漏极与该第一后级二极管的该阳极之间，

其中，该第一后级电感的该第二端不连接于该第一后级二极管的该阳极，该第二后级电感耦合于该第一后级电感。

4.如权利要求2所述的电源供应电路，其特征在于，其中该升压转换电路更包括：

一第二后级电感，连接于该第一后级二极管的该阳极与一接地端之间，

其中，该第一后级电感的该第二端不连接于该第一后级二极管的该阳极，该第二后级电感耦合于该第一后级电感。

5.如权利要求2所述的电源供应电路，其特征在于，其中该升压转换电路更包括：

一第一开关，连接于该功率因数校正电路的该输出端及该第一储存电容的该第一端之间，

其中，该第一开关用于抑制该功率因数校正电路产生的一涌入电流。

6.如权利要求5所述的电源供应电路，其特征在于，其中该升压转换电路更包括：

一第一电阻，并联连接于该第一开关，

其中，该第一储存电容经由该第一电阻连接于该功率因数校正电路。

7.如权利要求1所述的电源供应电路，其特征在于，其中：

该第一储存电容的一第一端连接于该第一后级电感的一第一端，该第一储存电容的一第二端连接于该功率因数校正电路的一输出端；

该第一后级电感的一第二端连接于该第一后级二极管的一阴极，该第一后级二极管的一阳极连接于该第二储存电容的一第一端；

该第二储存电容的一第二端连接于该第一储存电容的该第二端，该第二储存电容的该第二端的电位相等于该输出电压；以及

该第一后级晶体管的一源极连接于该第一后级二极管的该阴极，该第一后级晶体管的一漏极连接于该第二储存电容的该第二端。

8.如权利要求7所述的电源供应电路，其特征在于，其中该升压转换电路更包括：

一第一开关，连接于该第一储存电容的该第一端与一接地端之间，

其中，该第一开关用于抑制该功率因数校正电路产生的一涌入电流。

9.如权利要求8所述的电源供应电路，其特征在于，其中该升压转换电路更包括：

一第一电阻，并联连接于该第一开关。

10.如权利要求1所述的电源供应电路，其特征在于，其中该功率因数校正电路包括：

一第一前级二极管，其阴极直接或间接连接于该第一储存电容；

一第一前级晶体管，其漏极连接于该第一前级二极管的一阳极；以及

一第一前级电感，连接于该第一前级二极管的该阳极与该功率因数校正电路的一输入端之间。

11.如权利要求10所述的电源供应电路，其特征在于，其中该第一前级电感耦合于该第一后级电感。

12.如权利要求10所述的电源供应电路，其特征在于，其中该功率因数校正电路更包括：

一第二前级晶体管，其漏极连接于该第一前级电感且连接于该功率因数校正电路的该输入端；

一第二前级二极管，其阴极连接于该第一前级二极管的该阴极；

一第三前级晶体管，其漏极连接于该第二前级二极管的一阳极；

一第二前级电感，连接于该第二前级二极管的该阳极与该功率因数校正电路的该输入端之间；以及

一第四前级晶体管，其漏极连接于该第二前级电感且连接于该功率因数校正电路的该输入端。

13.如权利要求10所述的电源供应电路，其特征在于，其中该功率因数校正电路更包括：

一第二前级二极管，其阴极连接于该第一前级二极管的该阴极，该第二前级二极管的一阳极连接于该第一前级电感；

一第三前级二极管，其阴极连接于该第一前级二极管的该阳极；

一第四前级二极管，其阴极连接于该第二前级二极管的该阳极；

一第五前级二极管，其阴极连接于该第一前级二极管的该阴极；

一第六前级二极管，其阴极连接于该第五前级二极管的一阳极；

一第一前级晶体管，其漏极连接于该第一前级二极管的该阳极；以及

一第二前级晶体管，其源极连接于该第一前级晶体管的一源极。

14.如权利要求10所述的电源供应电路，其特征在于，其中该功率因数校正电路更包括：

一第二前级二极管，其阴极直接或间接连接于该第一储存电容且连接于该第一前级二极管的该阴极；以及

一第二前级晶体管，其漏极连接于该第二前级二极管的一阳极。

15.如权利要求14所述的电源供应电路，其特征在于，其中该功率因数校正电路更包括：

一第三前级二极管，其阴极连接于该第一前级二极管的该阳极；以及

一第四前级二极管，其阴极连接于该第二前级二极管的该阳极。

16.如权利要求1所述的电源供应电路，其特征在于，其中该功率因数校正电路包括：

一第一前级晶体管，其漏极直接或间接连接于该第一储存电容；

一第二前级晶体管，其漏极连接于该第一前级晶体管的一源极；

一第一前级电感，连接于该第一前级晶体管的该源极与该功率因数校正电路的一输入端之间；

一第三前级晶体管，其漏极连接于该第一前级晶体管的该漏极；以及

一第四前级晶体管，其漏极连接于该第三前级晶体管的一源极。

17.如权利要求16所述的电源供应电路，其特征在于，其中该功率因数校正电路更包括：

一第五前级晶体管，其漏极连接于该第一前级晶体管的该漏极；

一第六前级晶体管，其漏极连接于该第五前级晶体管的一源极；

一第二前级电感，连接于该第五前级晶体管的该源极与该功率因数校正电路的该输入端之间；

一第七前级晶体管，其漏极连接于该第一前级晶体管的该漏极；

一第八前级晶体管，其漏极连接于该第七前级晶体管的一源极；以及

一第三前级电感，连接于该第七前级晶体管的该源极与该功率因数校正电路的该输入端之间。

18.如权利要求1所述的电源供应电路，其特征在于，其中该功率因数校正电路包括：

一第一前级晶体管，其漏极直接或间接连接于该第一储存电容；

一第二前级晶体管，其漏极连接于该第一前级晶体管的一源极；

一第一前级电感，连接于该第一前级晶体管的该源极与该功率因数校正电路的一输入端之间；

一第一前级二极管，其阴极连接于该第一前级晶体管的该漏极；以及

一第二前级二极管，其阴极连接于该第一前级二极管的一阳极。