CN118036523A - 用于集成电路的验证装置与方法 - Google Patents

用于集成电路的验证装置与方法 Download PDF

Info

Publication number
CN118036523A
CN118036523A CN202410215213.XA CN202410215213A CN118036523A CN 118036523 A CN118036523 A CN 118036523A CN 202410215213 A CN202410215213 A CN 202410215213A CN 118036523 A CN118036523 A CN 118036523A
Authority
CN
China
Prior art keywords
verification
original
information
instruction
instruction set
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410215213.XA
Other languages
English (en)
Inventor
周勇
李明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Shanhai Semiconductor Technology Co ltd
Original Assignee
Hefei Shanhai Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Shanhai Semiconductor Technology Co ltd filed Critical Hefei Shanhai Semiconductor Technology Co ltd
Priority to CN202410215213.XA priority Critical patent/CN118036523A/zh
Publication of CN118036523A publication Critical patent/CN118036523A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/333Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/337Design optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本申请公开了一种用于集成电路的验证装置与方法,该方法包括:S1:获取项目文件,基于项目文件获取验证信息与原始数据库文件;S2:基于验证信息与原始数据库文件之间的映射关系,确定验证数据库,其中,验证数据库至少满足验证信息所对应的验证需求,并且验证数据库包括验证指令集、验证传输数据集以及验证任务模版集;S3:基于验证信息生成验证平台,并且基于验证数据库生成测试激励,其中,验证平台涉及接口类型、传输位宽、仿真单位和精度、数据类型等信息;以及S4:基于验证平台与测试激励,自动匹配生成测试用例。通过调用任务模版来构造不同的组合快速实现目标测试用例,节约了不同项目在编写测试用例时所耗费的时间成本,提高了效率。

Description

用于集成电路的验证装置与方法
技术领域
本申请属于集成电路设计领域,特别涉及一种用于集成电路的验证装置与方法。
背景技术
随着近年来芯片集成度的提高以及集成电路尺寸的不断增加,为应对各种复杂的情况,集成电路的仿真速度越来越慢,仿真时间也越来越长,由此在验证方面所耗费的时间成本不断提高。在这种环境背景下,如何缩短验证周期,降低芯片验证所耗费的时间成本逐渐成为设计过程中需要重点考虑的因素之一。
对于芯片接口的验证,传统接口仿真的方法是基于数据总线与验证平台之间的一一对应关系实现的,即从总线输入特定激励信号一直验证到验证平台产生对应的输出来实现,从而验证逻辑功能和时序信号的无误性。然而,该种方式每次都需要重新产生激励,接口仿真的覆盖度较低具有唯一性,无法在不同的项目中重复使用,接口仿真的规范化程度较低。
针对上述问题,本申请提出自动遍历生成激励的接口验证平台构建方法及电子设备。
发明内容
为了解决所述现有技术的不足,本申请提供了自动遍历生成激励的接口验证平台构建方法,以解决现有技术的接口仿真存在的仿真覆盖度较低、代码的继承度不足的技术问题,该方法构建的目标数据库中的库文件可以运用在多种不同的项目中,降低了不同项目在接口仿真所耗费的时间成本,提高了接口仿真的兼容性和适应性,从而加快项目的开发速度。
本申请一方面公开了一种用于集成电路的验证方法,其包括:S1:获取项目文件,基于所述项目文件获取验证信息与原始数据库文件;S2:基于所述验证信息与所述原始数据库文件之间的映射关系,确定验证数据库,其中,所述验证数据库至少满足所述验证信息中拟验证功能对应的验证需求,并且所述验证数据库包括验证指令集、验证传输数据集以及验证任务模版集;S3:基于所述验证信息生成验证平台,并且基于所述验证数据库生成测试激励,其中,所述验证平台涉及接口类型、传输位宽、仿真单位和精度、数据类型等信息;以及S4:基于所述验证平台与所述测试激励,生成测试用例。
在一实施例中,所述验证信息包括传输特征信息,其中,所述传输特征信息包括以下至少一种信息:接口类型、数据传输位宽以及指令操作位宽。
在一实施例中,所述方法还包括:遍历所述验证信息相对应的硬件描述代码,获取所述传输特征信息,进而生成所述验证平台。
在一实施例中,通过所述验证指令集中的验证指令来调用所述任务模版集和所述传输数据集,生成所述测试激励,其中,所述验证指令与所述验证信息中拟验证功能对应的验证需求相关联。在一实施例中,所述方法还包括:调用所述验证任务模版集,通过构造所述验证指令集中的指令和所述验证传输数据集中的数据的多个组合,生成所述测试用例;以及通过所述测试用例,对所述接口进行验证,以生成验证结果。
在一实施例中,所述步骤S2还包括:基于所述验证信息确定验证所需的变量,所述变量包括验证指令位宽和传输数据位宽;基于所述变量,判断所述原始数据库文件中是否包含与所述变量相对应的信息,并基于判断结果来确定所述验证数据库。
在一实施例中,所述方法还包括:识别所述验证指令,并基于所述验证指令位宽来确定所述原始数据库文件中的原始指令集是否包含所述验证指令,其中,所述原始数据库包括所述原始指令集、原始传输数据集以及原始任务模版集;若是,则基于所述原始指令集确定所述验证指令集,其中,所述验证指令集中的指令数量小于等于所述原始指令集的指令数量,若否,则更新所述原始指令集,并基于更新后的原始指令集确定所述验证指令集。
在一实施例中,所述方法还包括:基于所述验证指令集与所述原始任务模版集之间的映射关系,来确定所述验证任务模版集,进而确定所述验证传输数据集。
本申请另一方面公开了一种电子设备,其包括:存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现上述任意一项所述的方法。
本申请另一方面公开了一种计算机可读存储介质,所述计算机可读存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现上述任意一项所述的方法。
附图说明
为了更清楚地说明本申请实施例或现有的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为依据本申请实施例的集成电路验证方法流程图;
图2为依据本申请实施例的数据库的生成过程;
图3为依据本申请实施例的数据库的示意图;
图4为依据本申请实施例的验证设备的示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合具体实施例及相应的附图对本申请的技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明的是,除非另外定义,本申请一个或多个实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。
为降低芯片在实际流片后出现故障的概率,在集成电路设计的流程中需要对已设计完成的RTL代码或综合后的门级网表进行后端仿真,以验证并优化设计。针对于不同的仿真模型,通常都需要设计专门的验证平台(Testbench)来实现验证。Testbench指的是根据硬件逻辑编写的用于测试芯片可行性的测试程序,主要用来执行激励产生、待验证设计例化以及输出结果验证,对于一个已设计完成的RTL代码的验证而言,测试激励产生模块耗费时间成本最高。常规情况下,一个完整的Testbench应包含输入输出端口类型定义、激励信号、待测模型(DUT,Device Under Test)的例化、测试波形的保存等模块。芯片与外部的通信传输的数据大致可分为操作指令和操作数两部分。操作指令决定芯片下一步将进行的操作种类,操作数决定下一步操作的详细数据。
为了避免每次都需要重新产生激励,提升接口仿真的规范化,本申请提供了一种可以自动遍历生成激励的接口验证平台构建方法,以实现较好的可移植性的验证case的编写,提高效率。
下面结合附图,详细说明本申请的各种非限制性实施方式。
图1为依据本申请实施例的集成电路验证方法流程图。步骤S101:获取项目文件,基于该项目文件获取验证信息与原始数据库文件。
在该步骤中,验证信息包括该项目的名称、传输特征信息(不限于接口类型、总传输位宽、数据传输位宽、指令操作位宽)、项目所涉及的原始数据库文件、项目拟需要验证的功能spec文档,验证所涉及的工具,项目的起始日期,验证拟完成日期、相关设计人员信息。譬如,可以获取以下信息:设计工程师姓名为CH,期望采用的仿真工具为VCS,波形查看工具为verdi,项目名称为AD,项目模块创建日期为2023.01.01。
步骤S102:基于验证信息与原始数据库文件之间的映射关系,确定验证数据库,其中,验证数据库至少满足验证信息序所对应的验证需求,并且验证数据库包括验证指令集、传输数据集以及任务模版集。
在该步骤中,将比较验证信息与原始数据库文件之间的映射关系,确定原始数据库文件是否能够满足验证的需求,若不能满足验证需求,则需要从指定位置获取与验证信息对应的数据库文件并及时更新原始数据文件,譬如,获取与验证信息相对应的验证指令集、传输数据集和/或任务模版集。
在一些应用中,在该步骤还可以配置验证环境,创建与验证相关的文件或文件夹,譬如,与测试用例对应的说明文件、测试结果保存文件夹、运行过程日志文件保存文件夹等等。
例如,检查项目文件夹是否存在用来存储验证平台信息的文件夹,如果不存在该文件夹,则执行创建该文件夹的步骤,该文件夹主要存放项目需要调用的任务(task)代码文件及验证平台的顶层描述文件。在该步骤中,还可以编写项目测试用例(case)的技术说明文档,该说明文档包含测试用例名称、测试用例说明、终止条件、预期测试结果、实际测试结果、测试人员等相关信息。
在一实施例中,也可以通过检查项目文件的完整性来实现确定验证信息与数据库文件之间的映射关系。例如,可以检查项目文件夹下是否存在验证平台文件,如果不存在则创建相应的文件夹,以存放验证任务模版及验证平台相关的文件。类似地,还可以检查项目文件夹下是否存在仿真(sim)文件夹,该路径主要存放验证仿真相关的文件,譬如,经仿真收集到的覆盖率信息、仿真用到库文件、仿真过程中的日志文件和/或仿真的波形文件。
通过执行步骤S102,可以检查文件的完整性,并且创建测试用例的技术文明文档,创建验证相关文件的路径及文件夹、创建验证平台的输出结果保存路径、创建运行过程日志保存路径以及配置验证环境。
下面结合图2、3对数据库生成的过程进行阐述。
图2为依据本申请实施例的数据库的生成过程,图3为依据本申请实施例的数据库的示意图。
步骤S201:获取验证指令。
在该步骤中,将基于验证信息获取验证指令。譬如,获取对SPI接口的数据写入、读出等验证指令。
步骤S202:对原始指令集进行完整性检查。
在该步骤中,将根据项目验证所需要的指令对原始指令集进行完整性检查,以确认原始指令集中的指令是否已经包含了验证所需要的全部指令。
步骤S203:基于完整性检测的结果,生成验证指令集。
在该步骤中,将根据前一步骤的检测结果,来确定是否需要对原始指令集进行调整。譬如,当原始指令集中的指令已经包含了验证所需要的指令,则不需要对原始指令集进行调整;当原始指令集中的指令不包含验证所需要的指令,则需要从外部或是其他指定文件处获取相关的验证指令,并更新原始指令集,作为验证指令集。
可以理解的,验证指令集中的指令数量可以小于等于原始指令集中的指令数量。具体地,当原始指令集包含了非验证所需的指令时,可以去除该指令,也可以保留该指令,只需确保验证所需的指令均包括在原始指令集中。
步骤S204:基于验证指令集,确定验证任务模版集。
在本实施例中,验证所需要的指令与任务模版对应,因此,在该步骤中,可以根据验证任务模版集进行判断,以确定验证任务模版集是否已经包括足够的任务模版。类似地,如果该验证任务模版集包含了测试所需要的任务模版,则不需要对验证任务模版集进行调整;否则,需要从外部或指定的文件存储位置处获取相关的任务模版,并将其加入到验证任务模版集。
步骤S205:基于任务模版集,确定验证传输数据集。
在该步骤中,将根据任务模版集,来确定是否需要对验证传输数据集进行调整。譬如,当该验证传输数据集已经包含了测试所需要的数据,则不需要对验证传输数据集进行调整;当该验证传输数据集中的指令不包含测试所需要的数据,则需要从外部或指定的文件存储位置处获取相关的数据。
通过执行前述步骤,可以确定满足验证需求的验证指令集、验证任务模版集以及验证传输数据集,从而生成了与该项目相对应的验证数据库(步骤S206)。
请继续参阅图1。
步骤S103:基于验证数据库生成验证平台,即创建验证平台框架,该验证平台包括接口类型、传输位宽、仿真单位和精度、数据类型等信息。在该步骤中,通过解析与验证信息相对应的硬件描述代码,获取并例化传输特征信息,进而生成验证平台。验证信息包括传输特征信息,该传输特征信息包括以下至少一种信息:接口类型、数据传输位宽以及指令操作位宽。
在一些实施例中,在获取项目文件之前,可以获取硬件描述代码,对该代码进行遍历。可以理解的,硬件描述代码也可以随着验证信息一并获取,在此不做赘述。
具体地,为可以基于硬件描述代码来获取接口以及数据传输信息。例如,通过扫描硬件描述代码,当扫描到关键字input(输入)或output(输出)时,可以将包含该关键字的内容提供到指定的文档中。进一步,可以该文档可以只保留该接口的名称及位宽(数据传输和/或指令操作),基于该文档,可以依次例化所有的输入/输出端口,完成验证平台的构建。
例如,可以根据项目的说明文档确定接口类型采用SPI接口,接口指令位宽width_cmd为3bit、传输的数据位宽为16bit。通过遍历数据位宽为3的所有二进制数,可以获得符合条件的指令,并生成原始指令集文件。可选地,可以将原始指令集文件中不会发生的指令情况剔除,进而得到验证指令集文件。类似地,可以遍历数据位宽为16的所有二进制数,生成原始数据库文件,通过剔除不会产生的数据可以快速得到验证传输数据集。基于验证指令集和验证传输数据集中数据的不同组合可以快速生成测试用例。
对于验证任务模版,可以根据验证指令集中的指令的不同,来生成对应的验证任务模版,对于不同的项目实现的功能会有所不同,但不同项目中的功能会有所类似,因此可以将类似的功能归为一类,生成对应类别的验证任务模版,可以通过验证指令集调用项目对应的验证模版集及传输数据集快速生成验证任务。通过上述设置,对于不同的项目,验证任务模版库是通用的,因此可以降低编写验证任务所耗费的时间成本。
步骤S104:基于验证任务模版,生成测试激励。
在生成测试激励时,需要调用各种不同的任务,每一种任务均对应着执行不同的操作。通过遍历生成传输数据集,可以确定采集哪些数据。通过将验证任务模版与遍历所生成的数据相结合,可以生成测试激励。可选的,传输数据集不止含有本项目的测试激励所需要的数据,还可以含有其他项目所需的数据。
可以理解的,步骤S102生成了多种数据库文件,可以在各个数据库文件中抽调一部分,然后与任务模版相结合,最后生成测试激励。
在一实施例中,通过调用验证指令集中的指令,确定与所调用的指令相对应的验证任务与传输数据,进而调用任务模版集和传输数据集,生成与指令相对应的验证任务集,进而生成测试激励。
步骤S105:基于验证平台与测试激励,生成测试用例。
在该步骤中,测试激励可以理解为信号,将其与验证平台结合,生成测试用例,就可以执行后续的验证过程。例如,可以根据步骤S102生成的技术说明文档编写对应的测试用例,测试用例可以调用步骤103产生的验证模版,从而减少生成测试用例所耗费的时间。
图4为依据本申请实施例的验证设备的架构图。
如图4所示,验证设备该设备可以包括:处理器410、存储器420、输入/输出接口430、通信接口440和总线 450。其中,处理器410、存储器420、输入/输出接口430和通信接口440通过总线450实现彼此之间在设备内部的通信连接。实现上述验证方法的代码存储于存储器420,处理器410用来执行该代码,以对接口的设计进行验证。
处理器410可以采用通用的CPU(Central Processing Unit,中央处理器)、微处理器、应用专用集成电路(Application Specific Integrated Circuit,ASIC)、或者一个或多个集成电路等方式实现,用于执行相关程序,以实现本申请实施例所提供的技术方案。
存储器420可以采用ROM(Read Only Memory,只读存储器)、RAM(Random AccessMemory,随机存取存储器)、静态存储设备,动态存储设备等形式实现。存储器420可以存储操作系统和其他应用程序,在通过软件或者固件来实现本申请实施例所提供的技术方案时,相关的程序代码保存在存储器420中,并由处理器410来调用执行。
输入/输出接口430用于连接输入/输出模块,以实现信息输入及输出。输入/输出模块可以作为组件配置在设备中(图中未示出),也可以外接于设备以提供相应功能。其中输入设备可以包括键盘、鼠标、触摸屏、麦克风、各类传感器等,输出设备可以包括显示器、扬声器、振动器、指示灯等。
通信接口440用于连接通信模块(图中未示出),以实现本设备与其他设备的通信交互。其中通信模块可以通过有线方式(例如,USB、网线等)实现通信,也可以通过无线方式(例如,移动网络、WIFI、蓝牙等)实现通信。
总线450包括一通路,在设备的各个组件(例如,处理器410、存储器420、输入/输出接口430和通信接口440)之间传输信息。
需要说明的是,尽管上述设备仅示出了处理器410、存储器420、输入/输出接口430、通信接口440以及总线450,但是在具体实施过程中,该设备还可以包括实现正常运行所必需的其他组件。此外,本领域的技术人员可以理解的是,上述设备中也可以仅包含实现本申请实施例方案所必需的组件,而不必包含图中所示的全部组件。
本申请提供了自动遍历生成激励的接口验证平台构建方法,以解决现有技术的接口仿真存在着仿真覆盖度较低、代码的继承度不足、规范化程度较低的技术问题。本申请中的验证方法可以创建不同的数据库,并通过调用验证任务模版来构造不同的组合快速实现测试用例。节约了不同项目在编写测试激励时所耗费的时间成本,提高了接口仿真的兼容性和适应性,从而加快项目的开发速度。
与上述任意实施例方法相对应的,本申请例还提供了一种非暂态计算机可读存储介质,所述非暂态计算机可读存储介质存储计算机指令,所述计算机指令用于使所述计算机执行如上任一实施例所述的自动遍历生成激励的接口验证平台构建方法。
本实施例的计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。
上述实施例的存储介质存储的计算机指令用于使所述计算机执行如上任一实施例所述的自动遍历生成激励的接口验证平台构建方法,并且具有相应的方法实施例的有益效果,在此不再赘述。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本申请的范围(包括权利要求)被限于这些例子;在本申请的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,步骤可以以任意顺序实现,并存在如上所述的本申请一个或多个实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。
本申请一个或多个实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此,凡在本申请一个或多个实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (10)

1.一种用于集成电路的验证方法,其特征在于,所述方法包括:
S1:获取项目文件,基于所述项目文件获取验证信息与原始数据库文件;
S2:基于所述验证信息与所述原始数据库文件之间的映射关系,确定验证数据库,其中,所述验证数据库至少满足所述验证信息对应的验证需求,并且所述验证数据库包括验证指令集、验证传输数据集以及验证任务模版集;
S3:基于所述验证信息生成验证平台,并且基于所述验证数据库生成测试激励,其中,所述验证平台至少涉及接口类型、传输位宽、仿真单位和精度、数据类型;以及
S4:基于所述验证平台与所述测试激励,生成测试用例。
2.如权利要求1所述的验证方法,其特征在于,所述验证信息包括传输特征信息,其中,所述传输特征信息包括以下至少一种信息:接口类型、数据传输位宽以及指令操作位宽。
3.如权利要求2所述的验证方法,其特征在于,还包括:
遍历所述验证信息相对应的硬件描述代码,获取所述传输特征信息,进而生成所述验证平台。
4.如权利要求3所述的验证方法,其特征在于,
通过所述验证指令集中的验证指令来调用所述任务模版集和所述传输数据集,生成所述测试激励,其中,所述验证指令与所述验证信息中拟验证功能所对应的验证需求相关联。
5.如权利要求4所述的验证方法,其特征在于,还包括:
调用所述验证任务模版集,通过构造所述验证指令集中的指令和所述验证传输数据集中的数据的多个组合,生成所述测试用例;以及
通过所述测试用例,对所述接口进行验证,以生成验证结果。
6.如权利要求2所述的验证方法,其特征在于,所述步骤S2还包括:
基于所述验证信息确定验证所需的变量,所述变量包括验证指令位宽和传输数据位宽;
基于所述变量,判断所述原始数据库文件中是否包含与所述变量相对应的信息,并基于判断结果来确定所述验证数据库。
7.如权利要求6所述的验证方法,其特征在于,所述方法还包括:
识别所述验证指令,并基于所述验证指令位宽来确定所述原始数据库文件中的原始指令集是否包含所述验证指令,其中,所述原始数据库包括所述原始指令集、原始传输数据集以及原始任务模版集;
若是,则基于所述原始指令集确定所述验证指令集,其中,所述验证指令集中的指令数量小于等于所述原始指令集的指令数量,
若否,则更新所述原始指令集,并基于更新后的原始指令集确定所述验证指令集。
8.如权利要求7所述的验证方法,其特征在于,
基于所述验证指令集与所述原始任务模版集之间的映射关系,来确定所述验证任务模版集,进而确定所述验证传输数据集。
9.一种验证设备,其特征在于,所述验证设备包括:存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现如权利要求1至8中任意一项所述的方法。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现如权利要求1至8中任意一项所述的方法。
CN202410215213.XA 2024-02-27 2024-02-27 用于集成电路的验证装置与方法 Pending CN118036523A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410215213.XA CN118036523A (zh) 2024-02-27 2024-02-27 用于集成电路的验证装置与方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410215213.XA CN118036523A (zh) 2024-02-27 2024-02-27 用于集成电路的验证装置与方法

Publications (1)

Publication Number Publication Date
CN118036523A true CN118036523A (zh) 2024-05-14

Family

ID=90990951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410215213.XA Pending CN118036523A (zh) 2024-02-27 2024-02-27 用于集成电路的验证装置与方法

Country Status (1)

Country Link
CN (1) CN118036523A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020002698A1 (en) * 2000-05-25 2002-01-03 International Business Machines Corporation Method for verifying the design of a microprocessor
US20190179987A1 (en) * 2016-07-31 2019-06-13 Mentor Graphics Corporation Activity Coverage Assessment of Circuit Designs Under Test Stimuli
US20200279064A1 (en) * 2019-03-01 2020-09-03 Synopsys, Inc. Automatic Testbench Generator for Test-Pattern Validation
CN115629928A (zh) * 2022-12-22 2023-01-20 中国人民解放军国防科技大学 一种面向类脑处理器的软硬协同验证方法及系统
CN117172207A (zh) * 2023-11-02 2023-12-05 摩尔线程智能科技(北京)有限责任公司 系统总线互联验证方法、装置、电子设备、存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020002698A1 (en) * 2000-05-25 2002-01-03 International Business Machines Corporation Method for verifying the design of a microprocessor
US20190179987A1 (en) * 2016-07-31 2019-06-13 Mentor Graphics Corporation Activity Coverage Assessment of Circuit Designs Under Test Stimuli
US20200279064A1 (en) * 2019-03-01 2020-09-03 Synopsys, Inc. Automatic Testbench Generator for Test-Pattern Validation
CN115629928A (zh) * 2022-12-22 2023-01-20 中国人民解放军国防科技大学 一种面向类脑处理器的软硬协同验证方法及系统
CN117172207A (zh) * 2023-11-02 2023-12-05 摩尔线程智能科技(北京)有限责任公司 系统总线互联验证方法、装置、电子设备、存储介质

Similar Documents

Publication Publication Date Title
CN112560372B (zh) 一种芯片原型验证方法、装置、设备及介质
CN112597718B (zh) 集成电路设计的验证方法、验证装置以及存储介质
CN115952758A (zh) 芯片验证方法、装置、电子设备及存储介质
JP2017174418A (ja) モデルチェックのためのデータ構造抽象化
CN110737431B (zh) 软件开发方法、开发平台、终端设备及存储介质
US10839124B1 (en) Interactive compilation of software to a hardware language to satisfy formal verification constraints
CN115618801A (zh) 缓存一致性检验方法、装置及电子设备
CN114091383A (zh) 测试序列生成方法、装置、系统及相关设备
US20080313472A1 (en) Method and apparatus for changing and adding activation keys for functions of digital content without having to change and recompile the digital content
CN110968339B (zh) 前端构建工具的方法、装置以及电子设备
CN109324838B (zh) 单片机程序的执行方法、执行装置及终端
CN114816772B (zh) 基于兼容层运行的应用的排错方法、排错系统及计算设备
CN108205596B (zh) 实现核电厂严重事故分析计算程序仿真功能的方法
CN118036523A (zh) 用于集成电路的验证装置与方法
CN113176877B (zh) 实体类生成方法、装置及存储介质
CN112464636B (zh) 约束文件的比较方法、装置、电子设备和存储介质
CN112232003B (zh) 对设计进行仿真的方法、电子设备及存储介质
CN112131806A (zh) 验证设计的编译方法、电子设备及存储介质
CN112988145A (zh) 生成航空发动机软件架构的方法及航空发动机控制装置
CN116932412B (zh) 可生成不同格式测试激励文件的共享平台和方法
CN117075912B (zh) 用于程序语言转换的方法、编译方法及相关设备
CN117008972B (zh) 一种指令分析方法、装置、计算设备及存储介质
JP2018121245A (ja) 通信装置、通信仕様差分抽出方法及び通信仕様差分抽出プログラム
CN114021259A (zh) 管系专业模型的质量管控方法、系统、介质及终端
CN115904953A (zh) 测试方法、装置、计算设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination