CN118033391A - 在集成电路中对时钟网络进行监控的方法、装置和设备 - Google Patents

在集成电路中对时钟网络进行监控的方法、装置和设备 Download PDF

Info

Publication number
CN118033391A
CN118033391A CN202410175794.9A CN202410175794A CN118033391A CN 118033391 A CN118033391 A CN 118033391A CN 202410175794 A CN202410175794 A CN 202410175794A CN 118033391 A CN118033391 A CN 118033391A
Authority
CN
China
Prior art keywords
clock
state
node
frequency
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410175794.9A
Other languages
English (en)
Inventor
杨瑞祺
李文星
李晶
陈晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Horizon Information Technology Co Ltd
Original Assignee
Beijing Horizon Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Horizon Information Technology Co Ltd filed Critical Beijing Horizon Information Technology Co Ltd
Priority to CN202410175794.9A priority Critical patent/CN118033391A/zh
Publication of CN118033391A publication Critical patent/CN118033391A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31727Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本公开实施例公开了一种在集成电路中对时钟网络进行监控的方法、装置和设备,其中,方法包括:监控集成电路中的时钟网络中的第一时钟节点的时钟频率状态;检测时钟网络中第二时钟节点的时钟运行状态;基于第一时钟节点的时钟频率状态和第二时钟节点的时钟运行状态,确定时钟网络的运行状态。本公开实施例可以仅对时钟网络中的部分时钟节点进行时钟频率状态监控,对于其他时钟节点可以进行时钟运行状态的检测,时钟运行状态表示时钟节点是否正常翻转,相对于时钟频率状态的监控,时钟运行状态的检测可以通过较少的片上资源实现,因此,本公开实施例的方法可以在支持对时钟网络的时钟进行全覆盖监控的基础上,有效减少时钟监控的资源消耗。

Description

在集成电路中对时钟网络进行监控的方法、装置和设备
技术领域
本公开涉及半导体技术,尤其是一种在集成电路中对时钟网络进行监控的方法、装置和设备。
背景技术
在车载终端、手机终端等终端设备中,为了提高芯片等集成电路的运行效率,集成电路中的时钟通常采用网络(MESH)结构,可以称为时钟网络。时钟网络可以包括多个时钟节点,用于为集成电路中的各电路模块及各片上时钟控制器(On-chip ClockControllers,简称:OCC)等提供时钟。为了保证集成电路的功能安全性,对时钟网络的各时钟节点进行监控非常重要。相关技术中,通常通过监控时钟网络中每个时钟节点的时钟频率来达到对时钟网络的全覆盖监控,但是,这种全覆盖监控方式需要消耗大量的片上资源。
发明内容
为了解决上述时钟监控资源消耗较大等技术问题,本公开的实施例提供了一种在集成电路中对时钟网络进行监控的方法、装置和设备,以有效减少时钟监控的资源消耗。
本公开的第一个方面,提供了一种在集成电路中对时钟网络进行监控的方法,包括:监控所述集成电路中的时钟网络中的第一时钟节点的时钟频率状态;检测所述时钟网络中第二时钟节点的时钟运行状态;基于所述第一时钟节点的时钟频率状态和所述第二时钟节点的时钟运行状态,确定所述时钟网络的运行状态。
本公开的第二个方面,提供了一种在集成电路中对时钟网络进行监控的装置,包括:时钟频率监控模块,用于监控所述集成电路中的时钟网络中的第一时钟节点的时钟频率状态;时钟运行检测模块,用于检测所述时钟网络中第二时钟节点的时钟运行状态;处理模块,分别与所述时钟频率监控模块和所述时钟运行检测模块连接,用于基于所述第一时钟节点的时钟频率状态和所述第二时钟节点的时钟运行状态,确定所述时钟网络的运行状态。
本公开的第三个方面,提供一种计算机可读存储介质,所述存储介质存储有计算机程序,所述计算机程序用于执行本公开上述任一实施例所述的方法。
本公开的第四个方面,提供一种电子设备,所述电子设备包括:处理器;用于存储所述处理器可执行指令的存储器;所述处理器,用于从所述存储器中读取所述可执行指令,并执行所述指令以实现本公开上述任一实施例所述的方法;或者,所述电子设备包括:本公开上述任一实施例所述的装置。
基于本公开上述实施例提供的在集成电路中对时钟网络进行监控的方法、装置和设备,可以监控集成电路中的时钟网络中的第一时钟节点的时钟频率状态,检测时钟网络中第二时钟节点的时钟运行状态,进而可以基于第一时钟节点的时钟频率状态和第二时钟节点的时钟运行状态,确定时钟网络的运行状态。通过本公开实施例的方法可以仅对时钟网络中的部分时钟节点(比如一个或多个第一时钟节点)进行时钟频率状态监控,对于其他时钟节点可以进行时钟运行状态的检测,时钟运行状态表示时钟节点是否正常翻转,相对于时钟频率状态的监控,时钟运行状态的检测可以通过较少的片上资源实现,因此,本公开实施例的方法可以在支持对时钟网络的时钟进行全覆盖监控的基础上,有效减少时钟监控的资源消耗,有助于解决相关技术的全覆盖监控方式资源消耗量大的问题。
附图说明
图1是本公开提供的在集成电路中对时钟网络进行监控的方法的一个示例性的应用场景;
图2是本公开一示例性实施例提供的在集成电路中对时钟网络进行监控的方法的流程示意图;
图3是本公开另一示例性实施例提供的在集成电路中对时钟网络进行监控的方法的流程示意图;
图4是本公开再一示例性实施例提供的在集成电路中对时钟网络进行监控的方法的流程示意图;
图5是本公开一示例性实施例提供的时钟运行状态的检测流程框图;
图6是本公开一示例性实施例提供的在集成电路中对时钟网络进行监控的装置的结构示意图;
图7是本公开另一示例性实施例提供的在集成电路中对时钟网络进行监控的装置的结构示意图;
图8是本公开再一示例性实施例提供的在集成电路中对时钟网络进行监控的装置的结构示意图;
图9是本公开一示例性实施例提供的在集成电路中对时钟网络进行监控的装置的一种示例性实施方式的结构示意图;
图10是本公开一示例性实施例提供的时钟运行检测模块52的一种示例性实施方式的结构示意图;
图11是本公开实施例提供的一种电子设备的结构图。
具体实施方式
为了解释本公开,下面将参考附图详细地描述本公开的示例实施例,显然,所描述的实施例仅是本公开的一部分实施例,而不是全部实施例,应理解,本公开不受示例性实施例的限制。
应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
本公开概述
在实现本公开的过程中,发明人发现,在车载终端、手机终端等终端设备中,为了提高芯片等集成电路的运行效率,集成电路中的时钟通常采用网络(MESH)结构,可以称为时钟网络。时钟网络可以包括多个时钟节点,用于为集成电路中的各电路模块及各片上时钟控制器(On-chip Clock Controllers,简称:OCC)等提供时钟。为了保证集成电路的功能安全性,对时钟网络的各时钟节点进行监控非常重要。相关技术中,通常通过监控时钟网络中每个时钟节点的时钟频率来达到对时钟网络的全覆盖监控,但是,这种全覆盖监控方式需要消耗大量的片上资源。
示例性概述
图1是本公开提供的在集成电路中对时钟网络进行监控的方法的一个示例性的应用场景。如图1所示,时钟网络可以包括多个时钟节点,DIV表示时钟分频,用于将较高的时钟频率转换成较低的频率供集成电路中的其他电路使用。利用本公开的在集成电路中对时钟网络进行监控的装置可以实现本公开的在集成电路中对时钟网络进行监控的方法,具体来说,可以监控集成电路中的时钟网络中的第一时钟节点的时钟频率状态;检测时钟网络中第二时钟节点的时钟运行状态;基于第一时钟节点的时钟频率状态和第二时钟节点的时钟运行状态,确定时钟网络的运行状态,并可以在时钟网络的运行状态为异常时,输出时钟异常信息、中断信号等,以使外部模块及时对时钟网络进行处理,恢复时钟网络的运行状态,保证时钟网络的正常运行,从而保证集成电路的功能安全性。通过本公开的方法可以仅对时钟网络中的部分时钟节点(比如一个或多个第一时钟节点)进行时钟频率状态监控,对于其他时钟节点可以进行时钟运行状态的检测,时钟运行状态表示时钟节点是否正常翻转,而时钟频率状态通常需要通过高精度时钟频率监控电路实现,需要监控时钟节点的具体频率,相对于时钟频率状态的监控,时钟运行状态的检测可以通过较少的片上资源实现,因此,本公开实施例的方法可以在支持对时钟网络的时钟进行全覆盖监控的基础上,有效减少时钟监控的资源消耗,有助于解决相关技术的全覆盖监控方式资源消耗量大的问题。
示例性方法
图2是本公开一示例性实施例提供的在集成电路中对时钟网络进行监控的方法的流程示意图。本实施例可应用在电子设备上,具体比如车载计算平台、手机、电脑、服务器等需要时钟网络的电子设备上,如图2所示,本公开实施例的方法可以包括如下步骤:
步骤201,监控集成电路中的时钟网络中的第一时钟节点的时钟频率状态。
其中,集成电路可以为任意采用时钟网络提供时钟的电路。例如,车载终端上的各种功能的芯片等。时钟网络可以包括多个时钟节点,第一时钟节点可以为时钟网络中的任意时钟节点,具体不作限定。第一时钟节点的数量可以为一个或多个。可以理解地,第一时钟节点的数量小于时钟网络中时钟节点的总数量。对于每个第一时钟节点,均可以监控该第一时钟节点的时钟频率状态。时钟频率状态可以包括频率正常和频率异常两种状态。
在一些可选的实施例中,可以通过高精度时钟频率监控电路(或称时钟频率监控模块)实现对第一时钟节点的时钟频率状态的监控。时钟频率监控电路可以采用任意可实施的电路结构实现,例如,时钟频率监控电路可以包括基准时钟、寄存器、计数器、比较器等,具体电路不作限定。时钟频率监控电路可以通过对预设时长内的基准时钟周期数量和第一时钟节点的时钟周期数量进行计数,根据计数结果确定第一时钟节点的时钟频率状态。例如,可以计算基准时钟周期数量与第一时钟节点的时钟周期数量的比值,将比值与参考值比较,根据比较结果确定第一时钟节点的时钟频率状态。或者,基于基准时钟,计数预设时长内的第一时钟节点的时钟周期数量,将计数结果与参考数量阈值进行比较,根据比较结果确定第一时钟节点的时钟频率状态。或者,也可以基于第一时钟节点的一定时长内,对基准时钟的周期数量进行计数,根据计数结果确定第一时钟节点的时钟频率状态。第一时钟节点的时钟频率状态的确定原理主要为第一时钟节点与基准时钟的频率关系应当是确定的。例如,基准时钟的频率为100MHz,第一时钟节点的频率为1GHz,则在时钟网络运行过程中,若时钟网络正常运行,应当满足基准时钟的频率与第一时钟节点的频率的比值保持不变或变化量在误差范围内。
步骤202,检测时钟网络中第二时钟节点的时钟运行状态。
其中,第二时钟节点可以包括时钟网络中除上述的第一时钟节点之外的其他时钟节点。即,可以将时钟网络中除第一时钟节点之外的每个其他时钟节点作为第二时钟节点。对每个第二时钟节点,可以检测该第二时钟节点的时钟运行状态。时钟运行状态可以包括正常状态和异常状态。时钟运行状态可以表示第二时钟节点的时钟信号是否正常发生翻转。
在一些可选的实施例中,第一时钟节点也可以作为第二时钟节点,具体不作限定。
在一些可选的实施例中,可以通过时钟运行检测电路(或称时钟运行检测模块)检测第二时钟节点的时钟运行状态。时钟运行检测电路可以通过任意可实施的电路结构实现,时钟运行检测电路可以通过周期性地检测第二时钟节点的时钟信号翻转情况,确定第二时钟节点的时钟运行状态。例如,时钟运行检测电路可以包括边沿检测逻辑、寄存器、比较器等,具体电路结构不作限定。边沿检测逻辑可以检测触发周期性检测的脉冲信号的边沿(可以包括上升沿和下降沿),寄存器可以在检测周期内,记录第二时钟节点的翻转状态值,比较器可以将翻转状态值与预设值比较,根据比较结果确定第二时钟节点的时钟运行状态。
需要说明的是,步骤201和步骤202不分先后顺序。
步骤203,基于第一时钟节点的时钟频率状态和第二时钟节点的时钟运行状态,确定时钟网络的运行状态。
其中,时钟网络的运行状态可以包括运行正常和运行异常两种状态。
在一些可选的实施例中,若第一时钟节点的时钟频率状态和第二时钟节点的时钟运行状态中存在至少一者为异常状态,则可以确定时钟网络的运行状态为异常。
在一些可选的实施例中,若确定时钟网络的运行状态为异常,可以输出异常信号,例如,可以向集成电路中的负责异常处理的预设模块输出中断信号。预设模块例如可以为集成电路中的处理器(CPU)、微控制器(MCU)等,以使预设模块可以响应中断对时钟网络进行相应的异常处理,例如,控制时钟网络或集成电路进行复位、重启等。具体处理方式不作限定。
本实施例提供的在集成电路中对时钟网络进行监控的方法,可以监控集成电路中的时钟网络中的第一时钟节点的时钟频率状态,检测时钟网络中第二时钟节点的时钟运行状态,进而可以基于第一时钟节点的时钟频率状态和第二时钟节点的时钟运行状态,确定时钟网络的运行状态。通过本公开实施例的方法可以仅对时钟网络中的部分时钟节点(比如一个或多个第一时钟节点)进行时钟频率状态监控,对于其他时钟节点可以进行时钟运行状态的检测,时钟运行状态表示时钟节点是否正常翻转,而时钟频率状态通常需要通过高精度时钟频率监控电路实现,需要监控时钟节点的具体频率,相对于时钟频率状态的监控,时钟运行状态的检测可以通过较少的片上资源实现,因此,本公开实施例的方法可以在支持对时钟网络的时钟进行全覆盖监控的基础上,有效减少时钟监控的资源消耗,有助于解决相关技术的全覆盖监控方式资源消耗量大的问题。
图3是本公开另一示例性实施例提供的在集成电路中对时钟网络进行监控的方法的流程示意图。
在一些可选的实施例中,如图3所示,步骤201的监控集成电路中的时钟网络中的第一时钟节点的时钟频率状态,可以包括:
步骤2011,基于基准时钟,按照预设周期检测第一时钟节点的时钟频率。
其中,基准时钟可以是时钟频率监控模块中的参考时钟,预设周期(可以称为第一预设周期)可以根据实际需求设置为任意周期。
在一些可选的实施例中,第一时钟节点的时钟频率可以通过计数预设时长(例如1秒、1毫秒、1微秒等)内第一时钟节点的时钟周期数量表示。
步骤2012,根据第一时钟节点的时钟频率与预设频率范围之间的匹配关系,确定第一时钟节点的时钟频率状态。
其中,预设频率范围可以通过预设频率上界值和预设频率下界值表示。例如,预设频率上界值为1050个时钟周期,预设频率下界值为950个时钟周期,第一时钟节点的时钟频率与预设频率范围之间的匹配关系可以包括在预设频率范围内、小于预设频率范围和大于预设频率范围。例如,若第一时钟节点的时钟频率大于预设频率上界值,可以确定第一时钟节点的时钟频率大于预设频率范围,则可以表示第一时钟节点的时钟频率过大,属于频率异常。若第一时钟节点的时钟频率小于等于预设频率上界值,且大于等于预设频率下界值,可以确定第一时钟节点的频率正常。若第一时钟节点的时钟频率小于预设频率下界值,可以确定第一时钟节点的频率过慢,也属于频率异常。
本实施例通过周期性检测第一时钟节点的时钟频率,基于第一时钟节点的时钟频率与预设频率范围之间的匹配关系,确定第一时钟节点的具体时钟频率状态,实现了对第一时钟节点的高精度监控,有助于保证第一时钟节点的监控精度。
在一些可选的实施例中,如图3所示,步骤202的检测时钟网络中第二时钟节点的时钟运行状态,可以包括:
步骤2021,检测集成电路中的第一模块输出的脉冲信号。
其中,第一模块可以是集成电路中任意能够产生脉冲信号的模块。第一模块可以周期性地输出脉冲信号,该脉冲信号可以为长脉冲信号,以保证时钟运行检测模块能够检测到该脉冲信号,触发第二时钟节点的时钟运行状态的检测。例如,该脉冲信号可以为微秒级、毫秒级的脉冲信号,具体不作限定。
在一些可选的实施例中,第一模块可以为时钟频率监控模块,也可以为其他模块。
在一些可选的实施例中,第一模块可以周期性地输出脉冲信号。脉冲信号的输出周期可以为任意周期,例如1毫秒或其他值。
在一些可选的实施例中,可以是时钟频率监控模块每完成一次第一时钟节点的时钟频率状态的确定后输出脉冲信号。例如,时钟频率监控模块可以周期性的检测第一时钟节点在预设时长(比如1毫秒、1微秒等)内的时钟周期数量,以确定第一时钟节点的时钟频率状态,在第一时钟节点的时钟频率状态的检测结束时输出脉冲信号,触发第二时钟节点的时钟运行状态的检测。这样,可以将第二时钟节点的时钟运行状态的检测与第一时钟节点的时钟频率状态的检测产生关联,例如,可以在关断时钟时,自动停止第一时钟节点的时钟频率状态的检测,进而停止向时钟运行检测模块输出脉冲信号,从而可以停止第二时钟节点的时钟运行状态的检测,可以避免时钟运行检测模块检测不到时钟信号的翻转而报错。
步骤2022,根据脉冲信号,确定第二时钟节点的时钟运行状态。
在一些可选的实施例中,可以根据脉冲信号,检测脉冲信号有效状态内第二时钟节点的时钟信号状态的翻转情况,根据翻转情况确定第二时钟节点的时钟运行状态。
本实施例通过第一模块周期性输出脉冲信号,可以根据脉冲信号触发第二时钟节点的时钟运行状态的检测,实现对第二时钟节点的简单有效的监控,有助于降低第二时钟节点的监控对集成电路资源的消耗,从而可以降低整个时钟网络的监控的资源消耗。
在一些可选的实施例中,步骤2022的根据脉冲信号,确定第二时钟节点的时钟运行状态,可以包括:
在脉冲信号的上升沿,确定第二时钟节点的时钟翻转状态;在脉冲信号的下降沿,根据第二时钟节点的时钟翻转状态,确定第二时钟节点的时钟运行状态。
其中,时钟翻转状态可以包括翻转和未翻转两种状态,不同状态可以采用不同的状态值表示,例如1表示翻转,0表示未翻转。若时钟翻转状态为翻转,可以确定该第二时钟节点的时钟运行状态为正常状态,若时钟翻转状态为未翻转,可以确定该第二时钟节点的时钟运行状态为异常状态。
在一些可选的实施例中,可以在检测到脉冲信号的上升沿时,触发对第二时钟节点的时钟信号进行采样,确定第二时钟节点的时钟信号的电平状态,基于第二时钟节点的时钟信号电平状态,确定第二时钟节点的时钟翻转状态。例如,若确定第二时钟节点的时钟信号的电平状态从低电平变为高电平,表示发生了翻转,即第二时钟节点的时钟翻转状态为发生翻转,可以确定第二时钟节点的时钟运行状态为正常状态。若确定第二时钟节点的时钟信号保持低电平状态,表示第二时钟节点的时钟信号未发生翻转,则可以确定第二时钟节点的时钟运行状态为异常状态。
在一些可选的实施例中,在脉冲信号的上升沿,确定第二时钟节点的时钟翻转状态,可以包括:在脉冲信号的上升沿,若检测到第二时钟节点发生翻转,将状态寄存器的值置为预设值;预设值表示第二时钟节点的时钟翻转状态为正常翻转。
在脉冲信号的下降沿,根据第二时钟节点的时钟翻转状态,确定第二时钟节点的时钟运行状态,可以包括:在脉冲信号的下降沿,检测状态寄存器的值;基于状态寄存器的值与预设值之间的对应关系,确定第二时钟节点的时钟运行状态。
其中,状态寄存器的值初始可以设置为预设的复位值(或称初始值),比如0,在脉冲信号的上升沿到来之前,状态寄存器的值保持为复位值。在脉冲信号的上升沿,若检测到第二时钟节点发生翻转,将状态寄存器的值置为预设值,预设值比如为1,即状态寄存器的值从0翻转为1,因此,状态寄存器的值为1可以表示第二时钟节点的时钟翻转状态为正常翻转。若检测到第二时钟节点未发生翻转,则保持状态寄存器的值为初始的复位值。在状态寄存器的值翻转为预设值之后,在脉冲信号的下降沿到来之前,保持状态寄存器的值为预设值不变。在脉冲信号的下降沿,则可以通过检测状态寄存器的值,确定第二时钟节点的翻转状态,进而确定第二时钟节点的时钟运行状态。具体来说,可以基于状态寄存器的值与预设值之间的对应关系,确定第二时钟节点的时钟运行状态。例如,可以将状态寄存器的值与预设值进行比较,若状态寄存器的值等于预设值,确定第二时钟节点的时钟运行状态为正常状态。
在一些可选的实施例中,脉冲信号的上升沿可以通过上升沿检测逻辑进行检测。脉冲信号的下降沿可以通过下降沿检测逻辑进行检测。状态寄存器的值与预设值的比较可以通过比较器实现。
本实施例通过检测脉冲信号的上升沿和下降沿,在脉冲信号的上升沿,通过状态寄存器记录翻转状态,在下降沿判断第二时钟节点是否翻转,由于上升沿和下降沿能够表征检测第二时钟节点是否发生翻转的有效时长,若在上升沿至下降沿之间的有效时长内第二时钟节点发生翻转,就能够使状态寄存器翻转为预设值,在下降沿就可以确定第二时钟节点发生了翻转,从而可以确定第二时钟节点处于运行状态,若第二时钟节点卡住或频率过小,使得第二时钟节点在脉冲信号的有效时长内一直未发生翻转,则状态寄存器的值也不会翻转,而是保持为初始值,在下降沿可以根据状态寄存器的值确定第二时钟节点长时间未发生翻转,从而可以确定第二时钟节点运行异常。因此可以有效确定第二时钟节点的时钟运行状态,有助于提高第二时钟节点的时钟运行状态的有效性和可靠性。通过周期性的脉冲信号的有效时长,可以在较短的时间内发现第二时钟节点的异常,从而可以在脉冲信号的下降沿及时上报异常,以及时恢复第二时钟节点的运行状态。
在一些可选的实施例中,在基于状态寄存器的值与预设值之间的对应关系,确定第二时钟节点的时钟运行状态之后,还包括:响应于第二时钟节点的时钟运行状态为正常状态,将状态寄存器的值进行复位。
其中,若第二时钟节点的时钟运行状态为正常状态,表示第二时钟节点正常运行,可以无需输出异常信号,或者输出表示正常的信号,并将状态寄存器的值进行复位,例如,将状态寄存器的值从预设值(比如1)复位为初始值(比如0),使得状态寄存器可以继续用于下一次的时钟运行状态的检测。
本实施例通过在第二时钟节点的时钟运行状态为正常状态时,将状态寄存器的值进行复位,有助于使状态寄存器能够用于第二时钟节点的时钟运行状态的周期性检测,保证对时钟网络的持续有效的监控。
图4是本公开再一示例性实施例提供的在集成电路中对时钟网络进行监控的方法的流程示意图。
在一些可选的实施例中,如图4所示,步骤203的基于第一时钟节点的时钟频率状态和第二时钟节点的时钟运行状态,确定时钟网络的运行状态,可以包括:
步骤2031,确定第一时钟节点的时钟频率状态的第一异常状态。
其中,若任一个第一时钟节点的时钟频率状态为频率异常,则可以确定第一异常状态。第一异常状态可以通过任意的方式表示。
步骤2032,确定第二时钟节点的时钟运行状态的第二异常状态。
其中,若任一个第二时钟节点的时钟运行状态为异常状态,则可以确定第二异常状态。
步骤2033,基于第一异常状态以及第二异常状态,确定时钟网络的运行状态为运行异常。
其中,根据第一异常状态和第二异常状态中的任一者可以确定时钟网络的运行状态为运行异常。
在一些可选的实施例中,可以通过数据选择器、或逻辑器件等确定第一时钟节点的时钟频率状态的第一异常状态,及第二时钟节点的时钟运行状态的第二异常状态。例如,通过数据选择器,则第一时钟节点的时钟频率状态为异常状态时,输出表示第一异常状态的异常信号,在第二时钟节点的时钟运行状态为异常状态时,输出表示第二异常状态的异常信号,以便于确定时钟网络具体哪部分时钟节点运行异常。再例如,可以通过或逻辑器件,在第一时钟节点的时钟频率状态为异常状态(即频率异常)和第二时钟节点的时钟运行状态为异常状态中有至少一者发生时,输出时钟网络的运行状态为运行异常的异常信号。
本实施例通过第一时钟节点的时钟频率状态的第一异常状态以及第二时钟节点的时钟运行状态的第二异常状态,确定时钟网络的运行状态为运行异常,由于第一时钟节点和第二时钟节点可以覆盖时钟网络的全部节点,任一个第一时钟节点的时钟频率状态为频率异常时,可以确定第一异常状态,任一个第二时钟节点的时钟运行状态为异常状态时,可以确定第二异常状态,因此,可以在时钟网络中任一时钟节点出现异常时,均可以及时发现时钟网络的异常,以便于及时恢复时钟网络的正常运行,从而基于较少的资源消耗实现了时钟网络的全覆盖监控。
在一些可选的实施例中,在确定时钟网络的运行状态为运行异常时,本公开实施例的方法还可以包括:将时钟网络或集成电路进行复位。
在一些可选的实施例中,在确定第一时钟节点的时钟频率状态为异常状态时,本公开实施例的方法还可以包括:再次检测第一时钟节点的时钟频率状态。
在一些可选的实施例中,在确定第二时钟节点的时钟运行状态为异常状态时,本公开实施例的方法还可以包括:再次检测第二时钟节点的时钟运行状态。
在一些可选的实施例中,图5是本公开一示例性实施例提供的时钟运行状态的检测流程框图。如图5所示,输出脉冲信号的第一模块可以为时钟频率监控模块,可以预先通过软件配置高精度的时钟频率监控模块,使得时钟频率监控模块能够监控第一时钟节点的时钟频率状态,并可以周期性地输出脉冲信号。时钟运行检测模块可以检测脉冲信号上升沿的发生,若脉冲信号上升沿没有发生,继续检测上升沿是否发生,若脉冲信号上升沿发生,则检测第二时钟节点是否发生翻转。若第二时钟节点发生翻转将寄存器(即状态寄存器)的值置为预设值(例如1),若第二时钟节点未发生翻转,寄存器的值保持原来的值(比如0)不变。而后检测脉冲信号的下降沿是否发生,若下降沿未发生则继续检测,若下降沿发生,则检测寄存器的值是否正确(即是否为预设值),若不正确,表示该第二时钟节点的时钟运行状态为异常状态,则可以将错误线置起,可以输出异常信号。若寄存器的值正确,则表示第二时钟节点的时钟运行状态为正常状态,则可以将寄存器复位,等等下一次脉冲信号上升沿的发生,以进行下一次的时钟运行状态的检测。以此类推,实现第一时钟节点的高精度监控和第二时钟节点的时钟运行状态的周期性检测。保证时钟网络的正常运行,从而保证集成电路的功能安全性。
本公开实施例的方法,基于时钟网络中各时钟节点的时钟源头一致,对一个或部分时钟节点进行高精度监控,一旦出现频率误差过大,可以被及时发现,对其他大量时钟节点采用时钟运行状态检测方式进行保护,以最低的资源消耗保证这些时钟节点挂死(或称卡住)或频率过低时能够被及时发现,从而在保证对时钟网络的全覆盖监控的基础导航,有效减少监控的资源消耗。
本公开上述各实施例可以单独实施也可以在不冲突的情况下以任意组合方式结合实施,具体可以根据实际需求设置,本公开不做限定。
本公开实施例提供的任一种在集成电路中对时钟网络进行监控的方法可以由任意适当的具有数据处理能力的设备执行,包括但不限于:终端设备和服务器等。或者,本公开实施例提供的任一种在集成电路中对时钟网络进行监控的方法可以由处理器执行,如处理器通过调用存储器存储的相应指令来执行本公开实施例提及的任一种在集成电路中对时钟网络进行监控的方法。下文不再赘述。
示例性装置
图6是本公开一示例性实施例提供的在集成电路中对时钟网络进行监控的装置的结构示意图。该实施例的装置可用于实现本公开相应的方法实施例,如图6所示的装置可以包括:时钟频率监控模块51、时钟运行检测模块52和处理模块53。
时钟频率监控模块51,可以用于监控集成电路中的时钟网络中的第一时钟节点的时钟频率状态。
时钟运行检测模块52,可以用于检测时钟网络中第二时钟节点的时钟运行状态。
处理模块53,分别与时钟频率监控模块51和时钟运行检测模块52连接,处理模块53可以用于基于第一时钟节点的时钟频率状态和第二时钟节点的时钟运行状态,确定时钟网络的运行状态。
其中,上述各模块的具体功能可以参见前述相应的方法实施例,在此不作赘述。
在一些可选的实施例中,上述各模块可以通过软件、硬件、软件与硬件结合等方式实现,具体不作限定。为了保证时钟网络监控的实时性,上述各模块可以通过硬件实现。例如,时钟频率监控模块51可以通过高精度时钟频率监控电路(如上述的基准时钟、计数器、寄存器、比较器等)实现。时钟运行检测模块52可以通过简单有效的时钟运行检测电路(如上述的边沿检测逻辑、寄存器、比较器等)实现。处理模块53可以通过处理逻辑电路(如上述的数据选择器、或逻辑器件等)实现。
在一些可选的实施例中,根据第一时钟节点的数量,本公开实施例的装置可以包括一个或多个时钟频率监控模块51。每个第一时钟节点可以连接一个对应的时钟频率监控模块51。第一时钟节点可以与时钟频率监控模块51一一对应。同样的,根据第二时钟节点的数量,本公开实施例的装置可以包括每个第二时钟节点对应的时钟运行检测模块52。从而实现集成电路的时钟网络的时钟节点的全覆盖监控。
在一些可选的实施例中,时钟频率监控模块51可以包括各第一时钟节点分别对应的监控单元,实现对每个第一时钟节点的时钟频率状态的监控。时钟运行检测模块52可以包括各第二时钟节点分别对应的检测单元,实现对每个第二时钟节点的时钟运行状态的监控。
图7是本公开另一示例性实施例提供的在集成电路中对时钟网络进行监控的装置的结构示意图。
在一些可选的实施例中,如图7所示,时钟频率监控模块51可以包括:时钟频率检测单元511和时钟频率状态确定单元512。
时钟频率检测单元511,可以用于基于基准时钟,按照预设周期检测第一时钟节点的时钟频率。
在一些可选的实施例中,时钟频率检测单元511可以包括基准时钟、计数器、寄存器等。
时钟频率状态确定单元512,分别与时钟频率检测单元511和处理模块53连接,时钟频率状态确定单元512可以用于根据第一时钟节点的时钟频率与预设频率范围之间的匹配关系,确定第一时钟节点的时钟频率状态。
时钟频率状态确定单元512还可以用于:响应于确定出第一时钟节点的时钟频率状态为频率异常,向处理模块53输出频率异常信号。
在一些可选的实施例中,时钟频率状态确定单元512可以包括比较器,实现第一时钟节点的时钟频率与预设频率范围的边界值的比较。
在一些可选的实施例中,如图7所示,时钟运行检测模块52可以包括:脉冲信号检测单元521和时钟运行状态确定单元522。
脉冲信号检测单元521,可以与产生脉冲信号的第一模块连接,脉冲信号检测单元521可以用于检测第一模块输出的脉冲信号。
在一些可选的实施例中,脉冲信号检测单元521可以包括边沿检测逻辑,用于检测脉冲信号的有效脉冲。边沿检测逻辑可以通过任意可实施的电路结构实现。例如,边沿检测逻辑可以包括两级触发器、反相器、与逻辑器件等,具体电路结构不作限定。
时钟运行状态确定单元522,可以与脉冲信号检测单元521连接,时钟运行状态确定单元522可以用于根据脉冲信号,确定第二时钟节点的时钟运行状态。
在一些可选的实施例中,时钟运行状态确定单元522可以根据脉冲信号,在脉冲信号的有效脉冲时段内,采样第二时钟节点的时钟信号翻转状态,从而根据翻转状态确定第二时钟节点的时钟运行状态。
图8是本公开再一示例性实施例提供的在集成电路中对时钟网络进行监控的装置的结构示意图。
在一些可选的实施例中,如图8所示,脉冲信号检测单元521可以包括:上升沿检测电路5211和下降沿检测电路5212。
上升沿检测电路5211,分别与第一模块和时钟运行状态确定单元522连接,上升沿检测电路5211可以用于在脉冲信号的上升沿,向时钟运行状态确定单元522输出第一触发信号。
其中,第一触发信号可以为高电平信号,上升沿检测电路5211在检测到脉冲信号的上升沿后,向时钟运行状态确定单元522输出高电平的第一触发信号,用于触发时钟运行状态确定单元522采样第二时钟节点的时钟信号的翻转状态。
下降沿检测电路5212,可以分别与第一模块和时钟运行状态确定单元522连接,下降沿检测电路5212可以用于在脉冲信号的下降沿,向时钟运行状态确定单元522输出第二触发信号。
其中,第二触发信号可以为高电平信号。下降沿检测电路5212在检测到脉冲信号的下降沿时,向时钟运行状态确定单元522输出高电平的第二触发信号。
时钟运行状态确定单元522可以用于,响应于第一触发信号,确定第二时钟节点的时钟翻转状态。
其中,时钟运行状态确定单元522在第一触发信号触发下,采样第二时钟节点的时钟信号翻转状态。若第二时钟节点的时钟信号发生翻转,可以确定第二时钟节点的时钟信号翻转状态为发生翻转,否则为未发生翻转。
时钟运行状态确定单元522还可以用于,响应于第二触发信号,根据第二时钟节点的时钟翻转状态,确定第二时钟节点的时钟运行状态。
其中,时钟运行状态确定单元522在第二触发信号触发下,根据第二时钟节点的时钟翻转状态确定第二时钟节点的时钟运行状态。若发生翻转,确定第二时钟节点的时钟运行状态为正常状态,否则,确定时钟运行状态为异常状态。
在一些可选的实施例中,时钟运行状态确定单元522可以包括:状态寄存器5221和状态检测电路5222。
状态寄存器5221,可以与上升沿检测电路5211和第二时钟节点连接,状态寄存器5221可以用于响应于第一触发信号,若第二时钟节点发生翻转,状态寄存器的值翻转为预设值。
其中,第二时钟节点发生翻转可以指第二时钟节点的时钟信号的电平状态发生变化,例如,第二时钟节点的时钟信号从低电平翻转为高电平。
在一些可选的实施例中,第一触发信号和时钟信号作为状态寄存器的输入,当第一触发信号为高电平时,时钟信号从低电平翻转为高电平,触发状态寄存器的值从初始值0翻转为预设值1,。
状态检测电路5222,可以分别与下降沿检测电路5212、状态寄存器5221和处理模块53连接,状态检测电路5222可以用于响应于第二触发信号,检测状态寄存器5221的值;基于状态寄存器5221的值与预设值之间的对应关系,确定第二时钟节点的时钟运行状态。
状态检测电路5222还可以用于,响应于确定出第二时钟节点的时钟运行状态为异常状态,向处理模块53输出运行状态异常信号。
在一些可选的实施例中,状态检测电路5222可以包括比较器和参考寄存器,下降沿检测电路5212的输出作为比较器的工作使能输入,状态寄存器5221与比较器的一个输入端连接,参考寄存器存储预设值,与比较器的另一个输入端连接,在第二触发信号的作用下,比较器工作,将状态寄存器5221的值与参考寄存器的预设值进行比较,根据比较结果输出第二时钟节点的时钟运行状态,例如输出0表示异常,输出1表示正常,或者,输出0表示正常,输出1表示异常。
在一些可选的实施例中,如图8所示,时钟运行状态确定单元522还可以包括:复位电路5223。
复位电路5223,可以分别与状态检测电路5222和状态寄存器5221连接,复位电路5223可以用于响应于确定出第二时钟节点的时钟运行状态为正常状态,将状态寄存器5221的值进行复位。
其中,复位电路5223可以采用任意可实施的逻辑电路实现。复位电路5223可以在确定出第二时钟节点的时钟运行状态为正常状态时,向状态寄存器5221输出复位信号(或称重置信号),控制状态寄存器5221进行复位。例如,复位电路5223的输出端与状态寄存器5221的重置引脚连接,通过重置引脚向状态寄存器5221输出重置信号,状态寄存器5221接收到重置信号后,将其内部的值清零,恢复到初始值。具体复位方式不限于上述方式。
在一些可选的实施例中,如图7所示,处理模块53可以包括:数据选择器531和中断寄存器532。
数据选择器531,可以用于响应于第一时钟节点的时钟频率状态的第一异常状态以及第二时钟节点的时钟运行状态的第二异常状态,输出异常状态信号。
其中,异常状态信号可以为高电平信号或低电平信号,具体不作限定。
在一些可选的实施例中,数据选择器可以为二选一选择器。在第一时钟节点的时钟频率状态和第二时钟节点的时钟运行状态中的任一者异常时,输出异常状态信号。
中断寄存器532,可以与数据选择器531连接,中断寄存器532可以用于根据异常状态信号,向集成电路的预设模块输出中断信号。
其中,预设模块可以为基础电路中的处理器(CPU)、微控制器(MCU)等能够响应中断对时钟网络进行异常处理的模块,具体不作限定。
在一些可选的实施例中,预设模块可以响应中断信号,将时钟网络或集成电路进行复位,以恢复时钟网络的运行状态。
在一些可选的实施例中,中断寄存器532还可以用于响应于第一时钟节点的时钟频率状态为异常状态,向时钟频率监控模块51输出第一指示信号,以指示时钟频率监控模块51再次检测第一时钟节点的时钟频率状态。若再次检测获得的第一时钟节点的时钟频率状态为正常,可以暂不进行错误处理,继续对第一时钟节点进行时钟频率状态的监控。若再次检测获得的第一时钟节点的时钟频率状态为异常状态,则可以对时钟网络或集成电路进行复位等处理。
在一些可选的实施例中,中断寄存器532还可以用于响应于第二时钟节点的时钟运行状态为异常状态,向时钟运行检测模块52输出第二指示信号,以指示时钟运行检测模块52再次检测第二时钟节点的时钟运行状态。根据再次检测结果确定后续的处理方式。例如,若再次检测结果仍为异常状态,则可以对时钟网络或集成电路进行复位等处理。
在一些可选的实施例中,对于多个第一时钟节点,本公开实施例的装置还可以包括第一或逻辑单元,用于对各第一时钟节点对应的时钟频率监控模块51的输出进行或逻辑运算,当任一第一时钟节点的时钟频率状态为异常(比如表示为1)时,向处理模块53输出一个异常信号。
在一些可选的实施例中,对于多个第二时钟节点,本公开实施例的装置还可以包括第二或逻辑单元,用于对各第二时钟节点对应的时钟运行检测模块52的输出进行或逻辑运行,当任一第二时钟节点的时钟运行状态为异常(比如表示为1)时,向处理模块53输出一个异常信号。
在一些可选的实施例中,图9是本公开一示例性实施例提供的在集成电路中对时钟网络进行监控的装置的一种示例性实施方式的结构示意图。如图9所示,可以将时钟网络中的任一个或多个时钟节点作为第一时钟节点,图中以一个时钟节点作为第一时钟节点为例,通过时钟频率监控模块51监控该第一时钟节点的时钟频率状态。将时钟网络中除第一时钟节点之外的其他时钟节点分别作为第二时钟节点,每个第二时钟节点可以对应一个时钟运行检测模块52,通过时钟运行检测模块52检测该第二时钟节点的时钟运行状态。时钟频率监控模块51作为产生脉冲信号的第一模块,为各时钟运行检测模块52提供周期性的脉冲信号。时钟频率监控模块51及各时钟运行检测模块52分别与处理模块53连接,或者,各时钟运行检测模块可以通过或逻辑电路或数据选择器等与处理模块53连接,以将第一时钟节点的时钟频率状态及第二时钟节点的时钟运行状态输出到处理模块53。处理模块53则可以基于第一时钟节点的时钟频率状态和第二时钟节点的时钟运行状态,确定时钟网络的运行状态,在时钟网络的运行状态发生异常时,向预设模块输出中断信号,以使预设模块及时对时钟网络或集成电路进行异常处理,恢复时钟网络的运行状态。
在一些可选的实施例中,图10是本公开一示例性实施例提供的时钟运行检测模块52的一种示例性实施方式的结构示意图。如图10所示,对于任一个第二时钟节点,mesh_clk表示该第二时钟节点输出的时钟信号,时钟频率监控模块51在对第一时钟节点进行时钟频率状态监控(频率异常时输出频率异常信号clk_frequency_error)的同时,可以基于时钟频率监控模块51的基准时钟,按照一定周期输出脉冲信号(即图中的cmm_int),第二时钟节点的时钟信号可以为上升沿检测电路5211和状态寄存器5221提供工作时钟,还可以为其他需要工作时钟的电路提供工作时钟。上升沿检测电路5211在脉冲信号和时钟信号的作用下,向状态寄存器5221输出第一触发信号,状态寄存器5221根据第一触发信号和时钟信号进行翻转或保持原来的值,例如,若第一触发信号为高电平(或1),且时钟信号为高电平(或1),状态寄存器5221的值翻转为预设值,例如从0翻转为1,表示该第二时钟节点正常翻转。若第一触发信号和时钟信号中的任一者为低电平,状态寄存器5221的值不翻转,保持为复位值(比如0),表示脉冲信号未到达上升沿,或者第二时钟节点的时钟信号未发生翻转。在检测到脉冲信号的上升沿之后,下降沿检测电路5212可以持续检测脉冲信号的下降沿,在脉冲信号的下降沿,下降沿检测电路5212可以向状态检测电路5222输出第二触发信号(比如高电平信号或1),状态检测电路5222可以响应第二触发信号检测状态寄存器的值,将状态寄存器的值与预设值进行比较,若状态寄存器5221的值为预设值,可以确定第二时钟节点正常发生了翻转,则确定第二时钟节点的时钟运行状态为正常状态,若状态寄存器5221的值不是预设值,可以确定第二时钟节点未发生翻转,从而可以确定第二时钟节点的时钟运行状态为异常状态,状态检测电路5222可以向处理模块53输出运行状态异常信号(即图中的clk_stuck_error)。若状态检测电路5222确定第二时钟节点的时钟运行状态为正常状态,可以向复位电路5223输出复位触发信号,复位电路5223响应于复位触发信号向状态寄存器5221输出复位信号,将状态寄存器5221的值复位为复位值(比如0)。时钟网络中的每个第二时钟节点均可以按照上述检测过程,周期性地进行时钟运行状态的检测,时钟网络中的第一时钟节点则通过高精度时钟频率监控模块51进行时钟频率状态的检测,从而可以在保证局部监控精度的同时,实现时钟网络的全覆盖监控,并可以减少监控过程中消耗的资源。
本装置示例性实施例对应的有益技术效果可以参见上述示例性方法部分的相应有益技术效果,在此不再赘述。
示例性电子设备
图11是本公开实施例提供的一种电子设备的结构图,包括至少一个处理器11和存储器12。
处理器11可以是中央处理单元(CPU)或者具有数据处理能力和/或指令执行能力的其他形式的处理单元,并且可以控制电子设备10中的其他组件以执行期望的功能。
存储器12可以包括一个或多个计算机程序产品,所述计算机程序产品可以包括各种形式的计算机可读存储介质,例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。非易失性存储器例如可以包括只读存储器(ROM)、硬盘、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序指令,处理器11可以运行一个或多个计算机程序指令,以实现上文中本公开的各个实施例的方法和/或其他期望的功能。
在一个示例中,电子设备10还可以包括:输入装置13和输出装置14,这些组件通过总线系统和/或其他形式的连接机构(未示出)互连。
该输入装置13还可以包括例如键盘、鼠标等等。
该输出装置14可以向外部输出各种信息,其可以包括例如显示器、扬声器、打印机、以及通信网络及其所连接的远程输出设备等等。
当然,为了简化,图11中仅示出了该电子设备10中与本公开有关的组件中的一些,省略了诸如总线、输入/输出接口等等的组件。除此之外,根据具体应用情况,电子设备10还可以包括任何其他适当的组件。
在一些可选的实施例中,本公开实施例还可以提供一种电子设备,该电子设备可以包括本公开上述任一实施例提供的在集成电路中对时钟网络进行监控的装置。
示例性计算机程序产品和计算机可读存储介质
除了上述方法和设备以外,本公开的实施例还可以提供一种计算机程序产品,包括计算机程序指令,计算机程序指令在被处理器运行时使得处理器执行上述“示例性方法”部分中描述的本公开各种实施例的方法中的步骤。
计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本公开实施例操作的程序代码,所述程序设计语言包括面向对象的程序设计语言,诸如Java、C++等,还包括常规的过程式程序设计语言,诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。
此外,本公开的实施例还可以是计算机可读存储介质,其上存储有计算机程序指令,计算机程序指令在被处理器运行时使得处理器执行上述“示例性方法”部分中描述的本公开各种实施例的方法中的步骤。
计算机可读存储介质可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如但不限于包括电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
以上结合具体实施例描述了本公开的基本原理,但是,在本公开中提及的优点、优势、效果等仅是示例而非限制,不能认为其是本公开的各个实施例必须具备的。另外,上述公开的具体细节仅是为了示例的作用和便于理解的作用,而非限制,上述细节并不限制本公开为必须采用上述具体的细节来实现。
本领域的技术人员可以对本公开进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本公开权利要求及其等同技术的范围之内,则本公开也意图包含这些改动和变型在内。

Claims (12)

1.一种在集成电路中对时钟网络进行监控的方法,包括:
监控所述集成电路中的时钟网络中的第一时钟节点的时钟频率状态;
检测所述时钟网络中第二时钟节点的时钟运行状态;
基于所述第一时钟节点的时钟频率状态和所述第二时钟节点的时钟运行状态,确定所述时钟网络的运行状态。
2.根据权利要求1所述的方法,其中,所述检测所述时钟网络中第二时钟节点的时钟运行状态,包括:
检测所述集成电路中的第一模块输出的脉冲信号;
根据所述脉冲信号,确定所述第二时钟节点的时钟运行状态。
3.根据权利要求2所述的方法,其中,所述根据所述脉冲信号,确定所述第二时钟节点的时钟运行状态,包括:
在所述脉冲信号的上升沿,确定所述第二时钟节点的时钟翻转状态;
在所述脉冲信号的下降沿,根据所述第二时钟节点的时钟翻转状态,确定所述第二时钟节点的时钟运行状态。
4.根据权利要求3所述的方法,其中,所述在所述脉冲信号的上升沿,确定所述第二时钟节点的时钟翻转状态,包括:
在所述脉冲信号的上升沿,若检测到所述第二时钟节点发生翻转,将状态寄存器的值置为预设值;所述预设值表示所述第二时钟节点的时钟翻转状态为正常翻转;
在所述脉冲信号的下降沿,根据所述第二时钟节点的时钟翻转状态,确定所述第二时钟节点的时钟运行状态,包括:
在所述脉冲信号的下降沿,检测所述状态寄存器的值;
基于所述状态寄存器的值与所述预设值之间的对应关系,确定所述第二时钟节点的时钟运行状态。
5.根据权利要求4所述的方法,其中,在所述基于所述状态寄存器的值与所述预设值之间的对应关系,确定所述第二时钟节点的时钟运行状态之后,还包括:
响应于所述第二时钟节点的时钟运行状态为正常状态,将所述状态寄存器的值进行复位。
6.根据权利要求1-5任一所述的方法,其中,所述监控所述集成电路中的时钟网络中的第一时钟节点的时钟频率状态,包括:
基于基准时钟,按照预设周期检测所述第一时钟节点的时钟频率;
根据所述第一时钟节点的时钟频率与预设频率范围之间的匹配关系,确定所述第一时钟节点的时钟频率状态。
7.根据权利要求1-5任一所述的方法,其中,所述基于所述第一时钟节点的时钟频率状态和所述第二时钟节点的时钟运行状态,确定所述时钟网络的运行状态,包括:
确定所述第一时钟节点的时钟频率状态的第一异常状态;
确定所述第二时钟节点的时钟运行状态的第二异常状态;
基于所述第一异常状态以及所述第二异常状态,确定所述时钟网络的运行状态为运行异常。
8.一种在集成电路中对时钟网络进行监控的装置,包括:
时钟频率监控模块,用于监控所述集成电路中的时钟网络中的第一时钟节点的时钟频率状态;
时钟运行检测模块,用于检测所述时钟网络中第二时钟节点的时钟运行状态;
处理模块,分别与所述时钟频率监控模块和所述时钟运行检测模块连接,用于基于所述第一时钟节点的时钟频率状态和所述第二时钟节点的时钟运行状态,确定所述时钟网络的运行状态。
9.根据权利要求8所述的装置,其中,所述时钟运行检测模块包括:
脉冲信号检测单元,与产生脉冲信号的第一模块连接,用于检测所述第一模块输出的脉冲信号;
时钟运行状态确定单元,与所述脉冲信号检测单元连接,用于根据所述脉冲信号,确定所述第二时钟节点的时钟运行状态。
10.根据权利要求8-9任一所述的装置,其中,所述时钟频率监控模块包括:
时钟频率检测单元,用于基于基准时钟,按照预设周期检测所述第一时钟节点的时钟频率;
时钟频率状态确定单元,分别与所述时钟频率检测单元和所述处理模块连接,用于根据所述第一时钟节点的时钟频率与预设频率范围之间的匹配关系,确定所述第一时钟节点的时钟频率状态;
所述时钟频率状态确定单元还用于:响应于确定出所述第一时钟节点的时钟频率状态为频率异常,向所述处理模块输出频率异常信号。
11.一种计算机可读存储介质,所述存储介质存储有计算机程序,所述计算机程序用于执行上述权利要求1-7任一所述的方法。
12.一种电子设备,所述电子设备包括:
处理器;
用于存储所述处理器可执行指令的存储器;
所述处理器,用于从所述存储器中读取所述可执行指令,并执行所述指令以实现上述权利要求1-7任一所述的方法;或者,
所述电子设备包括:上述权利要求8-10任一所述的装置。
CN202410175794.9A 2024-02-07 2024-02-07 在集成电路中对时钟网络进行监控的方法、装置和设备 Pending CN118033391A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410175794.9A CN118033391A (zh) 2024-02-07 2024-02-07 在集成电路中对时钟网络进行监控的方法、装置和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410175794.9A CN118033391A (zh) 2024-02-07 2024-02-07 在集成电路中对时钟网络进行监控的方法、装置和设备

Publications (1)

Publication Number Publication Date
CN118033391A true CN118033391A (zh) 2024-05-14

Family

ID=90996437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410175794.9A Pending CN118033391A (zh) 2024-02-07 2024-02-07 在集成电路中对时钟网络进行监控的方法、装置和设备

Country Status (1)

Country Link
CN (1) CN118033391A (zh)

Similar Documents

Publication Publication Date Title
US8677182B2 (en) Computer system capable of generating an internal error reset signal according to a catastrophic error signal
KR102479013B1 (ko) 전압 레벨 및 드룹 이벤트의 온보드 모니터링
WO2013076530A1 (en) Microprocessor device, and method of managing reset events therefor
EP2686770A1 (en) Detection on resource leakage
US8825446B2 (en) Independently based diagnostic monitoring
US20190011977A1 (en) Predicting voltage guardband and operating at a safe limit
US9400708B2 (en) Integrated circuit and method of detecting a data integrity error
US8762792B2 (en) Event monitor having switch matrix, separate counter, and compare circuitry
KR20020069143A (ko) 클록 신호 주기 이상의 검출
US9612279B2 (en) System and method for determining operational robustness of a system on a chip
US8943303B2 (en) Monitoring circuit with a window watchdog
US10318466B2 (en) Method and apparatus for handling outstanding interconnect transactions
CN117149494A (zh) 关中断超时的处理方法及装置、电子设备、存储介质
JP5788611B2 (ja) リセット後の評価のためにリセットより前の状態を保存するための方法および装置
CN118033391A (zh) 在集成电路中对时钟网络进行监控的方法、装置和设备
US8230286B1 (en) Processor reliability improvement using automatic hardware disablement
CN114003498A (zh) 软件异常检测方法、装置和电子设备
KR20070012351A (ko) 전자 회로 장치 및 이 전자 회로 장치를 사전결정된 상태에이르게 하는 방법
CN108829417B (zh) 一种cpld的升级装置、方法、设备及存储介质
JPH11259340A (ja) コンピュータの再起動制御回路
Giaconia et al. FPGA-based concurrent watchdog for real-time control systems
JP2007209122A (ja) ディジタル形保護継電装置のリスタート方式
CN115129508B (zh) 一种内存可纠正错误的带外处理方法、装置、设备及介质
US11169892B1 (en) Detecting and reporting random reset faults for functional safety and other high reliability applications
CN108415788B (zh) 用于对无响应处理电路作出响应的数据处理设备和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination