CN118033381B - 一种芯片负载检测方法及电路 - Google Patents
一种芯片负载检测方法及电路 Download PDFInfo
- Publication number
- CN118033381B CN118033381B CN202410412603.6A CN202410412603A CN118033381B CN 118033381 B CN118033381 B CN 118033381B CN 202410412603 A CN202410412603 A CN 202410412603A CN 118033381 B CN118033381 B CN 118033381B
- Authority
- CN
- China
- Prior art keywords
- load
- unit
- chip
- chip carrier
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 25
- 230000004044 response Effects 0.000 claims abstract description 19
- 230000003993 interaction Effects 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 8
- 238000004590 computer program Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000013500 data storage Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Abstract
本申请提出一种芯片负载检测方法及电路,包括:响应模块,所述响应模块连接于芯片载体与负载之间,基于所述芯片载体提供的使能信号,生成用于对所述负载进行检测的配置信号;控制模块,所述控制模块与所述负载连接,获取所述负载基于所述配置信号产生的检测结果,并基于所述检测结果对所述芯片载体与所述负载之间的信号交互进行控制。基于响应模块生成的对应的配置信号,能够在芯片载体的输出端和负载进行信号交互之前完成对负载的检测操作,避免芯片内部电路产生超过其极限工作电压或极限工作电流的信号而导致芯片损坏,结构简单且操作简便,极大地提高了整个电路系统的鲁棒性,具有广泛的适用性。
Description
技术领域
本申请涉及集成电路设计与应用技术领域,尤其涉及一种芯片负载检测方法及电路。
背景技术
芯片通常会对连接的外部负载进行短路检测和开漏检测,但这些检测都是在芯片完全启动之后才进行,如果负载出现短路或开路状态,可能导致芯片内部电路产生超过其极限工作电压或极限工作电流的信号而导致芯片损坏,因此,需要在芯片载体的输出端和负载进行信号交互之前对负载进行检测,以提高整个电路系统的鲁棒性。
应该注意,上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请实施例提供一种芯片负载检测方法及电路。
本申请第一方面实施例提出了一种芯片负载检测电路,包括:
响应模块,所述响应模块连接于芯片载体与负载之间,基于所述芯片载体提供的使能信号,生成用于对所述负载进行检测的配置信号;
控制模块,所述控制模块与所述负载连接,获取所述负载基于所述配置信号产生的检测结果,并基于所述检测结果对所述芯片载体与所述负载之间的信号交互进行控制。
本申请第二方面实施例提出了一种芯片负载检测方法,适用于本申请第一方面实施例提出的芯片负载检测电路,包括:
获取使能信号,并使芯片载体生成检测负载的配置信号;
响应于所述配置信号对负载执行驱动操作,获取负载两端的检测结果;
基于所述检测结果对芯片载体与负载之间的信号交互进行控制。
本申请第三方面实施例提出了一种电子设备,包括:处理器;用于存储所述处理器可执行指令的存储器;其中,所述处理器被配置为执行所述指令,以实现本申请第二方面实施例提出的芯片负载检测方法。
本申请第四方面实施例提出了一种非临时性计算机可读存储介质,当所述存储介质中的指令由电子设备的处理器执行时,使得电子设备能够执行本申请第二方面实施例提出的方法。
本申请第五方面实施例提出了一种计算机程序产品,包括计算机程序,所述计算机程序在被通信设备中的处理器执行时实现本申请第二方面实施例提出的方法。
本申请的实施例提供的技术方案至少带来以下有益效果:
基于响应模块生成的对应的配置信号,能够在芯片载体的输出端和负载进行信号交互之前完成对负载的检测操作,避免芯片内部电路产生超过其极限工作电压或极限工作电流的信号而导致芯片损坏,结构简单且操作简便,极大地提高了整个电路系统的鲁棒性,具有广泛的适用性。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1为本申请实施例所提供的一种芯片负载检测电路的结构示意图;
图2为本申请实施例所提供的一种芯片负载检测方法的流程示意图;
图3为根据本申请实施例所提供的一种电子设备的结构示意图;
图4为根据本申请实施例所提供的另一种电子设备的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请实施例相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请实施例的一些方面相一致的装置和方法的例子。
在本申请实施例使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请实施例。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解,尽管在本申请实施例可能采用术语第一、第二、第三等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本申请实施例范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。取决于语境,如在此所使用的词语“如果”及“若”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面详细描述本申请的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的要素。下面通过参考附图描述的实施例是示例性的,旨在用于解释本申请,而不能理解为对本申请的限制。
需要说明的是,本申请中任一个实施例提供的芯片负载检测电路可以单独执行,或是结合其他实施例中的可能的实现方法一起被执行,还可以结合相关技术中的任一种技术方案一起被执行。
下面参照附图描述本申请实施例的芯片负载检测方法及其电路。
图1为本申请实施例所提供的一种芯片负载检测电路的结构示意图。如图1所示,该芯片负载检测电路包括但不限于以下模块:
响应模块,所述响应模块连接于芯片载体与负载之间,基于所述芯片载体提供的使能信号,生成用于对所述负载进行检测的配置信号。
可选地,作为示例,所述使能信号的生效状态包括芯片载体上电之后、芯片载体由休眠状态切换至工作状态。需要说明的是,集成电路采用精密复杂的电路确保其开启后进入已知状态,电路的核心是芯片载体,芯片载体都包含上电复位电路,其作用是保证在施加电源后,模拟部分和数字部分初始化至已知状态,基本上电复位电路会产生一个内部复位脉冲以避免“竞争”现象,并使器件保持静态,直至电源电压达到一个能保证正常工作的阈值。一旦电源电压达到阈值电压,上电复位电路就会释放内部复位信号,状态机开始初始化器件。在初始化完成之前,器件应当忽略外部信号,包括传输的数据。唯一例外是复位引脚,它会利用上电复位电路信号内部选通。进一步地,上电复位电路可以采用窗口比较器进行表征,窗口比较器通常由数字电源电平定义,且数字模块控制模拟模块,数字模块全面工作所需的电压于模拟模块工作所需的最小电压相似。上电复位电路有时会集成一个掉电检测器,用于防止电路在电压非常短暂地意外降低时发生复位,从而避免故障。休眠状态是指芯片载体内部只有部分模块还在工作,以达到最低的功耗效果,用于使整个系统进入休眠模式。芯片载体由休眠状态切换至工作状态指的是芯片载体被唤醒,并从休眠状态退出,其中,在上电之后及由休眠状态切换至工作状态到芯片完全启动的这段时间,芯片载体的输出模块没有和负载进行信号交互,此时,芯片的输出模块没有对负载施加驱动信号。
需要补充说明的是,使能信号是一种用于启动或禁用特定功能或操作的控制信号,它在各种应用中发挥着重要的作用,如数据存储器、逻辑门、时钟控制等。使能信号可以帮助控制系统的运行方式和节省功耗。使能信号的产生可以通过硬件描述语言实施,作为示例,可以使用计数器不断地计数,同时使信号保持高电平或低电平状态,当计数到固定值时,改变信号的电平状态,并归零计数器。使能信号的产生也可以采用逻辑门阵列实施,具体的操作在这里就不一一赘述。
可选地,作为示例,如图1所示,所述响应模块包括第一单元、第二单元、第三单元及第四单元,其中:
所述第一单元的第一端接入所述芯片载体中直流电源电压,所述第一单元的第二端与所述负载的第一端连接。进一步地,所述第一单元包括第一开关S1、第一电流源I1及第一功率器件Q1,其中,所述第一开关S1的第一端接入所述芯片载体中直流电源电压VPS,需要说明的是,直流电源电压VPS用于给功率器件(包括MOS管、晶体管、碳化硅、IGBT等)提供偏置电压,直流电源电压VPS可以由芯片载体提供,也可以通过外部设备提供,应根据具体的需求进行设置,在这里就不一一赘述。所述第一电流源I1连接于所述第一开关的第二端与所述负载的第一端(负载的第一端即连接点A)之间;所述第一功率器件Q1的第一端与所述第一开关S1的第一端连接,所述第一功率器件Q1的第三端与所述负载的第一端连接,需要说明的是,所述第一功率器件Q1的第二端所需的驱动信号通常由芯片载体提供,具体的驱动方式并未在图1中展示。
所述第二单元的第一端与所述第一单元的第一端连接,所述第二单元的第二端与所述负载的第二端连接。进一步地,所述第二单元包括第二开关S2、第二电流源I2及第二功率器件Q2,其中,所述第二开关S2的第一端接入所述芯片载体中直流电源电压VPS;所述第二电流源I2连接于所述第二开关的第二端与所述负载的第二端之间;所述第二功率器件Q2的第一端与所述第二开关的第一端连接,所述第二功率器件Q2的第三端与所述负载的第二端连接。需要说明的是,所述第二功率器件Q2的第二端所需的驱动信号通常由芯片载体提供,具体的驱动方式并未在图1中展示。
所述第三单元的第一端与所述第一单元的第二端连接,所述第三单元的第二端与参考地连接。进一步地,所述第三单元包括第三开关S3、第三电流源I3及第三功率器件Q3,其中,所述第三电流源I3的第一端与所述负载的第一端连接;所述第三开关S3连接于所述第三电流源I3的第二端与参考地之间;所述第三功率器件Q3的第一端与所述第三电流源I3的第一端连接,所述第三功率器件Q3的第三端与参考地连接。需要说明的是,所述第三功率器件Q3的第二端所需的驱动信号通常由芯片载体提供,具体的驱动方式并未在图1中展示。
所述第四单元的第一端与所述第二单元的第二端连接,所述第四单元的第一端与所述第三单元的第二端连接。进一步地,所述第四单元包括第四开关S4、第四电流源I4及第四功率器件Q4,其中,所述第四电流源I4的第一端与所述负载的第二端连接;所述第四开关S4连接于所述第四电流源I4的第二端与参考地之间;所述第四功率器件Q4的第一端与所述第四电流源I4的第一端连接,所述第四功率器件Q4的第三端与参考地连接。需要说明的是,所述第四功率器件Q4的第二端所需的驱动信号通常由芯片载体提供,具体的驱动方式并未在图1中展示。
可选地,作为示例,第一开关S1、第二开关S2、第三开关S3及第四开关S4的设置方式包括:MOS管、三极管进行设置、IGBT等,应根据设计需求和具体的使用场景进行设置,在这里就不一一赘述。
如图1所示,通过所述使能信号配置所述第一单元、所述第二单元、所述第三单元及所述第四单元之间的导通或关断状态,基于所述导通或关断状态生成用于对所述负载进行检测的配置信号。
作为示例,通过使能信号将第一单元中第一开关S1闭合,将第二单元中第二开关S2、第三单元中第三开关S3及第四单元中第四开关S4均断开,由第一电流源I1给负载提供驱动信号,使连接点A的为高电平,如果芯片载体能够检测到连接点A为高电平,则继续进行下一步检测;如果芯片载体能够检测到连接点A为低电平,则负载出现故障,需对外部负载进行检测。
接下来,将第二单元中第二开关S2闭合,将第一单元中第一开关S1、第三单元中第三开关S3及第四单元中第四开关S4均断开,由第二电流源I2给负载提供驱动信号,使连接点B的为高电平,如果芯片载体能够检测到连接点B为高电平,则继续进行下一步检测;如果芯片载体能够检测到连接点B为低电平,则负载出现故障,需对外部负载进行检修。
接下来,将第三单元中第三开关S3闭合,将第一单元中第一开关S1、第二单元中第二开关S2及第四单元中第四开关S4均断开,由第三电流源I3、负载和参考地构成导通回路,将连接点A和参考地等电位,如果芯片载体能够检测到连接点A为低电平,则继续进行下一步检测;如果芯片载体能够检测到连接点A为高电平,则负载出现故障,需对外部负载进行检修。
接下来,将第四单元中第四开关S4闭合,将第一单元中第一开关S1、第二单元中第二开关S2及第三单元中第三开关S3均断开,由第四电流源I4、负载和参考地构成导通回路,将连接点B和参考地等电位,如果芯片载体能够检测到连接点B为低电平,则继续进行下一步检测;如果芯片载体能够检测到连接点B为高电平,则负载出现故障,需对外部负载进行检修。
接下来,将第一单元中第一开关S1及第四单元中第四开关S4均闭合,将第二单元中第二开关S2及第三单元中第三开关S3均断开,由直流电源电压VPS、第一电流源I1、负载、第四电流源I4构成导通回路,在短时间内,如果芯片载体能够检测到连接点A及连接点B均为低电平,则表示负载正常,检测流程结束;否则,负载出现故障,需对外部负载进行检修。
将上述检测过程中第一开关S1、第二开关S2、第三开关S3、第四开关S4、连接点A及连接点B的状态整理成真值表,其中,开关闭合为状态“1”、 开关断开为状态“1”,连接点高电平为状态“1”、 连接点低电平为状态“0”,如果连接点状态位置则为状态“X”,该真值表展示如下:
可以将上述真值表配置到芯片载体中,并在检测过程中基于该真值表输出对应的配置信号,从而对负载的连接点(包括连接点A及连接点B)的电平状态进行检测,其具体的配置过程在这里就不一一赘述。
需要补充说明的是,为保证上述检测过程的准确性,第四电流源I4所能提供的驱动电流要比第一电流源I1所能提供的驱动电流大,第三电流源I3所能提供的驱动电流要比第二电流源I2所能提供的驱动电流大。作为示例,第四电流源I4所能提供的驱动电流可以等于第一电流源I1所能提供的驱动电流的至少3倍以上,第三电流源I3所能提供的驱动电流可以等于第二电流源I2所能提供的驱动电流的至少3倍以上,其中,第一电流源I1的电流参数、第二电流源I2的电流参数、第三电流源I3的电流参数及第四电流源I4的电流参数应根据具体的需求及使用场景进行设置,详细的设置过程在这里就不一一赘述。
需要进一步说明的是,所述响应模块也可以采用硬件描述语言进行功能设置(基于硬件描述语言,设置配置单元、命令解析单元及第一生成单元的接口、功能逻辑、连接关系、时序、频率、数据吞吐等,再把配置单元、命令解析单元及第一生成单元变为实际电路的组合,经过自动综合工具转换到门级电路网表,再用专用集成电路或现场可编程门阵列自动布局布线工具,把网表转换为要实现的具体电路布线结构),也可以采用IP核(IP核全称Intellectual Property,是具有知识产权核的集成电路芯核的总称,是芯片设计环节中逐步分离出来的经过反复验证过的、具有特定功能的、可以重复使用的、包含特定核心元素的(指令集、功能描述、代码等)集成电路设计宏模块(逻辑或功能单元),可以理解为部分可重复使用的“芯片设计模块”)进行功能设置,只要能基于所述芯片载体提供的使能信号,生成用于对所述负载进行检测的配置信号,任意响应模块的设置形式均适用,并不以本实施例为限。
如图1所示,该芯片负载检测电路包括控制模块,所述控制模块与所述负载连接,获取所述负载基于所述配置信号产生的检测结果,并基于所述检测结果对所述芯片载体与所述负载之间的信号交互进行控制。
需要说明的是,如果检测结果显示负载正常,表明负载既无短路故障、也无开路故障,使芯片载体的输出端和负载进行信号交互,即芯片载体可以对负载输出驱动信号;如果检测结果显示负载异常(在本实施例中,在短时间内,连接点A为高电平或连接点B为高电平),则锁住芯片载体的输出端,即切断输出端和负载的信号交互路径。
综上所述,基于响应模块生成的对应的配置信号,能够在芯片载体的输出端和负载进行信号交互之前完成对负载的检测操作,避免芯片内部电路产生超过其极限工作电压或极限工作电流的信号而导致芯片损坏,结构简单且操作简便,极大地提高了整个电路系统的鲁棒性,具有广泛的适用性。
图2为本申请实施例所提供的一种芯片负载检测方法的流程示意图。如图2所示,该芯片负载检测方法适用于本申请实施例所提供的芯片负载检测电路,该方法包括但不限于以下步骤:
S201,获取使能信号,并使芯片载体生成检测负载的配置信号。
关于步骤S201的具体介绍,可参见上述实施例中相关内容的记载,此处不再赘述。
S202,响应于所述配置信号对负载执行驱动操作,获取负载两端的检测结果。
需要说明的是,基于设置的所述配置信号,使响应模块生成对应的驱动电压,其中,可以基于对负载的检测过程配置关于响应模块的真值表,并在检测过程中基于该真值表输出对应的配置信号,具体的配置过程可参见上述实施例中相关内容的记载,此处不再赘述。进一步地,根据所述驱动电压对应真值表和芯片载体预设真值表之间的对比操作,获取负载两端的检测结果。关于步骤S202的进一步介绍,可参见上述实施例中相关内容的记载,此处不再赘述。
S203,基于所述检测结果对芯片载体与负载之间的信号交互进行控制。
需要说明的是,若检测结果显示负载无短路及无开路,使芯片载体的输出端和负载进行信号交互;若检测结果显示负载短路或开路,使芯片载体的输出端和负载不进行信号交互。关于步骤S203的进一步介绍,可参见上述实施例中相关内容的记载,此处不再赘述。
本申请实施例还提供一种固件程序,该固件程序用于烧录在存储介质中,在固件程序被中央处理器执行时,执行本申请的方法中限定的上述功能。
本申请实施例还提供一种芯片,所述芯片包括本申请实施例所提供的芯片负载检测电路,需要说明的是,所述芯片可以采用专用集成电路(专用集成电路,全称ApplicationSpecific Integrated Circuit,简称ASIC,是针对特定用户要求和特定电子系统设计、制造的专有应用程序芯片,其计算能力和计算效率可根据算法需要进行定制)进行设置,也可以采用IP核进行设置,具体的设置过程在这里就不一一赘述。
图3是根据一示例性实施例示出的一种电子设备框图。图3示出的电子设备仅仅是一个示例,不应对本申请实施例的功能和使用范围带来任何限制。
如图3所示,电子设备300包括处理器301,其可以根据存储在只读存储器(ROM,Read Only Memory)302中的程序或者从存储器306加载到随机访问存储器(RAM,RandomAccess Memory)303中的程序而执行各种适当的动作和处理。在RAM 303中,还存储有电子设备300操作所需的各种程序和数据。处理器301、ROM 302以及RAM 303通过总线304彼此相连。输入/输出(I/O,Input / Output)接口305也连接至总线304。
以下部件连接至I/O接口305:包括硬盘等的存储器306;以及包括诸如LAN(局域网,Local Area Network)卡、调制解调器等的网络接口卡的通信部分307,通信部分307经由诸如因特网的网络执行通信处理;驱动器308也根据需要连接至I/O接口305。
特别地,根据本申请的实施例,上文参考流程图描述的过程可以被实现为计算机软件程序。例如,本申请的实施例包括承载在计算机可读介质上的计算机程序,该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中,该计算机程序可以通过通信部分307从网络上被下载和安装。在该计算机程序被处理器301执行时,执行本申请的方法中限定的上述功能。
在示例性实施例中,还提供了一种包括指令的存储介质,例如包括指令的存储器,上述指令可由电子设备300的处理器301执行以完成上述方法。可选地,存储介质可以是非临时性计算机可读存储介质,例如,所述非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。
在本申请中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本申请中,计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于:无线、电线、光缆、RF等等,或者上述的任意合适的组合。
图4是根据一示例性实施例示出的另一种电子设备的结构框图。图4示出的电子设备仅仅是一个示例,不应对本申请实施例的功能和使用范围带来任何限制。如图4所示,该电子设备400包括处理器401和存储器402。其中,存储器402用于存储程序代码,处理器401与存储器402连接,用于从存储器402内读取程序代码,以实现上述实施例中芯片负载检测方法。
可选地,处理器401的数量可以是一个或多个。
可选地,电子设备还可以包括接口403,该接口403的数量可以是多个。该接口403可以与应用程序连接,并且可以接收外部设备如传感器的数据等。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本申请的真正范围和精神由下面的权利要求指出。
应当理解的是,本申请并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。
Claims (9)
1.一种芯片负载检测电路,其特征在于,包括:
响应模块,所述响应模块连接于芯片载体与负载之间,基于所述芯片载体提供的使能信号,生成用于对所述负载进行检测的配置信号;
控制模块,所述控制模块与所述负载连接,获取所述负载基于所述配置信号产生的检测结果,并基于所述检测结果对所述芯片载体与所述负载之间的信号交互进行控制;
其中,所述响应模块包括第一单元、第二单元、第三单元及第四单元,其中,所述第一单元的第一端接入所述芯片载体中直流电源电压,所述第一单元的第二端与所述负载的第一端连接;所述第二单元的第一端与所述第一单元的第一端连接,所述第二单元的第二端与所述负载的第二端连接;所述第三单元的第一端与所述第一单元的第二端连接,所述第三单元的第二端与参考地连接;所述第四单元的第一端与所述第二单元的第二端连接,所述第四单元的第一端与所述第三单元的第二端连接,其中,通过所述使能信号配置所述第一单元、所述第二单元、所述第三单元及所述第四单元之间的导通或关断状态,基于所述导通或关断状态生成用于对所述负载进行检测的配置信号。
2.根据权利要求1所述的芯片负载检测电路,其特征在于,所述使能信号的生效状态包括芯片载体上电之后、芯片载体由休眠状态切换至工作状态。
3.根据权利要求1所述的芯片负载检测电路,其特征在于,所述第一单元包括第一开关、第一电流源及第一功率器件,其中,所述第一开关的第一端接入所述芯片载体中直流电源电压;所述第一电流源连接于所述第一开关的第二端与所述负载的第一端之间;所述第一功率器件的第一端与所述第一开关的第一端连接,所述第一功率器件的第三端与所述负载的第一端连接。
4.根据权利要求1所述的芯片负载检测电路,其特征在于,所述第二单元包括第二开关、第二电流源及第二功率器件,其中,所述第二开关的第一端接入所述芯片载体中直流电源电压;所述第二电流源连接于所述第二开关的第二端与所述负载的第二端之间;所述第二功率器件的第一端与所述第二开关的第一端连接,所述第二功率器件的第三端与所述负载的第二端连接。
5.根据权利要求1所述的芯片负载检测电路,其特征在于,所述第三单元包括第三开关、第三电流源及第三功率器件,其中,所述第三电流源的第一端与所述负载的第一端连接;所述第三开关连接于所述第三电流源的第二端与参考地之间;所述第三功率器件的第一端与所述第三电流源的第一端连接,所述第三功率器件的第三端与参考地连接。
6.根据权利要求1所述的芯片负载检测电路,其特征在于,所述第四单元包括第四开关、第四电流源及第四功率器件,其中,所述第四电流源的第一端与所述负载的第二端连接;所述第四开关连接于所述第四电流源的第二端与参考地之间;所述第四功率器件的第一端与所述第四电流源的第一端连接,所述第四功率器件的第三端与参考地连接。
7.一种芯片负载检测方法,其特征在于,适用于如权利要求1-6中任一项所述的芯片负载检测电路,包括:
获取使能信号,并使芯片载体生成检测负载的配置信号;
响应于所述配置信号对负载执行驱动操作,获取负载两端的检测结果;
基于所述检测结果对芯片载体与负载之间的信号交互进行控制;
其中,通过响应模块获取使能信号,并生成检测负载的配置信号,所述响应模块包括第一单元、第二单元、第三单元及第四单元,其中,所述第一单元的第一端接入所述芯片载体中直流电源电压,所述第一单元的第二端与所述负载的第一端连接;所述第二单元的第一端与所述第一单元的第一端连接,所述第二单元的第二端与所述负载的第二端连接;所述第三单元的第一端与所述第一单元的第二端连接,所述第三单元的第二端与参考地连接;所述第四单元的第一端与所述第二单元的第二端连接,所述第四单元的第一端与所述第三单元的第二端连接,其中,通过所述使能信号配置所述第一单元、所述第二单元、所述第三单元及所述第四单元之间的导通或关断状态,基于所述导通或关断状态生成用于对所述负载进行检测的配置信号。
8.根据权利要求7所述的芯片负载检测方法,其特征在于,所述响应于所述配置信号对负载执行驱动操作,获取负载两端的检测结果,包括:
基于设置的所述配置信号,使响应模块生成对应的驱动电压;
根据所述驱动电压对应真值表和芯片载体预设真值表之间的对比操作,获取负载两端的检测结果。
9.根据权利要求7或8所述的芯片负载检测方法,其特征在于,所述基于所述检测结果对芯片载体与负载之间的信号交互进行控制,包括:
若检测结果显示负载无短路及无开路,使芯片载体的输出端和负载进行信号交互;
若检测结果显示负载短路或开路,使芯片载体的输出端和负载不进行信号交互。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410412603.6A CN118033381B (zh) | 2024-04-08 | 一种芯片负载检测方法及电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410412603.6A CN118033381B (zh) | 2024-04-08 | 一种芯片负载检测方法及电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN118033381A CN118033381A (zh) | 2024-05-14 |
CN118033381B true CN118033381B (zh) | 2024-07-12 |
Family
ID=
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111157875A (zh) * | 2019-12-31 | 2020-05-15 | 西安翔腾微电子科技有限公司 | 一种开态负载开路检测电路和方法 |
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111157875A (zh) * | 2019-12-31 | 2020-05-15 | 西安翔腾微电子科技有限公司 | 一种开态负载开路检测电路和方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9703313B2 (en) | Peripheral clock management | |
KR100958044B1 (ko) | Cpu 파워 다운 방법 및 그 장치 | |
EP2553812B1 (en) | Apparatus and method for host power-on reset control | |
US9000799B1 (en) | Method to achieve true fail safe compliance and ultra low pin current during power-up sequencing for mobile interfaces | |
US9519041B2 (en) | System and method for providing an accurate and cost-effective current sensor calibration | |
US9214924B2 (en) | Integrated circuit and method for reducing an impact of electrical stress in an integrated circuit | |
US20160124481A1 (en) | Methods and systems for detecting undervolting of processing cores | |
US9697065B1 (en) | Systems and methods for managing reset | |
CN114327651A (zh) | 芯片唤醒方法、系统、电子设备及可读存储介质 | |
US20190129642A1 (en) | Memory access control | |
US6601003B2 (en) | Operating efficiency of a nonvolatile memory | |
CN118033381B (zh) | 一种芯片负载检测方法及电路 | |
Das et al. | A 1 GHz hardware loop-accelerator with razor-based dynamic adaptation for energy-efficient operation | |
US7786770B1 (en) | Reducing power consumption by disabling power-on reset circuits after power up | |
CN118033381A (zh) | 一种芯片负载检测方法及电路 | |
EP0482495A2 (en) | Finite-state machine for reliable computing and adjustment systems | |
CN114137881B (zh) | 一种芯片唤醒装置、方法及其介质 | |
CN114548028B (zh) | 进行低功耗设计的方法、电子设备及存储介质 | |
US20140115408A1 (en) | Maximum frequency and minimum voltage discovery | |
KR20100079071A (ko) | 파워 온 회로 | |
US8539272B1 (en) | Reducing leakage current during low power mode | |
US9116701B2 (en) | Memory unit, information processing device, and method | |
US20220222407A1 (en) | Chip design method, chip design device, chip, and electronic device | |
EP3843317A1 (en) | Method for detecting perturbations in a logic circuit and logic circuit for implementing this method | |
US10473533B2 (en) | Method and device for monitoring temperature of an electronic element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |