CN118018025B - 一种基于sca芯片的多模式波形数字化电路及控制方法 - Google Patents

Abstract

本发明公开了一种基于SCA芯片的多模式波形数字化电路及控制方法，二者是一一对应的方案，方案中通过FPGA（现场可编程门阵列）控制切换输入SCA（开关电容阵列）的时钟，以及分发用于停止SCA采样的触发信号，能在不改变电路前提下，根据不同的控制方式工作于不同的采样模式，具有调整灵活、可配置、允许峰值事例率高、采样率高、精度高、采样深度高等特点；可应用于基于开关电容阵列的波形数字化领域，包括粒子物理实验中的飞行时间探测系统、中微子测量、医疗成像领域的PET设备（正电子发射计算机断层显像设备）等。此外，本发明具有显著的有效性、广泛的适用性和实用性，有效地突破了SCA芯片的性能限制。

Description

一种基于SCA芯片的多模式波形数字化电路及控制方法

技术领域

本发明涉及波形数字化电子学技术领域，尤其涉及一种基于SCA芯片的多模式波形数字化电路及控制方法。

背景技术

波形数字化技术在时间飞行探测器系统、中微子测量实验、伽马射线测量等粒子物理实验中发挥着至关重要的作用，成为未来粒子物理实验前端电子学的重要发展趋势之一。通过探测器波形，实验者能够获取波形所携带的所有物理信息。图1为现有技术中利用波形数字化技术获取信号信息的过程示意图。如图1所示，探测器输出波形（模拟信号）经过ADC（模拟数字变换器）转化为波形数据（数字信号），通过数字信号处理系统对波形数据进行拟合、插值和甄别即可获得波形所携带的时间信息。传统的波形数字化技术通常依赖于高速模拟数字变换器，其集成度低、成本高、功耗大，并且随着采样率提高，其效率受限。

为解决这些问题，提出了基于开关电容阵列（SCA）的专用集成电路（ASIC）的波形数字化技术，这种技术使用模拟采样加数字变换的方法。图2为现有技术中开关电容阵列电路原理示意图。其中，开关电容矩阵高速采样模拟信号，然后慢速高精度ADC进行数字化，解决了高速采样和高精度模拟到数字变换之间的矛盾。此技术兼具高采样速率、低功耗、高通道集成度、低成本等优点，使其在高精度时间测量方面尤为引人注目。

在现有的SCA技术中，输入信号通过总线分发到各个采样单元，这些单元循环对输入信号进行采样。当脉冲波形到来时，所有采样单元停止循环采样，同步进行量化、读出。然而，由于存储在电容阵列上的模拟信号在量化和读出期间造成的死时间，新的采样无法进行，导致波形的丢失。

除此之外，不同应用场景下，对SCA有不同的需求：对于脉宽较宽的波形，需要大的采样深度；对于速度较快的波形，则希望能支持较高的事例率；对于带宽较高的信号，则希望能有更高的采样率。而更高的采样深度需要更长时间进行读出，从而降低事例率，这两个指标互相矛盾。目前国际广泛使用的基于SCA的波形数字化系统需要针对不同的应用场景采取不同的硬件设计，无法在不改变电路结构情况下在同一电路实现满足采样深度与较高事例率与采样率的需求。

发明内容

本发明的目的是提供一种基于SCA芯片的多模式波形数字化电路及控制方法，能在不改变电路前提下，根据不同的控制方式工作于不同的采样模式。

本发明的目的是通过以下技术方案实现的：

一种基于SCA芯片的多模式波形数字化电路，包括：N路功率分配器、N个SCA芯片、时钟管理模块以及FPGA；其中，N≥2，SCA为开关电容阵列，FPGA为现场可编程门阵列；

输入信号经过N路功率分配器后分为相同的N路信号，每路信号连接单独的SCA芯片，时钟管理模块的输出分别连接每一SCA芯片，FPGA分别连接时钟管理模块与N个SCA芯片，向时钟管理模块输出控制信号，以及向各个SCA芯片发送触发信号，实现不同采样模式的切换。

一种基于SCA芯片的多模式波形数字化电路的控制方法，用于控制前述的电路，该方法包括：

通过FPGA向时钟管理模块输出控制信号，控制时钟管理模块产生时钟，为各个SCA芯片提供采样时钟，以及向各个SCA芯片发送触发信号，用以控制SCA芯片停止采样，实现电路在不同采样模式的切换。

由上述本发明提供的技术方案可以看出，由于在电路中并行设置多个SCA芯片，配合FPGA（现场可编程门阵列）和时钟管理模块，在不改变外部电路情况下，能实现切换不同的模式进行采样，能实现采样单元N倍的采样深度、更高的事例率、更高的采样率和更高的精度。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为本发明背景技术提供的现有技术中利用波形数字化技术获取信号信息的过程示意图；

图2为本发明背景技术提供的现有技术中开关电容阵列电路原理示意图；

图3为本发明实施例提供的一种基于SCA芯片的多模式波形数字化电路示意图；

图4为本发明实施例提供的一种基于两个SCA芯片的多模式波形数字化电路示意图；

图5为本发明实施例提供的高采样深度模式的工作过程示意图；

图6为本发明实施例提供的高采样深度模式波形数字化时间测量时序图；

图7为本发明实施例提供的高事例率模式的工作过程示意图；

图8为本发明实施例提供的高事例率模式波形数字化时间测量时序图；

图9为本发明实施例提供的高采样率模式的工作过程示意图；

图10为本发明实施例提供的高采样率模式波形数字化时间测量时序图；

图11为本发明实施例提供的高精度模式的工作过程示意图；

图12为本发明实施例提供的高精度模式波形数字化时间测量时序图；

图13为本发明实施例提供的利用单片SCA芯片计算得到的时间精度结果图；

图14为本发明实施例提供的高精度模式下计算得到的时间精度结果图。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

首先对本文中可能使用的术语进行如下说明：

术语“包括”、“包含”、“含有”、“具有”或其它类似语义的描述，应被解释为非排它性的包括。例如：包括某技术特征要素（如原料、组分、成分、载体、剂型、材料、尺寸、零件、部件、机构、装置、步骤、工序、方法、反应条件、加工条件、参数、算法、信号、数据、产品或制品等），应被解释为不仅包括明确列出的某技术特征要素，还可以包括未明确列出的本领域公知的其它技术特征要素。

术语“由……组成”表示排除任何未明确列出的技术特征要素。若将该术语用于权利要求中，则该术语将使权利要求成为封闭式，使其不包含除明确列出的技术特征要素以外的技术特征要素，但与其相关的常规杂质除外。如果该术语只是出现在权利要求的某子句中，那么其仅限定在该子句中明确列出的要素，其他子句中所记载的要素并不被排除在整体权利要求之外。

下面对本发明所提供的一种基于SCA芯片的多模式波形数字化电路及控制方法进行详细描述。本发明实施例中未作详细描述的内容属于本领域专业技术人员公知的现有技术。本发明实施例中未注明具体条件者，按照本领域常规条件或制造商建议的条件进行。本发明实施例中所用器件未注明生产厂商者，均为可以通过市售购买获得的常规产品。

实施例一

本发明实施例提供一种基于SCA芯片的多模式波形数字化电路，如图3所示，主要包括：N路功率分配器、N个SCA（开关电容阵列）芯片、时钟管理模块以及FPGA（现场可编程门阵列）；输入信号经过N路功率分配器后分为相同的N路信号，每路信号连接单独的SCA芯片，时钟管理模块的输出分别连接每一SCA芯片，FPGA分别连接时钟管理模块与N个SCA芯片，向时钟管理模块输出控制信号，以及向各个SCA芯片发送触发信号，实现不同采样模式的切换。

图3中：SCA 0~SCA N-1表示N个SCA芯片，CLK 0~CLK N-1表示输入至对应SCA芯片的时钟信号，信号0~信号N-1表示输入至对应SCA芯片的输入信号。

本发明实施例中，所述FPGA向时钟管理模块输出控制信号，控制时钟管理模块产生时钟，为各个SCA芯片提供采样时钟，以及向各个SCA芯片发送触发信号，用以控制SCA芯片停止采样。

优选的，所述FPGA中设有采样控制电路，用于向各个SCA芯片发送触发信号。

优选的，所述时钟管理模块中设有锁相环电路与数字移相器；在FPGA的控制下，由锁相环电路产生N个时钟信号，并经数字移相器进行相位调节后分发给N个SCA芯片。

本发明实施例中，采样模式包括：高采样深度模式、高事例率模式、高采样率模式和高精度模式。（1）高采样深度模式下实现采样单元数量多倍的采样深度，这种采样模式可以进行采样深度的拓展；（2）高事例率模式下允许设定时间内多个信号输入，此处所述的信号是指N路功率分配器提供给SCA芯片的信息，它是脉冲波形信号，这种采样模式可在短时间内采集多个脉冲波形，减少波形丢失，提升峰值事例率；（3）高采样率采样模式，由SCA芯片交替进行采样，用以提高多倍采样率，这种采样模式，可以提高模拟数字转换的采样率；（4）高精度模式，结合所有SCA芯片的采样数据来获得最终结果，用以提升波形数字化的信噪比和精度，这种采样模式可以提升模拟数字转换的精度。以上四种模式在不改变外部电路的情况下可以灵活方便的切换，具有调整灵活、可配置、允许峰值事例率高、采样率高、精度高、采样深度高等特点；可应用于基于开关电容阵列的波形数字化领域，包括粒子物理实验中的飞行时间探测系统、中微子测量、医疗成像领域的PET设备（正电子发射计算机断层显像设备）等。此外，本发明具有显著的有效性、广泛的适用性和实用性，有效地突破了SCA芯片的性能限制。

为了更加清晰地展现出本发明所提供的技术方案及所产生的技术效果，下面以具体实施例对本发明实施例所提供的方案进行详细描述。

一、电路结构及相关的控制方案。

本发明实施提供一种基于SCA芯片的多模式波形数字化电路，其中的N≥2，为方便理解，以5Gsps（每秒千兆次采样）采样率，128采样单元的SCA芯片举例，输入参考时钟周期为25.6 ns（纳秒），同时，以两路功率分配器、两个SCA芯片为例进行介绍。如图4所示，其主要包括：两路功率分配器、两个SCA芯片、时钟管理模块、FPGA；输入信号经过两路功率分配器后分为相同的两个信号，每路输出连接单独的SCA芯片，FPGA内部设有采样控制电路，向SCA芯片发送触发信号，用以控制SCA芯片停止采样。同时FPGA控制时钟管理模块产生时钟，为SCA芯片提供采样时钟。

FPGA内部的采样控制电路，控制SCA芯片停止采样。时钟管理模块能够精细调节输出时钟的相位。在不同模式下，该模块为SCA芯片提供相位可配置的采样时钟，适应不同的信号处理需求，增强了系统的灵活性和适应性。

时钟管理模块中设有锁相环电路产生两路同频率同相位的时钟，每路时钟经过一个数字移相器，进行时钟相位的精细调节。

二、各采样模式的工作方案。

本发明实施例中，主要包括如下模式，高采样深度模式、高事例率模式、高采样率模式、高精度模式。

1、高采样深度模式。

如图5所示，为高采样深度模式的工作过程示意图；如图6所示，为高采样深度模式波形数字化时间测量时序图。高采样深度模式的工作过程如下：

步骤S01：FPGA控制时钟管理模块产生N个频率及相位相同的时钟信号，分发给N个SCA芯片，作为SCA芯片的采样时钟。

结合前文提供的示例，此处：N=2。

步骤S02：输入信号到来后，FPGA以固定的时间间隔T向每个SCA芯片发送触发信号。

本发明实施例中，可以在电路设计阶段，可根据SCA芯片的相关信息计算出固定的时间间隔T，计算公式如下所示：

；

其中，f_clk为SCA芯片的采样时钟频率，cells为SCA芯片的采样单元数量。

结合前文提供的示例，此处：SCA芯片的采样时钟频率f_clk为5 GHz（千兆赫）， SCA的采样单元数量为128，采样深度T为25.6ns，由FPGA内部的采样控制电路向SCA0发送触发信号，间隔25.6 ns后向SCA1发送触发信号。

步骤S03：各个SCA芯片采样完毕后，将获得的所有采样数据按采样时间的先后顺序拼接，形成完整的信号波形。

结合前文提供的示例，此处：将SCA0、SCA1采集到的数据按采样时间的顺序拼接，形成完整的信号波形。

2、高事例率模式。

如图7所示，为高事例率模式的工作过程示意图；如图8所示，为高事例率模式波形数字化时间测量时序图，其中的符号t是两次输入信号之间的时间间隔。高事例率模式的工作过程如下：

步骤S11：FPGA控制时钟管理模块产生N个频率及相位相同的时钟信号，分发给N个SCA芯片，作为SCA芯片的采样时钟。

步骤S12：输入信号到来后，FPGA将第M个信号对应的触发信号分发给第M个SCA芯片；若是第一次采集信号，则M为1。

步骤S13：SCA芯片在接收到触发信号时采样当前的信号，并存储采样数据。

步骤S14：将SCA芯片存储的采样数据放在所有SCA芯片采集数据的末尾。

步骤S15：若M等于N，则令M=1，否则，将M的值加1；之后，返回至步骤S12。

结合前文提供的示例，此处：输入信号到来后，FPGA内部的采样控制电路将信号对应的触发信号分发给第一个SCA芯片；第一个SCA在接收到触发信号时采样当前的输入信号，并存储采样数据；将本次SCA芯片采样到的数据放在所有SCA芯片采集数据的末尾；输入信号到来后，FPGA内部的采样控制电路将信号对应的触发信号分发给第二个SCA芯片；第二个SCA在接收到触发信号时采样当前的输入信号，并存储采样数据；将本次SCA芯片采样到的数据放在所有SCA芯片采集数据的末尾，再回到步骤S12。

3、高采样率模式。

如图9所示，为高采样率模式的工作过程示意图；如图10所示，为高采样率模式波形数字化时间测量时序图。高采样率模式的工作过程如下：

步骤S21：FPGA控制时钟管理模块产生相位依次相差360°/N的N个时钟信号，分发给N个SCA芯片，作为SCA芯片的采样时钟。

结合前文提供的示例，此处：N=2，（360°/N） =180°。

步骤S22：输入信号到来后，FPGA同时将触发信号分发给各个SCA芯片。

步骤S23：各个SCA芯片采样完毕后，将获得的所有采样数据按采样时间的先后顺序进行交织拼接，形成完整的信号波形。

4、高精度模式。

如图11所示，为高精度模式的工作过程示意图；如图12所示，为高精度模式波形数字化时间测量时序图。高精度模式的工作过程如下：

步骤S31：FPGA控制时钟管理模块产生N个频率及相位相同的时钟信号，分发给N个SCA芯片，作为SCA芯片的采样时钟。

步骤S32：输入信号到来后，FPGA同时将触发信号分发给N个SCA芯片。

步骤S33：各个SCA芯片采样完毕后，存储各SCA芯片的采样数据。

步骤S34：利用各SCA芯片的采样数据分别计算感兴趣的物理量，再求取平均值作为最后的结果。

此部分中，感兴趣的物理量是采样数据中包含的物理量，具体类型可以由用户根据实际情况自行选择。

示例性的，可以选择输入信号的到达时间作为感兴趣的物理量。图13为利用单片SCA芯片计算得到的时间精度结果图，时间精度σ=4.48ps（皮秒）。图14为高精度模式下计算得到的时间精度结果图，时间精度为σ=3.40ps。对比图13和图14，可以看出高精度模式下，时间精度提升明显。

本发明实施例提供的上述方案，可以在不改变外部电路的情况下实现四种模式灵活方便的切换，具有调整灵活、可配置、允许峰值事例率高、采样率高、精度高、采样深度高等特点；可应用于基于开关电容阵列的波形数字化领域，包括粒子物理实验中的飞行时间探测系统、中微子测量、医疗成像领域的PET设备（正电子发射计算机断层显像设备）等。此外，本发明具有显著的有效性、广泛的适用性和实用性，有效地突破了SCA芯片的性能限制。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将系统的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。

实施例二

本发明还提供一种基于SCA芯片的多模式波形数字化电路的控制方法，主要用于控制前述实施例提供的电路，该方法包括：通过FPGA向时钟管理模块输出控制信号，控制时钟管理模块产生时钟，为各个SCA芯片提供采样时钟，以及向各个SCA芯片发送触发信号，用以控制SCA芯片停止采样，实现电路在不同采样模式的切换。

考虑到该方法所涉及的具体控制方案已经在之前的实施例一中进行了详细的介绍，故不再赘述。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (5)

1.一种基于SCA芯片的多模式波形数字化电路，其特征在于，包括：N路功率分配器、N个SCA芯片、时钟管理模块以及FPGA；其中，N≥2，SCA为开关电容阵列，FPGA为现场可编程门阵列；

输入信号经过N路功率分配器后分为相同的N路信号，每路信号连接单独的SCA芯片，时钟管理模块的输出分别连接每一SCA芯片，FPGA分别连接时钟管理模块与N个SCA芯片，向时钟管理模块输出控制信号，以及向各个SCA芯片发送触发信号，实现不同采样模式的切换；

采样模式包括：高采样深度模式、高事例率模式、高采样率模式和高精度模式；其中：高采样深度模式下实现采样单元数量多倍的采样深度；高事例率模式下允许设定时间内多个脉冲波形输入；高采样率采样模式，由SCA芯片交替进行采样；高精度模式，结合所有SCA芯片的采样数据来获得最终结果；

高采样深度模式的工作过程如下：

步骤S01：FPGA控制时钟管理模块产生N个频率及相位相同的时钟信号，分发给N个SCA芯片，作为SCA芯片的采样时钟；

步骤S02：输入信号到来后，FPGA以固定的时间间隔T依次向每个SCA芯片发送触发信号； 该固定时间间隔T通过下式计算：

；

其中，f_clk为SCA芯片的采样时钟频率，cells为SCA芯片的采样单元数量；

步骤S03：各个SCA芯片采样完毕后，将获得的所有采样数据按采样时间的先后顺序拼接，形成完整的信号波形；

高事例率模式的工作过程如下：

步骤S11：FPGA控制时钟管理模块产生N个频率及相位相同的时钟信号，分发给N个SCA芯片，作为SCA芯片的采样时钟；

步骤S12：输入信号到来后，FPGA将第M个信号对应的触发信号分发给第M个SCA芯片；若是第一次采集信号，则M为1；

步骤S13：SCA芯片在接收到触发信号时采样当前的信号，并存储采样数据；

步骤S14：将SCA芯片存储的采样数据放在所有SCA芯片采集数据的末尾；

步骤S15：若M等于N，则令M=1，否则，将M的值加1；之后，返回至步骤S12；

高采样率模式的工作过程如下：

步骤S21：FPGA控制时钟管理模块产生相位依次相差360°/N的N个时钟信号，分发给N个SCA芯片，作为SCA芯片的采样时钟；

步骤S22：输入信号到来后，FPGA同时将触发信号分发给各个SCA芯片；

步骤S23：各个SCA芯片采样完毕后，将获得的所有采样数据按采样时间的先后顺序进行交织拼接，形成完整的信号波形；

高精度模式的工作过程如下：

步骤S31：FPGA控制时钟管理模块产生N个频率及相位相同的时钟信号，分发给N个SCA芯片，作为SCA芯片的采样时钟；

步骤S32：输入信号到来后，FPGA同时将触发信号分发给N个SCA芯片；

步骤S33：各个SCA芯片采样完毕后，存储各SCA芯片的采样数据；

步骤S34：利用各SCA芯片的采样数据分别计算感兴趣的物理量，再求取平均值作为最后的结果。

2.根据权利要求1所述的一种基于SCA芯片的多模式波形数字化电路，其特征在于，还包括：所述FPGA向时钟管理模块输出时钟产生信号，控制时钟管理模块产生时钟，为各个SCA芯片提供采样时钟，以及向各个SCA芯片发送触发信号，用以控制SCA芯片停止采样。

3.根据权利要求1或2所述的一种基于SCA芯片的多模式波形数字化电路，其特征在于，所述FPGA中设有采样控制电路，用于向各个SCA芯片发送触发信号。

4.根据权利要求1所述的一种基于SCA芯片的多模式波形数字化电路，其特征在于，所述时钟管理模块中设有锁相环电路与数字移相器；在FPGA的控制下，由锁相环电路产生N个时钟信号，并经数字移相器进行相位调节后分发给N个SCA芯片。

5.一种基于SCA芯片的多模式波形数字化电路的控制方法，其特征在于，用于控制权利要求1~4任一项所述的电路，该方法包括：

通过FPGA向时钟管理模块输出控制信号，控制时钟管理模块产生时钟，为各个SCA芯片提供采样时钟，以及向各个SCA芯片发送触发信号，用以控制SCA芯片停止采样，实现电路在不同采样模式的切换。