CN118016625A - 功率半导体封装及其制造方法 - Google Patents

功率半导体封装及其制造方法 Download PDF

Info

Publication number
CN118016625A
CN118016625A CN202311493520.6A CN202311493520A CN118016625A CN 118016625 A CN118016625 A CN 118016625A CN 202311493520 A CN202311493520 A CN 202311493520A CN 118016625 A CN118016625 A CN 118016625A
Authority
CN
China
Prior art keywords
die pad
power semiconductor
die
semiconductor package
molded body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311493520.6A
Other languages
English (en)
Inventor
M·贝姆
S·韦策尔
A·格拉斯曼
B·施默尔泽
U·申德勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN118016625A publication Critical patent/CN118016625A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40257—Connecting the strap to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种功率半导体封装包括：引线框，包括第一管芯焊盘、第二管芯焊盘和多个外部接触部，其中，所述第一管芯焊盘和所述第二管芯焊盘由第一间隙分离；功率半导体管芯，布置在所述第一管芯焊盘的第一侧上并电耦合到所述第一侧；二极管，布置在所述第二管芯焊盘的第一侧上并电耦合到所述第二管芯焊盘的所述第一侧；以及包封所述功率半导体管芯和所述二极管的模制体，所述模制体具有第一侧、相对的第二侧和连接所述第一侧和所述第二侧的横向侧，其中，所述第一管芯焊盘的与所述第一管芯焊盘的所述第一侧相对的第二侧从所述模制体的所述第二侧暴露，并且其中，所述第二管芯焊盘的与所述第二管芯焊盘的所述第一侧相对的第二侧完全由电绝缘材料覆盖。

Description

功率半导体封装及其制造方法
技术领域
本公开总体涉及功率半导体封装以及制造这种功率半导体封装的方法。
背景技术
功率半导体封装可以包括在操作期间具有极大不同电势的部件。可能期望将具有高电势的部件与外部部分(例如散热器)电隔离。另一方面，功率半导体封装在操作期间可能产生相当大量的热量。因此，可能期望提供具有尽可能低的热阻的散热路径。然而，与导电部件相比，电隔离部件具有增加的热阻。此外，精心设计的隔离概念可能会增加功率半导体封装的成本。改进的功率半导体封装以及用于制造功率半导体封装的改进的方法可以帮助解决这些和其他问题。
本发明所基于的问题通过独立权利要求的特征来解决。在从属权利要求中描述了进一步的有利示例。
发明内容
各个方面涉及一种功率半导体封装，包括：引线框，包括第一管芯焊盘、第二管芯焊盘和多个外部接触部，其中所述第一管芯和第二管芯焊盘由第一间隙分离；功率半导体管芯，布置在所述第一管芯焊盘的第一侧上并电耦合到所述第一侧；二极管，布置在所述第二管芯焊盘的第一侧上并电耦合到所述第一侧；以及模制体，包封所述功率半导体管芯和所述二极管，所述模制体具有第一侧、相对的第二侧和连接所述第一和第二侧的横向侧，其中，所述第一管芯焊盘的与所述第一管芯焊盘的所述第一侧相对的第二侧从所述模制体的所述第二侧暴露，并且其中，所述第二管芯焊盘的与所述第二管芯焊盘的所述第一侧相对的第二侧由电绝缘材料完全覆盖。
各个方面涉及一种用于制造功率半导体封装的方法，所述方法包括：提供引线框，所述引线框包括第一管芯焊盘、第二管芯焊盘和多个外部接触部，其中，所述第一管芯焊盘和所述第二管芯焊盘由第一间隙分离；在所述第一管芯焊盘的第一侧上布置功率半导体管芯，并且将所述功率半导体管芯电耦合到所述第一管芯焊盘的所述第一侧；在所述第二管芯焊盘的第一侧上布置二极管，并且将所述二极管电耦合到所述第二管芯焊盘的所述第一侧；用模制体包封所述功率半导体管芯和所述二极管，所述模制体具有第一侧、相对的第二侧以及连接所述第一侧和所述第二侧的横向侧，使得所述第一管芯焊盘的与所述第一管芯焊盘的所述第一侧相对的第二侧从所述模制体的所述第二侧暴露；以及用电绝缘材料完全覆盖所述第二管芯焊盘的与所述第二管芯焊盘的所述第一侧相对的第二侧。
附图说明
附图示出了示例，并且与说明书一起用于解释本公开的原理。鉴于以下详细描述，将容易理解本公开的其他示例和许多预期优点。附图中的要素不一定是相对于彼此按比例绘制的。相同的参考数字表示对应的类似部件。
图1A和1B显示了包括第一和第二管芯焊盘的功率半导体封装，其中，第一管芯焊盘从功率半导体封装的模制体的一侧暴露，并且其中第二管芯焊盘在模制体的该侧被电隔离材料完全覆盖。
图2A和2B显示了另一功率半导体封装，其包括第一和第二管芯焊盘，并且还包括可选的第三管芯焊盘。
图3显示了包括功率半导体封装、散热器和应用板的电子系统。
图4显示了电路的示例，其中该电路的部分可以使用如本文所述的功率半导体封装来实现。
图5是用于制造功率半导体封装的方法的流程图。
具体实施方式
在以下详细描述中，参考了附图。然而，对于本领域技术人员来说，显而易见的是，本公开的一个或多个方面可以用较少程度的具体细节来实践。在其他情况下，以示意形式显示了已知的结构和要素，以便于描述本公开的一个或多个方面。在这方面，方向性术语，诸如“顶”、“底”、“左”、“右”、“上”、“下”等，是参照图(单个或多个)的取向使用的。因为本公开的部件可以定位在多个不同的取向上，所以方向性术语仅用于说明的目的。
此外，尽管示例的特定特征或方面可以仅针对几个实施方式中的一个来公开，但是这种特征或方面可以与其他实施方式的一个或多个其他特征或方面相组合，这对于任何给定或特定的应用而言可能是期望的并且是有利的，除非另有特别说明或者除非技术限制。此外，在具体实施方式或权利要求书中使用术语“包括”、“具有”、“带有”或其其他变体的范围内，这些术语旨在以类似于术语“包含”的方式是包容性的。可以使用术语“耦合”和“连接”及其衍生物。应当理解，这些术语可以用于指示两个元件彼此协作或相互作用，而不管它们是直接物理接触或电接触，还是它们不彼此直接接触；可以在“接合的”、“附接的”或“连接的”要素之间提供介入元件或层。然而，“接合的”、“附接的”或“连接的”的要素也有可能彼此直接接触。此外，术语“示例性”仅仅意指示例，而不是最好的或最佳的。
下面描述的功率半导体封装的示例可以使用各种类型的半导体管芯或并入半导体管芯中的电路，其中包括AC/DC或DC/DC转换器电路、功率MOS晶体管、功率肖特基二极管、JFET(结型栅场效应管)、功率双极晶体管、逻辑集成电路、模拟集成电路、混合信号集成电路、传感器电路、功率集成电路等。示例还可以使用包括MOS晶体管结构或垂直晶体管结构的半导体管芯，如例如IGBT(绝缘栅双极晶体管)结构，或一般地是晶体管结构，其中至少一个电接触焊盘布置在半导体管芯的第一主面上，并且至少一个其它电接触焊盘布置在半导体管芯的与半导体管芯的第一主面相对的第二主面上。
有效的功率半导体封装以及用于制造功率半导体封装的有效方法可以例如减少材料消耗、欧姆损耗、化学废物等，并且因此可以实现能量和/或资源节约。因此，如本说明书中所述，改进的功率半导体封装和用于制造功率半导体封装的改进方法可以至少间接地有助于绿色技术解决方案，即提供减少能源和/或资源使用的气候友好型解决方案。
图1A和1B显示了功率半导体封装100，其包括具有第一管芯焊盘110、第二管芯焊盘120和多个外部接触部130的引线框。功率半导体封装100还包括功率半导体管芯140、二极管150和模制体160。图1A显示了功率半导体封装100的平面图(模制体160是透明的，以显示封装的内部)，并且图1B显示了沿着图1A中B-B'线的截面图。
功率半导体封装100可以被配置为以高电压和/或强电流操作。功率半导体封装100可以例如被配置为以约650V或更高、或者1.2kV或更高的电压操作。
功率半导体封装100可以包括任何合适的电路，并且可以用于任何合适的应用。功率半导体封装100可以例如是功率因数校正(PFC)电路的部分。功率半导体封装100可以例如用于太阳能逆变器应用中。
第一管芯焊盘110、第二管芯焊盘120和外部接触部130尤其可以是相同引线框的部分。然而，这些部件中的一个或多个是不同引线框的部分也是可能的。一个或多个引线框可以包括任何合适的金属或金属合金或由任何合适的金属或金属合金组成。引线框(单个或多个)可以例如包括Al、Cu或Fe或者由Al、Cu或者Fe组成。根据示例，引线框(单个或多个)可以被镀覆。镀覆层可以例如包括Au、Ti、W或Ni或由Au、Ti、W或Ni组成。
第一管芯焊盘110可以被配置为用作用于第一半导体管芯(例如功率半导体管芯140)的载体，并且第二管芯焊盘120可以被配置成用作用于第二半导体管芯(例如二极管150)的载体。然而，将第一管芯焊盘110和/或第二管芯焊盘120配置为用作多于一个半导体管芯的载体也是可能的。
第一管芯焊盘110可以包括第一侧111和相对的第二侧112。同样地，第二管芯焊盘120可以包括第一侧121和相对的第二侧122。第一管芯焊盘110可以具有任何合适的厚度，该厚度是在第一侧111和第二侧112之间测量的。第一管芯焊盘110可以例如具有在约0.5mm到约5mm的范围内的厚度。该范围的下限也可以是约0.7mm、约1mm或约2mm，并且上限也可以是约4mm或约3mm。第二管芯焊盘120的厚度可以小于第一管芯焊盘110的厚度。第二管芯焊盘120可以例如具有比第一管芯焊盘110的厚度小约0.1mm、或者约0.2mm、或者约0.3mm、或者约0.5mm的厚度。然而，第一和第二管芯焊盘110、120具有相同的厚度也是可能的。
根据示例，制造第二管芯焊盘120包括对管芯焊盘施加减薄工艺。减薄工艺可以例如包括对管芯焊盘进行轧制、铣削和冲压中的一个或多个，以便获得与第一管芯焊盘110的厚度相比减小的厚度。
根据示例，第一管芯焊盘110的第二侧112可以布置在第一平面(图1B中的平面A)中，并且第二管芯焊盘120的第二侧122布置在不同的第二平面(图1B中的平面B)中。在这种情况下，平面A和B之间的距离对应于第一和第二管芯焊盘110、120之间的厚度差。平面A和B之间的距离的调节可能需要在一方面的模制化合物的绝缘质量和材料选择(较厚的间隙允许更好的绝缘和使用具有较大(较便宜)填充颗粒的模制化合物)与另一方面的热封装性能(较薄的间隙提供到散热器310的更好的冷却路径)之间进行权衡决定。此外，第一和第二管芯焊盘110、120的第一侧111、121可以共面地布置在第三平面(平面C)中。然而，第一侧111、121不共面也是可能的。
第一和第二管芯焊盘110、120由第一间隙170分离。这可以特别意指第一和第二管芯焊盘110、120彼此不直接物理接触。此外，这可能意指第一和第二管芯焊盘110、120彼此不直接电接触。换言之，第一间隙170可以将第一和第二管芯焊盘110、120彼此物理和电分离。
功率半导体管芯140和二极管150和/或第一和第二管芯焊盘110、120可以通过如接合线、带或接触夹(图1A和1B中未示出)的电连接器彼此电耦合。
第一间隙170可以具有任何合适的宽度(该宽度是管芯焊盘110、120之间的距离)。例如，第一间隙170的宽度可以是0.2mm或更大，或者0.4mm或更大，或者0.6mm或更大、或者0.8mm或更大，或者1mm或更大、或者1.5mm或更大、或者3mm或更大、或者5mm或更大、或者10mm或更大。
根据示例，第一间隙170填充有电绝缘材料。第一间隙170可以例如填充有模制体160的模制材料。然而，与模制体160的模制材料不同的材料部分或完全填充第一间隙170也是可能的。例如，电介质连接器片可以布置在第一间隙170中，其中连接器片被配置为机械地耦合第一和第二管芯焊盘110、120(例如，在功率半导体封装100的制造期间)。
功率半导体管芯140布置在第一管芯焊盘110的第一侧111上并且电耦合到第一管芯焊盘110的第一侧111。二极管150布置在第二管芯焊盘120的第一侧121上并且电耦合到第二管芯焊盘120的第一侧121。功率半导体管芯140例如可以是MOSFET或IGBT或HEMT(高电子迁移率晶体管)。功率半导体管芯140可以例如以倒装芯片配置、特别是“源极向下”配置安装在第一管芯载体110上。功率半导体管芯140和二极管150可以通过“标准”焊接接头或扩散焊接接头或烧结接头耦合到第一和第二管芯焊盘110、120。根据示例，没有半导体管芯被布置在管芯焊盘110、120的第二侧112、122上。
根据示例，功率半导体管芯140以“源极向下”配置安装在第一管芯焊盘110上，其中源极电极面向第一管芯焊盘110的第一侧111。漏极电极可以布置在功率半导体管芯140的上侧上，并且可以背向第一管芯焊盘110。
模制体160包封功率半导体管芯140和二极管150。模制体160具有第一侧161、相对的第二侧162以及连接第一侧161和第二侧162的横向侧163。模制体160可以包括任何合适的模制材料或由任何合适的模制材料组成。模制体160可以包括填料颗粒，例如被配置为降低模制体160的热阻的无机颗粒。可以例如使用压缩模制、注射模制或转移模制来制造模制体160。
外部接触部130可以从模制体160的一个或多个横向侧163暴露。例如，外部接触部130可以沿着模制体160的两个相对的横向侧163布置。外部接触部130到所有四个横向侧163的布置也是可以设想的。如图1A和1B所示，一个或多个外部接触部130可以与第一管芯焊盘110邻接(即，相应的外部接触部和管芯焊盘是单个件)，和/或一个或多个外部接触部可以与第二管芯焊盘120邻接。当然，没有外部接触130与第一和/或第二管芯焊盘110、120邻接也是可能的。
根据示例，包括模制体160的第二侧162的平面与平行的另一平面(其中，外部接触部130从模制体160在该另一平面中的横向侧163暴露)之间的距离为约1mm或更大，或者约2mm或更大，或者约3mm或更大，或者约3.4mm。此外，横向侧163可以被成形为使得这两个平面之间的爬电距离为约3mm或更大，或者约4mm或更大，或者约5mm，或者约7mm或更大。
第一管芯焊盘110的第二侧112从模制体160的第二侧162暴露。第一管芯焊盘110的第二侧112可以特别地从模制体160部分或完全暴露。第二管芯焊盘120的第二侧122完全由电绝缘材料覆盖。
根据示例，电绝缘材料是模制体160的模制材料(该示例如图1B所示)。换言之，在这种情况下，第二管芯焊盘120的第二侧122完全被模制体120覆盖。
根据另一示例，电绝缘材料是与模制体160的模制材料不同的材料。电绝缘材料可以例如包括聚合物、压层、涂层、热界面材料(TIM)、预成型件、塑料等或由聚合物、压层、涂层、热界面材料(TIM)、预成型件、塑料等组成。
电绝缘材料可以被配置为在模制体160的第二侧162处使第二管芯焊盘120电绝缘。电绝缘材料可以例如被配置为在模制体160的第二侧162处使第二管芯焊盘120对于100V或更高、或500V或更高、或1kV或更高、或1.2kV或更高、或2kV或更高的电压差绝缘。
根据示例，在功率半导体封装100的操作期间，第一管芯焊盘110处于地(GND)电位。另一方面，第二管芯焊盘120可以处于高电位，例如100V或更高，或者500V或更高，或者1kV或更高，或者1.2kV或更高，或者2kV或更高。模制体160的第二侧162可以被配置为布置在散热器上。散热器可以通过接合方法(例如，通过钎焊或焊接)与第一管芯焊盘110的第二侧112接合。这种在第一管芯焊盘110和散热器之间没有任何电介质材料的接头可以提供具有低热阻的散热路径。由于第一管芯焊盘110处于低电位，例如处于GND电位，所以散热器电耦合到第一管芯焊盘110是没有问题的。然而，由于第二管芯焊盘120处于高电位，因此可能需要使其与散热器电绝缘。
使用模制体160的模制材料作为第二管芯焊盘120和散热器之间的电绝缘可以比提供单独的绝缘更具成本效益。
图2A和2B显示了另一个功率半导体封装200，除了以下描述的差异之外，该功率半导体封装可以与功率半导体封装100类似或相同。图2A显示了透视图，而图2B显示了侧视图。
如图2A所示，功率半导体封装200可以包括将功率半导体管芯140耦合到二极管150的第一电连接器210。特别地，第一电连接器210可以耦合到功率半导体管芯140的上侧和第二管芯焊盘120的第一侧121。第一电连接器210可以特别地耦合到功率半导体管芯140的上侧上的功率电极，例如漏极电极或集电极电极。第一电连接器210可以例如包括接触夹、接合线或带或由接触夹、接合线或带组成。
根据示例，功率半导体封装200包括第一和第二管芯焊盘110、120，并且它还包括第三焊盘220。第三管芯焊盘220可以通过第二间隙230与第一管芯焊盘110分离，并且可以通过第三间隙240与第二管芯焊盘中120分离。
根据示例，第二间隙230是第一间隙170的延伸，例如直线延伸(比较图2A)。根据示例，第三间隙240基本上垂直于第一间隙170和/或第二间隙230布置。第一、第二和第三间隙170、230和240可以基本上形成T型结(比较图2A)。
第三管芯焊盘220可以包括与关于第一和第二管芯焊盘110、120所描述的材料相同的材料或由与关于第一和第二管芯焊盘110、120所描述的材料相同的材料组成。第三管芯焊盘220可以是与第一管芯焊盘110和/或第二管芯焊盘120相同的引线框的部分。第三管芯焊盘220可以例如具有与第二管芯焊盘120相同的厚度。
第三管芯焊盘220可以包括第一侧和相对的第二侧。第一侧可以与第一和第二管芯焊盘110、120的第一侧111、121共面。第三管芯焊盘220的第二侧可以与第二管芯焊盘120的第二侧122共面。
根据示例，类似于第二管芯焊盘120，第三管芯焊盘220在模制体160的第二侧162处由电绝缘材料(例如模制体160的模制材料)覆盖。根据示例，第三管芯焊盘220不承载任何半导体管芯或二极管，而是充当用于外部接触部130的连接器(比较图2A)。耦合到第一管芯焊盘110的外部接触部(单个或多个)130可以例如被配置为功率半导体封装200的输入端子。耦合到第三管芯焊盘220的外部接触部(单个或多个)130可以例如被配置为功率半导体封装200的输出端子。
功率半导体封装200可以包括将二极管150耦合到第三管芯焊盘220的第二电连接器250。特别地，第二电连接器250可以耦合到二极管150的上侧上的电极和第三管芯焊盘220的第一侧。第二电连接器250可以例如包括接触夹、接合线或带或由接触夹、接合线或带组成。
如图2A所示，功率半导体管芯140可以布置在第一管芯焊盘110上，使得功率半导体管芯140部分悬垂。功率半导体管芯140可以包括在其下侧的悬垂部分上的电极，例如栅极电极。以这种方式，可以例如使用接合线接触该电极。第一管芯焊盘110可以包括切口部分，其中功率半导体管芯140悬垂在切口部分中。
图3显示了包括功率半导体封装100、散热器310和应用板320的电子系统300。根据另一示例，电子系统包括功率半导体封装200而不是功率半导体封装100。
散热器310布置在模制体160的第二侧162处，并且应用板320布置在模制体160的第一侧161处。如图3所示，电绝缘材料将第二管芯焊盘120与散热器310隔离。散热器310可以例如通过焊接(soldering)、熔接(welding)、机械固定、用导电胶胶合等中的一种或多种耦合到第一管芯焊盘110。根据示例，热界面材料(TIM)层可以布置在功率半导体封装100或200与散热器310之间。在这种情况下，TIM层尤其可以布置在第一管芯焊盘110和散热器310之间以及第二管芯焊盘120和散热器之间。根据示例，如果第二管芯焊盘120已经被绝缘，例如通过模制化合物，则TIM片可以是导电的。这可以在成本和导热性方面提供优势(例如，在这种情况下，TIM可以是简单的铝箔)。如果在模制之后在第二侧162处的第二管芯焊盘120之上没有绝缘(即，在第二侧162处的模制期间在模制体中留有孔)，则可以在模制物中的该孔中分配液体绝缘间隙填充物。在这种情况下，再次可以施加便宜且热性能良好的导电TIM。根据另一个示例，通用液体(其是电绝缘的)可以用作间隙填充物，用于在第二侧162处的第二管芯焊盘120之上的左模制物孔的填充。在这种情况下，通用液体可以用作宽TIM层，其在第二侧162处可以基本上覆盖整个封装。
如图3所示，功率半导体封装100或200可以是表面安装器件(SMD)，被配置为表面安装在应用板320上。然而，半导体封装100或200是通孔器件(THD)也是可能的。
图4显示了示例性电路400，其中半导体封装100或200可以用于该电路400的部分410中。电路400可以例如包括例如太阳能逆变器的功率因数校正电路。
电路400可以包括可以使用半导体封装100或200实现的部分410，并且它还可以包括可变电压源420、DC/DC转换器430和负载440。
图5是用于制造功率半导体封装的示例性方法500的流程图。方法500可以例如用于制造功率半导体封装100和200。
方法500包括：在501，提供引线框的工艺，该引线框包括第一管芯焊盘、第二管芯焊盘和多个外部接触部，其中第一和第二管芯焊盘由第一间隙分离；在502，在第一管芯焊盘的第一侧上布置功率半导体管芯并将功率半导体管芯电耦合到第一管芯焊盘的第一侧的工艺；在503，在第二管芯焊盘的第一侧上布置二极管并将二极管电耦合到第二管芯焊盘的第一侧的工艺；在504，用模制体包封功率半导体管芯和二极管的工艺，模制体具有第一侧、相对的第二侧以及连接第一侧和第二侧的横向侧，使得第一管芯焊盘的与第一管芯焊盘的第一侧相对的第二侧从模制体的第二侧暴露；以及在505，用电绝缘材料完全覆盖第二管芯焊盘的与第二管芯焊盘的第一侧相对的第二侧的工艺。根据示例，工艺504和505作为单个工艺进行，例如通过单个模制工艺。
示例
在下文中，使用具体示例进一步解释功率半导体封装和用于制造功率半导体封装的方法。
示例1是一种功率半导体封装，包括：引线框，包括第一管芯焊盘、第二管芯焊盘和多个外部接触部，其中，所述第一管芯焊盘和所述第二管芯焊盘由第一间隙分离；功率半导体管芯，布置在所述第一管芯焊盘的第一侧上并电耦合到所述第一管芯焊盘的所述第一侧；二极管，布置在所述第二管芯焊盘的第一侧上并电耦合到所述第二管芯焊盘的所述第一侧；以及模制体，包封所述功率半导体管芯和所述二极管，所述模制体具有第一侧、相对的第二侧和连接所述第一侧和所述第二侧的横向侧，其中，所述第一管芯焊盘的与所述第一管芯焊盘的所述第一侧相对的第二侧从所述模制体的所述第二侧暴露，并且其中，所述第二管芯焊盘的与所述第二管芯焊盘的所述第一侧相对的第二侧完全由电绝缘材料覆盖。
示例2是示例1所述的功率半导体封装，其中，所述电绝缘材料是所述模制体的模制材料。
示例3是示例1所述的功率半导体封装，其中，所述电绝缘材料不同于所述模制体的模制材料。
示例4是前述示例之一所述的功率半导体封装，其中，所述第一管芯焊盘的所述第一侧和所述第二管芯焊盘的所述第一侧共面。
示例5是前述示例之一所述的功率半导体封装，其中，所述第一管芯焊盘的所述第二侧布置在第一平面中，并且所述第二管芯焊盘的所述第二侧布置在不同的第二平面中。
示例6是前述示例之一所述的功率半导体封装，其中，所述外部接触部从所述模制体的两个相对的横向侧暴露。
示例7是前述示例之一所述的功率半导体封装，其中，所述外部接触部中的第一外部接触部与所述第一管芯焊盘邻接，并且所述外部接触中的第二外部接触部与所述第二管芯焊盘邻接。
示例8是前述示例之一所述的功率半导体封装，其中，所述功率半导体管芯包括第一侧和相对的第二侧，其中，所述第二侧面向所述第一管芯焊盘的所述第一侧，并且其中，第一电连接器将所述功率半导体管芯的所述第一侧耦合到所述第二管芯焊盘的所述第一侧。
示例9是前述示例之一所述的功率半导体封装，其中，所述引线框还包括第三管芯焊盘，所述第三管芯焊盘通过第二间隙与所述第一管芯焊盘分离，并且通过第三间隙与所述第二管芯焊盘分离。
示例10是示例9所述的功率半导体封装，其中，所述二极管包括第一侧和相对的第二侧，其中，所述第二侧面向所述第二管芯焊盘的所述第一侧，并且其中，第二电连接器将所述二极管的所述第一侧耦合到所述第三管芯焊盘的第一侧。
示例11是示例9或10所述的功率半导体封装，其中，所述外部接触部中的第三外部接触部与所述第三管芯焊盘邻接。
示例12是前述示例之一所述的功率半导体封装，其中，所述功率半导体管芯以倒装芯片配置耦合到所述第一管芯焊盘，使得所述功率半导体管芯的源极电极面向所述第一管芯焊盘。
示例13是前述示例之一所述的功率半导体封装，其中，所述第二管芯焊盘的所述第二侧之上的所述电绝缘材料的厚度在50μm至0.5mm的范围中，特别是在0.1mm至0.3mm的范围中，更特别地，其中所述厚度约为0.2mm。
示例14是一种用于制造功率半导体封装的方法，所述方法包括：提供引线框，所述引线框包括第一管芯焊盘、第二管芯焊盘和多个外部接触部，其中，所述第一管芯焊盘和所述第二管芯焊盘由第一间隙分离；在所述第一管芯焊盘的第一侧上布置功率半导体管芯，并且将所述功率半导体管芯电耦合到所述第一管芯焊盘的所述第一侧；在所述第二管芯焊盘的第一侧上布置二极管，并且将所述二极管电耦合到所述第二管芯焊盘的所述第一侧；用模制体包封所述功率半导体管芯和所述二极管，所述模制体具有第一侧、相对的第二侧以及连接所述第一侧和所述第二侧的横向侧，使得所述第一管芯焊盘的与所述第一管芯焊盘的所述第一侧相对的第二侧从所述模制体的所述第二侧暴露；以及用电绝缘材料完全覆盖所述第二管芯焊盘的与所述第二管芯焊盘的所述第一侧相对的第二侧。
示例15是示例14所述的方法，其中，用所述电绝缘材料覆盖所述第二管芯焊盘的所述第二侧包括在所述第二管芯焊盘的所述第二侧之上进行模制。
示例16是具有用于执行根据示例14或15所述的方法的设备。
虽然已经关于一个或多个实施方式来说明和描述了本公开，但是在不脱离所附权利要求的精神和范围的情况下，可以对示出的示例进行改变和/或修改。特别是关于由上述部件或结构(组件、器件、电路、系统等)执行的各种功能，除非另有说明，否则用于描述这些部件的术语(包括对“手段”的引用)旨在对应于执行描述的部件的指定功能的任何部件或结构(例如，在功能上等同)，即使在结构上不等同于在本文所示的本公开的示例性实施方式中执行该功能的所公开的结构。

Claims (15)

1.一种功率半导体封装(100)，包括：
引线框，包括第一管芯焊盘(110)、第二管芯焊盘(120)和多个外部接触部(130)，其中，所述第一管芯焊盘(110)和所述第二管芯焊盘(120)由第一间隙(170)分离；
功率半导体管芯(140)，布置在所述第一管芯焊盘(110)的第一侧(111)上并电耦合到所述第一管芯焊盘(110)的所述第一侧(111)；
二极管(150)，布置在所述第二管芯焊盘(120)的第一侧(121)上并电耦合到所述第二管芯焊盘(120)的所述第一侧(121)；以及
模制体(160)，包封所述功率半导体管芯(140)和所述二极管(150)，所述模制体(160)具有第一侧(161)、相对的第二侧(162)和连接所述第一侧(161)和所述第二侧(162)的横向侧(163)，
其中，所述第一管芯焊盘(110)的与所述第一管芯焊盘(110)的所述第一侧(111)相对的第二侧(112)从所述模制体(160)的所述第二侧(162)暴露，并且其中，所述第二管芯焊盘(120)的与所述第二管芯焊盘(120)的所述第一侧(121)相对的第二侧(122)完全由电绝缘材料覆盖。
2.根据权利要求1所述的功率半导体封装(100)，其中，所述电绝缘材料是所述模制体(160)的模制材料。
3.根据权利要求1所述的功率半导体封装(100)，其中，所述电绝缘材料不同于所述模制体(160)的模制材料。
4.根据前述权利要求之一所述的功率半导体封装(100)，其中，所述第一管芯焊盘(110)的所述第一侧(111)和所述第二管芯焊盘(120)的所述第一侧(121)共面。
5.根据前述权利要求之一所述的功率半导体封装(100)，其中，所述第一管芯焊盘(110)的所述第二侧(112)布置在第一平面中，并且所述第二管芯焊盘(120)的所述第二侧(122)布置在不同的第二平面中。
6.根据前述权利要求之一所述的功率半导体封装(100)，其中，所述外部接触部(130)从所述模制体(160)的两个相对的横向侧(163)暴露。
7.根据前述权利要求之一所述的功率半导体封装(100)，其中，所述外部接触部(130)中的第一外部接触部与所述第一管芯焊盘(110)邻接，并且所述外部接触(130)中的第二外部接触部与所述第二管芯焊盘(120)邻接。
8.根据前述权利要求之一所述的功率半导体封装(200)，其中，所述功率半导体管芯(140)包括第一侧和相对的第二侧，其中，所述第二侧面向所述第一管芯焊盘(110)的所述第一侧(111)，并且
其中，第一电连接器(210)将所述功率半导体管芯(140)的所述第一侧耦合到所述第二管芯焊盘(120)的所述第一侧(121)。
9.根据前述权利要求之一所述的功率半导体封装(200)，其中，所述引线框还包括第三管芯焊盘(220)，所述第三管芯焊盘通过第二间隙(230)与所述第一管芯焊盘(110)分离，并且通过第三间隙(240)与所述第二管芯焊盘(120)分离。
10.根据权利要求9所述的功率半导体封装(200)，其中，所述二极管(150)包括第一侧和相对的第二侧，其中，所述第二侧面向所述第二管芯焊盘(120)的所述第一侧(121)，并且
其中，第二电连接器(250)将所述二极管(150)的所述第一侧耦合到所述第三管芯焊盘(220)的第一侧。
11.根据权利要求9或10所述的功率半导体封装(200)，其中，所述外部接触部(130)中的第三外部接触部与所述第三管芯焊盘(220)邻接。
12.根据前述权利要求之一所述的功率半导体封装(100)，其中，所述功率半导体管芯(140)以倒装芯片配置耦合到所述第一管芯焊盘(110)，使得所述功率半导体管芯(40)的源极电极面向所述第一管芯焊盘(110)。
13.根据前述权利要求之一所述的功率半导体封装(100)，其中，所述第二管芯焊盘(120)的所述第二侧(122)之上的所述电绝缘材料的厚度在50μm至0.5mm的范围中，特别是在0.1mm至0.3mm的范围中，更特别地，其中所述厚度约为0.2mm。
14.一种用于制造功率半导体封装的方法(500)，所述方法包括：
提供(501)引线框，所述引线框包括第一管芯焊盘、第二管芯焊盘和多个外部接触部，其中，所述第一管芯焊盘和所述第二管芯焊盘由第一间隙分离；
在所述第一管芯焊盘的第一侧上布置(502)功率半导体管芯，并且将所述功率半导体管芯电耦合到所述第一管芯焊盘的所述第一侧；
在所述第二管芯焊盘的第一侧上布置(503)二极管，并且将所述二极管电耦合到所述第二管芯焊盘的所述第一侧；
用模制体包封(504)所述功率半导体管芯和所述二极管，所述模制体具有第一侧、相对的第二侧以及连接所述第一侧和所述第二侧的横向侧，使得所述第一管芯焊盘的与所述第一管芯焊盘的所述第一侧相对的第二侧从所述模制体的所述第二侧暴露；以及
用电绝缘材料完全覆盖(505)所述第二管芯焊盘的与所述第二管芯焊盘的所述第一侧相对的第二侧。
15.根据权利要求14所述的方法(500)，其中，用所述电绝缘材料覆盖(505)所述第二管芯焊盘的所述第二侧包括在所述第二管芯焊盘的所述第二侧之上进行模制。
CN202311493520.6A 2022-11-10 2023-11-09 功率半导体封装及其制造方法 Pending CN118016625A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22206519.5A EP4369394A1 (en) 2022-11-10 2022-11-10 Power semiconductor package and method for fabricating the same
EP22206519.5 2022-11-10

Publications (1)

Publication Number Publication Date
CN118016625A true CN118016625A (zh) 2024-05-10

Family

ID=84360727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311493520.6A Pending CN118016625A (zh) 2022-11-10 2023-11-09 功率半导体封装及其制造方法

Country Status (3)

Country Link
US (1) US20240162205A1 (zh)
EP (1) EP4369394A1 (zh)
CN (1) CN118016625A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982879A (ja) * 1995-09-20 1997-03-28 Fuji Electric Co Ltd 樹脂封止型半導体装置
US7095099B2 (en) * 2003-11-12 2006-08-22 International Rectifier Corporation Low profile package having multiple die
DE102006012781B4 (de) * 2006-03-17 2016-06-16 Infineon Technologies Ag Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
KR101915873B1 (ko) * 2014-05-12 2018-11-06 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
EP4369394A1 (en) 2024-05-15
US20240162205A1 (en) 2024-05-16

Similar Documents

Publication Publication Date Title
US10734250B2 (en) Method of manufacturing a package having a power semiconductor chip
US8426963B2 (en) Power semiconductor package structure and manufacturing method thereof
US20200083207A1 (en) Method of Manufacturing a Multi-Chip Semiconductor Power Device
US8508052B2 (en) Stacked power converter structure and method
US20200251400A1 (en) Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
CN111276447B (zh) 双侧冷却功率模块及其制造方法
US11515228B2 (en) Double sided semiconductor package
US11876028B2 (en) Package with electrically insulated carrier and at least one step on encapsulant
US10685909B2 (en) Power package having multiple mold compounds
US9754862B2 (en) Compound semiconductor device including a multilevel carrier
US20210225734A1 (en) Electronic module including a semiconductor package connected to a fluid heatsink
US11410906B2 (en) Semiconductor package and method for fabricating a semiconductor package
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
EP4369394A1 (en) Power semiconductor package and method for fabricating the same
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier
US20240312936A1 (en) Power semiconductor package including a passive electronic component and method for fabricating the same
US20240047289A1 (en) Molded power semiconductor module and method for fabricating the same
US9245837B1 (en) Radio frequency power device
US20230326876A1 (en) Thermal performance improvement and stress reduction in semiconductor device modules
CN117524996A (zh) 模制功率半导体模块及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication