CN118016142A - 基于多核mcu测试存储芯片的通信方法及测试方法 - Google Patents

Abstract

本发明公开了一种基于多核MCU测试存储芯片的通信方法及测试方法，通信方法包括：配置外部设备节点为能够发送测试控制报文；配置每个多核MCU节点的两个接收ID分别为ID1和ID2，发送ID为ID3，多个多核MCU节点的ID1和ID3不同，ID2相同，配置多核MCU的主核为只接收总线中报文ID值等于其ID1和ID2的测试控制报文；配置多核MCU的主核在识别到CAN总线中的测试控制报文的报文ID的值等于其ID1或ID2的值时，接收报文，解析报文获得转发对象和测试控制信息，并根据转发对象将测试控制信息转发至对应的从核。本发明能够实现多核MCU对存储芯片并行测试，提高测试效率，还可以将各种测试信息展示给芯片外部，使外部设备可以显示所有内核的测试信息。

Description

基于多核MCU测试存储芯片的通信方法及测试方法

技术领域

本发明属于存储芯片测试领域，更具体地，涉及一种基于多核MCU测试存储芯片的通信方法及测试方法。

背景技术

存储芯片寿命测试一般需要上千小时的测试时间，现有技术多采用单核MCU，同一时刻只能测试一颗存储芯片，测试效率低。

为了提升测试效率，需要一种通信方法将多个多核MCU组成网络，并且组织多核MCU内部的各个内核之间有序通信，实现对存储芯片的并行测试。

发明内容

本发明的目的是提出一种基于多核MCU测试存储芯片的通信方法及测试方法，实现使多核MCU对存储芯片并行测试时，可以将并行测试过程中的各种测试信息展示给芯片外部，使外部设备可以显示所有内核的测试信息。

为实现上述目的，第一方面，本发明提出了一种基于多核MCU测试存储芯片的通信方法，包括：

将多个多核MCU与一个外部设备与同一CAN总线连接组成局域网，所述多核MCU包括一个主核和多个从核，其中主核通过CAN接口与所述CAN总线通信，主核和多个从核分别通过测试接口连接一颗存储芯片；

配置外部设备节点为能够向总线上的所有多核MCU节点发送测试控制报文，同时能够接收总线上所有多核MCU节点的反馈报文，所述测试控制报文包括报文ID、转发对象和测试控制信息；

配置每个多核MCU节点的两个接收ID分别为ID1和ID2，发送ID为ID3，多个多核MCU节点的ID1和ID3不同，ID2相同，配置所述多核MCU的主核为只接收总线中报文ID值等于其ID1和ID2的测试控制报文；

配置所述多核MCU中主核与多个从核的核间通信机制；

配置所述多核MCU的主核在识别到所述CAN总线中的测试控制报文的报文ID的值等于其ID1或ID2的值时，接收所述测试控制报文，解析所述测试控制报文获得转发对象和测试控制信息，并根据转发对象将测试控制信息转发至对应的从核。

可选地，还包括：配置所述主核在获得所述测试控制信息后，根据所述测试控制信息和待测试的存储芯片的信息判断是否执行对相应的存储芯片进行测试，若是，则根据所述测试控制信息执行对连接的存储芯片进行测试，否则，反馈拒绝执行及拒绝原因。

可选地，还包括：配置所述从核在获得所述测试控制信息后，根据所述测试控制信息和待测试的存储芯片的信息判断是否执行对相应的存储芯片进行测试，若是，则根据所述测试控制信息执行对连接的存储芯片进行测试，否则，向所述主核反馈拒绝执行及拒绝原因。

可选地，还包括：配置所述主核能够将主核和/或从核的反馈拒绝信息、芯片的测试信息形成报文ID＝ID3的报文后反馈至所述外部设备。

可选地，所述配置每个所述多核MCU中主核与多个从核的核间通信机制包括：

配置所述多核MCU的主核与多个从核之间基于邮箱机制进行核间通信；

其中，所述主核的发送地址被配置为每个从核，所述从核的发送地址被配置为主核。

第二方面，本发明提出一种存储芯片测试方法，基于第一方面任意一项所述的基于多核MCU测试存储芯片的通信方法，所述测试方法包括：

所述外部设备向CAN总线发送测试控制报文；

每个多核MCU的主核判断所述测试控制报文的报文ID是否等于其ID1或ID2，当所述测试控制报文的报文ID的值等于ID2的值时，所有多核MCU的主核均接收所述测试控制报文，当所述测试控制报文的报文ID的值等于某一多核MCU的ID1的值时，仅ID1值等于报文ID的多核MCU的主核接收所述测试控制报文；

所述主核在接收所述测试控制报文后，解析所述测试控制报文获得转发对象和测试控制信息，并根据所述转发对象将测试控制信息转发至对应的从核，所述从核基于所述测试控制信息对连接的存储芯片进行测试。

可选地，还包括：所述主核在获得所述测试控制信息后，根据所述测试控制信息和待测试的存储芯片的信息判断是否执行对相应的存储芯片进行测试，若是，则根据所述测试控制信息执行对连接的存储芯片进行测试，否则，反馈拒绝执行及拒绝原因。

可选地，还包括：所述从核在获得所述测试控制信息后，根据所述测试控制信息和待测试的存储芯片的信息判断是否执行对相应的存储芯片进行测试，若是，则根据所述测试控制信息执行对连接的存储芯片进行测试，否则，向所述主核反馈拒绝执行及拒绝原因。

可选地，还包括：所述主核将主核和/或从核的反馈拒绝信息、芯片的测试信息形成报文ID＝ID3的报文后反馈至所述外部设备。

第三方面，本发明提出一种存储芯片测试系统，包括：与同一CAN总线连接的多个多核MCU和一个外部设备，所述多核MCU包括一个主核和多个从核，其中主核通过CAN接口与所述CAN总线通信，主核和多个从核分别通过测试接口连接一颗存储芯片；

所述存储芯片测试系统利用第二方面任意一项所述的存储芯片测试方法对存储芯片进行测试。

本发明的有益效果在于：

本发明的方法通过在每个多核MCU节点配置两个接收ID和一个发送ID，并建立主核与从核之间的核间通信机制，基于多核MCU的主核只接收总线中报文ID值等于其ID1和ID2的测试控制报文的机制，实现了多个多核MCU组成网络及内部多核之间的数据交互，使多核MCU对存储芯片并行测试，提高测试效率，且在测试时可以将并行测试过程中的各种测试信息展示给芯片外部，使外部设备可以显示所有内核的测试信息，同时本发明可以使整个测试网络中只有一个外部设备，控制所有多核MCU节点的测试行为，显示所有被测存储芯片的测试信息，简化网络结构，节省成本。

本发明的系统具有其它的特性和优点，这些特性和优点从并入本文中的附图和随后的具体实施方式中将是显而易见的，或者将在并入本文中的附图和随后的具体实施方式中进行详细陈述，这些附图和具体实施方式共同用于解释本发明的特定原理。

附图说明

通过结合附图对本发明示例性实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，在本发明示例性实施例中，相同的参考标号通常代表相同部件。

图1示出了本发明一个实施例的一种基于多核MCU测试存储芯片的通信方法中采用的网络结构示意图。

图2示出了本发明一个实施例的一种基于多核MCU测试存储芯片的通信方法中多核MCU内部结构示意图。

图3示出了本发明一个实施例的一种基于多核MCU测试存储芯片的通信方法中网络节点ID配置的示意图。

图4示出了本发明一个实施例的一种基于多核MCU测试存储芯片的通信方法中多核MCU核间通信配置的示意图。

图5示出了本发明一个实施例的一种基于多核MCU测试存储芯片的通信方法中对多个多核MCU进行批量测试控制的通信示意图。

图6示出了本发明一个实施例的一种基于多核MCU测试存储芯片的通信方法中对单个多核MCU进行单独测试控制的通信示意图。

图7示出了本发明一个实施例的一种基于多核MCU测试存储芯片的通信方法中对多核MCU的从核进行测试控制的通信示意图。

图8示出了本发明一个实施例的一种基于多核MCU测试存储芯片的通信方法中从核测试控制等信息反馈的通信示意图。

图9示出了本发明一个实施例的一种基于多核MCU测试存储芯片的通信方法中主核测试控制等信息反馈的通信示意图。

具体实施方式

下面将参照附图更详细地描述本发明。虽然附图中显示了本发明的优选实施例，然而应该理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了使本发明更加透彻和完整，并且能够将本发明的范围完整地传达给本领域的技术人员。

实施例1

本实施例提供一种基于多核MCU测试存储芯片的通信方法，包括：

S1：将多个多核MCU与一个外部设备与同一CAN总线连接组成局域网，所述多核MCU包括一个主核和多个从核，其中主核通过CAN接口与所述CAN总线通信，主核和多个从核分别通过测试接口连接一颗存储芯片；

具体地，如图1所示，本实施例的网络结构采用将多个多核MCU与外部设备挂接在同一条CAN总线上，组成局域网，多核MCU的数量不限，可根据实际需求进行组网，本实施例以包括4个多核MCU的网络为例进行说明。如图2所示，多核MCU内部的内核从功能上划分为一个主核和多个从核，本实施中以具有一个主核和四个从核(从核1-从核4)的多核MCU为例，其中主核通过CAN接口与外部进行通信，并且通过测试接口负责测试一颗存储芯片，每个从核通过测试接口负责测试一颗存储芯片，同时与主核进行核间通信。具体实施过程中可以选择将每个测试接口都连接一个存储芯片，也可以仅将部分测试接口连接存储芯片进行测试。外部设备可以为工业电脑等上位机设备。

S2：配置外部设备节点为能够向总线上的所有多核MCU节点发送测试控制报文，同时能够接收总线上所有多核MCU节点的反馈报文，所述测试控制报文包括报文ID、转发对象和测试控制信息；

具体地，配置外部设备节点的接收ID和发送ID不受限制，外部设备节点即可以接收总线上所有ID的报文,也可以发送任意ID报文。通常CAN报文的ID为二进制的帧ID，用于指向CAN网络上的接收节点。

S3：配置每个多核MCU节点的两个接收ID分别为ID1和ID2，发送ID为ID3，多个多核MCU节点的ID1和ID3不同，ID2相同，配置所述多核MCU的主核为只接收总线中报文ID值等于其ID1和ID2的测试控制报文；

具体地，在每个多核MCU节点配置两个接收ID,分别为ID1和ID2；一个发送ID,记为ID3。每个多核MCU节点的ID1值不同，ID2值相同，ID3值不同。即多核MCU节点只能接收总线上ID值等于ID1和ID2的报文。如图3所示，本实施例包括多核MCU1-多核MCU4，其中多核MCU1-多核MCU4的ID1分别为101-104，ID2均为100，ID3分别为301-304，实际使用过程中上述各ID的值为二进制，为便于说明采用十进制表示。

S4：配置所述多核MCU中主核与多个从核的核间通信机制；

具体地，如图4所示，本实施例的多核MCU内核的核间通信配置，采用邮箱机制实现。其中，配置主核发送地址为所有从核，配置从核发送地址为主核，基于上述配置，多核MCU的主核可以和每个从核进行双向通信。

S5：配置所述多核MCU的主核在识别到所述CAN总线中的测试控制报文的报文ID的值等于其ID1或ID2的值时，接收所述测试控制报文，解析所述测试控制报文获得转发对象和测试控制信息，并根据转发对象将测试控制信息转发至对应的从核。

具体地，本实施例的测试控制包括外部设备对总线上的多核MCU的参数设置(包括对存储芯片实施测试的范围、设置执行测试的算法等信息)、测试的启动或停止控制、对存储芯片中数据的读取等。数据方向为外部设备到多核MCU中的主核，基于步骤S2-S4的通信机制配置，可以实现外部设备对多个多核MCU的批量测试控制、独立测试控制以及对从核的测试控制，即外部设备可以同时对多个多核MCU进行测试控制，也可以单独控制总线上的某个多核MCU对存储芯片进行测试，还可以对任意多核MCU的从核进行测试控制。

其中，批量测试控制包括：如图5所示，外部设备发送ID值等于ID2的设置报文(测试控制报文)，由于多核MCU都配置了接收ID＝ID2的报文，且ID2值相同，并且多核MCU内部的主核连接到了CAN接口，因此外部设备发送的一条设置报文可以被CAN总线上所有的多核MCU中的主核接收到。

独立测试控制包括：若需要单独设置某一个多核MCU进行测试，则外部设备发送设置报文的ID＝ID1，如图6所示，例如外部设备发送设置报文的报文ID＝101,那么只有多核MCU1可以收到该报文。

对从核的测试控制包括：如图7所示，由于CAN报文里定义了转发对象信息，包含测试控制信息的报文到达主核后，主核解析CAN报文(测试控制报文)，可知该报文需要转发到哪个从核，从而设置从核对存储芯片的测试控制信息，数据方向为主核到从核。

本实施例中，还包括步骤S6：配置所述主核在获得所述测试控制信息后，根据所述测试控制信息和待测试的存储芯片的信息判断是否执行对相应的存储芯片进行测试，若是，则根据所述测试控制信息执行对连接的存储芯片进行测试，否则，反馈拒绝执行及拒绝原因；

配置所述从核在获得所述测试控制信息后，根据所述测试控制信息和待测试的存储芯片的信息判断是否执行对相应的存储芯片进行测试，若是，则根据所述测试控制信息执行对连接的存储芯片进行测试，否则，向所述主核反馈拒绝执行及拒绝原因；

配置所述主核能够将主核和/或从核的反馈拒绝信息、芯片的测试信息形成报文ID＝ID3的报文后反馈至所述外部设备。

具体地，经过步骤S5后，测试控制信息已经到达主核和从核，主核和从核根据实际测试的存储芯片反馈同意并按照测试控制信息来执行，或者拒绝执行。例如控制信息中要求对存储芯片的测试范围是从起始地址到8M的地址空间，但主核或从核实际连接的存储芯片容量是1M，那么主核将对外部设备发送过来的测试控制信息反馈拒绝，并反馈拒绝原因。从核将对主核转发的测试控制信息反馈拒绝，主核将从核反馈的拒绝信息通过CAN接口，使用ID＝ID3的报文反馈给外部设备，测试进度和测试故障等信息反馈与测试控制结果反馈通信机制相同。其中，从核测试控制反馈、测试进度、测试故障等信息反馈通信如图8所示，主核测试控制反馈、测试进度、测试故障等信息反馈通信如图9所示。

根据本实施例的上述通信方法，仅使用一个外部设备可以控制多个多核MCU及MCU各内核完成对存储芯片的测试、数据访问，同时显示所有被测存储芯片的测试进度、测试故障等信息。本通信方法可以使整个测试网络中只有一个外部设备，控制所有多核MCU节点的测试行为，显示所有被测存储芯片的测试信息，简化网络结构，节省成本。

实施例2

本实施例提供一种存储芯片测试方法，基于实施例1所述的基于多核MCU测试存储芯片的通信方法，所述测试方法包括：

所述外部设备向CAN总线发送测试控制报文；

每个多核MCU的主核判断所述测试控制报文的报文ID是否等于其ID1或ID2，当所述测试控制报文的报文ID的值等于ID2的值时，所有多核MCU的主核均接收所述测试控制报文，当所述测试控制报文的报文ID的值等于某一多核MCU的ID1的值时，仅ID1值等于报文ID的多核MCU的主核接收所述测试控制报文；

所述主核在接收所述测试控制报文后，解析所述测试控制报文获得转发对象和测试控制信息，并根据所述转发对象将测试控制信息转发至对应的从核，所述从核基于所述测试控制信息对连接的存储芯片进行测试。

本实施例中，方法还包括：

所述主核在获得所述测试控制信息后，根据所述测试控制信息和待测试的存储芯片的信息判断是否执行对相应的存储芯片进行测试，若是，则根据所述测试控制信息执行对连接的存储芯片进行测试，否则，反馈拒绝执行及拒绝原因。

所述从核在获得所述测试控制信息后，根据所述测试控制信息和待测试的存储芯片的信息判断是否执行对相应的存储芯片进行测试，若是，则根据所述测试控制信息执行对连接的存储芯片进行测试，否则，向所述主核反馈拒绝执行及拒绝原因。

所述主核将主核和/或从核的反馈拒绝信息、芯片的测试信息形成报文ID＝ID3的报文后反馈至所述外部设备。

实施例3

本实施例提供一种存储芯片测试系统，包括：与同一CAN总线连接的多个多核MCU和一个外部设备，所述多核MCU包括一个主核和多个从核，其中主核通过CAN接口与所述CAN总线通信，主核和多个从核分别通过测试接口连接一颗存储芯片；

本实施例的存储芯片测试系统利用实施例2所述的存储芯片测试方法对存储芯片进行测试。

本实施例的系统架构参考图1，整个测试网络仅使用一个外部设备即可控制所有多核MCU节点的测试行为，并显示所有被测存储芯片的测试信息，可实现对多个存储芯片的批量测试，也可实现单独对某个多核MCU下的任意数量的存储芯片进行测试，提高测试效率和测试灵活性，同时本系统的网络结构简单，成本更低。

以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。

Claims (10)

1.一种基于多核MCU测试存储芯片的通信方法，其特征在于，包括：

将多个多核MCU与一个外部设备与同一CAN总线连接组成局域网，所述多核MCU包括一个主核和多个从核，其中主核通过CAN接口与所述CAN总线通信，主核和多个从核分别通过测试接口连接一颗存储芯片；

配置外部设备节点为能够向总线上的所有多核MCU节点发送测试控制报文，同时能够接收总线上所有多核MCU节点的反馈报文，所述测试控制报文包括报文ID、转发对象和测试控制信息；

配置每个多核MCU节点的两个接收ID分别为ID1和ID2，发送ID为ID3，多个多核MCU节点的ID1和ID3不同，ID2相同，配置所述多核MCU的主核为只接收总线中报文ID值等于其ID1和ID2的测试控制报文；

配置所述多核MCU中主核与多个从核的核间通信机制；

配置所述多核MCU的主核在识别到所述CAN总线中的测试控制报文的报文ID的值等于其ID1或ID2的值时，接收所述测试控制报文，解析所述测试控制报文获得转发对象和测试控制信息，并根据转发对象将测试控制信息转发至对应的从核。

2.根据权利要求1所述的通信方法，其特征在于，还包括：配置所述主核在获得所述测试控制信息后，根据所述测试控制信息和待测试的存储芯片的信息判断是否执行对相应的存储芯片进行测试，若是，则根据所述测试控制信息执行对连接的存储芯片进行测试，否则，反馈拒绝执行及拒绝原因。

3.根据权利要求1所述的通信方法，其特征在于，还包括：配置所述从核在获得所述测试控制信息后，根据所述测试控制信息和待测试的存储芯片的信息判断是否执行对相应的存储芯片进行测试，若是，则根据所述测试控制信息执行对连接的存储芯片进行测试，否则，向所述主核反馈拒绝执行及拒绝原因。

4.根据权利要求2或3所述的通信方法，其特征在于，还包括：配置所述主核能够将主核和/或从核的反馈拒绝信息、芯片的测试信息形成报文ID＝ID3的报文后反馈至所述外部设备。

5.根据权利要求1所述的通信方法，其特征在于，所述配置每个所述多核MCU中主核与多个从核的核间通信机制包括：

配置所述多核MCU的主核与多个从核之间基于邮箱机制进行核间通信；

其中，所述主核的发送地址被配置为每个从核，所述从核的发送地址被配置为主核。

6.一种存储芯片测试方法，基于权利要求1-5任意一项所述的基于多核MCU测试存储芯片的通信方法，其特征在于，所述测试方法包括：

所述外部设备向CAN总线发送测试控制报文；

每个多核MCU的主核判断所述测试控制报文的报文ID是否等于其ID1或ID2，当所述测试控制报文的报文ID的值等于ID2的值时，所有多核MCU的主核均接收所述测试控制报文，当所述测试控制报文的报文ID的值等于某一多核MCU的ID1的值时，仅ID1值等于报文ID的多核MCU的主核接收所述测试控制报文；

所述主核在接收所述测试控制报文后，解析所述测试控制报文获得转发对象和测试控制信息，并根据所述转发对象将测试控制信息转发至对应的从核，所述从核基于所述测试控制信息对连接的存储芯片进行测试。

7.根据权利要求6所述的测试方法，其特征在于，还包括：所述主核在获得所述测试控制信息后，根据所述测试控制信息和待测试的存储芯片的信息判断是否执行对相应的存储芯片进行测试，若是，则根据所述测试控制信息执行对连接的存储芯片进行测试，否则，反馈拒绝执行及拒绝原因。

8.根据权利要求6所述的测试方法，其特征在于，还包括：所述从核在获得所述测试控制信息后，根据所述测试控制信息和待测试的存储芯片的信息判断是否执行对相应的存储芯片进行测试，若是，则根据所述测试控制信息执行对连接的存储芯片进行测试，否则，向所述主核反馈拒绝执行及拒绝原因。

9.根据权利要求7或6所述的测试方法，其特征在于，还包括：所述主核将主核和/或从核的反馈拒绝信息、芯片的测试信息形成报文ID＝ID3的报文后反馈至所述外部设备。

10.一种存储芯片测试系统，其特征在于，包括：与同一CAN总线连接的多个多核MCU和一个外部设备，所述多核MCU包括一个主核和多个从核，其中主核通过CAN接口与所述CAN总线通信，主核和多个从核分别通过测试接口连接一颗存储芯片；

所述存储芯片测试系统利用权利要求6-9任意一项所述的存储芯片测试方法对存储芯片进行测试。