CN118013917A - 版图图形生成方法、设备和介质 - Google Patents
版图图形生成方法、设备和介质 Download PDFInfo
- Publication number
- CN118013917A CN118013917A CN202311869451.4A CN202311869451A CN118013917A CN 118013917 A CN118013917 A CN 118013917A CN 202311869451 A CN202311869451 A CN 202311869451A CN 118013917 A CN118013917 A CN 118013917A
- Authority
- CN
- China
- Prior art keywords
- layer
- pattern
- layout
- main
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000002184 metal Substances 0.000 claims description 76
- 238000012545 processing Methods 0.000 claims description 14
- 238000003860 storage Methods 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 8
- 238000001914 filtration Methods 0.000 claims description 5
- 238000012360 testing method Methods 0.000 abstract description 23
- 238000013461 design Methods 0.000 abstract description 21
- 239000010410 layer Substances 0.000 description 311
- 238000010586 diagram Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
根据本公开的示例实施例提供了版图图形生成方法、设备和介质。该方法包括从多个版图层中确定待处理的第一版图层,第一版图层包括分别对应于多个光罩的多个主图层,每个主图层中的图形将要被拆解到所对应的光罩中;设置分别对应于多个主图层的多个主约束条件,每个主约束条件用于约束所对应的主图层中的图形尺寸和图形间距,图形间距包括相同主图层中的相邻图形之间的间距和不同主图层中的相邻图形之间的间距;以及根据多个主约束条件,生成第一版图层的多个主图层中的主图形。以此方式,能够在符合设计规则的情况下,快速生成大量的多光罩叠层的多样化测试图形。
Description
技术领域
本公开的实施例主要涉及集成电路领域,并且更具体地,涉及版图图形生成方法、设备和介质。
背景技术
电路版图(又可以简称为版图)是从设计并模拟优化后的电路所转化成的一系列图形,其包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。在版图的设计中,为了评估或修正所设计的版图,需要大量的各种各样的测试图形。此外,在集成电路的制造中,集成电路制造商为了对现有制造工艺技术进行验证和更先进技术节点的突破,需要大量的各种各样的测试图形来评估工艺制造能力和工艺窗口。
发明内容
在本公开的第一方面中,提供了一种版图图形生成方法。该方法包括:从多个版图层中确定待处理的第一版图层,第一版图层包括分别对应于多个光罩的多个主图层,每个主图层中的图形将要被拆解到所对应的光罩中;设置分别对应于多个主图层的多个主约束条件,每个主约束条件用于约束所对应的主图层中的图形尺寸和图形间距,图形间距包括相同主图层中的相邻图形之间的间距和不同主图层中的相邻图形之间的间距;以及根据多个主约束条件,生成第一版图层的多个主图层中的主图形。
在本公开的第二方面中,提供了一种电子设备。该电子设备包括处理器、以及与处理器耦合的存储器。该存储器具有存储于其中的指令,指令在被处理器执行时使电子设备执行根据本公开的第一方面的方法。
在本公开的第三方面中,提供了一种计算机可读存储介质。该计算机可读存储介质上存储有计算机程序。计算机程序在被处理器执行时实现根据本公开的第一方面的方法。
通过下文的描述将会理解,根据本公开的实施例,在图形生成中考虑了图形将要被拆解到哪个光罩中,并且支持设置相同光罩内部的图形约束条件和不同光罩之间的图形约束条件。以此方式,能够在符合设计规则的情况下,快速生成大量的多光罩叠层的多样化测试图形。这能够有利地促进提高集成电路的研发效率。其他的益处将在下文结合相应的实施例展开描述。
应当理解,本发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键特征或重要特征,也不用于限制本公开的范围。本公开的其他特征将通过以下的描述而变得容易理解。
附图说明
结合附图并参考以下详细说明,本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中,相同或相似的附图标注表示相同或相似的元素,其中:
图1示出了本公开的各实施例能够在其中实现的示例环境的示意图;
图2示出了根据本公开的一些实施例的图形生成器的示例架构的示意性框图;
图3A示出了根据本公开的一些实施例的主图层中有序排列的示例图形的示意图;
图3B示出了根据本公开的一些实施例的主图层中无序排列的主图形的示意图;
图4A示出了根据本公开的一些实施例的主图层中有序排列的主图形和辅图层中的辅图形的示意图;
图4B示出了根据本公开的一些实施例的主图层中无序排列的主图形和辅图层中的辅图形的示意图;
图5示出了根据本公开的一些实施例的生成通孔图形的示例过程的流程图;
图6A至图6B示出了根据本公开的一些实施例的过滤候选通孔图形的示意图;
图7A至图7C示出了根据本公开的一些实施例的有序排列的金属层图形的示意图;
图8A至图8C示出了根据本公开的一些实施例的无序排列的金属层图形的示意图;
图9A至图9C示出了根据本公开的一些实施例的类标准单元的金属层图形的示意图;
图10示出了根据本公开的一些实施例的版图图形生成方法的流程图;以及
图11示出了其中可以实施本公开的一个或多个实施例的电子设备的框图。
具体实施方式
下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例,然而应当理解的是,本公开可以通过各种形式来实现,而且不应该被解释为限于这里阐述的实施例,相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是,本公开的附图及实施例仅用于示例性作用,并非用于限制本公开的保护范围。
在本公开的实施例的描述中,术语“包括”及其类似用语应当理解为开放性包含,即“包括但不限于”。术语“基于”应当理解为“至少部分地基于”。术语“一个实施例”或“该实施例”应当理解为“至少一个实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
如本文中所使用的术语“范围”,例如“尺寸范围”、“间距范围”等,可以包括单个值、多个离散值、连续值的范围、及其组合。
工作原理和示例环境
版图设计规则是集成电路(例如,芯片)制造方基于工艺要求、生产设备和器件性能等相关指标制定出来的一系列版图设计需要遵循的规则。设计集成电路时必须遵守设计规则,虽然设计者按照既定的规则进行版图设计,但是实际生产出来的集成电路仍然会存在工艺坏点和缺陷问题。这是由于版图在通过光刻机转印到晶圆上时,光的衍射效应导致光罩投影至硅片上面的图形有很大的变化,如线宽的变化,转角的圆化,线长的缩短等。图像的失真往往会导致图形断裂或者粘连的情况发生,从而产生缺陷。
在深亚微米的技术节点上,光学临近效应修正(OPC)被引入以用于补偿图像失真,而OPC模型的建立需要基于大量的测试图形设计以及实际量测结果。对于复杂的设计版图,测试图形越多样化,校准的模型越精确。此外,在集成电路生产制造的过程中,多样化的测试图形还可以尽可能多的模拟实际设计图形用来监控生产线上全流程的工艺问题,评估工艺窗口等。因此,能够快速地生成大量多样化的测试图形显得尤为重要。
另一方面,随着技术节点的逐步缩小,工艺架构以及设计规则变得越来越复杂,设计测试图形的难度也明显增大。在传统的图形生成方案中,基于经验给出测试图形模板以及根据规则设置特定的尺寸,然后进行版图绘制,完成测试图形的生成。通过这种传统方式得到的测试图形类型以及尺寸都是非常有限,且需要耗费大量的人力和时间成本。不同技术节点、不同产品或不同光罩层都会有大量的测试图形的需求,所以使用传统的测试图形生成方法已经无法满足需求。
此外,目前常见的多样性测试图形的生成方法是针对单一光罩设置基础的设计规则,生成相对简单的图形宽度(width)和图形间距(space)组合的测试图形。但是随着技术节点变小,以先进技术节点(16nm及其以下)的后段金属层为例,由于诸如双重光刻技术(double patterning)等更为复杂的工艺技术引入,一个金属层中的图形会被拆分到2张光罩(mask)上。甚至还需要引入截断层(cut layer)技术,使得一个金属层的实现需要4~5张光罩才得以实现,且这些光罩各自独立有自己的设计规则,同时相互之间也有交互影响的规则。上述的因素对于多样性图形生成时需要满足的设计规则提出了更高的要求。在一些情况下,想要得到接近实际设计的测试图形,往往还需要在不同金属层之间生成通孔(Via)层,最终生成多层堆叠的测试图形。
为此,本公开的实施例提供了一种版图图形生成方法,以解决或者至少部分地解决传统的方法中的上述问题和/或其他潜在问题。根据本公开的实施例,生成包括多个主图层的版图层,这些主图层分别对应于多个光罩,每个主图层中的图形将要被拆解到所对应的光罩中。针对每个主图层设置对应的主约束条件,主约束条件用于约束所对应的主图层中的图形尺寸和图形间距。图形间距包括相同主图层中的相邻图形之间的间距和不同主图层中的相邻图形之间的间距。根据这些主约束条件,生成多个主图层中的主图形。
在本公开的实施例中,在图形生成中考虑了图形将要被拆解到哪个光罩中,并且支持设置相同光罩内部的图形约束条件和不同光罩之间的图形约束条件。以此方式,能够在符合设计规则的情况下,快速生成大量的多光罩叠层的多样化测试图形。这能够有利地促进提高集成电路的研发效率。
下面参考附图来描述本公开的示例实施例。
图1示出了本公开的各实施例能够在其中实现的示例环境100的示意图。在示例环境100中,电子设备110可以设置针对版图中图形的约束条件,并基于此生成版图120中的多个图形。这些约束条件可以是用户输入的,也可以是从版图设计规则中提取的。版图中的图形将要被拆解到不同的光罩中。可以针对不同的光罩设置相应的约束条件。
电子设备110中部署有图形生成器130,或者电子设备110可以访问和利用图形生成器130。电子设备110可以利用图形生成器130生成版图120。
在示例环境100中,电子设备110可以是任意类型的具有计算能力的设备,包括终端设备或服务端设备。终端设备可以是任意类型的移动终端、固定终端或便携式终端,包括移动手机、台式计算机、膝上型计算机、笔记本计算机、上网本计算机、平板计算机、媒体计算机、多媒体平板、个人通信系统(PCS)设备、个人导航设备、个人数字助理(PDA)、音频/视频播放器、数码相机/摄像机、定位设备、电视接收器、无线电广播接收器、电子书设备、游戏设备或者前述各项的任意组合,包括这些设备的配件和外设或者其任意组合。服务端设备例如可以包括计算系统/服务器,诸如大型机、边缘计算节点、云环境中的计算设备,等等。
应当理解,仅出于示例性的目的描述环境100的结构和功能,而不暗示对于本公开的范围的任何限制。图1中所示的版图120及其中的图形仅是示例性的,而无意限制本公开的范围。下面将参考附图来详细描述根据本公开的示例实施例。
图形生成的示例架构
图2示出了根据本公开的一些实施例的图形生成器130的示例架构的示意图。应当理解的是,图形生成器130还可以包括未示出的附加框和/或可以省略所示出的某个(或者某些)框,本公开的范围在此方面不受限制。总体上,图形生成器130包括版图层确定模块205和主图形生成模块210。在一些实施例中,图形生成器130还可以辅图形生成模块220。在一些实施例中,图形生成器130还可以包括通孔图形生成模块230。
版图层确定模块205被配置为从版图所包括的多个版图层中确定当前要处理的版图层,也称为第一版图层。如图2所示,要生成的版图120可以包括多个版图层,例如图2示出了版图层201-1和版图层201-2,其也统称为版图层201。这些版图层可以对应于任何合适的物理层。在一个示例中,版图层201-1可以是第一金属层(记为M1),并且版图层201-2可以是第二金属层(记为M2)。版图层201可以包括分别对应于多个光罩的多个主图层。一个主图层对应于一个光罩,并且该主图层中的图形将要被拆解到所对应的光罩中。
主图形生成模块210被配置为根据分别对应于多个主图层的多个主约束条件,生成版图层201的多个主图层中的主图形。具体来说,主图形生成模块210可以针对每个主图层来设置对应的主约束条件。一个主约束条件用于约束所对应的主图层中的图形尺寸和图形间距。图形间距包括相同主图层中的相邻图形之间的间距和不同主图层中的相邻图形之间的间距。主约束条件还可以用于约束主图形的其他几何参数,例如但不限于宽度、长度、端点到端点的距离(E2E)等。针对每个参数,主约束条件可以指定可选的一个或多个参数值,或者可以指定参数值的范围。而后,针对每个主图层,主图形生成模块210可以根据该主图层所对应的主约束条件,来生成该主图层中的各个主图形。
下面描述一个示例。在该示例中,M1层中的图形将会被拆解到2张光罩(分别由colorA和colorB表示)中。相应地,M1层包括两个主图层,其可以分别用M1A和M1B表示。M1A主图层中的主图形将会被拆解到由colorA表示的光罩中,并且M1B主图层中的主图形将会被拆解到由colorB表示的光罩中。分别针对M1A和M1B主图层设置对应的约束条件。
表1示出了主约束条件的示例,其中主图层编号“1:1”对应于M1A层,主图层编号“1:2”对应于M1A层。参数“宽度”用于约束对应主图层中的主图形的宽度。参数“层内间距”用于约束对应主图层中的相邻主图形之间的间距,参数“层间间距”用于约束分别属于这两个主图层的相邻主图形之间的间距。
表1主图层的主约束条件
图3A和图3B示出了根据本公开的一些实施例的主图层中的示例图形。图3A和图3B中还示出了表1中的示例参数。应当理解,表1中所列举的参数仅是示例性的,而无意限制本公开的范围。主约束条件还可以用于约束主图形的其他几何参数,例如但不限于宽度、长度、E2E等。应当理解的是,通过主约束条件引入的参数越多,所生成的图形的多样化程度越高。
在设置了诸如表1所示的主约束条件之后,主图形生成模块210可以根据主约束条件生成对应的主图层中的主图形。例如,根据表1中序号为1的主约束条件,生成M1A图层中的各个主图形。
可以采用任何合适的方式来生成主图层中的主图形。在一些实施例中,可以逐区域的图形生成方式。在这种实施例中,版图层可以包括沿着第一方向延伸的多个区域。在图形生成中,针对每个区域从上述的多个主约束条件中选择目标约束条件,并且至少基于针对该区域而选择的目标约束条件,生成该区域中的多个主图形。
第一方向可以是版图层的任何适当的方式。例如,第一方向可以取决于主图形的延伸方向,特别是与主图形的延伸方向相同。在图3A和图3B的示例中,主图形沿着版图层的水平方向,即,行的方向。相应地,可以采用逐行生成方式。示例性的,在第一行主图形生成后,生成第二行图形时,如果为同层图形,则按照参数“层内间距”取值,并且在相应位置生成第二行图形。如果为不同图层图形,则按照参数“层间间距”取值,并且在相应位置生成第二行图形,依次继续生成图形。
在一些实施例中,对多个主约束条件的选择可以是有序的。在这种实施例中,可以对所设置的多个主约束条件进行排序,例如按照序号顺序排序。可以基于排序和所考虑的区域在版图的这些区域中的相对位置,选择相匹配的主约束条件作为该区域的目标约束条件。换言之,各个区域的约束条件可以呈现出有序的样式。
作为一个示例,对于表1中的主约束条件可以按照1-2-1-2-1-2这样的有序样式来选择约束条件,也即第一区域(例如第一行)选择序号为1的主约束条件、第二区域选择序号为2的主约束条件、第三区域选择序号为1的主约束条件、第四区域选择序号为2的主约束条件、第五区域选择序号为1的主约束条件、第六区域选择序号为2的主约束条件,以此类推。图3A示出了这种有序排列的主图形的示例。在该示例中,在版图层中,不同主图层沿着列的方向交替。
在一些实施例中,对这些主约束条件的选择可以是随机的。也即,可以从所设置的主约束条件中随机选择约束条件,作为目标约束条件。换言之,各个区域的约束条件可以呈现出无序的样式。
作为一个示例,对于表1中的主约束条件可以按照1-1-1-2-2-1这样的无序样式来选择约束条件,也即第一区域(例如第一行)、第二区域、第三区域和第六区域选择序号为1的主约束条件,第四区域和第五区域选择序号为2的主约束条件,以此类推。作为另一示例,对于表1中的主约束条件可以按照1-2-2-1-2-1这样的无序样式来选择约束条件。图3B示出了无序排列的主图形的示例。
在这种实施例中,通过设置无序选择条件,可以有利地提高图形的多样化程度。
继续参考图2。在一些实施例中,版图层201中的多个主图层分别关联于多个辅图层。一个主图层关联于对于的辅图层,并且该主图层中的主图形所延伸的第一方向与所关联的辅图层中的辅图形所延伸的第二方向垂直。辅图层中的辅图形在光刻中用于辅助所关联的主图层中的主图形成像。
在一些实施例中,辅图层可以是截断层,其中的辅图形用于将其所跨过的主图层中的主图形截断。例如,如果主图层是金属层并且主图形是金属图形,则所关联的辅图层中的辅图形用于确定金属层中的实际有效金属区域。
为此,在这种实施例中,图形生成器130还可以包括辅图形生成模块220,其被配置为根据辅约束条件生成辅图层中的辅图形。具体来说,辅图形生成模块220可以设置分别对应于多个辅图层的多个辅约束条件。每个辅约束条件至少用于约束所对应的辅图层中的辅图形相对所关联的主图层中的主图形的位置,也称为相对位置。辅约束条件还可以用于约束辅图形的其他几何参数,例如辅图形的宽度、辅图形之间的间距等。而后,辅图形生成模块220可以根据每个辅图层的辅约束条件来生成该辅图层中的辅图形。
作为示例,图4A示出了根据本公开的一些实施例的图3A中有序排列的主图形和所关联的辅图层中的辅图形。作为另一示例,图4B示出了根据本公开的一些实施例的图3B中无序排列的主图形和所关联的辅图层中的辅图形。
辅约束条件可以包括任何合适的参数来约束辅图形与主图形之间的相对位置。在一些实施例中,辅约束条件可以包括数目约束条件,其用于约束辅图形在上述的第二方向(也即,垂直方向)上所跨过的主图形的数目。该数目约束条件可以对应于参数“交叉点”,其指示辅图形与主图层的十字交叉的交点数(Intersection Qty),诸如图4A所示。
备选地或附加地,在一些实施例中,辅约束条件可以包括长度约束条件,其用于约束辅图形从所跨过的主图形在上述的第二方向(也即,垂直方向)上延伸的长度。该长度约束条件可以对应于参数“延伸长度”,诸如图4A和图4B所示。
继续上文关于M1A图层和M1B图层的示例。M1A图层具有关联的辅图层,其记为M1Acut,并且编号为“2:1”。M1B图层具有相关联的辅图层,其记为M1Bcut并且编号为“2:2”。
表2示出了辅约束条件的示例。在该示例中,参数“辅宽度”用于约束对应的辅图层中的辅图形的宽度。参数“延伸长度”用于约束辅图形相对于主图形的垂直方向的延伸长度。参数“交点数”用于约束辅图形所跨过的主图形的数目或者认为是辅图形与主图形的十字交叉的交点数。参数“辅间距”用于约束关联于同一主图层的两个相邻辅图形之间的间距。图4A和图4B中示意性地示出了这些参数的示例。应当理解,表2所列举的参数仅是示例性的,而无意限制本公开的范围。针对辅图层,辅约束条件还可以包括任何合适的其他参数。
表2辅图层的辅约束条件
序号 | 辅图层编号 | 辅宽度 | 辅间距 | 延伸长度 | 交点数 |
1 | 2:1 | 25 | (120;500;20) | 40 | 1 |
2 | 2:2 | 25 | (120;500;20) | 40 | 3 |
辅约束条件中的每个参数可以具有可选的一个或多个参数值,或可以指定参数值的范围。表2中参数“辅间距”的取值范围为(120;500;20),其表示最小值为120、最大值为500且增量为20。在辅图形生成中,可以随机选取这一系列值的任意一个,从而生成与主图层有特定关系的多样的辅图形。
在一些实施例中,为了生成这样多样的辅图形,可以针对每个主图层分别执行辅图形的生成。针对每个主图层,辅图形生成模块220可以从多个辅图层中确定与该主图层对应的目标辅图层,并且确定与该目标辅图层对应的目标辅约束条件。然后,辅图形生成模块220可以根据目标辅约束条件,在目标辅图层中相对于该主图层中已生成的主图形来放置辅图形。
作为一个示例,与M1A图层对应的辅图层为辅图层M1Acut,其编号为“2:1”。从表2中可以确定序号为1的辅约束条件对应于辅图层M1Acut。这样,可以根据该序号为1的辅约束条件中的各个参数,在辅图层M1Acut中相对于M1A图层中已生成的主图形来生成辅图形。图4A和图4B示出了如此生成的辅图形的示例。
在这种实施例中,支持设置与主图层有关联的辅图层的设计规则。这使得辅图形的生成也是满足设计规则的。此外,通过辅图形的生成可以进一步提高测试图形的多样性。
继续参考图2。在一些实施例中,版图层201-1和版图层202-1可以是相邻的金属层。例如,版图层201-1可以是上文所描述的M1层(诸如,上层金属层),而版图层201-2可以是与M1层相邻的第二金属层(诸如,下层金属层),其可以由M2表示。作为金属层的M1层可以包括M1A主图层、M1B主图层、M1Acut辅图层、M1Bcut辅图层。作为金属层的M2层可以包括M2A主图层、M2B主图层、M2Acut辅图层、M2Bcut辅图层。在这种情况下,这两个版图层之间存在连接于其中的通孔图形。
为此,在这种实施例中,图形生成器130还可以包括通孔图形生成模块230,其被配置为生成版图层201-1与版图层201-2之间的通孔图形。例如,通孔图形生成模块230可以确定通孔图形在版图层201-1中的位置和在版图层201-2中的位置。
下面参考图5描述通孔图形生成的示例过程500。作为示例,针对版图层201-1和版图层201-2来描述过程500。可以利用上文所描述的方法也可以利用任何其他的图形生成方法来生成版图层201-1和版图层201-2的图形,包括主图形和可选的辅图形。
如图5所示,在框510,通孔图形生成模块230可以确定金属层中的有效金属区域。具体地,通孔图形生成模块230可以确定版图层201-1中的第一组有效金属区域和版图层201-2中的第二组有效金属区域。如果金属层仅包括主图层而不包括关联的辅图层,那么主图层中的主图形所覆盖的区域可以直接被确定有效金属区域。如果金属层既包括主图层又包括辅图层,那么可以基于主图层中的主图形和相关联的辅图层中的辅图形来确定有效金属区域。
在一些实施例中,如果版图层包括多个主图层,通孔图形生成模块230可以针对这些主图层中的每个主图层,将版图层中的如下区域确定为有效金属区域,该区域包括该主图层中的主图形但不包括相关联的辅图层中的辅图形。
继续上文M1层和M2层示例。M1层中的有效金属区域(由Effective M1表示)可以通过如下公式计算得到:(M1A NOT M1Acut)OR(M1B NOT M1Bcut),其中NOT表示非逻辑,OR表示或逻辑。M1层中的有效金属区域(由Effective M2表示)可以通过如下公式计算得到:(M2A NOT M2Acut)OR(M2B NOT M2Bcut)。也就是说,某一金属层中的有效金属区域为每个主图层中的主图形去掉相应的辅图层中的辅图形之后,再取其集合。
在框520,通孔图形生成模块230可以确定两个金属层之间的候选通孔图形。具体地,通孔图形生成模块230可以基于第一组有效金属区域和第二组有效金属区域,确定在版图层201-1与版图层201-2之间的多个候选通孔图形。换言之,在框520,在版图层201-1和版图层201-2中找出允许放置通孔的区域,也称为候选通孔区域(VIA area)。
在一些实施例中,为了找出候选通孔区域,可以从第一组有效金属区域和第二组有效金属区域中,确定彼此交叠的第一子区域和第二子区域。第一子区域位于版图层201-1中,第二子区域位于版图层201-2中。这样,可以设置在第一子区域与第二子区域之间的候选通孔图形。
继续上文的M1层和M2层的示例。当得到M1层的有效金属区域Effective M1和M2层的有效金属区域Effective M2后,可以通过如下的逻辑运算公式确定允许通孔放置的候选通孔区域(由VIA1AREA表示):VIA1 AREA=(Effective M1)AND(Effective M2),其中AND表示与逻辑。也即,上下两金属层的有效金属区域的交叠处是候选通孔区域。
继续过程500。在确定了候选通孔图形之后,在框530,通孔图形生成模块230可以根据通孔约束条件过滤候选通孔图形。也即,可以过滤掉不满足通孔约束条件的候选通孔区域。
在一些实施例中,通孔约束条件可以包括与单个通孔图形有关的第一通孔约束条件。相应地,通孔图形生成模块230可以根据第一通孔约束条件从这些候选通孔图形中过滤掉不满足第一通孔约束条件的候选通孔图形,以确定多个剩余通孔图形。由此,可以确定允许放置通孔的多个剩余通孔区域。
第一通孔约束条件可以包括单个通孔图形的尺寸范围,例如通孔与版图层的连接部分在x方向、y方向上的尺寸、面积等。第一通孔约束条件可以包括版图层201-1中与单个通孔图形连接的有效金属区域在第一方向上从该单个通孔图形延伸的长度范围,和/或版图层201-2中与单个通孔图形连接的有效金属区域在第二方向上从该单个通孔图形延伸的长度范围。在此描述的有效金属区域从通孔图形延伸的长度也可以称为包围长度。图6A示出了一个包围长度作为示例。
示例性的,上述的尺寸范围可以要求通孔图形的尺寸大于最小尺寸,并且长度范围可以要求包围长度大于最小值。相应地,尺寸大于通孔的最小尺寸并且包围长度大于最小值的那些候选通孔区域被保留,不满足这些条件的那些候选通孔区域被过滤掉。如图6A所示,由符号“X”标识的位置为由于不满足包围长度要求而过滤掉的通孔区域(注意,作为示例图6A中仅标识了部分被过滤掉的通孔区域)。
在一些实施例中,通孔约束条件可以与相邻通孔图形有关的第二通孔约束条件,其用于限定相邻通孔图形之间的间距。相应地,通孔图形生成模块230可以根据第二通孔约束条件,从上述的剩余通孔图形中选择一个或多个目标通孔图形。这些目标通孔图形作为最终的通孔图形被保留。
示例性的,由于通孔层本身存在一定的设计规则,即通孔之间的间距有最小值的限制。如果给定间距的最小值,可以采用逐个(one by one)的方式对剩余的通孔区域进行进一步过滤,以去除不符合间距最小值的通孔区域。图6B示出了间距的示例,并且由符号“X”标识的位置为由于不满足间距要求而过滤掉的通孔区域(注意,作为示例图6B中仅标识了部分被过滤掉的通孔区域)。
需要说明的是,在图6A和图6B中,纵向的元素表示一个主图层中的有效金属区域,而竖向的元素表示另一个主图层中的有效金属区域。通过基于单个通孔约束条件的过滤和相邻通孔约束条件的过滤,最终生成符合要求的通孔图层。
在框540,图形生成器130可以合并通孔图层数据和金属层数据,从而得到叠层版图。例如,可以将通过前述步骤得到的通孔图层的版图文件(GDS)与上下两个金属图层的版图文件(GDS)叠在一起,以生成最终的叠层版图。
示例图形
传统的图形生成方法所生成的是单层图层的多样性图形,仅能控制图形间的宽度、距离等变化。根据本公开的实施例,可以实现既满足多层图层之间各种复杂关系的设定,同时又能有尺寸随机变化的。此外,在一些实施例中,还可以自动生成通孔层,快速生成大量符合各种复杂设计规则的多张光罩的叠层的多样化的测试图形。这在很大程度上解决了用户操作难、耗时久和人力成本高的问题。
本公开的实施例可应用于有复杂工艺和设计规则的不同层的测试图形的快速生成。下面以先进工艺技术节点的后段金属层为例给出测试图形的一些示例,如图7A至图9C所示。在图7A至图9C中,M1A指代M1层中对应于光罩A的主图层,M1B指代M1层中对应于光罩B的主图层,M2A指代M2层中对应于光罩A的主图层,M2B指代M2层中对应于光罩B的主图层。M1Acut指代与M1A主图层相关联的辅图层,M1Bcut指代与M1B主图层相关联的辅图层,M2Acut指代与M2A主图层相关联的辅图层,M2Bcut指代与M2B主图层相关联的辅图层。Via1指代M1层与M2层之间的通孔图层。
在一些实施例中,可以通过控制图形宽度、长度、线端点到端点的距离以及相同图层中的图形之间距离、不同图层中的图形之间的距离等参数值的范围,产生有序排列的M1层多样性图形、M2层的多样性图形以及M1和M2的叠层图形。
作为一个示例,图7A示出了有序排列的M1层多样性图形,图7B示出了有序排列的M2层多样性图形,并且图7C示出了对应的M1和M2的叠层图形。作为另一示例,图8A示出了无序排列的M1层多样性图形,图8B示出了无序排列的M2层多样性图形,并且图8C示出了对应的M1和M2的叠层图形。
在一些实施例中,可以通过控制更多的参数(例如截断层的相关参数),生成更为复杂的金属叠层,例如类似标准单元(standard-cell)后段金属布线的图形。示例性的,图9A示出了类似标准单元的M1层多样性图形,图9B示出了类似标准单元的M2层多样性图形,并且图9C示出了对应的类似标准单元的M1和M2的叠层图形。
示例方法
图10示出了根据本公开的一些实施例的版图图形生成方法1000的流程图。方法1000可以由如图1所示的电子设备110执行,例如可以由图形生成器130执行。应当理解的是,方法1000还可以包括未示出的附加框和/或可以省略所示出的某个(或者某些)框,本公开的范围在此方面不受限制。
在框1010,电子设备110从多个版图层中确定待处理的第一版图层。第一版图层包括分别对应于多个光罩的多个主图层,每个主图层中的图形将要被拆解到所对应的光罩中。
在框1020,电子设备110设置分别对应于多个主图层的多个主约束条件。每个主约束条件用于约束所对应的主图层中的图形尺寸和图形间距,图形间距包括相同主图层中的相邻图形之间的间距和不同主图层中的相邻图形之间的间距。
在框1030,电子设备110根据多个主约束条件,生成第一版图层的多个主图层中的主图形。
在一些实施例中,多个主图层分别关联于多个辅图层,每个主图层中的主图形所延伸的第一方向与所关联的辅图层中的辅图形所延伸的第二方向垂直,并且方法1000还包括:设置分别对应于多个辅图层的多个辅约束条件,每个辅约束条件至少用于约束所对应的辅图层中的辅图形相对所关联的主图层中的主图形的位置;以及根据多个辅约束条件,基于多个主图层中所生成的主图形,生成多个辅图层中的辅图形。
在一些实施例中,生成多个辅图层中的辅图形包括针对多个主图层中的每个主图层执行如下操作:从多个辅图层中确定与该主图层对应的目标辅图层;从多个辅约束条件中确定与目标辅图层相对应的目标辅约束条件;以及根据目标辅约束条件,在目标辅图层中相对于该主图层中所生成的主图形来放置辅图形。
在一些实施例中,每个辅约束条件包括以下至少一项:数目约束条件,用于约束辅图形在第二方向上所跨过的主图形的数目,或长度约束条件,用于约束辅图形从所跨过的主图形在第二方向上延伸的长度。
在一些实施例中,第一版图层和多个版图层中的第二版图层是相邻的金属层,并且方法1000还包括:确定第一版图层中的第一组有效金属区域和第二版图层中的第二组有效金属区域;基于第一组有效金属区域和第二组有效金属区域,确定在第一版图层与第二版图层之间的多个候选通孔图形;以及根据通孔约束条件,从多个候选通孔图形中选择一个或多个目标通孔图形。
在一些实施例中,确定在第一版图层与第二版图层之间的多个候选通孔图形包括:从第一组有效金属区域和第二组有效金属区域中,确定彼此交叠的第一子区域和第二子区域,第一子区域位于第一版图层中,第二子区域位于第二版图层中;以及设置在第一子区域与第二子区域之间的候选通孔图形作为多个候选通孔图形之一。
在一些实施例中,从多个候选通孔图形中选择一个或多个目标通孔图形包括:根据与单个通孔图形有关的第一通孔约束条件,从多个候选通孔图形中过滤掉不满足第一通孔约束条件的候选通孔图形,以确定多个剩余通孔图形;以及根据与相邻通孔图形有关的第二通孔约束条件,从多个剩余通孔图形中选择一个或多个目标通孔图形。
在一些实施例中,第一通孔约束条件包括以下至少一项:单个通孔图形的尺寸范围,第一版图层中与单个通孔图形连接的有效金属区域在第一方向上从单个通孔图形延伸的长度范围,或第二版图层中与单个通孔图形连接的有效金属区域在第二方向上从单个通孔图形延伸的长度范围。
在一些实施例中,多个主图层分别关联于多个辅图层,每个主图层中的主图形所延伸的第一方向与所关联的辅图层中的辅图形所延伸的第二方向垂直,并且确定第一版图层中的第一组有效金属区域包括:针对多个主图层中的每个主图层,将第一版图层中的如下区域确定为第一组有效金属区域之一,该区域包括该主图层中的主图形但不包括相关联的辅图层中的辅图形。
在一些实施例中,方法1000还包括:基于一个或多个目标通孔图形、第一组有效金属区域和第二组有效金属区域,生成版图文件的至少一部分。
在一些实施例中,生成第一版图层的多个主图层中的主图形包括:针对第一版图层中分别沿着第一方向延伸的多个区域中的每个区域,从多个主约束条件中选择目标约束条件;以及至少基于针对该区域而选择的目标约束条件,生成该区域中的多个主图形。
图11示出了示出了其中可以实施本公开的一个或多个实施例的电子设备1100的框图。应当理解,图11所示出的电子设备1100仅仅是示例性的,而不应当构成对本文所描述的实施例的功能和范围的任何限制。图11所示出的电子设备1100可以用于实现图1的电子设备110。
如图11所示,电子设备1100是通用电子设备的形式。电子设备1100的组件可以包括但不限于一个或多个处理器或处理单元1110、存储器1120、存储设备1130、一个或多个通信单元1140、一个或多个输入设备1150以及一个或多个输出设备1160。处理单元1110可以是实际或虚拟处理器并且能够根据存储器1120中存储的程序来执行各种处理。在多处理器系统中,多个处理单元并行执行计算机可执行指令,以提高电子设备1100的并行处理能力。
电子设备1100通常包括多个计算机存储介质。这样的介质可以是电子设备1100可访问的任何可以获取的介质,包括但不限于易失性和非易失性介质、可拆卸和不可拆卸介质。存储器1120可以是易失性存储器(例如寄存器、高速缓存、随机访问存储器(RAM))、非易失性存储器(例如,只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、闪存)或它们的某种组合。存储设备1130可以是可拆卸或不可拆卸的介质,并且可以包括机器可读介质,诸如闪存驱动、磁盘或者任何其他介质,其可以能够用于存储信息和/或数据(例如用于训练的训练数据)并且可以在电子设备1100内被访问。
电子设备1100可以进一步包括另外的可拆卸/不可拆卸、易失性/非易失性存储介质。尽管未在图11中示出,可以提供用于从可拆卸、非易失性磁盘(例如“软盘”)进行读取或写入的磁盘驱动和用于从可拆卸、非易失性光盘进行读取或写入的光盘驱动。在这些情况中,每个驱动可以由一个或多个数据介质接口被连接至总线(未示出)。存储器1120可以包括计算机程序产品1125,其具有一个或多个程序模块,这些程序模块被配置为执行本公开的各种实施例的各种方法或动作。
通信单元1140实现通过通信介质与其他电子设备进行通信。附加地,电子设备1100的组件的功能可以以单个计算集群或多个计算机器来实现,这些计算机器能够通过通信连接进行通信。因此,电子设备1100可以使用与一个或多个其他服务器、网络个人计算机(PC)或者另一个网络节点的逻辑连接来在联网环境中进行操作。
输入设备1150可以是一个或多个输入设备,例如鼠标、键盘、追踪球等。输出设备1160可以是一个或多个输出设备,例如显示器、扬声器、打印机等。电子设备1100还可以根据需要通过通信单元1140与一个或多个外部设备(未示出)进行通信,外部设备诸如存储设备、显示设备等,与一个或多个使得用户与电子设备1100交互的设备进行通信,或者与使得电子设备1100与一个或多个其他电子设备通信的任何设备(例如,网卡、调制解调器等)进行通信。这样的通信可以经由输入/输出(I/O)接口(未示出)来执行。
根据本公开的示例性实现方式,提供了一种计算机可读存储介质,其上存储有计算机可执行指令,其中计算机可执行指令被处理器执行以实现上文描述的方法。根据本公开的示例性实现方式,还提供了一种计算机程序产品,计算机程序产品被有形地存储在非瞬态计算机可读介质上并且包括计算机可执行指令,而计算机可执行指令被处理器执行以实现上文描述的方法。
这里参照根据本公开实现的方法、装置、设备和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解,流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合,都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理单元,从而生产出一种机器,使得这些指令在通过计算机或其他可编程数据处理装置的处理单元执行时,产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中,这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作,从而,存储有指令的计算机可读介质则包括一个制造品,其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
可以把计算机可读程序指令加载到计算机、其他可编程数据处理装置、或其他设备上,使得在计算机、其他可编程数据处理装置或其他设备上执行一系列操作步骤,以产生计算机实现的过程,从而使得在计算机、其他可编程数据处理装置、或其他设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实现的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分,模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
以上已经描述了本公开的各实现,上述说明是示例性的,并非穷尽性的,并且也不限于所公开的各实现。在不偏离所说明的各实现的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实现的原理、实际应用或对市场中的技术的改进,或者使本技术领域的其他普通技术人员能理解本文公开的各个实现方式。
Claims (13)
1.一种版图图形生成方法,包括:
从多个版图层中确定待处理的第一版图层,所述第一版图层包括分别对应于多个光罩的多个主图层,每个主图层中的图形将要被拆解到所对应的光罩中;
设置分别对应于所述多个主图层的多个主约束条件,每个主约束条件用于约束所对应的主图层中的图形尺寸和图形间距,所述图形间距包括相同主图层中的相邻图形之间的间距和不同主图层中的相邻图形之间的间距;以及
根据所述多个主约束条件,生成所述第一版图层的所述多个主图层中的主图形。
2.根据权利要求1所述的版图图形生成方法,其中所述多个主图层分别关联于多个辅图层,每个主图层中的主图形所延伸的第一方向与所关联的辅图层中的辅图形所延伸的第二方向垂直,并且所述方法还包括:
设置分别对应于所述多个辅图层的多个辅约束条件,每个辅约束条件至少用于约束所对应的辅图层中的辅图形相对所关联的主图层中的主图形的位置;以及
根据所述多个辅约束条件,基于所述多个主图层中所生成的主图形,生成所述多个辅图层中的辅图形。
3.根据权利要求2所述的版图图形生成方法,其中生成所述多个辅图层中的辅图形包括针对所述多个主图层中的每个主图层执行如下操作:
从所述多个辅图层中确定与该主图层对应的目标辅图层;
从所述多个辅约束条件中确定与所述目标辅图层相对应的目标辅约束条件;以及
根据所述目标辅约束条件,在所述目标辅图层中相对于该主图层中所生成的主图形来放置辅图形。
4.根据权利要求2所述的版图图形生成方法,其中每个辅约束条件包括以下至少一项:
数目约束条件,用于约束辅图形在所述第二方向上所跨过的主图形的数目,或
长度约束条件,用于约束辅图形从所跨过的主图形在所述第二方向上延伸的长度。
5.根据权利要求1所述的版图图形生成方法,其中所述第一版图层和所述多个版图层中的第二版图层是相邻的金属层,并且所述方法还包括:
确定所述第一版图层中的第一组有效金属区域和所述第二版图层中的第二组有效金属区域;
基于所述第一组有效金属区域和所述第二组有效金属区域,确定在所述第一版图层与所述第二版图层之间的多个候选通孔图形;以及
根据通孔约束条件,从所述多个候选通孔图形中选择一个或多个目标通孔图形。
6.根据权利要求5所述的版图图形生成方法,其中确定在所述第一版图层与所述第二版图层之间的多个候选通孔图形包括:
从所述第一组有效金属区域和所述第二组有效金属区域中,确定彼此交叠的第一子区域和第二子区域,所述第一子区域位于所述第一版图层中,所述第二子区域位于所述第二版图层中;以及
设置在所述第一子区域与所述第二子区域之间的候选通孔图形作为所述多个候选通孔图形之一。
7.根据权利要求5所述的版图图形生成方法,其中从所述多个候选通孔图形中选择一个或多个目标通孔图形包括:
根据与单个通孔图形有关的第一通孔约束条件,从所述多个候选通孔图形中过滤掉不满足所述第一通孔约束条件的候选通孔图形,以确定多个剩余通孔图形;以及
根据与相邻通孔图形有关的第二通孔约束条件,从所述多个剩余通孔图形中选择所述一个或多个目标通孔图形。
8.根据权利要求7所述的版图图形生成方法,其中所述第一通孔约束条件包括以下至少一项:
单个通孔图形的尺寸范围,
所述第一版图层中与所述单个通孔图形连接的有效金属区域在第一方向上从所述单个通孔图形延伸的长度范围,或
所述第二版图层中与所述单个通孔图形连接的有效金属区域在第二方向上从所述单个通孔图形延伸的长度范围。
9.根据权利要求5所述的版图图形生成方法,其中所述多个主图层分别关联于多个辅图层,每个主图层中的主图形所延伸的第一方向与所关联的辅图层中的辅图形所延伸的第二方向垂直,并且确定所述第一版图层中的第一组有效金属区域包括:
针对所述多个主图层中的每个主图层,将所述第一版图层中的如下区域确定为所述第一组有效金属区域之一,该区域包括该主图层中的主图形但不包括相关联的辅图层中的辅图形。
10.根据权利要求5所述的版图图形生成方法,还包括:
基于所述一个或多个目标通孔图形、所述第一组有效金属区域和所述第二组有效金属区域,生成版图文件的至少一部分。
11.根据权利要求1所述的版图图形生成方法,其中生成所述第一版图层的所述多个主图层中的主图形包括:
针对所述第一版图层中分别沿着第一方向延伸的多个区域中的每个区域,
从所述多个主约束条件中选择目标约束条件;以及
至少基于针对该区域而选择的所述目标约束条件,生成该区域中的多个主图形。
12.一种电子设备,其特征在于,包括:
至少一个处理单元;以及
至少一个存储器,所述至少一个存储器被耦合到所述至少一个处理单元并且存储用于由所述至少一个处理单元执行的指令,所述指令在由所述至少一个处理单元执行时使所述电子设备执行根据权利要求1至11中任一项所述的方法。
13.一种计算机可读存储介质,其特征在于,其上存储有计算机程序,其特征在于,所述计算机程序可由处理器执行以实现根据权利要求1至11中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311869451.4A CN118013917A (zh) | 2023-12-28 | 2023-12-28 | 版图图形生成方法、设备和介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311869451.4A CN118013917A (zh) | 2023-12-28 | 2023-12-28 | 版图图形生成方法、设备和介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118013917A true CN118013917A (zh) | 2024-05-10 |
Family
ID=90941832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311869451.4A Pending CN118013917A (zh) | 2023-12-28 | 2023-12-28 | 版图图形生成方法、设备和介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118013917A (zh) |
-
2023
- 2023-12-28 CN CN202311869451.4A patent/CN118013917A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8234599B2 (en) | Use of graphs to decompose layout design data | |
US20100023914A1 (en) | Use Of Graphs To Decompose Layout Design Data | |
US20120047479A1 (en) | Incremental Layout Analysis | |
US20060271907A1 (en) | Semiconductor circuit pattern design method for manufacturing semiconductor device or liquid crystal display device | |
US20150234974A1 (en) | Multiple patterning design with reduced complexity | |
US11003828B1 (en) | System and method for layout analysis using point of interest patterns and properties | |
US11176306B2 (en) | Methods and systems to perform automated Integrated Fan-Out wafer level package routing | |
US10796070B2 (en) | Layout pattern similarity determination based on binary turning function signatures | |
CN105488244B (zh) | 用于设计半导体装置的方法和系统 | |
US20120054694A1 (en) | Aerial Image Signatures | |
US20100325591A1 (en) | Generation and Placement Of Sub-Resolution Assist Features | |
US8352891B2 (en) | Layout decomposition based on partial intensity distribution | |
TW202145053A (zh) | 微影遮罩之開發之佈局的骨架表示 | |
US8683394B2 (en) | Pattern matching optical proximity correction | |
CN118013917A (zh) | 版图图形生成方法、设备和介质 | |
CN111611761B (zh) | 生成电路版图图案的方法、设备和计算机可读存储介质 | |
JP2009026045A (ja) | 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法 | |
EP2214110A1 (en) | Heuristic routing for electronic device layout designs | |
US8640059B2 (en) | Forming separation directives using a printing feasibility analysis | |
US11144700B1 (en) | Grouping nets to facilitate repeater insertion | |
EP4018260A1 (en) | Efficient scheduling of tasks for resolution enhancement technique operations | |
US11275884B2 (en) | Systems and methods for photolithographic design | |
US20240256755A1 (en) | Method and system for verifying integrated circuit | |
US20240303408A1 (en) | Method and system for learning-based shaping flexible blocks on a chip canvas in integrated circuit (ic) design | |
US20230315967A1 (en) | Color graph reduction on a line of connected structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |