CN118012799B - 请求处理方法、装置、电子设备及存储介质 - Google Patents

Abstract

本申请涉及一种请求处理方法、装置、电子设备及存储介质，所述请求处理方法，通过获取携带有请求数据和总线信号参数流水请求，并依据请求数据，确定输入信号和目标片选信号，输入信号包含至少两路输入接口对应的并行信号，可以依据目标片选信号，从至少两路输入接口对应的并行信号中选取出目标并行信号，随后依据目标并行信号，结合总线信号参数进行仲裁输出，得到仲裁输出信号，而无需等待一次完整事务使用完后再进行下一个请求仲裁，从而能够对流水请求进行流水仲裁，有效提高请求仲裁效率。

Description

请求处理方法、装置、电子设备及存储介质

技术领域

本申请涉及信号处理领域，尤其涉及一种请求处理方法、装置、电子设备及存储介质。

背景技术

并串转换仲裁（Parallel-to-Serial Conversion Arbitration）是指在计算机系统、通信系统或其他数字系统中，将并行数据转换为串行数据并进行传输的过程。在这个过程中，需要对多个并行信号进行仲裁，以确定它们在串行传输中的顺序。这种技术在多处理器系统、总线接口和高速通信链路等场景中有广泛应用。

在并串转换过程中，通常涉及到以下几个步骤，数据分割：将并行数据分割成多个独立的信号，每个信号代表一个数据位；仲裁：根据某种优先级规则，确定这些信号在串行传输中的顺序，这可以通过硬件电路（如仲裁器）或软件算法来实现；串行化：将经过仲裁的并行信号按照确定的顺序转换为串行数据流；传输：将串行数据流通过通信链路或其他接口发送到目标设备；接收：目标设备接收到串行数据流后，将其还原为原始的并行数据。

现有相关技术中对于仲裁的过程，通常是采用使用请求响应式的并串转换仲裁，或者使用内部状态机进行仲裁状态切换；而请求响应式的并串转换仲裁或使用内部状态机进行仲裁状态切换，必须等待一次完整事务（Transaction）完成才可以进行下一个请求仲裁，即仲裁不能流水进行，导致完全串行的资源使用，效率比较低。

发明内容

为了解决上述技术问题，本申请提供了一种请求处理方法、装置、电子设备及存储介质。

第一方面，本申请提供了一种请求处理方法，包括：

获取流水请求，所述流水请求携带有请求数据和总线信号参数；

依据所述请求数据，确定输入信号和目标片选信号，所述输入信号包含至少两路输入接口对应的并行信号；

依据所述目标片选信号，从所述至少两路输入接口对应的并行信号中选取出目标并行信号；

依据所述目标并行信号，结合所述总线信号参数进行仲裁输出，得到仲裁输出信号。

可选的，所述获取流水请求之后，还包括：

依据所述总线信号参数，确定各路输入接口对应的输入接口总线信号；

基于所述接口总线信号进行数据信号锁存，得到锁存数据信息。

可选的，所述依据所述目标并行信号，结合所述总线信号参数进行仲裁输出，得到仲裁输出信号，包括：

从所述锁存数据信息中，选取出所述目标并行信号对应的目标锁存数据信息；

采用所述目标锁存数据信息和所述目标并行信号，生成所述仲裁输出信号。

可选的，所述依据所述目标片选信号，从所述至少两路输入接口对应的并行信号中选取出目标并行信号，包括：

采用所述目标片选信号确定接口标识；

将所述接口标识对应的输入接口确定为目标接口；

从所述至少两路输入接口对应的并行信号中，选取出目标接口输入的并行信号；

将所述目标接口输入的并行信号确定为所述目标并行信号。

可选的，所述输入信号包含至少两路输入接口对应的并行信号；所述依据所述请求数据，确定输入信号和目标片选信号，包括：

依据所述请求数据进行矩阵缓存，得到每一个时间戳对应的输入矩阵信号；

针对每一个时间戳，采用所述输入矩阵信号获取每一路输入接口对应的并行信号；

依据所述并行信号对应预设的优先级策略，生成当前时间戳对应的所述目标片选信号。

可选的，所述依据所述目标并行信号，结合所述总线信号参数进行仲裁输出，得到仲裁输出信号之后，还包括：

获取所述流水请求对应的历史片选信号；

依据所述目标片选信号，结合所述历史片选信号，生成反压维持信号；

基于所述反压维持信号，生成反压信号；

将所述反压信号发送给所述流水请求对应的请求端。

可选的，所述依据所述目标并行信号，结合所述总线信号参数进行仲裁输出，得到仲裁输出信号，包括：

按照预设的仲裁选择方式，对所述目标并行信号进行仲裁，得到仲裁片选信号；

基于所述仲裁片选信号，结合所述总线信号参数，得到仲裁输出信号。

可选的，在基于所述仲裁片选信号，结合所述总线信号参数，得到仲裁输出信号之后，还包括：

将所述仲裁输出信号发送给响应端；

接收响应返回信号，所述响应返回信号为所述响应端依据所述仲裁输出信号进行响应生成的信号；

依据所述仲裁片选信号和所述响应返回信号，生成目标响应返回信号；

将所述目标响应返回信号发送给所述流水请求对应的请求端。

第二方面，本申请提供了一种请求处理装置，包括：

获取模块，用于获取流水请求，所述流水请求携带有请求数据和总线信号参数；

确定模块，用于依据所述请求数据，确定输入信号和目标片选信号，所述输入信号包含至少两路输入接口对应的并行信号；

选取模块，用于依据所述目标片选信号，从所述至少两路输入接口对应的并行信号中选取出目标并行信号；

仲裁输出模块，用于依据所述目标并行信号，结合所述总线信号参数进行仲裁输出，得到仲裁输出信号。

第三方面，提供了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；

存储器，用于存放计算机程序；

处理器，用于执行存储器上所存放的程序时，实现第一方面任一项所述的请求处理方法。

第四方面，提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面任一项所述的请求处理方法。

本申请实施例通过获取携带有请求数据和总线信号参数流水请求，并依据请求数据，确定输入信号和目标片选信号，输入信号包含至少两路输入接口对应的并行信号，可以依据目标片选信号，从至少两路输入接口对应的并行信号中选取出目标并行信号，随后依据目标并行信号，结合总线信号参数进行仲裁输出，得到仲裁输出信号，而无需等待一次完整事务使用完后再进行下一个请求仲裁，从而能够对流水请求进行流水仲裁，有效提高请求仲裁效率。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种请求处理方法的流程示意图；

图2为本申请实施例提供的一种请求处理方法的具体应用场景示意图；

图3为本申请实施例提供的一种请求处理方法的另一场景示意图；

图4为本申请实施例提供的一种请求处理方法的输入信号示意图；

图5为本申请实施例提供的一种请求处理方法的反压信号示意图；

图6为本申请实施例提供的一种请求处理方法的另一场景反压信号示意图；

图7为本申请实施例提供的一种请求处理装置的结构示意图；

图8为本申请实施例提供的一种电子设备的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

现有相关技术中，并串转换仲裁的方式主要是采用两种方式，一种是使用请求响应式的并串转换仲裁，另一种则是使用状态机进行仲裁状态切换；其中，在采用请求响应式的并串转换仲裁方式时，需要在接收到请求时，通过仲裁模块返回一个授权信号，并且只有在请求端再提出响应信号时，仲裁模块才会释放当前授权使用权限；该方式中需要进行多次请求才能完成授权使用，也即存在不能流水仲裁的问题。而在采用内部使用状态机进行仲裁状态切换，或者直接按请求优先级仲裁的方式时，其中需要通过状态机进行状态切换，也即需要至少两拍时钟周期才能处理一个请求的仲裁，同样存在不能流水处理请求的问题。

现有仲裁方式在对请求进行仲裁处理的过程中，必须等待一次完整事务（Transaction）完成才可以进行下一个请求仲裁，即仲裁不能流水进行，导致完全串行的资源使用，效率比较低。

为了解决现有仲裁方式，所存在完全串行的资源使用，效率比较低的问题，本申请实施例通过获取携带有请求数据和总线信号参数流水请求，并依据请求数据，确定输入信号和目标片选信号，输入信号包含至少两路输入接口对应的并行信号，可以依据目标片选信号，从至少两路输入接口对应的并行信号中选取出目标并行信号，随后依据目标并行信号，结合总线信号参数进行仲裁输出，得到仲裁输出信号，而无需等待一次完整事务使用完后再进行下一个请求仲裁，从而能够对流水请求进行流水仲裁，有效提高请求仲裁效率。

图1为本申请实施例提供的一种请求处理方法的流程示意图。

如图1所示的，本申请公开一实施例，提供了一种请求处理方法，包括如下步骤：

步骤S110：获取流水请求，流水请求携带有请求数据和总线信号参数。

具体的，本实施例中的流水请求表示请求端发出的请求，请求端可以是用于发出请求的功能模块、终端、服务端等主体，流水请求可以是串并转换请求等类型的请求，该流水请求中可以携带有请求数据和总线信号参数；例如在流水请求为串并转换请求的情况下，请求数据可以表示待转换的并行信号数据，总线信号参数可以表示诸如地址参数、请求端标识参数等额外信号参数；需要说明的是，本实施例中的流水请求可以是一个请求也可以是多个连续的请求，本实施例对此不做具体限定。

步骤S120：依据请求数据，确定输入信号和目标片选信号，输入信号包含至少两路输入接口对应的并行信号。

具体的，在获取流水请求后，可以从流水请求中，提取请求数据，并依据请求数据，确定输入信号和目标片选信号，其中输入信号可以用于指示请求数据中待转换的并行信号，而在流水请求为串并转换请求的情况下，请求数据可以包含至少两路输入接口输入的并行信号，从而使得依据请求数据确定的输入信号可以包含至少两路输入接口对应的并行信号；需要说明的是，本实施例中的输入信号可以是依据请求数据中包含的并行信号进行矩阵缓存，生成该并行信号对应的矩阵，具体矩阵示例可以参考图2所示；当然也可以是其他形式的矩阵缓存，本实施例对此不做具体限定。

本实施例中的目标片选信号可以表示用于指示当前时间戳所需要仲裁并行信号的片选信号，具体确认目标片选信号的方式可以是判断总线信号参数中是否存在预设片选信号，若总线信号参数中存在预设片选信号，则说明该流水请求中已包含片选信号，此时则可以从总线信号参数中提取预设片选信号，并将该预设片选信号确定为目标片选信号；若总线信号参数中不存在预设片选信号，则可以根据预设优先级进行确定目标片选信号；当然还可以是采用其他确定目标片选信号的方式，本实例对此不做具体限定。

步骤S130：依据目标片选信号，从至少两路输入接口对应的并行信号中选取出目标并行信号。

具体的，在确定目标片选信号后，可以依据该目标片选信号，从输入信号中包含的至少两路输入接口对应的并行信号中选取出目标并行信号。具体选取方式可以是确定目标片选信号指示的当前时间戳所需要仲裁并行信号，将该当前时间戳所需要仲裁并行信号确定为目标并行信号；当然还可以采用其他选取方式，本实施例不做具体限定。

步骤S140：依据目标并行信号，结合总线信号参数进行仲裁输出，得到仲裁输出信号。

具体的，在确定目标并行信号后，则可以对该目标并行信号进行仲裁，并结合总线信号参数进行仲裁输出，得到仲裁输出信号，仲裁输出信号表示用于发送给响应端的输出信号，其中响应端可以是功能模块、终端、服务端等主体；而进行仲裁输出的方式可以是采用parallel_case并行选择仲裁输出或者是其他仲裁输出方式，本实施例中不做具体限定。

为了解决现有仲裁方式，所存在的请求处理效率低的问题，本申请实施例通过获取携带有请求数据和总线信号参数流水请求，并依据请求数据，确定输入信号和目标片选信号，输入信号包含至少两路输入接口对应的并行信号，可以依据目标片选信号，从至少两路输入接口对应的并行信号中选取出目标并行信号，随后依据目标并行信号，结合总线信号参数进行仲裁输出，得到仲裁输出信号，而无需等待一次完整事务使用完后再进行下一个请求仲裁，从而能够对流水请求进行流水仲裁，有效提高请求仲裁效率。

在一示例中，以流水请求以四路并行请求为例进行说明。

请求端发生的流水请求包含了四路待转换并行信号的请求数据以及诸如地址信息、请求端标识等额外信息的总线信号参数。依据请求数据中的四路待转换并行信号进行矩阵缓存，生成输入信号，如图2所示出的输入信号矩阵；并依据总线信号参数或预设优先级策略确定目标片选信号，如2所示出的目标片选信号矩阵；接着确定目标片选信号指示的当前时间戳所需要仲裁并行信号，如图2中时间戳为t0是的目标片选信号矩阵中为第一行第一列中被选中为“1”此时则可以确定出t0时间戳所需要仲裁并行信号为第一路并行信号，以此类推，t1时间戳所需要仲裁并行信号为第二路并行信号，t2时间戳所需要仲裁并行信号为第三路并行信号，t3时间戳所需要仲裁并行信号为第四路并行信号；从而可以依据目标并行信号对并行信号进行顺序仲裁，并且可以在每次依据目标并行信号对并行信号进行仲裁后，均可以结合总线信号参数进行仲裁输出，得到仲裁输出信号；由于本实施例中的流水请求可以是一个请求也可以多个连续的请求，通过目标片选信号和输入信号对各路并行信号进行直接仲裁输出，使得本实施例中对于并行信号的仲裁处理无需等到一次完整的事务完成才可以进行下一个请求，而是可以连续对流水请求中的各个请求中的各个并行信号进行依次仲裁输出，得到其对应的仲裁输出信号，能够有效提高请求处理的效率。

在本申请一可选的实施例中，步骤S110获取流水请求之后，还可以包括如下步骤：依据总线信号参数，确定各路输入接口对应的输入接口总线信号；基于接口总线信号进行数据信号锁存，得到锁存数据信息。

本实施例中，在获取流水请求之后，由于流水请求中的除了包含多路并行信号的请求数据之外，还可以包含诸如地址参数、请求端标识参数等额外信号参数，并且各路输入接口输入的总线信号参数可以相同也可以不同，从而可以依据总线信号参数，确定各路输入接口对应的输入接口总线信号，其中接口总线信号表示输入接口所输入总线信号参数对应的总线信号，例如地址信号、请求端标识信号等；并基于接口总线信号进行数据信号锁存，得到锁存数据信息，具体的，可以是对接口总线信号指示的数据信号进行锁存，锁存数据信息则表示对接口总线信号指示的数据信号进行锁存后生成的信息。

在一例子中，在请求端发送的流水请求中包含A路和B路两路信号时，A路信号中包含并行信号A、地址信号参数以及地址信号参数对应的地址信号，B路信号中包含并行信号B、请求端标识信号参数以及地址信号参数对应的请求端标识信号，此时依据依据总线信号参数，确定各路输入接口对应的输入接口总线信号，可以是依据地址信号参数确定A路输入接口对应的地址信号，以及依据请求端标识信号参数确定B路输入接口对应的请求端标识信号；从而基于地址信号和请求端标识信号进行数据信号锁存，得到锁存数据信息。

在本申请一可选的实施例中，步骤S140依据目标并行信号，结合总线信号参数进行仲裁输出，得到仲裁输出信号，具体可以包括如下子步骤：从锁存数据信息中，选取出目标并行信号对应的目标锁存数据信息；采用目标锁存数据信息和目标并行信号，生成仲裁输出信号。

本实施例中，在确定出目标并行信号后，可以接着从锁存数据信息中，选取出目标并行信号对应的目标锁存数据信息，具体选取方式可以是将目标并行信号对应的输入接口确定为目标接口，从而将目标接口对应的锁存数据信息确定为目标锁存数据信息；进而可以采用目标锁存数据信息和目标并行信号，生成仲裁输出信号，具体生成仲裁输出信号的方式，可以是将目标锁存数据信息和目标并行信号进行组合，得到仲裁输出信号。

在一例子中，在请求端发送的流水请求中包含A路和B路两路信号时，进行上述数据信号锁存后，可以得到A路锁存数据信息和B路锁存数据信息，此时在目标并行信号为A路并行信号的情况下，可以依据A路并行信号，将A路确定目标接口，从而将A路输入接口对应的A路锁存数据信息确定为目标锁存数据信息，将A路锁存数据信息和A路并行信号进行组合，得到仲裁输出信号，从而起到将同一路输入接口对应的锁存数据信息和并行信号进行发送给响应端，当然其中还可以包含对目标并行信号进行仲裁，得到仲裁片选信号，基于所述仲裁片选信号，结合所述总线信号参数，得到仲裁输出信号的步骤；本实施例对此不做具体限定。

在本申请一可选的实施例中，步骤S130依据目标片选信号，从至少两路输入接口对应的并行信号中选取出目标并行信号，可以包括如下子步骤：采用目标片选信号确定接口标识；将接口标识对应的输入接口确定为目标接口；从至少两路输入接口对应的并行信号中，选取出目标接口输入的并行信号；将目标接口输入的并行信号确定为目标并行信号。

本实施例中，在确定目标片选信号后，可以采用该目标片选信号确定接口标识，并将该接口标识对应的输入接口确定为目标接口，其中接口标识可以表示目标片选信号所指示的标识，由于目标片选信号用于指示当前时间戳所需要仲裁并行信号的片选信号，而其中用于指示的当前时间戳所需要仲裁并行信号的具体方式，则是通过确定出目标片选信号对应的接口标识，再将接口标识对应的输入接口确定为目标接口，从而可以从至少两路输入接口对应的并行信号中，选取出目标接口输入的并行信号，将目标接口输入的并行信号确定为目标并行信号，进而起到目标片选信号用于指示当前时间戳所需要仲裁并行信号的片选信号的作用。

在一示例中，如图2所示，在t0时间戳时，目标片选信号为首个矩阵，该矩阵中时间戳为t0是的目标片选信号矩阵中为第一行第一列中被选中为“1”此时则可以出该目标片选信号对应的标识，为第一路输入接口标识，从而可以将第一路输入接口标识对应的第一路输入接口确定为目标接口，并从四路输入接口对应的并行信号中，选取第一路输入接口输入的并行信号，将该第一路输入接口输入的并行信号确定为目标并行信号；当然，图2中，时间戳为t1的目标片选信号矩阵所对应的标识为第二路输入接口标识，时间戳为t2的目标片选信号矩阵所对应的标识为第三路输入接口标识，时间戳为t3的目标片选信号矩阵所对应的标识为第四路输入接口标识。

在本申请一可选的实施例中，输入信号包含至少两路输入接口对应的并行信号；步骤S120依据请求数据，确定输入信号和目标片选信号，可以包括如下子步骤：依据请求数据进行矩阵缓存，得到每一个时间戳对应的输入矩阵信号；针对每一个时间戳，采用输入矩阵信号获取每一路输入接口对应的并行信号；依据并行信号对应预设的优先级策略，生成当前时间戳对应的目标片选信号。

本实施例中在确定输入信号和目标片选信号的过程中，可以依据请求数据进行矩阵缓存，得到每一个时间戳对应的输入矩阵信号，其中输入矩阵信号表示对请求数据中各路输入接口所输入的并行信号进行矩阵化得到的矩阵信号，因此，时间戳则表示进行仲裁的时间节点，例如在流水请求为四路并行请求的情况下，包括的时间戳可以是t0、t1、t2、t3，在t0、t1、t2、t3各个时间戳时对一路的并行信号进行仲裁，需要说明的是本实施例中对于每一个时间戳对应的输入矩阵信号的生成顺序，可以是随着执行时间的推移依次生成，也可以在执行仲裁之前一并生成，本实施例不做具体限定；从而可以针对每一个时间戳，采用输入矩阵信号获取每一路输入接口对应的并行信号，例如在时间戳为t1的情况下，可以采用时间戳t1的输入矩阵信号获取第二路输入接口对应的并行信号，进而依据该并行信号对应预设的优先级策略，生成当前时间戳对应的目标片选信号。

在一例子中，如图2所示，依据请求数据进行矩阵缓存，得到时间戳t0对应的输入矩阵信号A，此时针对时间戳t0，采用输入矩阵信号A获取第一路的输入接口对应的并行信号，并依据该并行信号对应预设的优先级策略，生成当前时间戳t0对应的目标片选信号A，并依据该目标片选信号A执行S130-S140的步骤；接着可以继续依据请求数据进行矩阵缓存，得到时间戳t1对应的输入矩阵信号B，此时针对时间戳t1，采用输入矩阵信号B获取第二路的输入接口对应的并行信号，并依据该并行信号对应预设的优先级策略，生成当前时间戳t1对应的目标片选信号B，并依据该目标片选信号B执行S130-S140的步骤，以此执行顺序对各个并行信号进行仲裁输出；从而可以对流水请求进行流水处理，而无需等待一次完整的事务完成才可以进行下一个请求处理，能够有效提高请求处理的效率。当然还可以是在总线信号参数中存在预设片选信号的情况下，可以从总线信号参数中提取预设片选信号，并将该预设片选信号确定为目标片选信号。

又一示例中，如图3所示的输入信号时序图，图3中Req[3]、Req[2]、Req[1]、Req[0]为表示四路不同输入接口输入的并行信号，Addr3为对应片选的总线信号，可以看出随着执行时间的推移依次生成每一个时间戳对应的输入矩阵信号的过程中，通过获取不同的输入信号ready[3]、ready[2]、ready[1]、ready[0]，如首先对ready[3]输入接口的并行信号进行仲裁，随后对ready[2]输入接口的并行信号进行仲裁，此时则可以无需接收ready[3]输入接口的并行信号，以此类推；当然以上仅为示例说明作用，具体实施时可以进行适应性配置，本实施例不做具体限定。

在本申请一可选的实施例中，在步骤S140依据目标并行信号，结合总线信号参数进行仲裁输出，得到仲裁输出信号之后，还可以包括如下步骤：获取流水请求对应的历史片选信号；依据目标片选信号，结合历史片选信号，生成反压维持信号；基于反压维持信号，生成反压信号；将反压信号发送给流水请求对应的请求端。

本实施例中，由于一个流水请求中可能包含多个输入接口输入的并行信号，因此在对各个输入接口输入的并行信号执行步骤S120-S140的步骤后，可以生成多个目标片选信号，也即本实施例中获取流水请求对应的历史片选信号，其中历史片选信号表示同一个流水请求中当前时间戳之前所生成的各个目标片选信号；接着可以依据目标片选信号，结合历史片选信号，生成反压维持信号，也即将当前时间戳的目标片选信号和当前时间戳之前所生成的各个目标片选信号，生成反压维持信号，也即反压维持信号的生成方式为各个时间戳执行完成S120-S140之后均会生成；进而可以基于反压维持信号，生成反压信号，并将该反压信号发送给流水请求对应的请求端，使得请求端可以依据该反压信号进行控制不同输入接口是否输入并行信号。

在一示例中，如图2所示，在流水请求为四路并行请求的情况下，以时间戳为t2的为例进行说明，获取流水请求对应的在时间戳t2之前生成的历史片选信号包含t0和t1时间戳生成的目标片选信号A和目标片选信号B，接着可以依据当前时间戳t2生成目标片选信号C，结合历史片选信号也即目标片选信号A和目标片选信号B，生成反压维持信号C，也即图2中t2时间戳下的反压维持信号的矩阵，是依据t0时间戳、t1时间戳以及t2时间戳下目标片选信号的矩阵进行生成t2时间戳下的反压维持信号的矩阵；进而可以基于该反压维持信号C的矩阵，生成反压信号，并将该反压信号发送给流水请求对应的请求端，使得请求端可以依据该反压信号进行控制不同输入接口是否输入并行信号，也即使得在t3时间戳中的输入信号将t2时间戳中仲裁处理的第三路输入接口输入并行信号进行抑制，此时仅接收到第四路输入接口输入的并行信号如图2中t3时间戳中的输入信号矩阵。

另一具体示例中，反压信号的生成可以是由目标片选信号和历史片选信号的按位并集、按位或并取反得到，而输出反压信号的方式可以是对齐输入并发请求时，输出反压信号，如图5所示；也可以是非对齐输入时，输出的反压信号为延迟一拍的情况，如图6所示；其中，图5与图6为流水请求包含四路并行信号情况是，ready[3]、ready[2]、ready[1]、ready[0]表示四路不同输入接口。具体实施例可以根据需求进行适应性调整，本实施例对此不做具体限定。

在本申请一可选的实施例中，步骤S140依据目标并行信号，结合总线信号参数进行仲裁输出，得到仲裁输出信号，可以包括如下子步骤：按照预设的仲裁选择方式，对目标并行信号进行仲裁，得到仲裁片选信号；基于仲裁片选信号，结合总线信号参数，得到仲裁输出信号。

本实施例中，在确定目标并行信号后可以按照预设预设的仲裁选择方式，对目标并行信号进行仲裁，得到仲裁片选信号，其中仲裁选择方式表示对目标并行信号进行并转串的仲裁选择方式，从而得到目标并行信号对应的仲裁片选信号，进而可以仲裁片选信号，结合总线信号参数，得到仲裁输出信号，具体的可以是将仲裁片选信号和总线信号参数进行组合，生成仲裁输出信号；当然还可以采用其他方式，本实施例中不做具体限定。

在一示例中，如图4所示的，在流水请求包含四路并行信号的情况下，目标并行信号的生成顺序为abit_out[3]、abit_out[2]、abit_out[1]、abit_out[0]，此时则依次在时间戳t2时结合总线信号参数输出abit_out[3]、时间戳t3时结合总线信号参数输出abit_out[2]、时间戳t4时结合总线信号参数输出abit_out[1]、时间戳t5时结合总线信号参数输出abit_out[0]；以上仅为示例说明作用，并不做具体限定。

在本申请一可选的实施例中，在基于所述仲裁片选信号，结合所述总线信号参数，得到仲裁输出信号之后，还可以包括如下步骤：将仲裁输出信号发送给响应端；接收响应返回信号，响应返回信号为响应端依据仲裁输出信号进行响应生成的信号；依据仲裁片选信号和响应返回信号，生成目标响应返回信号；将目标响应返回信号发送给流水请求对应的请求端。

本实施例中，在得到仲裁输出信号之后，可以将仲裁输出信号发送给响应端，使得响应端依据仲裁输出信号进行响应生成的响应返回信号，并将该响应返回信号进行返回，也即在接收到响应返回信号后，可以依据仲裁片选信号和响应返回信号，生成目标响应返回信号，其中目标响应返回信号为流水请求对应的响应信号，因此，在依据仲裁片选信号和响应返回信号，生成目标响应返回信号的过程中，而一个流水请求可以生成多个仲裁输出信号，因此可以判断对于同一个流水请求是否接收到该流水请求各个仲裁输出信号对应的响应返回信号，若对于同一个流水请求未接收到该流水请求各个仲裁输出信号对应的响应返回信号，则说明当前流水请求对应的响应返回信号未全部接收，此时无法生成该流水请求对应的目标响应返回信号，若对于同一个流水请求接收到该流水请求各个仲裁输出信号对应的响应返回信号，则说明当前流水请求对应的响应返回信号已全部接收，此时则可以依据该流水请求对应的各个仲裁片选信号和各个响应返回信号，生成该流水请求对应的目标响应返回信号；进而将目标响应返回信号发送给流水请求对应的请求端。

需要说明的是，本实施例中响应返回信号和目标响应返回信号的生成，与目标片选信号和仲裁输出信号的生成输出并无直接关系，例如当前接收到流水请求A和流水请求B，流水请求A和流水请求B均包含四路并行信号，此时可以对流水请求A中的并行信号A1、并行信号A2、并行信号A3、并行信号A4，进行依次仲裁，得到仲裁输出信号A1、仲裁输出信号A2、仲裁输出信号A3、仲裁输出信号A4后，无论是否生成流水请求A对应的目标响应返回信号A，均可以继续对流水请求B中的并行信号B1、并行信号B2、并行信号B3、并行信号B4进行依次仲裁；也即目标响应返回信号与仲裁输出信号两者属于并行处理的关系，从而可以无需等待一次完整事务使用完后再进行下一个请求仲裁，能够对流水请求进行流水仲裁，有效提高请求仲裁效率。

如图7所示的，本申请还公开一实施例，提供了一种请求处理装置，包括：

获取模块710，用于获取流水请求，流水请求携带有请求数据和总线信号参数；

确定模块720，用于依据请求数据，确定输入信号和目标片选信号，输入信号包含至少两路输入接口对应的并行信号；

选取模块730，用于依据目标片选信号，从至少两路输入接口对应的并行信号中选取出目标并行信号；

仲裁输出模块740，用于依据目标并行信号，结合总线信号参数进行仲裁输出，得到仲裁输出信号。

在本申请一可选的实施例中，请求处理装置还可以包括：

总线模块，用于依据总线信号参数，确定各路输入接口对应的输入接口总线信号；

锁存模块，用于基于接口总线信号进行数据信号锁存，得到锁存数据信息。

在本申请一可选的实施例中，仲裁输出模块740可以包括：

第一选取单元，用于从锁存数据信息中，选取出目标并行信号对应的目标锁存数据信息；

第一生成单元，用于采用目标锁存数据信息和目标并行信号，生成仲裁输出信号。

在本申请一可选的实施例中，选取模块730可以包括：

第一确定单元，用于采用目标片选信号确定接口标识；

第二确定单元，用于将接口标识对应的输入接口确定为目标接口；

第二选取单元，用于从至少两路输入接口对应的并行信号中，选取出目标接口输入的并行信号；

第三确定单元，用于将目标接口输入的并行信号确定为目标并行信号。

在本申请一可选的实施例中，输入信号包含至少两路输入接口对应的并行信号；确定模块720可以包括：

缓存单元，用于依据请求数据进行矩阵缓存，得到每一个时间戳对应的输入矩阵信号；

获取单元，用于针对每一个时间戳，采用输入矩阵信号获取每一路输入接口对应的并行信号；

第二生成单元，用于依据并行信号对应预设的优先级策略，生成当前时间戳对应的目标片选信号。

在本申请一可选的实施例中，请求处理装置还可以包括：

历史模块，用于获取流水请求对应的历史片选信号；

生成模块，用于依据目标片选信号，结合历史片选信号，生成反压维持信号；

反压信号模块，用于基于反压维持信号，生成反压信号；

发送模块，用于将反压信号发送给流水请求对应的请求端。

在本申请一可选的实施例中，仲裁输出模块740可以包括：

仲裁单元，用于按照预设的仲裁选择方式，对目标并行信号进行仲裁，得到仲裁片选信号；

第三生成单元，用于基于仲裁片选信号，结合总线信号参数，得到仲裁输出信号。

在本申请一可选的实施例中，仲裁输出模块740可以包括：

第一发送单元，用于将仲裁输出信号发送给响应端；

接收单元，用于接收响应返回信号，响应返回信号为响应端依据仲裁输出信号进行响应生成的信号；

第四生成单元，用于依据仲裁片选信号和响应返回信号，生成目标响应返回信号；

第二发送单元，用于将目标响应返回信号发送给流水请求对应的请求端。

上述装置中各个模块的功能和作用的实现过程具体详见上述方法中对应步骤的实现过程，在此不再赘述。

如图8所示，本申请实施例提供了一种电子设备，包括处理器810、通信接口820、存储器830和通信总线840，其中，处理器810，通信接口820，存储器830通过通信总线840完成相互间的通信；

存储器830，用于存放计算机程序；

在本申请一个实施例中，处理器810，用于执行存储器830上所存放的程序时，实现前述任意一个方法实施例提供的请求处理方法，通过获取携带有请求数据和总线信号参数流水请求，并依据请求数据，确定输入信号和目标片选信号，输入信号包含至少两路输入接口对应的并行信号，可以依据目标片选信号，从至少两路输入接口对应的并行信号中选取出目标并行信号，随后依据目标并行信号，结合总线信号参数进行仲裁输出，得到仲裁输出信号，而无需等待一次完整事务使用完后再进行下一个请求仲裁，从而能够对流水请求进行流水仲裁，有效提高请求仲裁效率。

本申请实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如前述任意一个方法实施例提供的请求处理方法，通过获取携带有请求数据和总线信号参数流水请求，并依据请求数据，确定输入信号和目标片选信号，输入信号包含至少两路输入接口对应的并行信号，可以依据目标片选信号，从至少两路输入接口对应的并行信号中选取出目标并行信号，随后依据目标并行信号，结合总线信号参数进行仲裁输出，得到仲裁输出信号，而无需等待一次完整事务使用完后再进行下一个请求仲裁，从而能够对流水请求进行流水仲裁，有效提高请求仲裁效率。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

上述对本说明书实施例特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种请求处理方法，其特征在于，包括：

获取流水请求，所述流水请求携带有请求数据和总线信号参数；

依据所述请求数据，确定输入信号和目标片选信号，所述输入信号包含至少两路输入接口对应的并行信号；

依据所述目标片选信号，从所述至少两路输入接口对应的并行信号中选取出目标并行信号；

依据所述目标并行信号，结合所述总线信号参数进行仲裁输出，得到仲裁输出信号；

所述依据所述目标并行信号，结合所述总线信号参数进行仲裁输出，得到仲裁输出信号之后，还包括：

获取所述流水请求对应的历史片选信号；

依据所述目标片选信号，结合所述历史片选信号，生成反压维持信号；

基于所述反压维持信号，生成反压信号，其中所述反压信号是由所述目标片选信号和所述历史片选信号的按位并集、按位或并取反生成；

将所述反压信号发送给所述流水请求对应的请求端。

2.根据权利要求1所述的请求处理方法，其特征在于，所述获取流水请求之后，还包括：

依据所述总线信号参数，确定各路输入接口对应的输入接口总线信号；

基于所述接口总线信号进行数据信号锁存，得到锁存数据信息。

3.根据权利要求2所述的请求处理方法，其特征在于，所述依据所述目标并行信号，结合所述总线信号参数进行仲裁输出，得到仲裁输出信号，包括：

从所述锁存数据信息中，选取出所述目标并行信号对应的目标锁存数据信息；

采用所述目标锁存数据信息和所述目标并行信号，生成所述仲裁输出信号。

4.根据权利要求1所述的请求处理方法，其特征在于，所述依据所述目标片选信号，从所述至少两路输入接口对应的并行信号中选取出目标并行信号，包括：

采用所述目标片选信号确定接口标识；

将所述接口标识对应的输入接口确定为目标接口；

从所述至少两路输入接口对应的并行信号中，选取出目标接口输入的并行信号；

将所述目标接口输入的并行信号确定为所述目标并行信号。

5.根据权利要求1所述的请求处理方法，其特征在于，所述输入信号包含至少两路输入接口对应的并行信号；所述依据所述请求数据，确定输入信号和目标片选信号，包括：

依据所述请求数据进行矩阵缓存，得到每一个时间戳对应的输入矩阵信号；

针对每一个时间戳，采用所述输入矩阵信号获取每一路输入接口对应的并行信号；

依据所述并行信号对应预设的优先级策略，生成当前时间戳对应的所述目标片选信号。

6.根据权利要求1所述的请求处理方法，其特征在于，所述依据所述目标并行信号，结合所述总线信号参数进行仲裁输出，得到仲裁输出信号，包括：

按照预设的仲裁选择方式，对所述目标并行信号进行仲裁，得到仲裁片选信号；

基于所述仲裁片选信号，结合所述总线信号参数，得到仲裁输出信号。

7.根据权利要求6所述的请求处理方法，其特征在于，在基于所述仲裁片选信号，结合所述总线信号参数，得到仲裁输出信号之后，还包括：

将所述仲裁输出信号发送给响应端；

接收响应返回信号，所述响应返回信号为所述响应端依据所述仲裁输出信号进行响应生成的信号；

依据所述仲裁片选信号和所述响应返回信号，生成目标响应返回信号；

将所述目标响应返回信号发送给所述流水请求对应的请求端。

8.一种请求处理装置，其特征在于，包括：

获取模块，用于获取流水请求，所述流水请求携带有请求数据和总线信号参数；

确定模块，用于依据所述请求数据，确定输入信号和目标片选信号，所述输入信号包含至少两路输入接口对应的并行信号；

选取模块，用于依据所述目标片选信号，从所述至少两路输入接口对应的并行信号中选取出目标并行信号；

仲裁输出模块，用于依据所述目标并行信号，结合所述总线信号参数进行仲裁输出，得到仲裁输出信号；

历史模块，用于获取所述流水请求对应的历史片选信号；

生成模块，用于依据所述目标片选信号，结合所述历史片选信号，生成反压维持信号；

反压信号模块，用于基于所述反压维持信号，生成反压信号，其中所述反压信号是由所述目标片选信号和所述历史片选信号的按位并集、按位或并取反生成；

发送模块，用于将所述反压信号发送给所述流水请求对应的请求端。

9.一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；

存储器，用于存放计算机程序；

处理器，用于执行存储器上所存放的程序时，实现权利要求1-7任一项所述的请求处理方法。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-7任一项所述的请求处理方法。