CN117997677A - 通信电路 - Google Patents

通信电路 Download PDF

Info

Publication number
CN117997677A
CN117997677A CN202311470169.9A CN202311470169A CN117997677A CN 117997677 A CN117997677 A CN 117997677A CN 202311470169 A CN202311470169 A CN 202311470169A CN 117997677 A CN117997677 A CN 117997677A
Authority
CN
China
Prior art keywords
buffer
coupled
input
resistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311470169.9A
Other languages
English (en)
Inventor
赛马克·德尔沙特伯
张旭
刘晓群
耿学阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN117997677A publication Critical patent/CN117997677A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

一个例子公开一种通信电路，所述通信电路包含：缓冲器，其具有缓冲器输入和缓冲器输出；其中所述缓冲器包含第一路径和第二路径；其中所述第一路径包含耦合到所述缓冲器输入的第一电阻器、耦合到所述缓冲器输出的第二电阻器、具有第一端和第二端的电流源；其中所述第一电阻器和所述第二电阻器耦合到中点；其中所述电流源的所述第一端耦合到所述中点；且其中所述第二路径包含电容器，所述电容器具有耦合到所述缓冲器输入的第一端和耦合到所述缓冲器输出的第二端。

Description

通信电路
技术领域
本说明书涉及用于信号通信的系统、方法、设备、装置、制品和指令。
背景技术
数据通信系统通常采用多个信道级(即，多级)来对用于各种数据信道的信号进行缓冲、电平移位、均衡、放大和驱动。此多级方法在宽带数据通信系统中特别常见。
发明内容
根据示例性实施例，一种通信电路包括：缓冲器，其具有缓冲器输入和缓冲器输出；其中所述缓冲器包含第一路径和第二路径；其中所述第一路径包含耦合到所述缓冲器输入的第一电阻器、耦合到所述缓冲器输出的第二电阻器、具有第一端和第二端的电流源；其中所述第一电阻器和所述第二电阻器耦合到中点；其中所述电流源的所述第一端耦合到所述中点；且其中所述第二路径包含电容器，所述电容器具有耦合到所述缓冲器输入的第一端和耦合到所述缓冲器输出的第二端。
在另一示例性实施例中，所述电流源的所述第二端耦合到参考电位。
在另一示例性实施例中，所述参考电位为接地电位。
在另一示例性实施例中，所述电流源的所述第二端耦合到电源。
在另一示例性实施例中，所述缓冲器被配置为所述缓冲器输入与所述缓冲器输出之间的隔离器、电平移位器和/或放大器中的至少一个。
在另一示例性实施例中，所述缓冲器包含耦合于所述第一电阻器与所述中点之间的二极管。
在另一示例性实施例中，所述通信电路是线性重驱动器电路。
在另一示例性实施例中，所述缓冲器包含反馈电路，所述反馈电路被耦合以基于所述缓冲器输出处的电压来调制所述电流源的电流。
在另一示例性实施例中，所述缓冲器包含耦合到所述电流源的控制器；且所述控制器被配置成基于来自所述缓冲器输出的电压来调整所述电流源的电流。
在另一示例性实施例中，进一步包括耦合到所述缓冲器输出的连续时间线性均衡器(CTLE)。
在另一示例性实施例中，进一步包括耦合到所述缓冲器输出的传输(TX)驱动器。
在另一示例性实施例中，所述缓冲器输入是具有第一输入线和第二输入线的差分输入；且所述第一路径和所述第二路径在一起形成耦合到所述第一输入线的第一路径集合；进一步包括耦合到所述第二输入线的第二路径集合；其中所述第二路径集合是所述第一路径集合的副本。
在另一示例性实施例中，所述缓冲器输出是具有第一输出线和第二输出线的差分输出；所述第一路径集合耦合到所述第一输出线；且所述第二路径集合耦合到所述第二输出线。
在另一示例性实施例中，所述缓冲器包含差分放大器，所述差分放大器被耦合以接收电压参考和从所述第一输出线和所述第二输出线分压的共模电压。
在另一示例性实施例中，所述差分放大器被耦合以控制所述第一路径集合和所述第二路径集合中的所述电流源。
在另一示例性实施例中，所述缓冲器是第一缓冲器，所述缓冲器输入是第一缓冲器输入，且所述缓冲器输出是第一缓冲器输出；所述通信电路进一步包括：第二缓冲器，其是所述第一缓冲器的副本且耦合到第二缓冲器输入和第二缓冲器输出；连续时间线性均衡器(CTLE)，其耦合于所述第一缓冲器输出与所述第二缓冲器输入之间；及传输(TX)驱动器，其耦合到所述第二缓冲器输出。
在另一示例性实施例中，进一步包括：输入终端电路，其耦合到所述第一缓冲器输入；及输出终端电路，其耦合到所述TX驱动器的输出。
在另一示例性实施例中，所述通信电路被配置成无线地耦合到第二通信电路。
在另一示例性实施例中，进一步包括静电放电(ESD)装置，所述ESD装置具有耦合到所述第一路径和所述第二路径两者的一端，和耦合到所述缓冲器输出的第二端。
以上论述并不意图呈现在当前或将来权利要求集的范围内的每一示例性实施例或每一实施方案。以下各图和具体实施方式还举例说明了各种示例性实施例。
考虑以下结合附图的具体实施方式可以更全面地理解各种示例性实施例。
附图说明
图1表示示例性通信电路。
图2表示通信电路内的输入缓冲电路的第一例子。
图3表示通信电路内的输入缓冲电路的第二例子。
图4表示通信电路内的输入缓冲电路的第三例子。
图5表示通信电路内的输入缓冲电路的第四例子。
图6表示通信电路内的输入缓冲电路的第五例子。
图7表示通信电路内的输入缓冲电路的第六例子。
虽然本公开容许各种修改和替代形式，但其细节已经借助于例子在附图中示出且将详细地描述。然而，应理解，也可能存在除所描述的特定实施例以外的其它实施例。还涵盖属于所附权利要求书的精神和范围内的所有修改、等效物和替代实施例。
具体实施方式
举例来说，在线性重驱动器应用中，通常需要连续时间线性均衡器(CTLE)从重驱动器的输入引脚的DC电平移位和隔离，且还需要CTLE与在CTLE之后的传输(TX)驱动器和/或增益级的DC电平移位和隔离。
虽然这些级中的每一个具有不同的功率和封装要求，但一些级比其它级消耗更多的功率。例如，在一些设计中，一个或多个信号缓冲器比均衡器、放大器和驱动器消耗更多的功率。
举例来说，通常选择有源缓冲器(即，具有各种放大器、晶体管等的有源缓冲器)以用于电平移位、带宽扩展、较小电路面积和额外增益，所述缓冲器还消耗相当大量的电流(例如，有源缓冲器可消耗约10到20mA，这对于低功率应用是相当大的值且通常是总消耗电流的很大一部分)。甚至被设计用于减少的功耗的无源缓冲器也使用需要大得多的电路面积且并不提供电平移位的电感器。
现在论述的是被设计用于低功率和最小电路面积两者的通信电路。在一些示例性实施例中，通信电路包含无源缓冲器，所述无源缓冲器具有小电路面积和低功耗。
通信电路的各种示例性实施例包含用于具有DC电平移位的信号的低频部分的电阻路径和用于信号的高频部分的电容路径。
在一些示例性实施例中使用DC编程/移位来设置通信电路中的各个级(例如，线性CTLE、TX驱动器或任何其它所需级)的所需的DC偏置电压。
待论述的通信电路的示例性实施例至少具有以下益处：为输入的宽带高频信号提供无源升压以帮助CTLE峰化增益；将CTLE与接收器的输入引脚且与PGA和/或TX驱动器隔离；将输出差模电压移位到与输入差模电压不同的电平，且将输入信号的DC电平移位到任何所需的输出信号电平；对DC/峰化增益和输出DC电平进行编程；支持宽带频率范围；支持HDMI、PCIe5、PCIe6、USB3、DP、USB4和其它有线及无线通信协议；与常规的CTLE、二维CTLE、双极、CMOS和BiCMOS架构的兼容性；针对不同的DC电平移位和不同的电容负载进行调整；为移位信号提供反馈环路以满足各个通信电路级的输入和输出要求；及实现较高的CTLE峰化增益。
图1表示示例性通信电路100。示例性通信电路100包含线性重驱动器102，所述线性重驱动器被配置成接收一组差模输入信号(Vip和Vin)且产生一组差模输出信号(Vop和Von)。输入终端104耦合到所述一组差模输入信号(Vip和Vin)，且输出终端106耦合到所述一组差模输出信号(Vop和Von)。
差模输入信号(Vip和Vin)和/或差模输出信号(Vop和Von)可有线或无线地耦合到其它电路和装置。终端104、106(例如，RT＝50Ω)可取决于设计策略和所采用的技术而被端接到供电电压(Vcc)或参考电位(例如，GND或任何其它所要电压电平)。
线性重驱动器102包含第一输入缓冲器108、CTLE 110、第二输入缓冲器112和传输(TX)驱动器114。
在各种示例性实施例中，第一输入缓冲器108在一组差模输入信号(Vip和Vin)与CTLE 110之间和/或在CLTL 110与TX驱动器114之间提供以下中的至少一个：隔离、电平移位和/或放大。
输入缓冲器108、112可充当各级之间的电平移位器以避免这些级的加载和/或在高速性能应用中具有更好的PVT控制。此处，第一输入缓冲器108充当差模输入信号(Vip和Vin)之间的接口，所述接口取决于应用标准必须示出例如40、45或50Ω端接。
举例来说，CTLE 110和/或TX驱动器114可包含BiCMOS或CMOS技术中的形成输入级(即，BJT或MOS的输入差分对)的一部分的双极晶体管，且可能需要特定的DC电平偏置。为了实现这一点，在CTLE 110之前的第一输入缓冲器108将CTLE 110与差模输入信号(Vip和Vin)隔离且设定CTLE 110的DC电平。
在各种示例性实施例中，CTLE 110具有Rg/Cg退化阻抗(其通过对Rg进行编程来提供不同的CTLE 110峰化增益)。还可使用其它CTLE架构(例如，二维CTLE)。
如果不需要增益级，那么CTLE 110与TX驱动器114之间的第二输入缓冲器112(可能包含电平移位器)将CTLE 110与TX驱动器114的任何加载效应隔离，且为TX驱动器114提供任何所需的差模DC值。
TX驱动器114可为CML TX驱动器114，但还可使用任何其它TX驱动器114。在一些示例性实施例中，TX驱动器114是差分对，其需要同样地以几十毫安来驱动50Ω端接(或50Ω线)，这取决于所需的摆幅和线性度。此值在不同应用(即，不同标准)中可以是不同的。
通常，TX驱动器114内的差分对晶体管是相对较大的装置，且TX驱动器114内的寄生电容器和布线将加载CTLE 110并影响其性能。因此，第二输入缓冲器112用于将CTLE 110与TX驱动器114隔离，且驱动从CTLE 110到TX驱动器114及其相对较大输入装置的长布线路径。
如果TX驱动器114输入的值不同于CTLE 110输出的DC电平，那么第二输入缓冲器112还为TX驱动器114提供正确的DC电平。在此示例性实施例中，线性重驱动器102使用到供应电压(Vcc)的50Ω端接，因此任何所需的电路需要以较高的DC电平工作。然而，在端接到参考电位(例如，GND)的状况下，将需要较低的DC电平。
在一些示例性实施例中，通信电路100包含在CTLE 110之后但在第二输入缓冲器112之前的增益级(例如，图中未示的可编程增益放大器(PGA)或自动增益控制(AGC)级)。增益级针对由于制造和操作过程、电压和温度(PVT)变化而导致的整个通信电路100增益变化进行调整。
图2表示通信电路100内的输入缓冲电路201的第一例子200。第一例子200示出输入缓冲电路201，所述输入缓冲电路被耦合以接收差模输入信号(Vip和Vin)且产生被发送到CTLE 110的一组差模输出信号(204，在电阻器RS3之后)，所述CTLE的输出为Vop-1和Von-1。
输入缓冲电路201包含缓冲器输入202、缓冲器输出204、第一路径206和第二路径208。供电电压(Vcc)和参考电位(GND)连接也如图所示。
第一路径206包含第一电阻器(RS1)、第二电阻器(RS2)、电流源(IC)和中点210。第二路径208包含电容器(CS)。
在第一路径206中，第一电阻器(RS1)耦合到缓冲器输入202，且第二电阻器(RS2)通过第三电阻器RS3耦合到缓冲器输出204。第一电阻器(RS1)和第二电阻器(RS2)在中点210处彼此耦合。电流源(IC)具有耦合到中点210的第一端和耦合到参考电位(GND)的第二端。
在第二路径208中，电容器(CS)的第一端耦合到缓冲器输入202，且电容器(CS)的第二端通过第三电阻器RS3耦合到缓冲器输出204。
第一电阻器(RS1)+第二电阻器(RS2)使第一路径206(即，低频路径)成形，而电容器(CS)使第二路径208(即，高频路径)成形。在一些示例性实施例中，如果需要另外的带宽(BW)扩展，那么可使用串联的电容器(CS)+电感器(LS)，而非仅CS。
第一电阻器(RS1)还帮助电流源(IC)进行DC电平移位，且电容器(CS)提供适当的谐振频率，以使输入缓冲电路201成为高BW缓冲电路。第二电阻器(RS2)将电流源(IC)与CTLE110的输入晶体管隔离(如果不使用RS3，那么RS3提供额外隔离)。
使用此电路发送到CTLE 110的差模输出信号(Vop-1和Von-1)处的DC电压为：Vdc＝Vcc-(RT+RS1)*IC。
通过使电流源(IC)可编程，响应于控制模块(图中未示)信号，发送到CTLE 110的差模输出信号(204)还可在通信电路100的实时操作期间被电平移位到任何所需值。
并且，如所示出，存在第一路径206及第二路径208的两个集合，两个集合分别用于差模输入信号(Vip和Vin)中的每一个。在具有多个电流源(CS)的此类差分信号电路中，电流源(CS)应很好地匹配。
单独的电阻器(RS3)耦合到路径的两个集合，且在一些示例性实施例被包含作为安全模式/静电放电(ESD)电阻器，以用于CTLE 110的二级ESD保护(即，用于符合USB3标准)。
虽然在此示例性实施例中，输入缓冲电路201被示出在CTLE 110之前，但在其它示例性实施例中，输入缓冲电路201可位于CTLE 110与TX驱动器114之间，或位于任何其它位置。
图3表示通信电路100内的输入缓冲电路301的第二例子300。第二例子300示出输入缓冲电路301，所述输入缓冲电路被耦合以接收差模输入信号(Vip和Vin)且产生被发送到CTLE 110的一组差模输出信号(304)。对于此示例性实施例，输入终端303耦合于一组差模输入信号(Vip和Vin)与参考电位(GND)之间。
输入缓冲电路301包含缓冲器输入302、缓冲器输出304、第一路径306和第二路径308。供电电压(Vcc)和参考电位(GND)连接也如图所示。
第一路径306包含第一电阻器(RS1)、第二电阻器(RS2)、电流源(IC)和中点310。第二路径308包含电容器(CS)。
在第一路径306中，第一电阻器(RS1)耦合到缓冲器输入302，且第二电阻器(RS2)耦合到缓冲器输出304。第一电阻器(RS1)和第二电阻器(RS2)在中点310处彼此耦合。电流源(IC)具有耦合到中点310的第一端和耦合到供应电压(Vcc)的第二端。
在第二路径308中，电容器(CS)的第一端耦合到缓冲器输入302，且电容器(CS)的第二端耦合到缓冲器输出304。
因此，图2端接RT到Vcc解决方案在此处也适用于端接RT到接地。然而，电流源(CS)将在相反方向上，且将DC电流注入到RTs，从而产生DC电平上移。尽管RT被示出为端接到接地，但其可在替代的示例性实施例中端接到任何参考电压，从而使得DC电平移位到较高或较低电压。
如前所述，输入缓冲电路301还可用在CTLE 110与TX驱动器114之间作为预驱动器(如果不需要增益)。对TX驱动器114的输入处的DC电压进行编程可应用于中继器中的线性控制补偿和增益调整。
由于RT在50Ω(例如，40Ω或45Ω)的范围内，因此主要IR压降是通过RS1*IC来发生的。在一些示例性实施例中，RS1并不过高，以免由于输入BJT装置的有限基极阻抗(基极泄漏)而降低输入信号电平，或降低总BW，这在许多高速应用中并非优选的。因此，电流源(IC)需要为相对较大的(例如，数百毫安到几毫安)。
图4表示通信电路100内的输入缓冲电路401的第三例子400。第三例子400示出输入缓冲电路401，所述输入缓冲电路被耦合以接收差模输入信号(Vip和Vin)且产生一组差模输出信号(Vop-3和Von-3)。
输入缓冲电路401包含缓冲器输入402、缓冲器输出404、第一路径406和第二路径408。参考电位(GND)连接也如图所示。
第一路径406包含第一电阻器(RS1)、第二电阻器(RS2)、电流源(IC)、二极管(D1)和中点410。第二路径408包含电容器(CS)。
在第一路径406中，第一电阻器(RS1)耦合到缓冲器输入402和二极管(D1)。第二电阻器(RS2)耦合到缓冲器输出404。二极管(D1)和第二电阻器(RS2)在中点410处彼此耦合。电流源(IC)具有耦合到中点410的第一端和耦合到参考电位(GND)的第二端。
在第二路径408中，电容器(CS)的第一端耦合到缓冲器输入402，且电容器(CS)的第二端耦合到缓冲器输出404。
添加与第一电阻器(RS1)串联的二极管(D1)有助于减小第一电阻器(RS1)的大小并且还进一步降低输入缓冲电路401的功耗。
图5表示通信电路100内的输入缓冲电路501的第四例子500。第四例子500示出输入缓冲电路501，所述输入缓冲电路被耦合以接收差模输入信号(Vip和Vin)且产生一组差模输出信号(Vop-4和Von-4)。
输入缓冲电路501包含缓冲器输入502、缓冲器输出504、第一路径506和第二路径508。供电电压(Vcc)连接也如图所示。
第一路径506包含第一电阻器(RS1)、第二电阻器(RS2)、电流源(IC)、二极管(D1)和中点510。第二路径508包含电容器(CS)。
在第一路径506中，第一电阻器(RS1)耦合到缓冲器输入502和二极管(D1)。第二电阻器(RS2)耦合到缓冲器输出504。二极管(D1)和第二电阻器(RS2)在中点510处彼此耦合。电流源(IC)具有耦合到中点510的第一端和耦合到供应电压(Vcc)的第二端。
在第二路径508中，电容器(CS)的第一端耦合到缓冲器输入502，且电容器(CS)的第二端耦合到缓冲器输出504。
添加与第一电阻器(RS1)串联的二极管(D1)有助于减小第一电阻器(RS1)的大小并且还进一步降低输入缓冲电路501的功耗。
图6表示通信电路100内的输入缓冲电路601的第五例子600。第五例子600示出输入缓冲电路601，所述输入缓冲电路被耦合以接收差模输入信号(Vip和Vin)且产生一组差模输出信号(Vop-5和Von-5)。
输入缓冲电路601包含缓冲器输入602、缓冲器输出604、第一路径606和第二路径608。参考电位(GND)连接也如图所示。
第一路径606包含第一电阻器(RS1)、第二电阻器(RS2)、电流源(IC)和中点610。第二路径608包含电容器(CS)。
在第一路径606中，第一电阻器(RS1)耦合到缓冲器输入602，且第二电阻器(RS2)耦合到缓冲器输出604。第一电阻器(RS1)和第二电阻器(RS2)在中点610处彼此耦合。电流源(IC)具有耦合到中点610的第一端和耦合到参考电位(GND)的第二端。
在第二路径608中，电容器(CS)的第一端耦合到缓冲器输入602，且电容器(CS)的第二端耦合到缓冲器输出604。
输入缓冲电路601进一步包含差分放大器612、第一共模电阻器(RCM-1)、第二共模电阻器(RCM-2)和中点614(Vcm)。第一共模电阻器(RCM-1)耦合于差模输出信号(Von-5)中的一个与中点614之间。第二共模电阻器(RCM-2)耦合于差模输出信号(Vop-5)中的一个与中点614之间。
差分放大器612被耦合以从中点614接收电压参考(Vref)和共模电压(Vcm)。
差分放大器612的输出耦合到电流源(IC)，且响应于任何制造过程、电压、温度(PVT)变化，使用此共模反馈(CMF)，使差模输出信号(Vop-6和Von-6)更稳定(使其共模电压等于定义明确的Vref)。
在替代实施例中，电压参考(Vref)可被替换为用于任何其它所需的电压跟踪的另一电压。并且，差分放大器612可由控制器替换。
图7表示通信电路100内的输入缓冲电路701的第六例子700。第六例子700示出输入缓冲电路701，所述输入缓冲电路被耦合以接收差模输入信号(Vip和Vin)且产生一组差模输出信号(Vop-6和Von-6)。
输入缓冲电路701包含缓冲器输入702、缓冲器输出704、第一路径706和第二路径708。供电电压(Vcc)连接也如图所示。
第一路径706包含第一电阻器(RS1)、第二电阻器(RS2)、电流源(IC)和中点710。第二路径708包含电容器(CS)。
在第一路径706中，第一电阻器(RS1)耦合到缓冲器输入702，且第二电阻器(RS2)耦合到缓冲器输出704。第一电阻器(RS1)和第二电阻器(RS2)在中点710处彼此耦合。电流源(IC)具有耦合到中点710的第一端和耦合到供应电压(Vcc)的第二端。
在第二路径708中，电容器(CS)的第一端耦合到缓冲器输入702，且电容器(CS)的第二端耦合到缓冲器输出704。
输入缓冲电路701进一步包含差分放大器712、第一共模电阻器(RCM-1)、第二共模电阻器(RCM-2)和中点714(Vcm)。第一共模电阻器(RCM-1)耦合于差模输出信号(Von-6)中的一个与中点714之间。第二共模电阻器(RCM-2)耦合于差模输出信号(Vop-6)中的一个与中点714之间。
差分放大器712被耦合以从中点714接收电压参考(Vref)和共模电压(Vcm)。
差分放大器712的输出耦合到电流源(IC)，且响应于任何制造过程、电压、温度(PVT)变化，使用此共模反馈(CMF)，使差模输出信号(Vop-6和Von-6)更稳定(使其共模电压等于定义明确的Vref)。
在替代实施例中，电压参考(Vref)可被替换为用于任何其它所需的电压跟踪的另一电压。并且，差分放大器712可由控制器替换。
容易理解的是，如本文中大体描述且在附图中示出的实施例的组成部分可以用各种各样不同的配置来布置和设计。因此，如图中所表示的各种实施例的详细描述并不意图限制本公开的范围，而仅仅是表示各种实施例。尽管在图式中呈现了实施例的各个方面，但是除非特别地说明，否则图式未必按比例绘制。
在不脱离本发明的精神或基本特性的情况下，可以其它特定形式体现本发明。所描述的实施例在所有方面均被认为仅仅是说明性的而非限制性的。因此，本发明的范围由所附权利要求书而不是由此详细描述来指示。属于权利要求书的等效含义和范围的所有变化都应在权利要求书范围内。
贯穿本说明书对特征、优点或类似语言的提及并不暗示可以本发明实现的所有特征和优点都应该在或在本发明的任何单一实施例中。相反地，提及特征和优点的语言应理解成意指结合实施例描述的特定特征、优点或特性包含在本发明的至少一个实施例中。因此，贯穿本说明书对特征和优点的论述以及类似语言可以是(但不一定必须是)参考同一实施例。
此外，本发明的所描述的特征、优点和特性可以任何合适方式在一个或多个实施例中组合。相关领域的技术人员将认识到，鉴于本文的描述，本发明可以在没有特定实施例的具体特征或优点中的一个或多个具体特征或优点的情况下实践。在其它情况下，在某些实施例中可以认识到可能不是存在于本发明的所有实施例中的额外的特征和优点。
贯穿本说明书对“一个实施例”、“一实施例”或类似语言的引用意味着结合所指示实施例描述的特定特征、结构或特性包含在本发明的至少一个实施例中。因此，本说明书通篇的短语“在一个实施例中”、“在一实施例中”和类似语言可以(但未必)全部参考同一个实施例。

Claims (10)

1.一种通信电路，其特征在于，包括：
缓冲器，其具有缓冲器输入和缓冲器输出；
其中所述缓冲器包含第一路径和第二路径；
其中所述第一路径包含：
第一电阻器，其耦合到所述缓冲器输入；
第二电阻器，其耦合到所述缓冲器输出；
电流源，其具有第一端和第二端；
其中所述第一电阻器和所述第二电阻器耦合到中点；
其中所述电流源的所述第一端耦合到所述中点；且
其中所述第二路径包含电容器，所述电容器具有耦合到所述缓冲器输入的第一端和耦合到所述缓冲器输出的第二端。
2.根据权利要求1所述的电路，其特征在于：
所述电流源的所述第二端耦合到参考电位。
3.根据权利要求2所述的电路，其特征在于：
所述参考电位是接地电位。
4.根据权利要求1所述的电路，其特征在于：
所述电流源的所述第二端耦合到电源。
5.根据权利要求1所述的电路，其特征在于：
所述缓冲器被配置为所述缓冲器输入与所述缓冲器输出之间的隔离器、电平移位器和/或放大器中的至少一个。
6.根据权利要求1所述的电路，其特征在于：
所述缓冲器包含耦合于所述第一电阻器与所述中点之间的二极管。
7.根据权利要求1所述的电路，其特征在于：
所述缓冲器包含反馈电路，所述反馈电路被耦合以基于所述缓冲器输出处的电压来调制所述电流源的电流。
8.根据权利要求1所述的电路，其特征在于：
所述缓冲器包含耦合到所述电流源的控制器；且
其中所述控制器被配置成基于来自所述缓冲器输出的电压来调整所述电流源的电流。
9.根据权利要求1所述的电路，其特征在于：
所述缓冲器输入是具有第一输入线和第二输入线的差分输入；且
其中所述第一路径和所述第二路径在一起用于耦合到所述第一输入线的第一路径集合；
进一步包括耦合到所述第二输入线的第二路径集合；
其中所述第二路径集合是所述第一路径集合的副本。
10.根据权利要求1所述的电路，其特征在于：
所述缓冲器是第一缓冲器，所述缓冲器输入是第一缓冲器输入，且所述缓冲器输出是第一缓冲器输出；
其中所述通信电路进一步包括：
第二缓冲器，其是所述第一缓冲器的副本且耦合到第二缓冲器输入和第二缓冲器输出；
连续时间线性均衡器(CTLE)，其耦合于所述第一缓冲器输出与所述第二缓冲器输入之间；及
传输(TX)驱动器，其耦合到所述第二缓冲器输出。
CN202311470169.9A 2022-11-07 2023-11-07 通信电路 Pending CN117997677A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/053,172 2022-11-07
US18/053,172 US20240154919A1 (en) 2022-11-07 2022-11-07 Communications circuit

Publications (1)

Publication Number Publication Date
CN117997677A true CN117997677A (zh) 2024-05-07

Family

ID=90900559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311470169.9A Pending CN117997677A (zh) 2022-11-07 2023-11-07 通信电路

Country Status (2)

Country Link
US (1) US20240154919A1 (zh)
CN (1) CN117997677A (zh)

Also Published As

Publication number Publication date
US20240154919A1 (en) 2024-05-09

Similar Documents

Publication Publication Date Title
US8044716B1 (en) Adjustable segmented power amplifier
US7292098B2 (en) Operational amplifier
US10998720B2 (en) T-coil enhanced ESD protection with passive equalization
AU2007202687B2 (en) Ultra-wide band differential input/output, high frequency active splitter in an integrated circuit
US7994859B2 (en) High-speed, multi-stage class AB amplifiers
US20060244529A1 (en) Input structure for a power amplifier and associated methods
US7525359B2 (en) Duty cycle correction amplification circuit
US20050134386A1 (en) Power amplifier input structure having a differential output
CN107615650B (zh) 具有变压器反馈的驱动器
AU2007202692B2 (en) Ultra-wide band differential input/output, high frequency amplifier in an integrated circuit
US20090261903A1 (en) Variable gain rf amplifier
EP3993279A1 (en) Wideband buffer
US8031002B2 (en) Buffer amplifier
US10187024B2 (en) Input feed-forward technique for class AB amplifier
CN117997677A (zh) 通信电路
US9472921B2 (en) Split voltage supply configuration with matched input load for single ended drivers
JP2018098566A (ja) 通信用ケーブルモジュールおよび伝送損失補償回路
US7443243B2 (en) High frequency amplifier having an attenuator
US10666212B2 (en) Driver circuit and optical transmitter
US7202746B1 (en) Multiple-stage operational amplifier and methods and systems utilizing the same
US20060119431A1 (en) Differential operational amplifier
CN113452332B (zh) 差分放大器
US6958650B1 (en) Push-pull buffer/amplifier
US20240154608A1 (en) High-speed wide-band low-power level shifter for high-speed applications
US11005434B2 (en) Output stage circuit, operational amplifier, and signal amplifying method capable of suppressing variation of output signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication