CN117971609B - 一种解调电路及服务器 - Google Patents

Abstract

本发明公开了一种解调电路及服务器，涉及数据处理领域，用于解决使用示波器测量脉冲宽度不准确的问题。解析电路对第一信号中高电平信号和低电平信号解析，得到对应的第一脉宽和第二脉宽，采样控制电路控制采样时机以触发采样电路在正确的时机对第一脉宽和第二脉宽进行采样，实现对硬盘数据的解析。本发明中解析电路中的各个电路模块共同作用以实现对硬盘数据的准确解析，由于硬件电路的响应速度快，因此可提高解析硬盘数据的效率；本发明还利用输出硬盘状态信号的硬盘状态引脚输出带有硬盘数据的第一信号，在不影响硬盘原有的功能下实现对硬盘监控数据的获取和解析，实现对硬盘的监控。

Description

一种解调电路及服务器

技术领域

本发明涉及数据处理领域，特别涉及一种解调电路及服务器。

背景技术

硬盘是计算机最主要的存储设备之一，由此，硬盘的健康运行是保障设备服务器可靠性的关键因素之一。

为保证对硬盘的运行状态的精准掌控，需要设备在硬盘运行过程中进行监控以获取硬盘的状态信息。目前主要的硬盘监控方案分为硬盘带内监控和硬盘带外监控。硬盘带内监控即通过中央处理器（Central Processing Unit，CPU）上运行的监控软件与硬盘进行数据通信后获取硬盘的状态信息，此种监控方案往往难以将监控数据向运维人员呈现。硬盘的带外监控即通过基板管理控制器（Baseboard Management Controller，BMC）获取硬盘状态信息后进行对硬盘的状态监控。脉冲宽度是在数据传输中承载数据的一种形式，需要研发对解调脉冲宽度的方式，以实现对数据的解析。目前的主要方式为：将输出硬盘的状态信息的引脚连接至示波器，通过示波器测量脉冲宽度，但是此种测量方式的准确度较低，且测量过程较慢。

因此，研发一种对脉冲宽度进行测量的硬件解调电路，以提高对数据进行解析的准确性是本领域技术人员亟需解决的技术问题。

发明内容

本发明的目的是提供一种解调电路及服务器，各个电路模块共同作用以实现对硬盘数据的准确解析，由于硬件电路的响应速度快，因此可提高解析硬盘数据的效率；本发明还利用输出硬盘状态信号的硬盘状态引脚输出带有硬盘数据的第一信号，在不影响硬盘原有的功能下实现对硬盘监控数据的获取和解析，实现对硬盘的监控。

第一方面，本发明提供了一种解调电路，包括解析电路、采样电路和采样控制电路，所述采样电路分别与所述解析电路连接和所述采样控制电路连接；

所述解析电路，用于接收硬盘状态引脚输出的第一信号，并对所述第一信号中的高电平信号和低电平信号分别进行解析，得到所述高电平信号对应的第一脉宽和所述低电平信号的第二脉宽；所述第一信号包括硬盘数据；

所述采样控制电路，用于根据所述第一信号触发所述采样电路对所述第一脉宽和所述第二脉宽进行采样，以便根据采样的第一脉宽和第二脉宽解析出所述第一信号对应的硬盘数据，以实现对硬盘的监控。

在一种实施例中，所述解析电路包括充电回路和放电回路，所述解调电路还包括回路控制电路，所述充电回路分别与所述采样控制电路、所述回路控制电路和所述放电回路连接；

所述充电回路，用于在自身导通时，根据所述第一信号中的预设电平信号进行充电，得到第i脉宽；

所述放电回路，用于在自身导通时，根据所述第一信号中的非预设电平信号进行放电；

所述采样控制电路，具体用于在所述充电回路充电完成之后，延时第一时间触发所述采样电路对所述第i脉宽进行采样；

所述回路控制电路，用于根据所述第一信号控制所述充电回路导通，根据所述第一信号控制所述充电回路导通，在所述采样控制电路触发所述采样电路对所述第i脉宽进行采样之后，延时第二时间控制所述放电回路导通；

其中，所述预设电平信号为高电平信号时，i为一，所述预设电平信号为低电平信号时，i为二。

在一种实施例中，所述第一信号为所述硬盘根据硬盘日志数据和所述硬盘状态引脚对应的硬盘状态信号调制得到的信号，所述硬盘状态引脚在所述硬盘为预设状态时持续输出第一电平的第一控制信号，在所述硬盘为非预设状态时输出第二控制信号，所述第二控制信号为矩形波信号；所述硬盘在预设状态下通过在所述第一控制信号中插入若干个第二电平的脉冲信号，利用所述脉冲信号对所述第一控制信号进行分割，得到所述第一信号；所述硬盘在非预设状态下通过将硬盘日志数据中的各个数据位编码为和各个数据位对应的预设宽度的电平信号，得到所述第一信号；

所述解调电路还包括：检测电路，所述检测电路分别与所述采样控制电路和所述回路控制电路连接；

所述检测电路，用于检测所述第一信号中是否存在所述脉冲信号，并根据检测结果调整所述第一时间和/或所述第二时间。

在一种实施例中，所述检测电路，具体用于在判定所述第一信号中存在所述脉冲信号时，控制所述采样控制电路工作在第一模式，在判定所述第一信号中不存在所述脉冲信号时，控制所述采样控制电路工作在第二模式；

所述采样控制电路，具体用于在所述充电回路充电完成之后，若工作在所述第一模式时，延时第一预设时间触发所述采样电路对所述第i脉宽进行采样，若工作在所述第二模式时，延时第二预设时间触发所述采样电路对所述第i脉宽进行采样，所述第一预设时间小于所述第二预设时间，所述第一时间为所述第一预设时间或所述第二预设时间。

在一种实施例中，所述检测电路，具体用于在判定所述第一信号中存在所述脉冲信号时，控制所述回路控制电路工作在第三模式，在判定所述第一信号中不存在所述脉冲信号时，控制所述回路控制电路工作在第四模式；

所述回路控制电路，具体用于在采样控制电路触发所述采样电路对所述第i脉宽进行采样之后，若工作在所述第三模式时，延时第三预设时间控制所述放电回路导通，若工作在所述第四模式时，延时第四预设时间控制所述放电回路导通，所述第三预设时间小于所述第四预设时间，所述第二时间为所述第三预设时间或所述第四预设时间。

在一种实施例中，所述检测电路包括依次连接的第一积分电路，比较电路和触发电路，所述触发电路分别与所述采样控制电路和所述回路控制电路连接；

所述第一积分电路，用于对所述第一信号中的第二电平的信号进行积分，得到第一积分值；

所述比较电路，用于将所述第一积分值和第一预设积分值和第二预设积分值比较，若所述第一积分值大于所述第一预设积分值，则输出第一触发信号，若所述第一积分值大于所述第二预设积分值，则输出第二触发信号，所述第一预设积分值小于所述第二预设积分值；

所述触发电路，用于根据所述第一触发信号或所述第二触发信号调整所述第一时间和/或所述第二时间。

在一种实施例中，所述回路控制电路包括延时电路和逻辑电路；

所述延时电路的输出端与所述逻辑电路的第一输入端连接，所述延时电路的控制端与所述检测电路连接，所述逻辑电路的第二输入端与所述硬盘状态引脚连接，所述逻辑电路的输出端分别与所述充电回路和放电回路连接；

所述延时电路，用于将所述第一信号延时所述第二时间输出；

所述逻辑电路用于根据所述延时电路输出的第一信号和所述硬盘状态引脚输出的第一信号进行逻辑运算，以在检测到所述硬盘状态引脚输出的第一信号的预设电平信号的起始边沿时输出第一导通信号，在检测到所述延时电路输出的第一信号的预设电平信号的结束边沿时输出第二导通信号；

所述充电回路，具体用于在接收到所述第一导通信号时导通，以根据所述预设电平信号进行充电，得到所述第i脉宽；

所述放电回路，具体用于在接收到所述第二导通信号时导通，以根据所述非预设电平信号进行放电。

在一种实施例中，所述充电回路包括第一充电回路和第二充电回路，所述放电回路包括第一放电回路和第二放电回路；

所述逻辑电路的第一输出端分别与所述第一充电回路的控制端和所述第一放电回路的控制端连接，所述硬盘状态引脚分别与所述第一充电回路的输入端、所述第一放电回路的输入端、所述第二充电回路的输入端和所述第二放电回路的输入端连接，所述采样电路分别与所述第一充电回路的输出端和所述第二充电回路的输出端连接，所述逻辑电路的第二输出端分别与所述第二充电回路的控制端和所述第二放电回路的控制端连接；

所述第一充电回路，用于在所述逻辑电路检测到所述硬盘状态引脚输出的第一信号的上升沿时导通，以开始充电，在所述逻辑电路检测到所述硬盘状态引脚输出的第一信号的下降沿时截止，以停止充电，得到所述高电平信号对应的第一充电电压值；

所述第一放电回路，用于在所述逻辑电路检测到所述延时电路输出的第一信号的下降沿时导通，以开始放电；

所述第二充电回路，用于在所述逻辑电路检测到所述硬盘状态引脚输出的第一信号的下降沿时导通，以开始充电，在所述逻辑电路检测到所述硬盘状态引脚输出的第一信号的上升沿时截止，以停止充电，得到所述第一信号中低电平信号对应的第二充电电压值；

所述第二放电回路，用于在所述逻辑电路检测到所述延时电路输出的第一信号的上升沿时导通，以开始放电；

所述采样控制电路，具体用于在所述第一充电回路充电完成时，延时第一时间触发所述采样电路对所述第一充电电压值进行采样，在所述第二充电回路充电完成时，触发所述采样电路对所述第二充电电压值进行采样。

在一种实施例中，第二积分电路包括所述第一充电回路和所述第一放电回路时，所述第二积分电路的电路结构包括第一电阻、第二电阻、第三电阻、第一电容、第一开关和第一放大器；

所述第一电阻的第一端与所述硬盘状态引脚连接，所述第一电阻的第二端分别与所述第一放大器的输入负端、所述第一电容的第一端和所述第三电阻的第一端连接，所述第三电阻的第二端与所述第一开关的第一端连接，所述第一开关的第二端分别与所述第一电容的第二端和所述第一放大器的输出端连接，所述第二电阻的第一端接地，所述第二电阻的第二端与所述第一放大器的输入正端连接，所述第一开关的控制端与所述逻辑电路的输出端连接器的输入正端连接，所述第一开关的控制端与所述逻辑电路的输出端连接；

所述第一开关用于在所述逻辑电路检测到所述硬盘状态引脚输出的第一信号的上升沿时断开，以使所述第一电容通过第一电阻充电，在所述逻辑电路检测到所述延时电路输出的第一信号的下降沿时闭合，以使所述第一电容通过所述第三电阻放电。

在一种实施例中，第三积分电路包括所述第二充电回路和所述第二放电回路时，所述第三积分电路的电路结构包括第一反相器、第四电阻、第五电阻、第六电阻、第二电容、第二开关和第二放大器；

所述第四电阻的第一端通过第一反相器与所述硬盘状态引脚连接，所述第四电阻的第二端分别与所述第二放大器的输入负端、所述第二电容的第一端和所述第六电阻的第一端连接，所述第六电阻的第二端与所述第二开关的第一端连接，所述第二开关的第二端分别与所述第二电容的第二端和所述第二放大器的输出端连接，所述第五电阻的第一端接地，所述第五电阻的第二端与所述第二放大器的输入正端连接，所述第二开关的控制端与所述逻辑电路的输出端连接；

所述第二开关在所述逻辑电路检测到所述硬盘状态引脚输出的第一信号的下降沿时断开，以使所述第二电容通过第四电阻充电，在所述逻辑电路检测到所述延时电路输出的第一信号的上升沿时闭合，以使所述第二电容通过所述第六电阻放电。

在一种实施例中，所述采样控制电路包括第七电阻、第八电阻、第九电阻、第三电容、第六电容、第三开关、第一比较器；

所述第九电阻的第一端与所述硬盘状态引脚连接，所述第九电阻的第二端分别与所述第三开关的第一端和所述第一比较器的输入正端连接，所述第三开关的第二端通过所述第三电容接地，所述第三开关的第三端通过第六电容接地，所述第七电阻的第一端与电源模块连接，所述第七电阻的第二端分别与所述第八电阻的第一端及所述第一比较器的输入负端连接，所述第八电阻的第二端接地，所述第一比较器的输出端与所述采样电路连接，所述第三电容的容值大于所述第六电容的容值；

所述第三开关的第一端和第二端在所述采样控制电路工作在所述第二模式时导通，所述第三开关的第一端和第三端在所述采样控制电路工作在所述第一模式时导通。

在一种实施例中，所述延时电路包括第十电阻、第十一电阻、第十二电阻、第四电容、第七电容、第四开关和第二比较器；

所述第十电阻的第一端与电源模块连接，所述第十电阻的第二端分别与所述第十一电阻的第一端及所述第二比较器的输入负端连接，所述第十一电阻的第二端接地，所述第十二电阻的第一端与所述采样控制电路的输出端连接，所述第十二电阻的第二端分别与所述第四开关的第一端和所述第二比较器的输入正端连接，所述第四开关的第二端通过所述第四电容接地，所述第四开关的第三端通过所述第七电容接地，所述第二比较器的输出端与所述逻辑电路的第一输入端连接，所述第四电容的容值大于所述第七电容的容值；

所述第四开关的第一端和第二端在所述延时电路工作在第四模式时导通，所述第四开关的第一端和第三端在所述延时电路工作在第三模式时导通。

在一种实施例中，所述逻辑电路包括第二反相器、第三反相器、第一与门、第二与门；

所述第二反相器的输入端与所述硬盘状态引脚连接，所述第二反相器的输出端与第一与门的第一输入端连接，所述第三反相器的输入端与所述延时电路的输出端连接，所述第三反相器的输出端与所述第一与门的第二输入端连接，所述第一与门的输出端为所述逻辑电路的第一输出端，所述第二与门的第一输入端与所述硬盘状态引脚连接，所述第二与门的第二输入端与所述延时电路的输出端连接，所述第二与门的输出端为所述逻辑电路的第二输出端。

在一种实施例中，所述第一积分电路包括第三放大器、第五电容、第十三电阻；所述比较电路包括第三比较器、第四比较器、第一基准电路、第二基准电路；所述触发电路包括触发器；

所述第十三电阻的第一端通过第一反相器与所述硬盘状态引脚连接，所述第十三电阻的第二端分别与第三放大器的输入正端和所述第五电容的第一端连接，所述第五电容的第二端接地，所述第三放大器的输入负端分别与所述第三放大器的输出端、所述第三比较器的输入负端和所述第四比较器的输入负端连接，所述第三比较器的输入正端连接第一基准电路，所述第四比较器的输入正端连接第二基准电路，所述第三比较器的输出端连接所述触发器的第一输入端，所述第四比较器的输出端连接所述触发器的第二输入端，所述触发器的输出端为所述检测电路的输出端，所述第一基准电路输出的第一基准电压小于所述第二基准电路输出的第二基准电压。

在一种实施例中，所述第一信号为所述硬盘根据硬盘日志数据和所述硬盘状态引脚对应的硬盘状态信号调制得到的信号，所述硬盘状态引脚为硬盘的状态指示灯引脚，所述状态指示灯引脚在所述硬盘为预设状态时持续输出第一电平的第一控制信号，在所述硬盘为非预设状态时输出第二控制信号以使状态指示灯闪烁，所述第二控制信号为矩形波信号；

所述硬盘在所述预设状态下，在所述第一电平的第一控制信号中插入若干个第二电平的脉冲信号，利用所述脉冲信号对所述第一控制信号进行分割，得到所述第一信号，在非预设状态下，通过将硬盘日志数据中的各个数据位编码为和各个数据位对应的预设宽度的电平信号，得到所述第一信号；

所述解调电路还包括：

指示灯驱动电路，所述指示灯驱动电路与状态指示灯连接；

所述指示灯驱动电路，用于接收所述硬盘状态引脚输出的第一信号，并在所述硬盘处于非预设状态时，将所述第一信号输出至所述状态指示灯，以使所述状态指示灯闪烁，在所述硬盘处于所述预设状态时，滤除所述第二电平的脉冲信号，以将所述第一电平的第一控制信号输出至所述状态指示灯。

在一种实施例中，所述指示灯驱动电路包括滤波电路、第四放大器、第十四电阻；

所述滤波电路与所述硬盘状态引脚连接，所述滤波电路的输出端与所述第四放大器的输入正端连接，所述第四放大器的输入负端分别与自身输出端及所述第十四电阻的第一端连接，所述第十四电阻的第二端连接所述状态指示灯的一端，所述状态指示灯的另一端接地。

在一种实施例中，还包括缓冲电路，所述缓冲电路分别与所述解析电路、所述采样控制电路连接；

所述缓冲电路用于接收所述硬盘状态引脚输出的第一信号，并对所述第一信号进行缓冲，将缓冲后的第一信号分别输出至所述解析电路及所述采样控制电路。

第二方面，本发明还通过了一种服务器，包括硬盘、如上述所述的解调电路，所述解调电路与所述硬盘连接；

所述解调电路用于接收所述硬盘的硬盘状态引脚输出的第一信号，根据所述第一信号解调出硬盘数据，以实现对所述硬盘的监控，所述第一信号包括所述硬盘数据。

本发明提供了一种解调电路及服务器，涉及数据处理领域，用于解决使用示波器测量脉冲宽度不准确的问题。解析电路对第一信号中高电平信号和低电平信号解析，得到对应的第一脉宽和第二脉宽，采样控制电路控制采样时机以触发采样电路在正确的时机对第一脉宽和第二脉宽进行采样，实现对硬盘数据的解析。本发明中解析电路中的各个电路模块共同作用以实现对硬盘数据的准确解析，由于硬件电路的响应速度快，因此可提高解析硬盘数据的效率；本发明还利用输出硬盘状态信号的硬盘状态引脚输出带有硬盘数据的第一信号，在不影响硬盘原有的功能下实现对硬盘监控数据的获取和解析，实现对硬盘的监控。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的一种解调电路所在系统的示意图；

图2为本发明提供的一种解调电路的示意图；

图3为本发明提供的一种检测电路的部分示意图；

图4为本发明提供的一种触发电路的示意图；

图5为本发明提供的一种第二积分电路的示意图；

图6为本发明提供的一种第三积分电路的示意图；

图7为本发明提供的一种采样控制电路和延时电路的示意图；

图8为本发明提供的一种逻辑电路的示意图；

图9为本发明提供的一种驱动电路的示意图；

图10为本发明提供的一种各个电路的时序图。

具体实施方式

本发明的核心是提供一种解调电路及服务器，各个电路模块共同作用以实现对硬盘数据的准确解析，由于硬件电路的响应速度快，因此可提高解析硬盘数据的效率；本发明还利用输出硬盘状态信号的硬盘状态引脚输出带有硬盘数据的第一信号，在不影响硬盘原有的功能下实现对硬盘监控数据的获取和解析，实现对硬盘的监控。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为便于理解，首先对硬盘带外监控方案涉及的内容进行介绍。带外管理指通过专门的网管通道实现对网络的管理，将网管数据与业务数据分开，为网管数据建立独立通道。在这个通道中，只传输管理数据，网管数据与业务数据分离，可以提高网管的效率与可靠性，也有利于提高网管数据的安全性。

由于带内监控无法满足运维需求，服务器在部署后，会通过基板管理控制器（baseboard management controller，BMC）提供带外管理监控功能。基板管理控制器是一个专门的服务处理机，它利用传感器来监视一台计算机、网络服务器，或者是其他硬件驱动设备的状态，并通过独立的连接线路和设备的系统管理员进行通信。在实际使用中，基板管理控制器通常被安装在母板或被监控设备的主电路板上。基板管理控制器通过传感器用于测量内部物理变量，例如：温度，湿度，电源电压，风扇速度，通信参数和操作系统（OS，operating system）函数等。如果这些变量中的任何一个超出制定限制的范围，基板管理控制器就会通知系统管理员。基板管理控制器可以提供网络（web）服务，其具有网络通信功能以及提供网页来显示监控界面，运维人员可以通过在设备现场通过网线连接被监控设备的基板管理控制器，或在数据中心通过网络连接多个被监控设备的基板管理控制器来实现获取基板管理控制器的监控数据。

由于基板管理控制器系统中的基板管理控制器芯片的性能和引脚数量有限，随着需要监控的部件数量和需要监控的项目的增加，基板管理控制器系统中常设有复杂可编程逻辑器件（Complex Programmable logic device，CPLD）来实现对基板管理控制器芯片的性能压力分担以及提供更多的引脚来连接传感器或被监控部件。复杂可编程逻辑器件主要由逻辑块、可编程互连通道和输入/输出块（I/O块）三部分构成。复杂可编程逻辑器件的一个逻辑块通常包括4～20个宏单元，每个宏单元一般由乘积项阵列、乘积项分配和可编程寄存器构成。每个宏单元有多种配置方式，各宏单元也可级联使用，因此可实现较复杂组合逻辑和时序逻辑功能。对集成度较高的复杂可编程逻辑器件，通常还提供了带片内随机存取存储器（Random Access Memory，RAM）/只读存储器（Read-Only Memory，ROM）的嵌入阵列块。可编程互连通道主要提供逻辑块、宏单元、输入/输出引脚间的互连网络。输入/输出块（I/O块）提供内部逻辑到器件I/O引脚之间的接口。

硬盘作为服务器的重要部件，是带外监控管理的重要对象。按照通信接口的类型，主要分为串行连接小型计算机系统接口（Serial Attached SCSI，下文简称SAS）/串行高级技术附件（Serial Advanced Technology Attachment，下文简称SATA）接口硬盘以及非易失性内存主机控制器接口（Non Volatile Memory Host Controller InterfaceSpecification，NVMHCIS或NVM Express，下文简称NVMe）接口硬盘。其中，SAS接口兼容SATA接口。按照存储介质的类型，硬盘又主要分为机械硬盘（Hard Disk Drive，HDD）和固态硬盘（Solid State Disk或Solid State Drive，SSD）。其中，机械硬盘主要为SAS接口或SATA接口。固态硬盘包括SAS接口、SATA接口和NVMe接口硬盘。

需要说明的是，在本发明实施例中，基板管理控制器可以仅包括基板管理控制器芯片，也可以为包括基板管理控制器芯片和复杂可编程逻辑器件的系统，该复杂可编程逻辑器件可以只设于硬盘背板的复杂可编程逻辑器件或设于服务器主板的复杂可编程逻辑器件。

进一步的，本发明中硬盘选择硬盘状态引脚向基板管理控制器发送数据的原因为：

硬盘的引脚主要分为三类：数据引脚、电源引脚和硬盘状态引脚。其中，硬盘的数据引脚与带内系统连接，硬盘的电源引脚用于连接电源和地信号。因此，基板管理控制器能够直接访问的仅有硬盘的硬盘状态引脚。

硬盘的硬盘状态引脚主要包括硬盘状态指示引脚、硬盘生产调试引脚和硬盘空闲引脚。

其中，硬盘状态指示引脚包括硬盘在位状态指示引脚、硬盘读写状态指示引脚等。硬盘状态指示引脚为硬盘用于输出硬盘状态指示信号的引脚，例如硬盘在位状态指示引脚用于硬盘输出硬盘在位状态信号，硬盘读写状态指示引脚用于硬盘输出硬盘读写状态信号。

当硬盘连接到硬盘背板后，硬盘状态指示引脚主要有两种连接方式，一种是连接到基板管理控制器以告知基板管理控制器相应的硬盘状态数据，另一种是连接到硬盘背板上的控制电路以控制相应的被控元件的状态以使用户获悉相应的硬盘状态。例如，硬盘背板上设有硬盘状态指示灯来指示硬盘运行状态。如硬盘在处于读写状态时可以控制硬盘读写状态指示引脚输出方波信号至状态指示灯的放大驱动电路以控制状态指示灯亮起，硬盘未处于读写状态（空闲状态）时则控制状态指示引脚输出一个恒定电平信号（如恒定高电平信号）使状态指示灯熄灭来指示自己处于空闲状态，以便用户通过观看状态指示灯的亮灭获悉硬盘是否处于读写状态。硬盘基于硬盘在位状态指示引脚的状态展示同理。或者，硬盘也可以通过这些硬盘状态指示引脚输出两种不同的恒定电平信号（一高一低）来指示不同的状态，该信号可以输入至基板管理控制器以便触发相应的记录、处理或控制。

硬盘生产调试引脚主要为SAS或SATA接口的硬盘在SAS或SATA接口旁的引脚（debug引脚），这些引脚通常是硬盘在生产调试阶段使用的，在硬盘实际使用中，生产调试引脚可以用于在硬盘初始化阶段输出引导信息。

而在NVMe接口硬盘上，除了上述硬盘状态指示引脚外，还包括硬盘空闲引脚。

上述硬盘状态引脚并非硬盘用于输出数据的引脚，没有泄露硬盘中存储的用户数据的风险，目前在硬盘插入硬盘背板后，这些硬盘状态引脚有直接与基板管理控制器连接或者具有与基板管理控制器连接的权限。

则在本发明的实施例中，所采用硬盘的硬盘状态引脚可以包括硬盘状态指示引脚、硬盘生产调试引脚和硬盘空闲引脚中的至少一种。

在本发明实施例中，若采用硬盘在位状态指示引脚、硬盘读写状态指示引脚等硬盘状态指示引脚，由于这些硬盘状态引脚通常已经与基板管理控制器中的基板管理控制器芯片的通用输入/输出口（General-purpose input/output，GPIO）引脚或复杂可编程逻辑器件的输入/输出（I/O）引脚连接，可以直接采用该硬件架构而不需要对服务器的硬件架构做出改动，实现简单方便。

目前设备上的硬盘生产调试引脚通常是悬空的，通常包括4个引脚。若本发明实施例采用硬盘生产调试引脚作为硬盘输出硬盘日志数据的硬盘状态引脚，则可以采用相应数量引脚的连接器将硬盘生产调试引脚连接到基板管理控制器芯片的GPIO引脚或复杂可编程逻辑器件的I/O引脚上。

由于硬盘空闲引脚通常为NVMe接口硬盘的接口中才有，高速信号不能悬空，目前NVMe接口中的硬盘空闲引脚在硬盘连接到硬盘背板后是通过硬盘背板上的电阻电容电路接地的。若本发明实施例采用硬盘空闲引脚作为硬盘输出硬盘日志数据的硬盘状态引脚，则将硬盘空闲引脚与硬盘背板的连接关系改为连接至基板管理控制器芯片的GPIO引脚或复杂可编程逻辑器件的I/O引脚。

在带外系统中，若硬盘扩展卡具有连接到基板管理控制器芯片的集成电路总线，则基板管理控制器芯片可以通过集成电路总线访问硬盘扩展卡，通过硬盘扩展卡向硬盘转发命令或硬盘日志数据。此外，在基板管理控制器中，基板管理控制器芯片还可以通过集成电路总线连接复杂可编程逻辑器件后，通过复杂可编程逻辑器件与硬盘的硬盘状态引脚连接。或者，基板管理控制器芯片还可以直接与硬盘的硬盘状态引脚连接。

如图1所示，为了通过硬盘状态引脚可以直接获取到硬盘日志数据，且不占用其他引脚，需要提供一个解调电路，以对硬盘通过硬盘状态引脚输出的第一信号进行解析；将解析得到的硬盘数据传输至硬盘监控服务模块，硬盘监控服务模块在接收到硬盘数据之后，向基板管理控制器发送中断信号，并响应基板管理控制器发送的数据读取请求以将硬盘数据反馈至基板管理控制器。

第一方面，如图2所示，本发明提供了一种解调电路，包括解析电路11、采样电路12和采样控制电路15，采样电路12分别与解析电路11连接和采样控制电路15连接；

解析电路11，用于接收硬盘状态引脚输出的第一信号，并对第一信号中的高电平信号和低电平信号分别进行解析，得到高电平信号对应的第一脉宽和低电平信号的第二脉宽；第一信号包括硬盘数据；

采样控制电路15，用于根据第一信号触发采样电路12对第一脉宽和第二脉宽进行采样，以便根据采样的第一脉宽和第二脉宽解析出第一信号中的硬盘数据，以实现对硬盘的监控。

本实施例中的解调电路包括了解析电路11、采样电路12和采样控制电路15。其中，解析电路11用于接收硬盘状态引脚输出的第一信号，并对这个第一信号进行解析，具体而言，高电平信号和低电平信号分别被解析，得到高电平信号对应的第一脉宽和低电平信号的第二脉宽。第一信号包括有硬盘数据，此硬盘数据用于实现监控。在一种实施例中，此第一信号可以是由硬盘根据硬盘日志数据和硬盘状态引脚对应的硬盘状态信号调制得到的信号，也即是通过硬盘状态引脚可以同时传输硬盘状态信号和硬盘日志数据。

采样控制电路15控制采样电路12何时对第一脉宽和第二脉宽进行采样，具体而言，采样控制电路15根据第一信号触发采样电路12，以确保在合适的时机进行采样，进而便于根据采样的第一脉宽和第二脉宽解析出硬盘数据。

采样电路12接收解析电路11输出的第一脉宽和第二脉宽，根据采样控制电路15触发的时机对第一脉宽和第二脉宽进行采样。在第一脉宽和第二脉宽为模拟信号时，采样电路12的具体实现方式可以为模数转换芯片。

本发明中的解调电路可以设置为一个单独的电路模块，其与硬盘的硬盘状态引脚直连，实现对硬盘日志数据的直接获取和解析。

综上，本实施例的解调电路通过解析电路11、采样电路12和采样控制电路15的协同作用，实现了对硬盘数据的准确解析。同时，这种解调电路利用硬盘状态引脚输出的第一信号，实现了对硬盘数据的获取和解析，从而实现对硬盘的监控，而且硬件电路的处理速度较快，可以提高解析硬盘数据的效率。

在一种实施例中，解析电路11包括充电回路和放电回路，解调电路还包括回路控制电路13，充电回路分别与采样控制电路15、回路控制电路13和放电回路连接；

充电回路，用于在自身导通时，根据第一信号中的预设电平信号进行充电，得到第i脉宽；

放电回路，用于在自身导通时，根据第一信号中的非预设电平信号进行放电；

采样控制电路15，具体用于在充电回路充电完成之后，延时第一时间触发采样电路12对第i脉宽进行采样；

回路控制电路13，用于根据第一信号控制充电回路导通，在采样控制电路15触发采样电路12对第i脉宽进行采样之后，延时第二时间控制放电回路导通；

其中，预设电平信号为高电平信号时，i为一，预设电平信号为低电平信号时，i为二。

本实施例中提到了解析电路11的具体组成，包括充电回路和放电回路。充电回路根据第一信号中的预设电平信号进行充电，得到第i脉宽；放电回路用于根据第一信号中的非预设电平信号进行放电；回路控制电路13用于根据第一信号控制充电回路和放电回路导通的时机。

具体而言，在预设电平信号为高电平信号时，充电回路根据高电平信号进行充电，充电完成之后，若转换为低电平信号，在采样控制电路15的作用下，第一时间之后采样电路12对充电回路得到的高电平信号对应的第一脉宽进行采样，在回路控制电路13的作用下，放电回路在采样电路12对充电回路得到的高电平信号对应的第一脉宽进行采样之后再延时第二时间导通，以实现放电。更具体的，在预设电平信号为高电平信号时，回路控制电路13可以是检测到第一信号的上升沿时，意味着检测到的高电平信号，此时控制充电回路导通，以根据高电平信号进行充电，得到高电平信号对应的第一脉宽；在检测到第一信号的下降沿时，意味着高电平信号结束，充电回路完成充电，此时触发采样电路12对第一脉宽进行采样，并在触发采样电路12采样之后再延时第一时间控制放电回路导通，以实现放电。

同样的，在预设电平信号为低电平信号时，充电回路根据低电平信号进行充电，充电完成之后，若转换为高电平信号，则在采样控制电路15的作用下，第一时间之后采样电路12对充电回路得到的低电平信号对应的第二脉宽进行采样，在回路控制电路13的作用下，放电回路在触发采样电路121对第二脉宽进行采样之后再延时第一时间导通，以实现放电。更具体的，在预设电平信号为低电平信号时，回路控制电路13通过第一反相器16接收第一信号，在检测到第一反相器16输出的上升沿时，意味着检测到第一反相器16输出的高电平信号，也意味着第一信号为低电平信号，充电回路导通，充电回路利用第一反相器16输出的高电平信号充电，得到第一信号对应的低电平信号对应的第二脉宽；在检测到第一反相器16输出的下降沿时，意味着检测到第一反相器16输出的低电平信号，也意味着第一信号为高电平信号，充电回路充电完成，此时触发采样电路12对第二脉宽进行采样，并在触发采样电路12采样之后再延时第二时间控制放电回路导通，放电回路利用第一反相器16输出的低电平信号放电。

其中，在充电完成之后，采用控制电路延时第一时间触发采样电路12进行采样的作用为：确保在充电回路充电完成之后，稳定充电回路的状态，以确保数据采样的准确性和稳定性。具体来说，延时触发采样电路12进行采样，可以在充电回路充电完成之后的信号稳定时进行采样，避免在信号波动或不稳定时进行采样导致数据失真，从而准确获取第一脉宽和第二脉宽的数据，进而正确解析出硬盘数据。

其中，在触发采样电路12进行采样之后，再延时第二时间控制放电回路导通的作用为：给采样电路12足够的采样时间，防止采样过程中充电回路对应的参数（如电压值）为不稳定状态，也即确保充电回路的输出端的稳定，防止采样过程被打断，因然后在第二时间之后控制放电回路导通，确保采样电路12可以有效地对第一脉宽或第二脉宽进行采样，进而准确的解析第一信号中的硬盘数据，从而实现对硬盘的准确监控，这样可以提高解调电路的性能和稳定性。

在一种实施例中，第一信号为硬盘根据硬盘日志数据和硬盘状态引脚对应的硬盘状态信号调制得到的信号，硬盘状态引脚在硬盘为预设状态时持续输出第一电平的第一控制信号，在硬盘为非预设状态时输出第二控制信号，第二控制信号为矩形波信号；硬盘在预设状态下通过在第一控制信号中插入若干个第二电平的脉冲信号，利用脉冲信号对第一控制信号进行分割，得到第一信号；硬盘在非预设状态下通过将硬盘日志数据中的各个数据位编码为和各个数据位对应的预设宽度的电平信号，得到第一信号；

解调电路还包括：检测电路14，检测电路14与回路控制电路13连接；

检测电路14，用于检测第一信号中是否存在脉冲信号，并根据检测结果调整第一时间和/或第二时间。

具体而言，在硬盘状态引脚为状态指示灯引脚，且状态指示灯引脚在硬盘为预设状态时持续输出第一电平的第一控制信号，在硬盘为非预设状态时输出第二控制信号以使状态指示灯闪烁时。硬盘对硬盘状态信号和硬盘日志信号进行调制，得到第一信号的具体方式为：在硬盘处于预设状态下时，通过在第一控制信号中插入若干个第二电平的脉冲信号，可以利用脉冲信号对第一控制信号进行分割，得到多个第一电平的脉宽信号，从而得到第一信号，其中，硬盘日志数据包括多个数据位，且每个数据位对应一个第一电平的脉宽信号，解析电路11通过对第一电平的脉宽信号的脉宽进行识别，从而确定出对应的数据位，进而可以实现对硬盘日志数据的解析。

在此调制信号的基础上，解调电路还设置有检测电路14，该检测电路14分别与采样控制电路15与回路控制电路13连接。检测电路14的作用是用于检测第一信号中是否存在脉冲信号，并根据检测结果调整采样控制电路15与回路控制电路13各自对应的延时时间。也即，检测电路14主要用于根据当前硬盘状态引脚输出的第一信号的编码方式，控制回路控制电路13以不同的时序控制放电回路导通。

具体而言，在预设状态下，脉冲信号的宽度较窄，使得采样控制电路15选择较小的时间延时触发采样电路12进行采样，回路控制电路13也延时较小的时间控制放电回路导通，从而能够更快地响应脉冲信号的变化，并且尽快完成对脉冲信号的处理，这样可以提高系统对脉冲信号的灵敏度和实时性，有利于准确地分析和解析脉冲信号所携带的信息。在非预设状态下，在不存在脉冲信号时，使得采样控制电路15选择较小的时间延时触发采样电路12进行采样，回路控制电路13也延时较小的时间控制放电回路导通，是为了稳定系统的运行和确保正常的数据处理流程，因为当没有检测到脉冲信号时，第一信号为相对脉冲信号而言宽度较大的电平信号，这时更长的延时来处理正常的数据流程，以防止过早地中断或干扰数据处理的进行，因此，选择较大的时间延时，可以确保系统在未检测到脉冲信号的情况下能够维持稳定的工作状态，避免不必要的干扰或误操作，保持数据处理的顺畅进行，同时提高系统的稳定性和可靠性。

此外，预设状态还可以为硬盘在位状态或不在位状态，且在预设状态下持续输出第一电平的信号时，也可以利用此方法，且实现方式相同，本发明在此不在赘述。

综上，本实施例中，采样控制电路15、回路控制电路13根据检测电路14的信号控制充电回路和放电回路的导通，并在充电回路充电完成之后，采样控制电路15选择较小的时间延时触发采样电路12进行采样，回路控制电路13选择相应的延时时间控制放电回路的导通，这样可以根据第一信号中的信息来控制解调电路的工作状态，从而实现对硬盘状态的监控和解析硬盘数据的可靠性。

硬盘对硬盘状态信号和硬盘日志信号进行调制，得到第一信号的具体方式为：在硬盘处于非预设状态下，将硬盘日志数据中的各个数据位会被编码为和各个数据位对应的预设宽度的电平信号，也就是通过不同的电平信号表示硬盘日志数据中的不同信息，进而得到第一信号。具体而言，将各个数据位编码为预设宽度的电平信号的方式有两种：其一为，将各个数据位编码为对应占空比的脉宽信号，也即，每个数据位对应的周期相同，不同的数据位对应的占空比不同，解析电路11通过确定每个周期的占空比就可以识别出当前的数据位，进而实现对硬盘日志数据的解析；其二为，将各个数据位编码为预设宽度的电平信号，且相邻两个数据位的电平信号相反或者相邻两个数据位的电平信号相同时，通过在相邻两个数据位中间插入一定宽度的相反电平信号，以实现对两个数据位的间隔，例如，第一个数据位被编码为第一宽度的高电平、第二个数据位被编码为第二宽度的低电平，依次类推；或者，第一个数据位编码为第一宽度、第二个数据为被编码为第二宽度，高低电平均可以，在两个数据位之间插入相反电平，以实现间隔；那么解析电路11通过识别各个电平的脉宽，就可以确定对应的数据位，从而实现对硬盘日志数据的解析，进而实现对硬盘的监控。

在一种实施例中，检测电路14，具体用于在判定第一信号中存在脉冲信号时，控制采样控制电路15工作在第一模式，在判定第一信号中不存在脉冲信号时，控制采样控制电路15工作在第二模式；

采样控制电路15，具体用于在充电回路充电完成之后，若工作在第一模式时，延时第一预设时间触发采样电路12对第i脉宽进行采样，若工作在第二模式时，延时第二预设时间触发采样电路12对第i脉宽进行采样，第一预设时间小于第二预设时间，第一时间为第一预设时间或第二预设时间。

本实施例通过检测电路14的检测结果调整采样控制电路15的工作模式，进而实现对第一时间的调整。具体而言，在存在脉冲信号时，选择较小的第一预设时间延时触发采样电路12，是因为脉冲信号的脉宽较小，因此需要尽快对其进行采样和处理，以确保及时获取关键信息，较小的延时（第一预设时间）可以保证在脉冲信号出现后能够迅速触发采样，减少信息的丢失或延迟。本实施例在不存在脉冲信号时，选择较大的第二预设时间延时触发采样电路12，是因为第一信号中的各个电平的宽度相比于脉冲信号的宽度而言较大，因此可以选择较大的延时来降低系统对资源的需求，节约能耗并减少不必要的数据采样；此外通过较大的延时，可以在信号稳定时进行采样，避免频繁采样造成的资源浪费和系统负担。

综上，本实施例根据脉冲信号的出现与否以及对数据采样的时效性和准确性要求，选择不同的延时策略触发采样电路12可以更好地平衡系统资源利用、实时性和数据采样的有效性。

在一种实施例中，检测电路14，具体用于在判定第一信号中存在脉冲信号时，控制回路控制电路13工作在第三模式，在判定第一信号中不存在脉冲信号时，控制回路控制电路13工作在第四模式；

回路控制电路13，具体用于在采样控制电路触发采样电路对第i脉宽进行采样之后，若工作在第三模式时，延时第三预设时间控制放电回路导通，若工作在第四模式时，延时第四预设时间控制放电回路导通，第三预设时间小于第四预设时间，第二时间为第三预设时间或第四预设时间。本实施例通过检测电路14的检测结果调整回路控制电路13的工作模式，进而实现对第二时间的调整。具体而言，在存在脉冲信号时，选择较小的第三预设时间延时控制放电回路导通，是因为脉冲信号的脉宽较小，需尽快对其进行处理，以确保及时解析硬盘数据的效率，较小的延时（第三预设时间）可以保证在脉冲信号出现后能够迅速放电，提高数据处理效率。本实施例在不存在脉冲信号时，选择较大的第四预设时间控制放电回路导通，是因为第一信号中的各个电平的宽度相比于脉冲信号的宽度而言较大，因此可以选择较大的延时来降低系统对资源的需求，节约能耗并减少不必要的数据采样；此外通过较大的延时，可以保证采样电路12在信号稳定时进行采样，避免采样不准确。

本实施例中，将回路控制电路13与采样控制电路15进行结合，以共同实现采样控制电路15延时第三时间触发采样电路12、回路控制电路13在第三时间的基础上延时第一预设时间（也即是回路控制电路13延时第一时间）控制放电回路导通；或者以共同实现采样控制电路15延时第四时间触发采样电路12、回路控制电路13在第四时间的基础上延时第二预设时间（也即是回路控制电路13延时第二时间）控制放电回路导通。

本实施例中，将回路控制电路13设于采样控制电路15之后是为了：使回路控制电路13根据采样控制电路15的输出信号进行相应的延时控制，给采样电路12一个采样时间，以确保在采样完成后正确地导通放电回路。

进一步的，若在预设状态下，硬盘状态信号为恒定电平信号；硬盘根据硬盘日志数据和硬盘状态信号进行调制，得到第一信号的过程包括：将每个数据位编码为一定电压幅值的脉冲信号，第一信号包括与多个数据位一一对应的多个脉冲信号，且相邻两个脉冲信号之间存在预设时间间隔，硬盘日志数据包括多个数据位，各个数据位与电压幅值之间呈预设映射关系，恒定电平信号的电平与脉冲信号的电平相反。

由多个脉冲信号及恒定电平信号组成的第一信号，理论上仍然是脉宽信号，依旧可以表征硬盘当前是否处于预设状态，利用硬盘状态引脚和脉冲幅度调制实现对硬盘日志数据和硬盘状态信号的编码。

此时，解调电路通过解析各个脉冲信号对应的电压幅值确定与各个脉冲信号对应的数据位，实现对硬盘日志数据的解析；其中解调模块若为电路实现时，解调模块可以包括检测电路和电压测量电路；检测电路用于检测是否存在脉冲信号，若存在，则使用电压测量电路对脉冲信号的电压幅值进行测量。

如图2所示，在一种实施例中，检测电路14包括依次连接的第一积分电路141，比较电路142和触发电路143，触发电路143分别与采样控制电路15和回路控制电路13连接；

第一积分电路141，用于对第一信号中的第二电平的信号进行积分，得到第一积分值；

比较电路142，用于将第一积分值和第一预设积分值和第二预设积分值比较，若第一积分值大于第一预设积分值，则输出第一触发信号，若第一积分值大于第二预设积分值，则输出第二触发信号，第一预设积分值小于第二预设积分值；

触发电路143，用于根据第一触发信号或第二触发信号调整第一时间和/或第二时间。

如图3所示，在一种实施例中，第一积分电路141包括第三放大器U13B、第五电容C5、第十三电阻R13；比较电路142包括第三比较器U14A、第四比较器U14B、第一基准电路、第二基准电路；触发电路143包括触发器；

第十三电阻R13的第一端通过第一反相器16与硬盘状态引脚连接，第十三电阻R13的第二端分别与第三放大器U13B的输入正端和第五电容C5的第一端连接，第五电容C5的第二端接地，第三放大器U13B的输入负端分别与第三放大器U13B的输出端、第三比较器U14A的输入负端和第四比较器U14B的输入负端连接，第三比较器U14A的输入正端连接第一基准电路，第四比较器U14B的输入正端连接第二基准电路，第三比较器U14A的输出端连接触发器的第一输入端，第四比较器U14B的输出端连接触发器的第二输入端，触发器的输出端为检测电路14的输出端，第一基准电路输出的第一基准电压小于第二基准电路输出的第二基准电压。

具体可参照图3，图3中，第一积分电路141的输出端为第三放大器U13B的输出端，若第二电平为低电平，则第一积分电路141对第二电平的脉冲信号进行积分的方式可以为：首先利用第一反相器16对第一信号进行电平翻转，此时脉冲信号对应的电平为高电平，第三放大器U13B输出的信号波形为对第一反相器16输出的高电平信号进行积分得到的三角波。

比较电路142中的第一基准电路为R15和R16组成的第一分压电路，第二基准电路为R17和R18组成的第二分压电路，其中，第一基准电路提供的第一基准电压小于第二基准电路提供的第二基准电压。若存在脉冲信号，则U13B输出的三角波的峰值的电压应较小，若不存在脉冲信号，则U13B输出的三角波的峰值的电压应较大，将三角波与第一基准电压和第二基准电压比较，若其大于第一基准电压，则判定存在脉冲信号，若其大于第二基准电压，则判定不存在脉冲信号，为正常的编码为预设宽度的电平信号。

触发电路143可以是JK触发器，如图4所示，JK触发器的J端与第三比较器U14A的输出端连接，JK触发器的K端与第四比较器U14B的输出端连接，JK触发器的CLK端（图4中未画出）与第一反相器16的输出端连接（第一反相器16的输出端还可以设置由R19与CLK端连接，提高反向的第一信号输入至JK触发器的可靠性），用于输入反向的第一信号，JK触发器的Q端为检测电路14的输出端，JK触发器的真值表如表1所示：

表1

在检测电路14中，参数设计满足：

；/> ；

，其中，E为放大器的输出上限，/>为R14、R15连接处的电压值，te为脉冲信号的时长，t1为没有脉冲信号时的最短脉宽，为R17、R18连接处的电压值。

更进一步的，可以在第十三电阻R13的第一端和第一反相器16的输出端之间设置有缓冲电路U13A，用于对反向的第一信号进行缓冲，以保证后端检测电路14基于反向的第一信号工作的可靠性。

在一种实施例中，回路控制电路13包括延时电路131和逻辑电路132；

延时电路131的输出端与逻辑电路132的第一输入端连接，延时电路131的控制端与检测电路14连接，逻辑电路132的第二输入端与硬盘状态引脚连接，逻辑电路132的输出端分别与充电回路和放电回路连接；

延时电路131，用于将第一信号延时第二时间输出；

逻辑电路132用于根据延时电路131输出的第一信号和硬盘状态引脚输出的第一信号进行逻辑运算，以在检测到硬盘状态引脚输出的第一信号的预设电平信号的起始边沿时输出第一导通信号，在检测到延时电路131输出的第一信号的预设电平信号的结束边沿时输出第二导通信号；

充电回路，具体用于在接收到第一导通信号时导通，以根据预设电平信号进行充电，得到第i脉宽；

放电回路，具体用于在接收到第二导通信号时导通，以根据非预设电平信号进行放电。

本实施例中，回路控制电路13包括两部分，分别为延时电路131和逻辑电路132，其中，延时电路131在这个解调电路中的作用是将第一信号延时第一时间后输出。具体来说，当接收到硬盘状态引脚输出的第一信号时，延时电路131会延迟第一时间后将信号输出。逻辑电路132是用来根据延时电路131输出的第一信号和硬盘状态引脚输出的第一信号进行逻辑运算的。具体而言，逻辑电路132有两个输入端，一个连接延时电路131的输出端，另一个连接硬盘状态引脚，同时有两个输出端，分别连接充电回路和放电回路。在逻辑电路132检测到硬盘状态引脚输出的第一信号的预设电平信号的起始边沿时输出第一导通信号时，导通充电回路，以根据预设电平信号进行充电，从而得到特定的脉宽，即第i脉宽。在逻辑电路132检测到延时电路131输出的第一信号的预设电平信号的结束边沿时，会导通放电回路，以根据非预设电平信号进行放电操作。

由于延时电路131起到延时第一时间输出第一信号的作用，因此，本实施例中将延时电路131和逻辑电路132结合，可以实现在电平的边沿（上升沿或者下降沿）开始时，触发充电回路根据其进行充电，在其电平的边沿（下降沿或上升沿）结束时，延时第一时间触发放电回路根据其进行放电。

综上，本实施例描述了回路控制电路13中延时电路131和逻辑电路132的协同工作方式，通过逻辑判断和延时操作来控制充电回路和放电回路的导通，实现对硬盘状态信号的处理和解析。

在一种实施例中，充电回路包括第一充电回路和第二充电回路，放电回路包括第一放电回路和第二放电回路；

逻辑电路132的第一输出端分别与第一充电回路的控制端和第一放电回路的控制端连接，硬盘状态引脚分别与第一充电回路的输入端、第一放电回路的输入端、第二充电回路的输入端和第二放电回路的输入端连接，采样电路12分别与第一充电回路的输出端和第二充电回路的输出端连接；逻辑电路132的第二输出端分别与第二充电回路的控制端和第二放电回路的控制端连接；

第一充电回路，用于在逻辑电路132检测到硬盘状态引脚输出的第一信号的上升沿时导通，以开始充电，在逻辑电路132检测到硬盘状态引脚输出的第一信号的下降沿时截止，以停止充电，得到高电平信号对应的第一充电电压值；

第一放电回路，用于在逻辑电路132检测到延时电路131输出的第一信号的下降沿时导通，以开始放电；

第二充电回路，用于在逻辑电路132检测到硬盘状态引脚输出的第一信号的下降沿时导通，以开始充电，在逻辑电路132检测到硬盘状态引脚输出的第一信号的上升沿时截止，以停止充电，得到第一信号中低电平信号对应的第二充电电压值；

第二放电回路，用于在逻辑电路132检测到延时电路131输出的第一信号的上升沿时导通，以开始放电；

采样控制电路15，具体用于在第一充电回路充电完成时，延时第一时间触发采样电路12对第一充电电压值进行采样，在第二充电回路充电完成时，触发采样电路12对第二充电电压值进行采样。

本实施例中，描述了充电回路和放电回路的具体构成，以及与逻辑电路132、硬盘状态引脚和采样电路12之间的连接关系。具体而言，充电回路包括第一充电回路和第二充电回路：其中，第一充电回路用于根据逻辑电路132检测到硬盘状态引脚输出的第一信号的上升沿时导通，开始充电，在逻辑电路132检测到硬盘状态引脚输出的第一信号的下降沿时截止，停止充电，可以得到高电平信号对应的第一充电电压值；第二充电回路用于根据逻辑电路132检测到硬盘状态引脚输出的第一信号的下降沿时导通，开始充电，在逻辑电路132检测到硬盘状态引脚输出的第一信号的上升沿时截止，停止充电，可以得到低电平信号对应的第二充电电压值。

放电回路包括第一放电回路和第二放电回路：第一放电回路用于在逻辑电路132检测到延时电路131输出的第一信号的下降沿时导通，开始放电，也即在第一充电回路充电完成之后延时导通，以开始放电；第二放电回路在逻辑电路132检测到延时电路131输出的第一信号的上升沿时截止，停止放电，也即在第二充电回路充电完成之后延时导通，以开始放电。

相适应的，采样控制电路15在第一充电回路根据高电平信号充电完成时（也即检测到硬盘状态引脚输出的第一信号的下降沿时），触发采样电路12对第一充电电压值进行采样；在第二充电回路根据低电平信号充电完成时（也即检测到硬盘状态引脚输出的第一信号的上升沿时），触发采样电路12对第二充电电压值进行采样。其中，第一充电电压值和第二充电电压值分别表示了高电平信号的宽度和低电平信号的宽度，通过采样的第一充电电压值和第二充电电压值，可以确定第一脉宽和第二脉宽，从而解析出第一信号中的硬盘日志数据，实现对硬盘的监控。

综上，本实施例描述的结构和功能设计可以有效地对硬盘状态进行监控和解析，通过充放电回路、逻辑电路132和采样控制电路15的协同工作，实现对硬盘的有效监测和数据获取。

如图5所示，在一种实施例中，第二积分电路111包括第一充电回路和第一放电回路时，第二积分电路111的电路结构包括第一电阻R1、第二电阻R2、第三电阻R3、第一电容C1、第一开关K1和第一放大器U1B；

第一电阻R1的第一端与硬盘状态引脚连接，第一电阻R1的第二端分别与第一放大器U1B的输入负端、第一电容C1的第一端和第三电阻R3的第一端连接，第三电阻R3的第二端与第一开关K1的第一端连接，第一开关K1的第二端分别与第一电容C1的第二端和第一放大器U1B的输出端连接，第二电阻R2的第一端接地，第二电阻R2的第二端与第一放大器U1B的输入正端连接，第一开关K1的控制端与逻辑电路132的输出端连接第一开关K1用于在逻辑电路132检测到硬盘状态引脚输出的第一信号的上升沿时断开，以使第一电容C1通过第一电阻R1充电，在逻辑电路132检测到延时电路131输出的第一信号的下降沿时闭合，以使第一电容C1通过第三电阻R3放电。

更进一步的，还可以在第一电阻R1的第一端和硬盘状态引脚之间设置有缓冲电路17（图5中附图标记为U1A），用于对第一信号进行缓冲，提高后端第二积分电路111工作的可靠性。

图5中，R1为充电电阻，R3为放电电阻，C1为充电电容，K1断开时，C1可以通过R1充电；K1闭合时，C1可以通过R3放电；K1为两路单刀开关，其中R1=R2=100R3，为了使脉冲信号下也能充分放电，R3和R1/R2之间的倍数取100；输出信号接入采样电路12中（如AD芯片中用于将第二放大器U2B输出的第一充电电压值转换为数字信号）。

第一放大器U1B的输出电压为U1，设单线通信协议输出高电平的电压为u，低电平为0，所有的放大器的输出上限为E，且u≥E，令高电平积分时间为t _h ，低电平积分时间为t _l ；R1=R（第一电阻R1的阻值），C1=C（第一电容C1的容值）；则有第一放大器U1B的输出电压的瞬时值U1（t）为：

。

输出电压U1和输出时间t成正比，要根据实际电路进行参数选择，在t _h 阶段内U1达到最大值U1max，保证U1max<E。

放电过程为C1，R3组成的放电回路，放电过程瞬时电压U1（t）满足：

，R3为第三电阻的阻值。

如图6所示，在一种实施例中，第三积分电路112包括第二充电回路和第二放电回路时，第三积分电路112的电路结构包括第一反相器16、第四电阻R4、第五电阻R5、第六电阻R6、第二电容C2、第二开关K2和第二放大器U2B；

第四电阻R4的第一端通过第一反相器16与硬盘状态引脚连接，第四电阻R4的第二端分别与第二放大器U2B的输入负端、第二电容C2的第一端和第六电阻R6的第一端连接，第六电阻R6的第二端与第二开关K2的第一端连接，第二开关K2的第二端分别与第二电容C2的第二端和第二放大器U2B的输出端连接，第五电阻R5的第一端接地，第五电阻R5的第二端与第二放大器U2B的输入正端连接，第二开关K2的控制端与逻辑电路132的输出端连接；

第二开关K2在逻辑电路132检测到硬盘状态引脚输出的第一信号的下降沿时断开，以使第二电容C2通过第四电阻R4充电，在逻辑电路132检测到延时电路131输出的第一信号的上升沿时闭合，以使第二电容C2通过第六电阻R6放电。

更进一步的，还可以在第四电阻R4的第一端和第一反相器16之间设置有缓冲电路U2A，用于对第一信号进行缓冲，提高后端第三积分电路112工作的可靠性。

其中，D1的作用是将第一信号的电平进行翻转，由U2A组成的缓冲电路17和U2B组成的第三积分电路112（用于对低电平脉宽进行积分）。R4为充电电阻，R6为放电电阻，C2为充电电容；K2断开时，C2可以通过R4充电；K2闭合时， C1可以通过R6放电；K2为两路单刀开关，其中R4=R5=10R6；输出的第二充电电压值信号接入采样电路12（如AD芯片，用于将第二电压值转换为数字信号）。

U2B输出端的电压为U2，R4=R1=R，C1=C2=C；

则有，。

如图7所示，在一种实施例中，采样控制电路15包括第七电阻R7、第八电阻R8、第九电阻R9、第三电容C3、第六电容C6、第三开关K3、第一比较器U3B；

第九电阻R9的第一端与硬盘状态引脚连接，第九电阻R9的第二端分别与第三开关K3的第一端和第一比较器U3B的输入正端连接，第三开关K3的第二端通过第三电容C3接地，第三开关K3的第三端通过第六电容C6接地，第七电阻R7的第一端与电源模块V连接，第七电阻R7的第二端分别与第八电阻R8的第一端及第一比较器U3B的输入负端连接，第八电阻R8的第二端接地，第一比较器U3B的输出端与采样电路12连接，第三电容C3的容值大于第六电容C6的容值；

第三开关K3的第一端和第二端在采样控制电路15工作在第二模式时导通，第三开关K3的第一端和第三端在采样控制电路15工作在第一模式时导通。

图7中，U3A组成缓冲电路17，输出信号到R9和C3/C6组成RC滤波电路， U3B输入正端的信号为C3/C6电容充放电的三角波信号，该三角波信号与R7和R8设置电压比较，U3B是比较器电路；其中，C3/C6电容的设置与采样控制电路15的工作模式（也即延时时间）相关。

其中，K3为单刀双掷开关，用来切换积分电容，C3为大电容，用来在没有脉冲信号时做数据转换时序控制；C6为小电容，用来在存在脉冲信号时做数据转换时序控制；

其中，C6的参数选择，需要满足在脉冲信号的时长te的积分饱和要求，即：；

R9和C3组成滤波电路，C3上电压设为Uc3，当Uc3起始电压为0V，RC滤波电路充电过程中瞬时电压U _C3（t）为：

；

为了保证C3在放电过程中将电荷完全泄放；使没有脉冲信号时的最短脉宽t1也能达到最大电压，即Uc3max=E，取：；

放电时C3第一端的瞬时电压U _C3（t）：；

采样控制电路15输出逻辑信号的波形L1，由U3B构成的比较器电路组成，，其中，/>为R7的第二端的电压值。

如图7所示，在一种实施例中，延时电路131包括第十电阻R10、第十一电阻R11、第十二电阻R12、第四电容C4、第七电容C7、第四开关K4和第二比较器U3B；

第十电阻R10的第一端与电源模块V连接，第十电阻R10的第二端分别与第十一电阻R11的第一端及第二比较器U3B的输入负端连接，第十一电阻R11的第二端接地，第十二电阻R12的第一端与采样控制电路15的输出端连接，第十二电阻R12的第二端分别与第四开关K4的第一端和第二比较器U3B的输入正端连接，第四开关K4的第二端通过第四电容C4接地，第四开关K4的第三端通过第七电容C7接地，第二比较器U3B的输出端与逻辑电路132的第一输入端连接，第四电容C4的容值大于第七电容C7的容值；

第四开关K4的第一端和第二端在延时电路131工作在第四模式时导通，第四开关K4的第一端和第三端在延时电路工作在第三模式时导通。

延时电路131的工作原理与采样控制电路15的工作原理相同，R12和C4/C7构成RC滤波电路，使得U4B的输入正端为对三角波，该三角波经U4B与R10、R11构成的分压电路的电压值比较，得到延时后的第一信号。

具体而言，当Uc4起始电压为0V，RC滤波电路充电过程中C4瞬时电压为U _C4（t）：

；

若充电过程达到的最大电压为Uc4max，放电时C4的瞬时电压为：

；/>

U4B输出的开关控制P的逻辑L2，由U4B构成的比较器电路组成：

，其中，/>为R10、R11连接处的电压。

如图8所示，在一种实施例中，逻辑电路132包括第二反相器D2、第三反相器D3、第一与门U7、第二与门U8；

第二反相器D2的输入端与硬盘状态引脚连接，第二反相器D2的输出端与第一与门U7的第一输入端连接，第三反相器D3的输入端与延时电路131的输出端连接，第三反相器D3的输出端与第一与门U7的第二输入端连接，第一与门U7的输出端为逻辑电路132的第一输出端，第二与门U8的第一输入端与硬盘状态引脚连接，第二与门U8的第二输入端与延时电路131的输出端连接，第二与门U8的输出端为逻辑电路132的第二输出端。

开关控制P为第一信号，开关控制Q为延时电路131输出的信号，开关控制P通过D3连接至U7，开关控制Q通过D2连接U7，U7的输出端的信号用于控制第二积分电路111中的K1。此外，开关控制P连接至U8，开关控制Q连接U8，U8的输出端的信号用于控制第三积分电路112中的K2。

在一种实施例中，第一信号为硬盘根据硬盘日志数据和硬盘状态引脚对应的硬盘状态信号调制得到的信号，硬盘状态引脚为硬盘的状态指示灯引脚，状态指示灯引脚在硬盘为预设状态时持续输出第一电平的第一控制信号，在硬盘为非预设状态时输出第二控制信号，第二控制信号为矩形波信号；

硬盘在预设状态下，在第一电平的第一控制信号中插入若干个第二电平的脉冲信号，利用脉冲信号对第一控制信号进行分割，得到第一信号，在非预设状态下，通过将硬盘日志数据中的各个数据位编码为和各个数据位对应的预设宽度的电平信号，得到第一信号；

解调电路还包括指示灯驱动电路，指示灯驱动电路与状态指示灯连接；

指示灯驱动电路用于接收硬盘状态引脚输出的第一信号，并在硬盘处于非预设状态时，将第一信号输出至状态指示灯，以使状态指示灯闪烁，在硬盘处于预设状态时，滤除第二电平的脉冲信号，以将第一电平的第一控制信号输出至状态指示灯。

如图9所示，在一种实施例中，指示灯驱动电路包括滤波电路、第四放大器U16、第十四电阻R14；

滤波电路与硬盘状态引脚连接，滤波电路的输出端与第四放大器U16的输入正端连接，第四放大器U16的输入负端分别与自身输出端及第十四电阻R14的第一端连接，第十四电阻R14的第二端连接状态指示灯的一端，状态指示灯的另一端接地。具体而言，本实施例中限定了利用的硬盘状态引脚为状态指示灯引脚，且状态指示灯引脚在硬盘为预设状态下时输出固定电平信号，在非预设状态下输出脉宽信号以使指示灯闪烁。为了在利用状态指示灯引脚输出硬盘日志数据时，不影响指示灯原本的功能。

本实施例中，在硬盘非预设状态下，由于对硬盘日志数据和硬盘状态信号进行编码得到的第一信号即是具有预设宽度的脉宽信号，因此，直接将此第一信号输出至指示灯，即可驱动指示灯闪烁，以便于工作人员知晓硬盘目前处于非预设状态。在硬盘处于预设状态下，由于对硬盘日志数据和硬盘状态信号进行编码得到的第一信号中包括有与第一电平相反的第二电平的脉冲信号，此脉冲信号的宽度若可以限定在一个极小值之内，此极小值使得人肉眼分辨不出来指示灯的闪烁，则可以不对其进行处理，若没有将其限定在极小值之内，则可以设置一个滤波电路，通过此滤波电路滤除脉冲信号，得到恒定第一电平的信号，并以此信号驱动指示灯。更进一步的，还可以在指示灯和滤波电路之间设置有第四放大器U16和R14（限流的作用），实现对指示灯的可靠驱动。

更进一步的，在一种实现方式中，还可以是单独设置驱动电路，检测电路14根据判断是否存在脉冲信号的结果控制驱动电路生成不同的驱动信号，具体而言，在存在脉冲信号时，控制驱动电路生成第一电平的信号，以驱动指示灯。在不存在脉冲信号时，控制驱动电路生成预设方波，以驱动指示灯闪烁。此种方式中，通过重新生成驱动指示灯信号，无论对硬盘日志数据和硬盘状态信号如何编码，只要能识别出硬盘当前处于什么状态，就可以实现对指示灯的驱动，且驱动频率等丝毫不受影响。

在一种实施例中，还包括缓冲电路17，缓冲电路17分别与解析电路11、采样控制电路15连接；

缓冲电路17用于接收硬盘状态引脚输出的第一信号，并对第一信号进行缓冲，将缓冲后的第一信号分别输出至解析电路11及采样控制电路15。

如图2中的缓冲电路，分别对应图3中的U13A、图5中的U1A，图6中的U2A，图7中的U2A。

在参数设计上，若对硬盘日志数据和硬盘状态信号通过不同的编码方式编码后的第一信号的脉宽t∈[t1,t2]，t2为没有脉冲信号时的最长脉宽，则规定：

；

特别说明，[t1,t2]不包含脉冲信号的脉宽时长；

在采样控制电路15的RC滤波电路充电过程中的瞬时电压公式和放电过程中的电压公式中，令，T为中间参数；则有：

；

根据以上公式求解ts（为采样控制电路15的延时时间），若，则保留；若，则令ts=t1/8；

将ts带入公式，获得的值，根据解析设置电路中相关参数；

；同理，可以得到/>。

解得的ts即是采样控制电路15对原第一信号的延时时间，该延时时间在电路U4B基础上继续延时td（回路控制电路13中延时电路131的延时时间），该电路的原理为，当高/低电平积分完成后，延时ts后采样电路12对积分值采样，再延时td后，对积分电容放电。

如图10所示，图10为在上述各个电路模块作用下，各电路输出的波形示意图。

第二方面，本发明还通过了一种服务器，包括硬盘、如上述的解调电路，解调电路与硬盘连接；

解调电路用于接收硬盘的硬盘状态引脚输出的第一信号，根据第一信号解调出硬盘数据，以实现对硬盘的监控，第一信号包括硬盘数据。

对于服务器的介绍，请参照上述实施例，本发明在此不再赘述。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (18)

1.一种解调电路，其特征在于，包括解析电路、采样电路和采样控制电路，所述采样电路分别与所述解析电路连接和所述采样控制电路连接；

所述解析电路，用于接收硬盘状态引脚输出的第一信号，并对所述第一信号中的高电平信号和低电平信号分别进行解析，得到所述高电平信号对应的第一脉宽和所述低电平信号的第二脉宽；所述第一信号包括硬盘数据；

所述采样控制电路，用于根据所述第一信号触发所述采样电路对所述第一脉宽和所述第二脉宽进行采样，以便根据采样的第一脉宽和第二脉宽解析出所述第一信号对应的硬盘数据，以实现对硬盘的监控；

所述解析电路包括充电回路和放电回路，所述充电回路分别与所述采样控制电路、和所述放电回路连接；

所述充电回路，用于在自身导通时，根据所述第一信号中的预设电平信号进行充电，得到第i脉宽；

所述放电回路，用于在自身导通时，根据所述第一信号中的非预设电平信号进行放电；

所述采样控制电路，具体用于在所述充电回路充电完成之后，延时第一时间触发所述采样电路对所述第i脉宽进行采样；

其中，所述预设电平信号为高电平信号时，i为一，所述预设电平信号为低电平信号时，i为二。

2.如权利要求1所述的解调电路，其特征在于，所述解调电路还包括回路控制电路，所述充电回路分别与所述采样控制电路、所述回路控制电路和所述放电回路连接；

所述回路控制电路，用于在所述采样控制电路触发所述采样电路对所述第i脉宽进行采样之后，延时第二时间控制所述放电回路导通。

3.如权利要求2所述的解调电路，其特征在于，所述第一信号为所述硬盘根据硬盘日志数据和所述硬盘状态引脚对应的硬盘状态信号调制得到的信号，所述硬盘状态引脚在所述硬盘为预设状态时持续输出第一电平的第一控制信号，在所述硬盘为非预设状态时输出第二控制信号，所述第二控制信号为矩形波信号；所述硬盘在预设状态下通过在所述第一控制信号中插入若干个第二电平的脉冲信号，利用所述脉冲信号对所述第一控制信号进行分割，得到所述第一信号；所述硬盘在非预设状态下通过将硬盘日志数据中的各个数据位编码为和各个数据位对应的预设宽度的电平信号，得到所述第一信号；

所述解调电路还包括：检测电路，所述检测电路分别与所述采样控制电路和所述回路控制电路连接；

所述检测电路，用于检测所述第一信号中是否存在所述脉冲信号，并根据检测结果调整所述第一时间和/或所述第二时间。

4.如权利要求3所述的解调电路，其特征在于，所述检测电路，具体用于在判定所述第一信号中存在所述脉冲信号时，控制所述采样控制电路工作在第一模式，在判定所述第一信号中不存在所述脉冲信号时，控制所述采样控制电路工作在第二模式；

所述采样控制电路，具体用于在所述充电回路充电完成之后，若工作在所述第一模式时，延时第一预设时间触发所述采样电路对所述第i脉宽进行采样，若工作在所述第二模式时，延时第二预设时间触发所述采样电路对所述第i脉宽进行采样，所述第一预设时间小于所述第二预设时间，所述第一时间为所述第一预设时间或所述第二预设时间。

5.如权利要求3所述的解调电路，其特征在于，所述检测电路，具体用于在判定所述第一信号中存在所述脉冲信号时，控制所述回路控制电路工作在第三模式，在判定所述第一信号中不存在所述脉冲信号时，控制所述回路控制电路工作在第四模式；

所述回路控制电路，具体用于在采样控制电路触发所述采样电路对所述第i脉宽进行采样之后，若工作在所述第三模式时，延时第三预设时间控制所述放电回路导通，若工作在所述第四模式时，延时第四预设时间控制所述放电回路导通，所述第三预设时间小于所述第四预设时间，所述第二时间为所述第三预设时间或所述第四预设时间。

6.如权利要求3所述的解调电路，其特征在于，所述检测电路包括依次连接的第一积分电路，比较电路和触发电路，所述触发电路分别与所述采样控制电路和所述回路控制电路连接；

所述第一积分电路，用于对所述第一信号中的第二电平的信号进行积分，得到第一积分值；

所述比较电路，用于将所述第一积分值和第一预设积分值和第二预设积分值比较，若所述第一积分值大于所述第一预设积分值，则输出第一触发信号，若所述第一积分值大于所述第二预设积分值，则输出第二触发信号，所述第一预设积分值小于所述第二预设积分值；

所述触发电路，用于根据所述第一触发信号或所述第二触发信号调整所述第一时间和/或所述第二时间。

7.如权利要求3所述的解调电路，其特征在于，所述回路控制电路包括延时电路和逻辑电路；

所述延时电路的输出端与所述逻辑电路的第一输入端连接，所述延时电路的控制端与所述检测电路连接，所述逻辑电路的第二输入端与所述硬盘状态引脚连接，所述逻辑电路的输出端分别与所述充电回路和放电回路连接；

所述延时电路，用于将所述第一信号延时所述第二时间输出；

所述逻辑电路用于根据所述延时电路输出的第一信号和所述硬盘状态引脚输出的第一信号进行逻辑运算，以在检测到所述硬盘状态引脚输出的第一信号的预设电平信号的起始边沿时输出第一导通信号，在检测到所述延时电路输出的第一信号的预设电平信号的结束边沿时输出第二导通信号；

所述充电回路，具体用于在接收到所述第一导通信号时导通，以根据所述预设电平信号进行充电，得到所述第i脉宽；

所述放电回路，具体用于在接收到所述第二导通信号时导通，以根据所述非预设电平信号进行放电。

8.如权利要求7所述的解调电路，其特征在于，所述充电回路包括第一充电回路和第二充电回路，所述放电回路包括第一放电回路和第二放电回路；

所述逻辑电路的第一输出端分别与所述第一充电回路的控制端和所述第一放电回路的控制端连接，所述硬盘状态引脚分别与所述第一充电回路的输入端、所述第一放电回路的输入端、所述第二充电回路的输入端和所述第二放电回路的输入端连接，所述采样电路分别与所述第一充电回路的输出端和所述第二充电回路的输出端连接，所述逻辑电路的第二输出端分别与所述第二充电回路的控制端和所述第二放电回路的控制端连接；

所述第一充电回路，用于在所述逻辑电路检测到所述硬盘状态引脚输出的第一信号的上升沿时导通，以开始充电，在所述逻辑电路检测到所述硬盘状态引脚输出的第一信号的下降沿时截止，以停止充电，得到所述高电平信号对应的第一充电电压值；

所述第一放电回路，用于在所述逻辑电路检测到所述延时电路输出的第一信号的下降沿时导通，以开始放电；

所述第二充电回路，用于在所述逻辑电路检测到所述硬盘状态引脚输出的第一信号的下降沿时导通，以开始充电，在所述逻辑电路检测到所述硬盘状态引脚输出的第一信号的上升沿时截止，以停止充电，得到所述第一信号中低电平信号对应的第二充电电压值；

所述第二放电回路，用于在所述逻辑电路检测到所述延时电路输出的第一信号的上升沿时导通，以开始放电；

所述采样控制电路，具体用于在所述第一充电回路充电完成时，延时第一时间触发所述采样电路对所述第一充电电压值进行采样，在所述第二充电回路充电完成时，触发所述采样电路对所述第二充电电压值进行采样。

9.如权利要求8所述的解调电路，其特征在于，第二积分电路包括所述第一充电回路和所述第一放电回路时，所述第二积分电路的电路结构包括第一电阻、第二电阻、第三电阻、第一电容、第一开关和第一放大器；

所述第一电阻的第一端与所述硬盘状态引脚连接，所述第一电阻的第二端分别与所述第一放大器的输入负端、所述第一电容的第一端和所述第三电阻的第一端连接，所述第三电阻的第二端与所述第一开关的第一端连接，所述第一开关的第二端分别与所述第一电容的第二端和所述第一放大器的输出端连接，所述第二电阻的第一端接地，所述第二电阻的第二端与所述第一放大器的输入正端连接，所述第一开关的控制端与所述逻辑电路的输出端连接；

所述第一开关用于在所述逻辑电路检测到所述硬盘状态引脚输出的第一信号的上升沿时断开，以使所述第一电容通过第一电阻充电，在所述逻辑电路检测到所述延时电路输出的第一信号的下降沿时闭合，以使所述第一电容通过所述第三电阻放电。

10.如权利要求8所述的解调电路，其特征在于，第三积分电路包括所述第二充电回路和所述第二放电回路时，所述第三积分电路的电路结构包括第一反相器、第四电阻、第五电阻、第六电阻、第二电容、第二开关和第二放大器；

所述第四电阻的第一端通过第一反相器与所述硬盘状态引脚连接，所述第四电阻的第二端分别与所述第二放大器的输入负端、所述第二电容的第一端和所述第六电阻的第一端连接，所述第六电阻的第二端与所述第二开关的第一端连接，所述第二开关的第二端分别与所述第二电容的第二端和所述第二放大器的输出端连接，所述第五电阻的第一端接地，所述第五电阻的第二端与所述第二放大器的输入正端连接，所述第二开关的控制端与所述逻辑电路的输出端连接；

所述第二开关在所述逻辑电路检测到所述硬盘状态引脚输出的第一信号的下降沿时断开，以使所述第二电容通过第四电阻充电，在所述逻辑电路检测到所述延时电路输出的第一信号的上升沿时闭合，以使所述第二电容通过所述第六电阻放电。

11.如权利要求4所述的解调电路，其特征在于，所述采样控制电路包括第七电阻、第八电阻、第九电阻、第三电容、第六电容、第三开关、第一比较器；

所述第九电阻的第一端与所述硬盘状态引脚连接，所述第九电阻的第二端分别与所述第三开关的第一端和所述第一比较器的输入正端连接，所述第三开关的第二端通过所述第三电容接地，所述第三开关的第三端通过第六电容接地，所述第七电阻的第一端与电源模块连接，所述第七电阻的第二端分别与所述第八电阻的第一端及所述第一比较器的输入负端连接，所述第八电阻的第二端接地，所述第一比较器的输出端与所述采样电路连接，所述第三电容的容值大于所述第六电容的容值；

所述第三开关的第一端和第二端在所述采样控制电路工作在所述第二模式时导通，所述第三开关的第一端和第三端在所述采样控制电路工作在所述第一模式时导通。

12.如权利要求7所述的解调电路，其特征在于，所述延时电路包括第十电阻、第十一电阻、第十二电阻、第四电容、第七电容、第四开关和第二比较器；

所述第十电阻的第一端与电源模块连接，所述第十电阻的第二端分别与所述第十一电阻的第一端及所述第二比较器的输入负端连接，所述第十一电阻的第二端接地，所述第十二电阻的第一端与所述采样控制电路的输出端连接，所述第十二电阻的第二端分别与所述第四开关的第一端和所述第二比较器的输入正端连接，所述第四开关的第二端通过所述第四电容接地，所述第四开关的第三端通过所述第七电容接地，所述第二比较器的输出端与所述逻辑电路的第一输入端连接，所述第四电容的容值大于所述第七电容的容值；

所述第四开关的第一端和第二端在所述延时电路工作在第四模式时导通，所述第四开关的第一端和第三端在所述延时电路工作在第三模式时导通。

13.如权利要求7所述的解调电路，其特征在于，所述逻辑电路包括第二反相器、第三反相器、第一与门、第二与门；

所述第二反相器的输入端与所述硬盘状态引脚连接，所述第二反相器的输出端与第一与门的第一输入端连接，所述第三反相器的输入端与所述延时电路的输出端连接，所述第三反相器的输出端与所述第一与门的第二输入端连接，所述第一与门的输出端为所述逻辑电路的第一输出端，所述第二与门的第一输入端与所述硬盘状态引脚连接，所述第二与门的第二输入端与所述延时电路的输出端连接，所述第二与门的输出端为所述逻辑电路的第二输出端。

14.如权利要求6所述的解调电路，其特征在于，所述第一积分电路包括第三放大器、第五电容、第十三电阻；所述比较电路包括第三比较器、第四比较器、第一基准电路、第二基准电路；所述触发电路包括触发器；

所述第十三电阻的第一端通过第一反相器与所述硬盘状态引脚连接，所述第十三电阻的第二端分别与第三放大器的输入正端和所述第五电容的第一端连接，所述第五电容的第二端接地，所述第三放大器的输入负端分别与所述第三放大器的输出端、所述第三比较器的输入负端和所述第四比较器的输入负端连接，所述第三比较器的输入正端连接第一基准电路，所述第四比较器的输入正端连接第二基准电路，所述第三比较器的输出端连接所述触发器的第一输入端，所述第四比较器的输出端连接所述触发器的第二输入端，所述触发器的输出端为所述检测电路的输出端，所述第一基准电路输出的第一基准电压小于所述第二基准电路输出的第二基准电压。

15.如权利要求1-14任一项所述的解调电路，其特征在于，所述第一信号为所述硬盘根据硬盘日志数据和所述硬盘状态引脚对应的硬盘状态信号调制得到的信号，所述硬盘状态引脚为硬盘的状态指示灯引脚，所述状态指示灯引脚在所述硬盘为预设状态时持续输出第一电平的第一控制信号，在所述硬盘为非预设状态时输出第二控制信号以使状态指示灯闪烁，所述第二控制信号为矩形波信号；

所述硬盘在所述预设状态下，在所述第一电平的第一控制信号中插入若干个第二电平的脉冲信号，利用所述脉冲信号对所述第一控制信号进行分割，得到所述第一信号，在非预设状态下，通过将硬盘日志数据中的各个数据位编码为和各个数据位对应的预设宽度的电平信号，得到所述第一信号；

所述解调电路还包括：

指示灯驱动电路，所述指示灯驱动电路与状态指示灯连接；

所述指示灯驱动电路，用于接收所述硬盘状态引脚输出的第一信号，并在所述硬盘处于非预设状态时，将所述第一信号输出至所述状态指示灯，以使所述状态指示灯闪烁，在所述硬盘处于所述预设状态时，滤除所述第二电平的脉冲信号，以将所述第一电平的第一控制信号输出至所述状态指示灯。

16.如权利要求15所述的解调电路，其特征在于，所述指示灯驱动电路包括滤波电路、第四放大器、第十四电阻；

所述滤波电路与所述硬盘状态引脚连接，所述滤波电路的输出端与所述第四放大器的输入正端连接，所述第四放大器的输入负端分别与自身输出端及所述第十四电阻的第一端连接，所述第十四电阻的第二端连接所述状态指示灯的一端，所述状态指示灯的另一端接地。

17.如权利要求1-14任一项所述的解调电路，其特征在于，还包括缓冲电路，所述缓冲电路分别与所述解析电路、所述采样控制电路连接；

所述缓冲电路用于接收所述硬盘状态引脚输出的第一信号，并对所述第一信号进行缓冲，将缓冲后的第一信号分别输出至所述解析电路及所述采样控制电路。

18.一种服务器，其特征在于，包括硬盘、如权利要求1-17任一项所述的解调电路，所述解调电路与硬盘连接；所述解调电路用于接收所述硬盘的硬盘状态引脚输出的第一信号，根据所述第一信号解调出硬盘数据，以实现对所述硬盘的监控，所述第一信号包括所述硬盘数据。