CN117956840A - 显示装置和包括显示装置的电子装置 - Google Patents

显示装置和包括显示装置的电子装置 Download PDF

Info

Publication number
CN117956840A
CN117956840A CN202311407597.7A CN202311407597A CN117956840A CN 117956840 A CN117956840 A CN 117956840A CN 202311407597 A CN202311407597 A CN 202311407597A CN 117956840 A CN117956840 A CN 117956840A
Authority
CN
China
Prior art keywords
layer
pixel
pattern
light emitting
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311407597.7A
Other languages
English (en)
Inventor
金廷玧
金德会
卢成仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117956840A publication Critical patent/CN117956840A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了显示装置和包括显示装置的电子装置。显示装置包括：基底层，具有多个像素区和围绕多个像素区的非像素区；电路层，包括多个绝缘层和多个导电图案；发光元件层；以及输入感测单元，包括与非像素区重叠的感测图案。发光元件层包括与非像素区重叠的像素限定结构和多个发光元件。像素限定结构包括围绕多个像素区中的每一个的一部分的台阶图案。多个导电图案包括在多个绝缘层中的至少一个上并且在平面图中与台阶图案的至少一部分重叠的屏蔽图案，屏蔽图案的至少一部分被施加电压。

Description

显示装置和包括显示装置的电子装置
相关申请的交叉引用
本申请要求于2022年10月27日提交的第10-2022-0140701号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文。
技术领域
本公开的一些实施例的方面在本文中涉及显示装置和包括显示装置的电子装置。
背景技术
诸如智能电话、平板个人计算机、数码相机、膝上型计算机、导航装置和电视机的用于向用户显示图像的电子装置可包括用于显示图像的显示装置。
为了在显示装置中显示彩色图像，像素可分别形成为红色、绿色和蓝色像素，并且对应像素的颜色的发射层可形成在每个对应像素中。一般而言，使用阴影掩模的沉积方法可用于形成发射层。然而，因为可能发生诸如掩模下垂的故障，所以已经开发出通过开口掩模遍及所有像素共同形成发射层和其他有机层的工艺。
然而，当共同形成有机层时，由于有机层通常提供在相邻像素之间，可能发生横向泄漏电流，造成相邻像素之间发生颜色混合或亮度劣化。
在本背景技术部分中公开的上述信息仅用于增强对背景技术的理解，并因此在本背景技术部分中讨论的信息不一定构成现有技术。
发明内容
本公开的一些实施例的方面在本文中涉及显示装置和包括显示装置的电子装置，并且例如，涉及具有提高的可靠性的显示装置和包括显示装置的电子装置。
本公开的一些实施例的方面包括能够防止或减少相邻像素之间的颜色混合、亮度劣化以及输入感测单元的灵敏度劣化的显示装置和包括显示装置的电子装置。
根据本公开的一些实施例的显示装置包括：基底层，其中限定包括第一像素区和与第一像素区相邻的第二像素区的多个像素区以及围绕多个像素区的非像素区；电路层，布置在基底层上并且包括多个绝缘层和多个导电图案；发光元件层，布置在电路层上；以及输入感测单元，布置在发光元件层上并且包括与非像素区重叠的感测图案。根据一些实施例，发光元件层包括与非像素区重叠并且其中限定分别对应于多个像素区的多个像素开口的像素限定结构，以及至少部分地布置在多个像素开口中的多个发光元件。根据一些实施例，像素限定结构包括与非像素区重叠并且围绕多个像素区中的每一个的一部分的台阶图案。根据一些实施例，多个导电图案包括布置在多个绝缘层中的至少一个上并且在平面图中与台阶图案的至少一部分重叠的屏蔽图案，屏蔽图案的至少一部分被施加电压。
根据一些实施例，发光元件可包括布置在电路层上的第一电极、布置在第一电极和像素限定结构上并且包括发射层的有机层以及布置在有机层上的第二电极，其中有机层和第二电极的一部分可布置在台阶图案上。
根据一些实施例，像素限定结构可进一步包括与非像素区重叠的像素限定层，台阶图案可具有在像素限定层的厚度方向上从像素限定层的上表面凹陷的形状，并且台阶图案可包括与像素限定层的上表面平行的下表面以及将下表面和像素限定层的上表面连接的内侧表面。
根据一些实施例，有机层可包括布置在像素限定层的上表面上的第一部分和布置在台阶图案的内侧表面上的第二部分，其中第二部分的厚度可小于第一部分的厚度。
根据一些实施例，第二电极可包括布置在像素限定层的上表面上的第一电极部分和布置在台阶图案的内侧表面上的第二电极部分，其中第二电极部分的厚度可小于第一电极部分的厚度。
根据一些实施例，像素限定结构可进一步包括布置在像素限定层上并且在平面图中与台阶图案部分地重叠的虚设部分，并且有机层可包括布置在虚设部分上的第三部分和布置在台阶图案的下表面上的第四部分，其中第三部分和第四部分可不连接。
根据一些实施例，像素限定结构可进一步包括与非像素区重叠的像素限定层，并且台阶图案可包括布置在像素限定层上并且具有从像素限定层的上表面开始的倒锥形形状的侧表面。
根据一些实施例，有机层可包括布置在像素限定层上的第五部分和布置在台阶图案上的第六部分，其中第五部分和第六部分可不连接。
根据一些实施例，第一电极可被施加有第一电源电压，并且屏蔽图案可被施加有不同于第一电源电压的第二电源电压。
根据一些实施例，有机层可包括布置在第一电极和像素限定层上并且包括第一发射层的第一发光叠层、布置在第一发光叠层上的第一电荷生成层以及布置在第一电荷生成层和第二电极之间并且包括第二发射层的第二发光叠层。
根据一些实施例，台阶图案可包括围绕第一像素区的一部分的第一台阶图案和围绕第二像素区的一部分的第二台阶图案，其中当第一台阶图案不围绕第一像素区的部分被限定为第一开口部分并且第二台阶图案不围绕第二像素区的部分被限定为第二开口部分时，第一开口部分和第二开口部分可不彼此面对。
根据一些实施例，在平面图中，屏蔽图案可与台阶图案的第一开口部分和第二开口部分中的每一个重叠。
根据一些实施例，屏蔽图案可包括在平面图中与第一台阶图案重叠的第一屏蔽图案以及在平面图中与第二台阶图案重叠的第二屏蔽图案，其中对应于第一开口部分的第一子开口部分可限定在第一屏蔽图案中，并且对应于第二开口部分的第二子开口部分可限定在第二屏蔽图案中。
根据一些实施例，电路层进一步包括虚设屏蔽图案，虚设屏蔽图案与屏蔽图案布置在同一层中，与屏蔽图案间隔开，并且围绕多个像素区中的任一个。
根据一些实施例，在平面图中，屏蔽图案可与第一台阶图案重叠，并且可不与第二台阶图案重叠。
根据一些实施例，电路层可进一步包括电连接至发光元件的信号线，并且多个绝缘层可包括其上布置信号线的第一基底绝缘层以及布置在第一基底绝缘层上并且其上布置屏蔽图案的第二基底绝缘层。
根据一些实施例，电路层可进一步包括电连接至发光元件的信号线，并且信号线和屏蔽图案可布置在多个绝缘层中的同一层上。
根据一些实施例，多个像素区可进一步包括与第二像素区相邻的第三像素区，第一像素区可显示第一光，第二像素区可显示波长不同于第一光的波长的第二光，并且第三像素区可显示波长不同于第一光和第二光的波长的第三光。
根据一些实施例，电路层可进一步包括在平面图中与多个像素区的一部分重叠的有源电压线，并且屏蔽图案可通过限定在多个绝缘层的至少一个中的屏蔽接触孔电连接至有源电压线。
根据一些实施例，可在基底层中限定第一区和第二区，第一区具有第一单元面积尺寸，第二区具有与第一单元面积尺寸相同的第二单元面积尺寸并且与第一区间隔开，并且限定在第一区中的屏蔽接触孔的数量和限定在第二区中的屏蔽接触孔的数量可彼此不同。
根据一些实施例，在平面图中，感测图案可与屏蔽图案的至少一部分重叠。
根据本公开的一些实施例的显示装置包括：基底层，其中限定包括第一像素区和与第一像素区相邻的第二像素区的多个像素区以及围绕多个像素区的非像素区；多个绝缘层，布置在基底层上；屏蔽图案，布置在多个绝缘层中的至少一个上并且与非像素区重叠，屏蔽图案的至少一部分被施加电压；像素限定结构，其与非像素区重叠，并且其中限定分别对应于多个像素区的多个像素开口；以及发光元件，布置在多个绝缘层上并且包括有机层和布置在有机层上的上电极，其中像素限定结构包括与非像素区重叠并且围绕多个像素区中的每一个的一部分的台阶图案，有机层和上电极的一部分布置在台阶图案上，并且在平面图中，台阶图案与屏蔽图案的至少一部分重叠。
根据本公开的一些实施例的电子装置包括：显示模块，包括基底层，在基底层中限定多个像素区以及围绕多个像素区的非像素区，多个像素区包括第一像素区和与第一像素区相邻并且显示波长不同于第一像素区的波长的光的第二像素区；窗口，布置在显示模块上；以及外部壳体，布置在显示模块下方。根据一些实施例，显示模块包括：电路层，布置在基底层上并且包括多个绝缘层和多个导电图案；发光元件层，布置在电路层上；以及输入感测单元，布置在发光元件层上并且包括与非像素区重叠的感测图案。根据一些实施例，发光元件层包括：像素限定结构，与非像素区重叠并且其中限定分别对应于多个像素区的多个像素开口；以及多个发光元件，至少部分地布置在多个像素开口中。根据一些实施例，像素限定结构包括与非像素区重叠并且围绕多个像素区中的每一个的一部分的台阶图案。根据一些实施例，多个导电图案包括屏蔽图案，该屏蔽图案布置在多个绝缘层中的至少一个上并且在平面图中与台阶图案的至少一部分重叠，屏蔽图案的至少一部分被施加电压。
附图说明
包括所附附图以提供对根据本公开的实施例的进一步理解，并且所附附图被并入且构成本说明书的一部分。附图图示本公开的一些实施例的方面，并且与说明书一起用于解释本公开的一些实施例的方面。在附图中：
图1是根据本公开的一些实施例的电子装置的组合透视图；
图2是根据本公开的一些实施例的电子装置的分解透视图；
图3是图示根据本公开的一些实施例的电子装置的框图；
图4是图示根据本公开的一些实施例的显示模块的框图；
图5是根据本公开的一些实施例的显示模块的截面图；
图6A是根据本公开的一些实施例的包括在显示模块中的显示面板的一部分的截面图；
图6B是根据本公开的一些实施例的显示面板的一部分的截面图；
图7是根据本公开的一些实施例的发光元件的截面图；
图8A至图8E是根据本公开的一些实施例的显示模块的一部分的放大平面图；
图9A和图9B是根据本公开的一些实施例的显示面板的截面图；
图10A至图10C是根据本公开的一些实施例的显示面板的一部分的放大截面图；
图11A至图11D是根据本公开的一些实施例的显示模块的一部分的放大平面图；和
图12是根据本公开的一些实施例的显示模块的放大平面图。
具体实施方式
在下文中，将参考所附附图更详细地描述本公开的一些实施例的方面。
将理解，当元件(或区、层或部分等)被称为“在”另一元件“上”、“连接至”或“联接至”另一元件时，其可直接在另一元件上或直接连接/联接至另一元件，或者第三元件可存在于其间。
相同的附图标记指代相同的元件。在附图中，为了图示清楚，元件的厚度、比例和大小被夸大。如在本文中使用的，术语“和/或”包括可由相关元件限定的任何组合。
术语“第一”和“第二”等可用于描述各种元件，但是元件不应解释为受这些术语的限制。这样的术语仅用于将一个元件与其他元件区分开。例如，第一元件可被称为第二元件，反之亦然，而不背离本发明的权利范围。除非另外指明，否则单数形式的术语可包括复数形式。
此外，术语“下方”、“下侧”、“在……上”和“上侧”等用于描述附图中图示的元件之间的关联关系。作为相对概念的术语基于附图中图示的方向使用。
将进一步理解，当在本说明书中使用时，术语“包括”和“具有”等指明所陈述的特征、数量、步骤、操作、元件、部件或其组合的存在，但是不排除一个或多个其他特征、数量、步骤、操作、元件、部件或其组合的存在或添加。
在本文中使用的术语“直接布置”可指示在诸如层、膜、区或板等的一部分与另一部分之间没有附加的层、膜、区或板等。例如，术语“直接布置”可指示两个层或两个构件被布置成其间没有诸如粘合剂等的附加构件。
除非另外限定，否则在本文中使用的所有术语(包括技术术语和科学术语)具有与本领域技术人员所理解的含义相同的含义。通常使用的术语(例如，在常用词典中限定的术语)应该解释为与相关领域中的词汇含义在上下文中相匹配，并且不应该以理想化或过于正式的意义进行解释，除非另外明确限定。
在下文中，将参考所附附图描述根据本公开的一些实施例的显示装置的进一步细节。
图1是根据本公开的一些实施例的电子装置的组合透视图。图2是根据本公开的一些实施例的电子装置的分解透视图。
参考图1，电子装置EA可以是响应于电信号而被激活的装置。电子装置EA可显示图像IM并且检测外部输入。电子装置EA可包括各种实施例。例如，电子装置EA可包括计算机(例如，平板个人计算机和膝上型计算机)、智能电话、电视机等。根据一些实施例，电子装置EA被图示为平板个人计算机。然而，本公开的一些实施例的方面不限于此，并且根据一些实施例的电子装置可以是智能电话。可替代地，根据一些实施例的电子装置可以是诸如膝上型计算机、监视器或电视机的大型显示装置。同时，尽管图1图示刚性电子装置EA，根据本公开的实施例不限于此，并且电子装置EA可以是柔性电子装置，其至少一部分区域根据使用模式改变形状。
电子装置EA可在平行于第一方向DR1和第二方向DR2中的每一个的显示表面DS上、在第三方向DR3上显示图像IM。其上显示图像IM的显示表面DS可对应于电子装置EA的前表面，并且可对应于窗口WM的前表面。在下文中，电子装置EA的显示表面和前表面以及窗口WM的前表面将由相同的附图标记指代。图像IM不仅可包括动态图像，而且可包括静态图像。图1中图示作为图像IM的示例的多个图标。
根据一些实施例，基于显示图像IM的方向来限定构件的前表面(或顶表面)和后表面(或底表面)。前表面和后表面可在第三方向DR3上彼此相反，并且前表面和后表面中的每一个的法线方向可平行于第三方向DR3。前表面中的每一个与后表面中的每一个之间的距离可对应于电子装置EA的在第三方向DR3上的厚度。由第一方向至第三方向DR1至DR3指示的方向是相对概念，并因此可改变为其他方向。在下文中，第一方向至第三方向是分别由第一方向至第三方向DR1至DR3指示的方向，并且将由相同的附图标记指代。此外，在本文中使用的术语“在平面图中”可表示从由第一方向DR1和第二方向DR2限定的平面的视图。
根据本公开的一些实施例的电子装置EA可感测外部施加的用户输入。用户输入包括诸如用户身体的一部分、光、热或压力的各种类型的外部输入。可以以各种形式提供用户输入，并且，电子装置EA可根据电子装置EA的结构来检测施加至电子装置EA的侧表面或后表面的用户输入，并且不限于特定实施例。
如图2中所示，电子装置EA包括窗口WM、显示模块DM和外部壳体EDC。根据一些实施例，窗口WM和外部壳体EDC彼此联接以形成电子装置EA的外部。根据一些实施例，外部壳体EDC、显示模块DM和窗口WM可在第三方向DR3上顺序堆叠。
窗口WM可包括光学透明材料。窗口WM可包括绝缘面板。例如，窗口WM可包括玻璃、塑料或其组合。
如上所述，窗口WM的前表面限定电子装置EA的前表面。
窗口WM可包括边框区和透射区。透射区可以是光学透明区。例如，透射区可以是具有可见光的至少大约90％透射率的区。
与透射区相比，边框区可具有相对低的透光率。边框区限定透射区的形状。边框区可邻近并且围绕透射区。边框区可具有一颜色(例如，设定或预定的颜色)。边框区可与稍后将描述的显示面板DP的非显示区DP-NDA重叠。边框区可覆盖显示面板DP的非显示区DP-NDA以防止或减少非显示区DP-NDA的外部可视性。然而，这仅仅是示例，并且根据本公开的一些实施例，边框区可不提供给窗口WM。
显示模块DM可至少包括显示面板DP。尽管图2仅图示显示模块DM的叠层结构当中的显示面板DP，显示模块DM可基本上进一步包括布置在显示面板DP上和下的多个元件。稍后将详细描述显示模块DM的叠层结构。
显示面板DP包括与电子装置EA的显示区DA(见图1)和非显示区NDA(见图1)对应的显示区DP-DA和非显示区DP-NDA。在本公开中，措辞“区/部分对应于另一区/部分”表示“彼此重叠”，但不限于区/部分具有相同面积尺寸的情况。显示模块DM可包括布置在非显示区DP-NDA上的驱动芯片DIC。显示模块DM可进一步包括联接至非显示区DP-NDA的印刷电路板PCB。印刷电路板PCB可通过各向异性导电粘合剂层电连接至布置在显示面板DP的非显示区DP-NDA中的焊盘。
驱动芯片DIC可包括用于驱动显示面板DP的像素的驱动元件，例如数据驱动电路。尽管图2图示其中驱动芯片DIC安装在显示面板DP上的结构，但是根据本公开的实施例不限于此。例如，驱动芯片DIC也可安装在印刷电路板PCB上。
外部壳体EDC可容纳显示模块DM并且可联接至窗口WM。外部壳体EDC可保护容纳在外部壳体EDC中的元件，例如显示模块DM。
图3是图示根据本公开的一些实施例的电子装置的框图。图3通过框图示意性地图示包括在上述电子装置EA中的元件。
显示装置DD可生成图像并且检测外部输入。显示装置DD可包括窗口WM和显示模块DM。
控制模块EM可至少包括主控制器10。控制模块EM可包括主控制器10、无线通信模块20、图像输入模块30、声音输入模块40、声音输出模块50、存储器60和外部接口模块70。上述模块可安装在印刷电路板上，或者可通过柔性电路板电连接。控制模块EM可电连接至电源模块PSM。
主控制器10控制电子装置EA的总体操作。例如，主控制器10按照用户输入启用或禁用显示装置DD。主控制器10可按照用户输入来控制图像输入模块30、声音输入模块40、声音输出模块50等。主控制器10可包括至少一个微处理器。
无线通信模块20可使用蓝牙或WiFi线路向另一终端发送无线信号或从另一终端接收无线信号。无线通信模块20可使用普通通信线路发送/接收语音信号。无线通信模块20包括调制和发送要发送的信号的传输电路22和解调所接收的信号的接收电路24。
图像输入模块30处理图像信号以将图像信号转换成能够在显示装置DD上显示的图像数据。声音输入模块40在记录模式或语音识别模式等下通过麦克风接收外部声音信号，并且将外部声音信号转换成电子语音数据。声音输出模块50转换从无线通信模块20接收的声音数据或存储在存储器60中的声音数据，并且将转换后的声音数据输出至外部。
外部接口模块70用作连接至外部充电器、有线/无线数据端口或卡座(例如，存储卡、SIM/UIM卡)等的接口。
电子模块ELM可以是用于输出或接收光信号的电子部件。电子模块ELM可布置在显示装置DD下方。在显示装置DD的显示面板DP中，限定具有比另一区高的透光率的信号传输区，并且电子模块ELM通过与信号传输区对应的部分区发送或接收光信号。根据一些实施例，电子模块ELM可包括相机模块CAM。相机模块CAM可接收自然光信号并且捕捉外部图像。电子模块ELM可包括诸如接近传感器或紫外光传感器等的传感器模块SM。传感器模块SM可识别用户身体的一部分(例如，指纹、虹膜或面部)或者测量对象和蜂窝电话之间的距离。
电源模块PSM供应电子装置EA的总体操作所需的电力。电源模块PSM可包括典型的电池装置。
图4是图示根据本公开的一些实施例的显示模块的框图。根据本公开的一些实施例的显示模块DM可以是包括至少一个半导体的装置。显示模块DM可包括时序控制单元TC、扫描驱动电路SCV、数据驱动电路DDV、发射控制驱动电路EDV和显示面板DP。显示面板DP根据电信号显示图像。
根据一些实施例，显示面板DP被描述为有机发光显示面板。然而，这仅仅是示例，并且根据本公开的显示面板DP可包括各种实施例。
时序控制单元TC接收输入图像信号，并且通过转换输入图像信号的数据格式来生成多个图像数据D-RGB，使得输入图像信号与扫描驱动电路SCV的接口规范兼容。时序控制单元TC输出多个图像数据D-RGB和各种控制信号DCS、SCS和ECS。
扫描驱动电路SCV从时序控制单元TC接收扫描控制信号SCS。扫描控制信号SCS可包括用于启动扫描驱动电路SCV的操作的垂直启动信号和用于确定信号的输出时间的时钟信号。
扫描驱动电路SCV生成多个扫描信号，并且将多个扫描信号顺序输出至多条扫描线SL1至SLn。
发射控制驱动电路EDV从时序控制单元TC接收发射控制信号ECS。发射控制驱动电路EDV响应于发射控制信号ECS生成多个发射控制信号，并且将发射控制信号输出至多条发射线EL1至ELn。
尽管扫描信号和发射控制信号被描述为分别从扫描驱动电路SCV和发射控制驱动电路EDV独立输出，本公开的实施例不限于此，并且可不提供发射控制驱动电路EDV，并且扫描信号和发射控制信号可从扫描驱动电路SCV输出。
数据驱动电路DDV从时序控制单元TC接收数据控制信号DCS和多个图像数据D-RGB。数据驱动电路DDV将多个图像数据D-RGB转换成数据信号，并且将数据信号输出至数据线DL1至DLm。数据信号是对应于多个图像数据D-RGB的灰度值的模拟电压。
显示面板DP包括扫描线SL1至SLn、发射线EL1至ELn、数据线DL1至DLm和像素PX。扫描线SL1至SLn在第一方向DR1上延伸，并且布置在与第一方向DR1交叉的第二方向DR2上。
发射线EL1至ELn中的每一条可与扫描线SL1至SLn当中对应的扫描线平行布置。数据线DL1至DLm绝缘地与扫描线SL1至SLn交叉。
像素PX中的每一个连接至扫描线SL1至SLn当中的对应扫描线、发射线EL1至ELn当中的对应发射线以及数据线DL1至DLm当中的对应数据线。
像素PX中的每一个接收第一电源电压ELVDD和低于第一电源电压ELVDD的第二电源电压ELVSS。像素PX中的每一个连接至被施加第一电源电压ELVDD的驱动电源线PL。像素PX中的每一个连接至接收初始化电压Vint的初始化线RL。
像素PX中的每一个可电连接至三条扫描线。如图4中所示，第二像素行的像素可连接至第一扫描线SL1至第三扫描线SL3。
显示面板DP可进一步包括多条虚设扫描线。显示面板DP可进一步包括连接至第一像素行的像素PX的虚设扫描线和连接至第n像素行的像素PX的虚设扫描线。此外，连接至数据线DL1至DLm中的任一条的像素(在下文中，像素列的像素)可彼此连接。像素列的像素当中的两个相邻像素可电连接。然而，这仅仅是示例，并且根据本公开的一些实施例的像素PX之间的连接关系可被不同地设计，并且不限于特定实施例。
像素PX中的每一个包括发光元件和用于控制发光元件的发光的像素驱动电路。像素驱动电路可包括薄膜晶体管和电容器。
根据一些实施例，扫描驱动电路SCV、发射控制驱动电路EDV和数据驱动电路DDV中的至少一个可包括与像素驱动电路通过同一工艺形成的薄膜晶体管。例如，扫描驱动电路SCV、发射控制驱动电路EDV和数据驱动电路DDV全部可安装在显示面板DP上。可替代地，扫描驱动电路SCV、发射控制驱动电路EDV和数据驱动电路DDV中的两个可安装在显示面板DP上，并且剩余的一个可提供在印刷电路板PCB(见图2)上或者可提供至独立于显示面板DP并且连接至显示面板DP的单独的驱动芯片DIC(见图2)。
图5是根据本公开的一些实施例的显示模块的截面图。图6A是根据本公开的一些实施例的包括在显示模块中的显示面板的一部分的截面图。图6B是根据本公开的一些实施例的显示面板的一部分的截面图。图7是根据本公开的一些实施例的发光元件的截面图。作为示例，图6A和图6B各自图示根据一些实施例的显示面板的一个像素中包括的发光元件和晶体管。
参考图5，显示模块DM可包括显示面板DP和输入感测单元ISU。显示面板DP可基本上生成图像IM(见图1)。用户可通过显示区DA(见图1)从外部观看由显示面板DP生成的图像IM(见图1)。
显示面板DP可以是发射显示面板，但是没有特别的限制。例如，显示面板DP可以是有机发光显示面板或无机发光显示面板。有机发光显示面板可以是其中发射层包括有机发光材料的显示面板。无机发光显示面板可以是其中发射层包括量子点、量子棒或微型LED的显示面板。显示面板DP在下面被描述为有机发光显示面板。
输入感测单元ISU可布置在显示面板DP上。输入感测单元ISU可感测从外部施加的外部输入。外部输入可包括从电子装置EA(见图1)的外部提供的各种类型的输入。从外部提供的输入可以以各种形式提供。例如，外部输入不仅可包括身体的一部分(例如用户的手)的触摸，而且可包括在电子装置EA附近或者在离电子装置EA一距离(例如，设定或预定距离)内提供的外部输入(例如，悬停)。此外，外部输入可以是力、压力、光等的形式，并且不限于特定实施例。
输入感测单元ISU可通过连续工艺形成在显示面板DP上。在这种情况下，输入感测单元ISU可直接布置在显示面板DP上。同时，在本公开中，措辞“元件B直接布置在元件A上”可指示第三部件没有布置在元件A和元件B之间。例如，粘合剂层可不布置在输入感测单元ISU和显示面板DP之间。
显示面板DP可包括基底层BL以及布置在基底层BL上的电路层DP-CL、发光元件层DP-ED和上绝缘层TFL。
基底层BL可提供基底表面，电路层DP-CL、发光元件层DP-ED和上绝缘层TFL布置在该基底表面上。基底层BL可以是刚性基板或可弯折、可折叠或可卷曲的柔性基板。基底层BL可以是玻璃基板、金属基板或聚合物基板等。然而，本公开的实施例的方面不限于此，并且基底层BL可包括无机层、有机层或复合材料层。
基底层BL可具有多层结构。例如，基底层BL可包括第一合成树脂层、无机单层或多层以及布置在无机单层或多层上的第二合成树脂层。第一合成树脂层和第二合成树脂层中的每一个可包括聚酰亚胺类树脂，但是没有特别的限制。
电路层DP-CL可布置在基底层BL上。电路层DP-CL可包括多个绝缘层、多个导电层和半导体层。电路层DP-CL的多个导电层可构成像素的信号线或控制电路。
发光元件层DP-ED可布置在电路层DP-CL上。发光元件层DP-ED可包括发光元件。发光元件层DP-ED可包括例如有机发光元件。然而，这仅仅是示例，并且根据本公开的一些实施例的发光元件层DP-ED可包括无机发光元件、有机-无机发光元件或液晶层。发光元件层DP-ED可进一步包括像素限定结构。在像素限定结构中，可限定其中布置发光元件的像素开口。
上绝缘层TFL可包括稍后将描述的封盖层和封装层。封装层可包括有机层和密封有机层的多个无机层。
上绝缘层TFL可布置在发光元件层DP-ED上，以保护发光元件层DP-ED免受湿气、氧气和诸如灰尘颗粒的异物的影响。上绝缘层TFL可密封发光元件层DP-ED以阻挡湿气和氧气引入发光元件层DP-ED。上绝缘层TFL可包括至少一个无机层。上绝缘层TFL可包括有机层和密封有机层的多个无机层。上绝缘层TFL可包括其中多个层以无机层/有机层/无机层的顺序堆叠的叠层结构。
输入感测单元ISU布置在上绝缘层TFL上。输入感测单元ISU可通过连续工艺形成在上绝缘层TFL上。输入感测单元ISU可直接布置在显示面板DP上。即，在输入感测单元ISU和显示面板DP之间可不布置附加的粘合剂构件。输入感测单元ISU可布置为与布置在上绝缘层TFL的最上部分的无机层接触。
根据一些实施例，显示模块DM可进一步包括布置在显示面板DP的下表面上的保护构件和布置在输入感测单元ISU的上表面上的抗反射构件。抗反射构件可降低外部光的反射率。抗反射构件可通过连续工艺直接布置在输入感测单元ISU上。
抗反射构件可包括与布置在抗反射构件下方的反射结构重叠的遮光图案。抗反射构件可进一步包括滤色器。滤色器可包括对应于第一颜色像素、第二颜色像素和第三颜色像素并且布置在遮光图案之间的第一颜色滤色器、第二颜色滤色器和第三颜色滤色器。
如图5中所示，在平面图中，显示面板DP可被划分成显示区DP-DA和非显示区DP-NDA。显示面板DP的显示区DP-DA可以是其中显示图像的区，并且非显示区DP-NDA可以是其中布置驱动电路和驱动布线等的区。多个像素中的每一个的发光元件可布置在显示区DP-DA中。显示区DP-DA可与窗口WM(见图2)的透射区的至少一部分重叠，并且非显示区DP-NDA可被窗口WM的边框区覆盖。显示面板DP的显示区DP-DA和非显示区DP-NDA可分别对应于图1中图示的电子装置EA的显示区DA和非显示区NDA。
参考图5和图6A，在根据一些实施例的显示面板DP中，电路层DP-CL、发光元件层DP-ED和上绝缘层TFL可顺序布置在基底层BL上。将参考图6A详细描述电路层DP-CL、发光元件层DP-ED和上绝缘层TFL。
电路层DP-CL包括至少一个绝缘层和电路元件。电路元件包括信号线、像素驱动电路等。电路层DP-CL可通过由涂覆或沉积等形成绝缘层、半导体层和导电层的工艺以及由光刻图案化绝缘层、半导体层和导电层的工艺来形成。
缓冲层BFL可包括至少一个堆叠的无机层。半导体图案布置在缓冲层BFL上。缓冲层BFL提高基底层BL和半导体图案之间的结合力。
半导体图案可包括多晶硅。然而，本公开的实施例不限于此，并因此，半导体图案可包括非晶硅或金属氧化物。图6A仅图示部分半导体图案，并且在平面图中，另一半导体图案可进一步布置在像素的另一区中。半导体图案可根据特定规则遍及多个像素布置。
根据半导体图案是否被掺杂，半导体图案可具有不同的电特性。半导体图案可包括具有低掺杂浓度和导电性的第一区A1以及具有相对高掺杂浓度和导电性的第二区S1和D1。一个第二区S1可布置在第一区A1的一侧，并且另一个第二区D1可布置在第一区A1的另一侧。第二区S1和D1可掺杂有N型掺杂剂或P型掺杂剂。P型晶体管包括掺杂有P型掺杂剂的掺杂区。第一区A1可以是非掺杂区或以比第二区S1和D1的浓度低的浓度掺杂的区。
第二区S1和D1可基本上用作电极或信号线。一个第二区S1可对应于晶体管TR的源极，并且另一个第二区D1可对应于漏极。图6A图示由半导体图案形成的连接信号线SCL的一部分。根据一些实施例，在平面图中，连接信号线SCL可连接至晶体管TR的漏极。
第一绝缘层I10可布置在缓冲层BFL上。第一绝缘层I10通常与布置在显示区DP-DA中的多个像素重叠并且覆盖半导体图案。第一绝缘层I10可以是无机层和/或有机层，并且可具有单层或多层结构。第一绝缘层I10可包括氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。不仅第一绝缘层I10而且下面描述的电路层DP-CL的绝缘层也可以是无机层和/或有机层，并且可具有单层或多层结构。
栅极G1布置在第一绝缘层I10上。栅极G1可以是金属图案的一部分。栅极G1与第一区A1重叠。在掺杂半导体图案的工艺中，栅极G1可用作掩模。
第二绝缘层I20可布置在第一绝缘层I10上，并且可覆盖栅极G1。第二绝缘层I20通常与多个像素重叠。上电极UE可布置在第二绝缘层I20上。上电极UE可与栅极G1重叠。上电极UE可包括金属多层。根据本公开的一些实施例，可不提供上电极UE。
第三绝缘层I30可布置在第二绝缘层I20上，并且可覆盖上电极UE。第一连接电极CNE1可布置在第三绝缘层I30上。第一连接电极CNE1可通过穿透第一绝缘层I10至第三绝缘层I30的接触孔CNT-1连接至连接信号线SCL。
第四绝缘层I40可布置在第三绝缘层I30上，并且第五绝缘层I50可布置在第四绝缘层I40上。第四绝缘层I40可以是有机层。第二连接电极CNE2可布置在第四绝缘层I40上。第二连接电极CNE2可通过穿透第四绝缘层I40的接触孔CNT-2连接至第一连接电极CNE1。
第五绝缘层I50可布置在第四绝缘层I40上并且可以是有机层。第三连接电极CNE3可布置在第五绝缘层I50上。第三连接电极CNE3可通过穿透第五绝缘层I50的接触孔CNT-3连接至第二连接电极CNE2。
第六绝缘层I60可布置在第五绝缘层I50上并且可覆盖第三连接电极CNE3。第六绝缘层I60可以是有机层。
发光元件ED可布置在第六绝缘层I60上。发光元件ED可包括顺序堆叠的第一电极AE、空穴传输区HTR、发射层EML、电子传输区ETR和第二电极CE。
发光元件ED的第一电极AE可布置在第六绝缘层I60上。第一电极AE通过穿透第六绝缘层I60的接触孔CNT-4连接至第三连接电极CNE3。像素开口OP限定在像素限定层PDL中使得像素限定层PDL暴露第一电极AE的至少一部分。像素限定层PDL可以是有机层。
如图6A中所示，显示区DP-DA可包括像素区PXA和与其相邻的非像素区NPXA。非像素区NPXA可围绕像素区PXA。根据一些实施例，像素区PXA被限定为对应于第一电极AE的由像素开口OP暴露的部分区。
空穴传输区HTR可共同布置在像素区PXA和非像素区NPXA中。空穴传输区HTR可包括空穴传输层并且可进一步包括空穴注入层。发射层EML设置在空穴传输区HTR上。
电子传输区ETR可布置在发射层EML上。电子传输区ETR可包括电子传输层并且可进一步包括电子注入层。可使用开口掩模在多个像素中共同形成空穴传输区HTR、发射层EML和电子传输区ETR。然而，本公开的实施例不限于此，并且空穴传输区HTR、发射层EML和电子传输区ETR中的至少一个可通过掩模图案化来形成。例如，发射层EML可布置在对应于像素开口OP的区中。即，发射层EML可在每个像素中单独形成。
第二电极CE可布置在电子传输区ETR上。第二电极CE可具有一体的形状，并且可共同布置在多个像素中。
上绝缘层TFL可布置在发光元件层DP-ED上并且可包括多个薄膜。根据本公开的一些实施例，上绝缘层TFL可包括封盖层CPL和布置在封盖层CPL上的封装层TFE。封盖层CPL位于第二电极CE上并且接触第二电极CE。封盖层CPL可包括有机材料。封盖层CPL在大约550nm至大约660nm的波长范围内可具有至少大约1.6的折射率。
封装层TFE可包括第一无机封装层TIOL1、布置在第一无机封装层TIOL1上的有机封装层TOL以及布置在有机封装层TOL上的第二无机封装层TIOL2。第一无机封装层TIOL1和第二无机封装层TIOL2保护发光元件层DP-ED免受湿气/氧气的影响，并且有机封装层TOL保护发光元件层DP-ED免受诸如灰尘颗粒的异物的影响。
图6B图示不同于关于图6A图示的实施例的显示面板的包括发光元件ED-1的部分。图7示意性地图示图6B中图示的发光元件ED-1的叠层结构。在下文中，当参考图6B描述根据实施例的显示面板时，将针对上面参考图6A描述的配置提供相同的附图标记，并且可能不提供其一些详细描述。
参考图6B和图7，根据一些实施例的显示面板中包括的发光元件ED-1可包括多个发光叠层ST1、ST2和ST3以及布置在多个发光叠层ST1、ST2和ST3之间的电荷生成层CGL1和CGL2。根据一些实施例的发光元件ED-1可包括顺序堆叠的第一电极AE、第一发光叠层ST1、第一电荷生成层CGL1、第二发光叠层ST2、第二电荷生成层CGL2、第三发光叠层ST3和第二电极CE。尽管图6B图示发光元件ED-1包括三个发光叠层ST1、ST2和ST3以及布置在它们之间的两个电荷生成层CGL1和CGL2，但是本公开的实施例不限于此，并且发光元件ED-1可包括两个发光叠层或者至少四个发光叠层。
多个发光叠层ST1、ST2和ST3各自都可包括发射层EML1、EML2或EML3(见图7)以及空穴控制层和电子控制层，发射层EML1、EML2或EML3(见图7)位于空穴控制层和电子控制层之间。根据一些实施例，第一发光叠层ST1可包括第一发射层EML1，第二发光叠层ST2可包括第二发射层EML2，并且第三发光叠层ST3可包括第三发射层EML3。即，发光元件ED-1可以是具有包括多个发光叠层的串联结构的发光元件，该发光叠层包括发射层。
在关于图6B图示的实施例中，从多个发光叠层ST1、ST2和ST3中的每一个发射的光可具有相同的波长。例如，从多个发光叠层ST1、ST2和ST3中的每一个发射的光可以是蓝光。然而，本公开的实施例不限于此，并且多个发光叠层ST1、ST2和ST3可发射不同波长区的光。例如，多个发光叠层ST1、ST2或ST3中的至少一个可发射蓝光，并且其他叠层可发射绿光。包括发射不同波长区的光的多个发光叠层ST1、ST2和ST3的发光元件ED-1可发射白光。
电荷生成层CGL1和CGL2可布置在相邻的发光叠层ST1、ST2和ST3之间。
参考图7，根据一些实施例，发光元件ED-1可在从第一电极AE至第二电极CE的方向上发光。根据一些实施例的发光元件ED-1被图示为具有这样的结构，在该结构中，基于发光方向，空穴传输区HTR和中间空穴传输区MHTR1和MHTR2被布置在相应叠层的发射层EML1、EML2和EML3下方，并且电子传输区ETR和中间电子传输区METR1和METR2被布置在相应叠层的发射层EML1、EML2和EML3上。然而，本公开的实施例不限于此，并且发光元件ED-1可具有倒置元件结构，在该结构中，基于发光方向，电子传输区ETR布置在相应叠层的发射层EML1、EML2和EML3下方，并且空穴传输区HTR布置在相应叠层的发射层EML1、EML2和EML3上。
根据一些实施例的发光元件ED-1可包括布置在多个叠层ST1、ST2和ST3之间的电荷生成层CGL1和CGL2。根据一些实施例的发光元件ED-1可包括布置在第一发光叠层ST1和第二发光叠层ST2之间的第一电荷生成层CGL1，以及布置在第二发光叠层ST2和第三发光叠层ST3之间的第二电荷生成层CGL2。
当被施加电压时，电荷生成层CGL1和CGL2可通过氧化-还原反应形成络合物来生成电荷(电子和空穴)。此外，电荷生成层CGL1和CGL2可向相邻的叠层ST1、ST2和ST3提供生成的电荷。电荷生成层CGL1和CGL2可使在相应的相邻叠层ST1、ST2和ST3中生成的电流的效率加倍，并且可用于调节相邻叠层ST1、ST2和ST3之间的电荷平衡。
电荷生成层CGL1和CGL2各自可具有其中n型电荷生成层n-CGL1和n-CGL2与p型电荷生成层p-CGL1和p-CGL2彼此结合的层结构。第一电荷生成层CGL1可具有其中第一n型电荷生成层n-CGL1与第一p型电荷生成层p-CGL1彼此结合的层结构。第二电荷生成层CGL2可具有其中第二n型电荷生成层n-CGL2与第二p型电荷生成层p-CGL2彼此结合的层结构。
n型电荷生成层n-CGL1和n-CGL2可以是向相邻叠层提供电子的电荷生成层。n型电荷生成层n-CGL1和n-CGL2可以是其中基础材料掺杂有n掺杂剂的层。p型电荷生成层p-CGL1和p-CGL2可以是向相邻叠层提供空穴的电荷生成层。根据一些实施例，缓冲层可进一步布置在n型电荷生成层n-CGL1和n-CGL2与p型电荷生成层p-CGL1和p-CGL2之间。
电荷生成层CGL1和CGL2各自可包括n型芳基胺类材料或p型金属氧化物。例如，电荷生成层CGL1和CGL2各自可包括芳基胺类有机化合物、金属、金属氧化物、金属碳化物、金属氟化物或由它们的混合物组成的电荷生成化合物。
例如，芳基胺类有机化合物可包括α-NPD、2-TNATA、TDATA、MTDATA、sprio-TAD或sprio-NPB。例如，金属可包括铯(Cs)、钼(Mo)、钒(V)、钛(Ti)、钨(W)、钡(Ba)或锂(Li)。此外，例如，金属氧化物、金属碳化物和金属氟化物可包括Re2O7、MoO3、V2O5、WO3、TiO2、Cs2CO3、BaF2、LiF或CsF。
在根据一些实施例的发光元件ED-1中，第一发光叠层ST1、第二发光叠层ST2和第三发光叠层ST3分别包括发射特定波长的光的发射层EML1、EML2和EML3。例如，发射层EML1、EML2和EML3可发射第一波长的光，其中第一波长的光可以是蓝色波长区的光。根据一些实施例，第一波长的光可以是大约410nm至大约480nm的波长区的光。发射层EML1、EML2和EML3各自可包括主体材料和蓝色发光掺杂剂。包括在发射层EML1、EML2和EML3中的掺杂剂可以是蓝色荧光掺杂剂。发射层EML1、EML2和EML3可包括相同的主体材料和掺杂剂材料。除了第一波长的光之外，发射层EML1、EML2和EML3的至少一部分可发射第二波长的光或第三波长的光。第二波长的光可以是绿色波长区的光。根据一些实施例，第二波长的光可以是大约500nm至大约600nm的波长区的光。第三波长的光可以是红色波长区的光。根据一些实施例，第三波长的光可以是大约620nm至大约700nm的波长区的光。
第一发光叠层ST1可进一步包括用于将从第一电极AE提供的空穴传输至第一发射层EML1的空穴传输区HTR和用于将从第一电荷生成层CGL1生成的电子传输至第一发射层EML1的第一中间电子传输区METR1。
空穴传输区HTR可包括布置在第一电极AE上的空穴注入层HIL和布置在空穴注入层HIL上的空穴传输层HTL。空穴传输层HTL可与第一发射层EML1的下表面接触。然而，本公开的实施例不限于此，并且空穴传输区HTR可进一步包括布置在空穴传输层HTL上的空穴侧附加层。空穴侧附加层可包括空穴缓冲层、发射辅助层和电子阻挡层中的至少一种。空穴缓冲层可以是通过根据从发射层发射的光的波长补偿共振距离来提高发光效率的层。电子阻挡层可以是用于防止或减少电子从电子传输区注入空穴传输区的层。
第一中间电子传输区METR1可包括布置在第一发射层EML1上的第一中间电子传输层METL1。第一中间电子传输层METL1可布置在第一发射层EML1和第一电荷生成层CGL1之间，并且可接触第一发射层EML1。第一中间电子传输区METR1可进一步包括布置在第一中间电子传输层METL1和第一电荷生成层CGL1之间的第一中间电子注入层MEIL1。第一中间电子传输区METR1可进一步包括布置在第一中间电子传输层METL1和第一发射层EML1之间的第一中间电子侧附加层。第一中间电子侧附加层可包括电子缓冲层和空穴阻挡层中的至少一种。
第二发光叠层ST2可进一步包括用于将从第一电荷生成层CGL1生成的空穴传输至第二发射层EML2的第一中间空穴传输区MHTR1和用于将从第二电荷生成层CGL2提供的电子传输至第二发射层EML2的第二中间电子传输区METR2。
第一中间空穴传输区MHTR1可包括布置在第一电荷生成层CGL1上的第一中间空穴注入层MHIL1和布置在第一中间空穴注入层MHIL1上的第一中间空穴传输层MHTL1。第一中间空穴传输层MHTL1可与第二发射层EML2的下表面接触。然而，本公开的实施例不限于此，并且第一中间空穴传输区MHTR1可进一步包括布置在第一中间空穴传输层MHTL1上的第一中间空穴侧附加层。第一中间空穴侧附加层可包括空穴缓冲层、发射辅助层和电子阻挡层中的至少一种。
第二中间电子传输区METR2可包括布置在第二发射层EML2上的第二中间电子传输层METL2。第二中间电子传输层METL2可布置在第二发射层EML2和第二电荷生成层CGL2之间，并且可接触第二发射层EML2。第二中间电子传输区METR2可进一步包括布置在第二中间电子传输层METL2和第二电荷生成层CGL2之间的第二中间电子注入层MEIL2。第二中间电子传输区METR2可进一步包括布置在第二中间电子传输层METL2和第二发射层EML2之间的第二中间电子侧附加层。第二中间电子侧附加层可包括电子缓冲层和空穴阻挡层中的至少一种。
第三发光叠层ST3可进一步包括用于将从第二电荷生成层CGL2生成的空穴传输至第三发射层EML3的第二中间空穴传输区MHTR2和用于将从第二电极CE提供的电子传输至第三发射层EML3的电子传输区ETR。
第二中间空穴传输区MHTR2可包括布置在第二电荷生成层CGL2上的第二中间空穴注入层MHIL2和布置在第二中间空穴注入层MHIL2上的第二中间空穴传输层MHTL2。第二中间空穴传输层MHTL2可与第三发射层EML3的下表面接触。然而，本公开的实施例不限于此，并且第二中间空穴传输区MHTR2可进一步包括布置在第二中间空穴传输层MHTL2上的第二中间空穴侧附加层。第二中间空穴侧附加层可包括空穴缓冲层、发射辅助层和电子阻挡层中的至少一种。
电子传输区ETR可包括布置在第三发射层EML3上的电子传输层ETL和布置在电子传输层ETL上的电子注入层EIL。电子传输层ETL可与第三发射层EML3接触。然而，本公开的实施例不限于此，并且电子传输区ETR可进一步包括布置在电子传输层ETL和第三发射层EML3之间的电子侧附加层。电子侧附加层可包括电子缓冲层和空穴阻挡层中的至少一种。
图8A至图8E是根据本公开的一些实施例的显示模块的一部分的放大平面图。图8A至图8E各自图示在图2中图示的AA'区中多个像素区的布置以及与多个像素区相邻限定的台阶图案、屏蔽图案、信号线和感测图案的放大视图。图8B图示在图8A中图示的元件当中多个像素区PXA的布置和分别与多个像素区PXA相邻布置的台阶图案SP的形状。图8C图示在图8A中图示的元件当中多个像素区PXA的布置和与多个像素区PXA的至少一部分重叠布置的信号线SGL的形状。图8D图示在图8A中图示的元件当中多个像素区PXA的布置和分别与多个像素区PXA相邻布置的屏蔽图案SHP的形状。图8E图示在图8A中图示的元件当中多个像素区PXA的布置和分别与多个像素区PXA相邻布置的感测图案TCP的形状。
参考图2和图8A至图8E，在根据一些实施例的显示面板DP中，显示区DP-DA可包括多个像素区PXA和围绕多个像素区PXA的非像素区NPXA。多个像素区PXA可包括第一像素区PXA-B、第二像素区PXA-R和第三像素区PXA-G。第一像素区PXA-B、第二像素区PXA-R和第三像素区PXA-G各自可显示不同波长的光。第一像素区PXA-B可显示蓝光波长的第一光，第二像素区PXA-R可显示红光波长的第二光，并且第三像素区PXA-G可显示绿光波长的第三光。
多个像素区PXA可由上述像素限定层PDL(见图6B)划分。作为相邻像素区PXA之间的区的非像素区NPXA可对应于像素限定层PDL(见图6B)。在本文中，多个像素区PXA中的每一个可对应于“像素”。多个像素区PXA可被划分以对应于限定在像素限定层PDL(见图6B)中的像素开口OP(见图6B)。
如图8A中所示，第一像素区PXA-B可构成第一像素组，其中第一像素区PXA-B沿着第二方向DR2布置，并且第二像素区PXA-R和第三像素区PXA-G可构成第二像素组，其中第二像素区PXA-R和第三像素区PXA-G沿着第二方向DR2交替布置。包括第一像素区PXA-B的第一像素组和包括第二像素区PXA-R和第三像素区PXA-G的第二像素组可在第一方向DR1上间隔开。第一像素组和第二像素组可在第一方向DR1上交替布置。
根据发射光的波长，多个像素区PXA-B、PXA-R和PXA-G可具有不同的面积尺寸。例如，如图8A中所示，发射第一光的第一像素区PXA-B可具有最大的面积尺寸，并且发射第二光的第二像素区PXA-R可具有最小的面积尺寸。然而，根据本公开的实施例不限于此，并且像素区PXA-B、PXA-R和PXA-G可具有相同的面积尺寸，或者可以以与图8A中图示的面积尺寸比例不同的面积尺寸比例来限定。多个像素区PXA-B、PXA-R和PXA-G可发射除了上述蓝光波长的光、红光波长的光和绿光波长的光之外的颜色的光。
在平面图中，多个像素区PXA-B、PXA-R和PXA-G各自可具有带圆角的矩形形状。根据一些实施例，第一像素区PXA-B和第三像素区PXA-G各自可具有带圆角的矩形形状，该矩形形状具有在第二方向DR2上延伸的长边和在第一方向DR1上延伸的短边。根据一些实施例，第二像素区PXA-R可具有带圆角的矩形形状，该矩形形状具有在第一方向DR1上延伸的长边和在第二方向DR2上延伸的短边。
参考图8A和图8B，根据一些实施例的显示面板DP包括台阶图案SP，台阶图案SP与多个像素区PXA-B、PXA-R和PXA-G相邻，与非像素区NPXA重叠，并且围绕多个像素区PXA-B、PXA-R和PXA-G中的每一个的一部分。台阶图案SP中的每一个围绕多个像素区PXA-B、PXA-R和PXA-G中的每一个的一部分，并且不围绕其另一部分。在本文中，台阶图案SP的不围绕多个像素区PXA-B、PXA-R和PXA-G的部分被限定为“开口部分OPP”。台阶图案SP中的每一个中的开口部分OPP的比例可以是大约10％至大约50％。当台阶图案SP中的每一个中的开口部分OPP的比例小于大约10％时，驱动电压可能过度增加，并因此显示装置的效率可能降低。当台阶图案SP的每一个中的开口部分OPP的比例超过大约50％时，横向泄漏电流可能过度发生，并因此在相邻像素之间可能发生颜色混合，造成显示装置的光学特性的劣化。台阶图案SP中的每一个中的开口部分OPP的比例可被称为“第二电极CE的开口比例”。
台阶图案SP布置在上述像素限定层PDL(见图6A)上或者限定在像素限定层PDL(见图6A)中。台阶图案SP可具有在第三方向DR3上与像素限定层PDL(见图6A)的上表面形成台阶的表面。在截面图中，台阶图案SP可具有在像素限定层PDL(见图6A)的厚度方向上从像素限定层PDL(见图6A)的上表面凹陷的形状，或者可包括布置在像素限定层PDL(见图6A)上并且具有倒锥形形状的突出结构。稍后将详细描述台阶图案SP的截面形状。
台阶图案SP可包括围绕第一像素区PXA-B的一部分的第一台阶图案SP1、围绕第二像素区PXA-R的一部分的第二台阶图案SP2和围绕第三像素区PXA-G的一部分的第三台阶图案SP3。第一台阶图案SP1、第二台阶图案SP2和第三台阶图案SP3各自可围绕第一像素区PXA-B、第二像素区PXA-R和第三像素区PXA-G中的对应一个的一部分，并且可不围绕其另一部分。
不围绕第一像素区PXA-B的一部分的第一开口部分OPP1限定在第一台阶图案SP1中，不围绕第二像素区PXA-R的一部分的第二开口部分OPP2限定在第二台阶图案SP2中，并且不围绕第三像素区PXA-G的一部分的第三开口部分OPP3限定在第三台阶图案SP3中。
在分别限定在彼此相邻布置的第一像素区PXA-B、第二像素区PXA-R和第三像素区PXA-G中的第一台阶图案SP1、第二台阶图案SP2和第三台阶图案SP3中，分别限定在第一台阶图案SP1、第二台阶图案SP2和第三台阶图案SP3中的第一开口部分OPP1、第二开口部分OPP2和第三开口部分OPP3被限定为在平面图中不彼此面对。在本文中，“被限定为在平面图中不彼此面对”的开口部分指示在相应像素区中限定的谷区的开口部分在限定谷区之间的最短距离的部分处不彼此重叠，如图8B中所示。例如，在围绕第一像素区PXA-B限定的第一台阶图案SP1中限定第一开口部分OPP1，并且在最靠近限定第一开口部分OPP1的部分的、第二台阶图案SP2的一部分和第三台阶图案SP3的一部分中没有限定开口部分。类似地，在最靠近限定第二开口部分OPP2的部分的、第一台阶图案SP1的一部分和第三台阶图案SP3的一部分中没有限定开口部分，并且在最靠近限定第三开口部分OPP3的部分的、第一台阶图案SP1的一部分和第二台阶图案SP2的一部分中没有限定开口部分。
第一开口部分OPP1、第二开口部分OPP2和第三开口部分OPP3各自可限定在第一像素区PXA-B、第二像素区PXA-R和第三像素区PXA-G中的对应一个的一侧。例如，如图8B中所示，第一台阶图案SP1可围绕两个第一像素区PXA-B布置，并且第一开口部分OPP1可被限定为与第一像素区PXA-B中在第一方向DR1上延伸的短边和在第二方向DR2上延伸的长边相邻。第二台阶图案SP2可被布置为围绕一个第二像素区PXA-R，第二开口部分OPP2可被限定为与第二像素区PXA-R中在第一方向DR1上延伸的长边相邻，第三台阶图案SP3可围绕一个第三像素区PXA-G布置，并且第三开口部分OPP3可被限定为与第三像素区PXA-G中在第二方向DR2上延伸的长边相邻。如图8B中所示，第一开口部分OPP1可被限定为与第一像素区PXA-B中对应于第一方向DR1上的端部的长边和对应于第二方向DR2上的端部的短边相邻，第二开口部分OPP2可被限定为与第二像素区PXA-R中对应于第二方向DR2上的端部的长边相邻，并且第三开口部分OPP3可被限定为与第三像素区PXA-G中对应于第一方向DR1上的端部的长边相邻。
根据一些实施例，当在第一像素区PXA-B中，在第二方向DR2上延伸的长边被限定为第一边并且在第一方向DR1上延伸的短边被限定为第二边时，第一开口部分OPP1可被限定在第一边上。当在第二像素区PXA-R中，在第二方向DR2上延伸的短边被限定为第三边并且在第一方向DR1上延伸的长边被限定为第四边时，第二开口部分OPP2可被限定在第四边上。即，在彼此相邻布置的第一像素区PXA-B和第二像素区PXA-R中，分别在与第一像素区PXA-B和第二像素区PXA-R相邻布置的第一台阶图案SP1和第二台阶图案SP2中限定的第一开口部分OPP1和第二开口部分OPP2可被限定以具有不同的延伸方向。
在根据一些实施例的显示装置中，限定围绕像素区中的每一个的一部分的台阶图案SP，以防止或减少相邻像素之间横向泄漏电流的发生。在本文中，“横向泄漏电流”表示除了在第三方向DR3上流动的电流之外在与第三方向DR3交叉的方向上流动的电流，第三方向DR3是发光元件的堆叠方向，即显示图像的方向。横向泄漏电流可表示在与由第一方向DR1和第二方向DR2限定的平面平行的方向上流动的电流。在根据一些实施例的显示装置中，因为形成在像素限定层的厚度方向上凹陷的台阶图案SP，可防止或减少横向泄漏电流的发生，从而防止或减少相邻像素区之间的颜色混合和亮度劣化。
同时，在根据一些实施例的显示装置中，开口部分OPP1、OPP2和OPP3分别形成在台阶图案SP中，以防止或减少驱动电压过度增加的情况。此外，在根据一些实施例的显示装置中，开口部分OPP1、OPP2和OPP3可被限定为在相邻像素区中分别限定的台阶图案SP中不彼此面对。当开口部分OPP1、OPP2和OPP3被限定为彼此面对时，横向泄漏电流可能在其中限定彼此面对的开口部分OPP1、OPP2和OPP3的相邻像素之间发生。然而，在根据一些实施例的显示装置中，因为开口部分OPP1、OPP2和OPP3被限定为不彼此面对，所以可防止电流在除了预期方向之外的由第一方向DR1和第二方向DR2限定的平面的方向上流动。相应地，可防止显示装置的驱动电压增加，并且可防止或减少相邻像素之间的颜色混合和亮度劣化，从而相对提高显示装置的显示效率。
参考图8A和图8C，在根据一些实施例的显示面板DP中，在平面图中，信号线SGL的一部分可布置为与多个像素区PXA-B、PXA-R和PXA-G中的每一个重叠。信号线SGL可包括如上所述的扫描线SL1至SLn(见图4)、发射线EL1至ELn(见图4)和数据线DL1至DLm(见图4)中的至少一条。例如，信号线SGL可包括连接至布置在多个像素区PXA-B、PXA-R和PXA-G中的像素的数据线。信号线SGL可包括在上述电路层DP-CL(见图6A)中，并且可布置在包括在电路层DP-CL(见图6A)中的多个绝缘层中的一个上。
同时，在本文中使用的术语“在平面图中重叠”可表示当从由第一方向DR1和第二方向DR2限定的平面观看时重叠。即，术语“在平面图中重叠”可表示平行布置并且在作为厚度方向的第三方向DR3上重叠。
信号线SGL可包括与第一像素区PXA-B重叠的第一信号线SGL-B、与第二像素区PXA-R重叠的第二信号线SGL-R以及与第三像素区PXA-G重叠的第三信号线SGL-G。第一信号线SGL-B可与第一像素区PXA-B重叠，并且可连接至布置在第一像素区PXA-B中的像素以供应数据信号。第二信号线SGL-R可与第二像素区PXA-R重叠，并且可连接至布置在第二像素区PXA-R中的像素以供应数据信号。第三信号线SGL-G可与第三像素区PXA-G重叠，并且可连接至布置在第三像素区PXA-G中的像素以供应数据信号。
信号线SGL可进一步包括与多个像素区PXA-B、PXA-R或PXA-G中的至少一个重叠的有源电压线EOA。如图8C中所示，有源电压线EOA可被布置为与第一像素区PXA-B重叠。有源电压线EOA可电连接至将在后面描述的屏蔽图案SHP，并且可向屏蔽图案SHP提供电压(例如，设定或预定电压)。有源电压线EOA可向屏蔽图案SHP提供DC电压。例如，有源电压线EOA可向屏蔽图案SHP提供第二电源电压ELVSS(见图4)。此外，有源电压线EOA可提供第一电源电压ELVDD(见图4)。
有源电压线EOA可与信号线SGL中包括的其他布线布置在同一层中，或者可布置在不同层中。根据一些实施例，有源电压线EOA和第一信号线至第三信号线SGL-B、SGL-R和SGL-G可布置在包括在电路层DP-CL(见图6A)中的多个绝缘层当中的同一层上。可替代地，有源电压线EOA可与第一信号线至第三信号线SGL-B、SGL-R和SGL-G布置在不同的绝缘层上。
参考图8A和图8D，根据一些实施例的显示面板DP包括屏蔽图案SHP，屏蔽图案SHP与多个像素区PXA-B、PXA-R和PXA-G相邻，与非像素区NPXA重叠，并且围绕多个像素区PXA-B、PXA-R和PXA-G中的每一个的至少一部分。电压(例如，设定或预定电压)被施加至屏蔽图案SHP的至少一部分。DC电压可被施加至屏蔽图案SHP。例如，第二电源电压ELVSS(见图4)可被施加至屏蔽图案SHP。
屏蔽图案SHP中的每一个围绕多个像素区PXA-B、PXA-R和PXA-G中的每一个的至少一部分。如图8D中所示，在平面图中，屏蔽图案SHP可布置成完全围绕多个像素区PXA-B、PXA-R和PXA-G中的每一个。屏蔽图案SHP可包括在上述电路层DP-CL(见图6A)中，并且可布置在包括在电路层DP-CL(见图6A)中的多个绝缘层中的一个上。
参考图8A、图8B和图8D，在平面图中，屏蔽图案SHP被布置成与台阶图案SP重叠。在平面图中，屏蔽图案SHP可具有对应于台阶图案SP的形状。同时，上述台阶图案SP可与屏蔽图案SHP完全重叠。在本文中使用的术语“完全重叠”可表示一个元件的整体与另一元件的至少一部分重叠。即，当“在平面图中A与B完全重叠”时，A的整体在第三方向DR3上与B的至少一部分平行布置并且重叠。在平面图中，布置台阶图案SP的部分的整体可与布置屏蔽图案SHP的一部分重叠。
在平面图中，屏蔽图案SHP可具有对应于台阶图案SP中限定的开口部分OPP的形状。因为开口部分OPP被限定在上述台阶图案SP中，所以台阶图案SP具有不围绕多个像素区PXA-B、PXA-R和PXA-G的一部分的形状。然而，屏蔽图案SHP可被布置为完全围绕多个像素区PXA-B、PXA-R和PXA-G中的每一个，并且与台阶图案SP的限定开口部分OPP的部分重叠。
屏蔽图案SHP可包括围绕第一像素区PXA-B的第一屏蔽图案SHP1、围绕第二像素区PXA-R的第二屏蔽图案SHP2和围绕第三像素区PXA-G的第三屏蔽图案SHP3。
屏蔽图案SHP可进一步包括将第一屏蔽图案SHP1、第二屏蔽图案SHP2和第三屏蔽图案SHP3连接的连接屏蔽图案SHP-C。分别围绕多个像素区PXA-B、PXA-R和PXA-G的第一屏蔽图案SHP1、第二屏蔽图案SHP2和第三屏蔽图案SHP3可通过连接屏蔽图案SHP-C连接，并且被提供相同的电压。
参考图8A和图8D，可通过形成在多个绝缘层当中的其中布置屏蔽图案SHP的绝缘层中的屏蔽接触孔SHP-CT向屏蔽图案SHP供应电压。屏蔽接触孔SHP-CT可形成为与信号线SGL中的至少一条重叠，或者屏蔽图案SHP可通过屏蔽接触孔SHP-CT电连接至信号线SGL中的至少一条以供应电压。屏蔽接触孔SHP-CT可形成为与有源电压线EOA重叠，使得第二电源电压ELVSS(见图4)可通过屏蔽接触孔SHP-CT施加至屏蔽图案SHP。
参考图8A和图8E，输入感测单元ISU(见图5)可包括感测图案TCP，并且感测图案TCP可布置成与非像素区NPXA重叠。感测图案TCP可与非像素区NPXA重叠，但是可不与多个像素区PXA重叠。
在平面图中，感测图案TCP可与台阶图案SP和屏蔽图案SHP中的每一个相邻布置。如图8A中所示，布置感测图案TCP的部分和布置台阶图案SP和屏蔽图案SHP的部分在平面图中可彼此相邻，并且另一元件可不布置在它们之间。尽管图8A至图8E图示在平面图中感测图案TCP不与台阶图案SP和屏蔽图案SHP中的每一个重叠，本公开的实施例不限于此，并且感测图案TCP的一部分可与台阶图案SP和屏蔽图案SHP中的每一个重叠。
在根据一些实施例的显示装置中，限定围绕像素区中的每一个的一部分的台阶图案，以防止或减少相邻像素之间横向泄漏电流的发生。然而，当由于台阶图案而形成发光元件的第二电极的短路时，第二电极的总电阻增加，并且在显示面板中生成的驱动信号等被传送至布置在显示面板上的输入感测单元，并因此输入感测单元的灵敏度可能劣化。特别地，因为包括在输入感测单元中的感测图案被布置为与台阶图案重叠或至少相邻，所以感测图案的灵敏度可能由于第二电极的短路而劣化。
在根据一些实施例的显示装置中，包括在平面图中与台阶图案重叠的屏蔽图案，并且诸如第二电源电压的电压(例如，设定或预定电压)被提供给屏蔽图案使得屏蔽图案可用于阻挡显示面板中生成的驱动信号等。因此，即使由于台阶图案而形成第二电极的短路，也可防止显示面板中生成的驱动信号被传送至输入感测单元的感测图案，从而防止或减少输入感测单元的灵敏度的劣化。因此，可提高包括输入感测单元的显示装置和电子装置的可靠性。
图9A和图9B是根据本公开的一些实施例的显示面板的截面图。图9A和图9B各自图示沿图8A中图示的线I-I'截取的截面。
参考图8A、图9A和图9B，根据一些实施例的显示模块DM包括基底层BL、布置在基底层BL上的电路层DP-CL、布置在电路层DP-CL上的发光元件层DP-ED、布置在发光元件层DP-ED上的上绝缘层TFL以及布置在上绝缘层TFL上的输入感测单元ISU。
电路层DP-CL包括多个绝缘层I10、I20、I30、I40、I50和I60以及多个导电图案。包括在电路层DP-CL中的多个导电图案可布置在多个绝缘层I10、I20、I30、I40、I50和I60中，并且可包括上述信号线SGL。包括在电路层DP-CL中的多个导电图案可包括第一信号线SGL-B、第二信号线SGL-R、第三信号线SGL-G和有源电压线EOA。根据一些实施例，上述晶体管TR、电容器等可进一步包括在电路层DP-CL中。
信号线SGL布置在多个绝缘层I10、I20、I30、I40、I50或I60中的至少一个上。例如，如图9A中所示，信号线SGL可布置在第三绝缘层I30上。可替代地，如图9B中所示，信号线SGL可布置在第四绝缘层I40上。在本文中，其上布置信号线SGL的层可被称为“第一基底绝缘层”。
与图示不同，信号线SGL可布置在多个绝缘层I10、I20、I30、I40、I50和I60当中的多个绝缘层上。例如，信号线SGL可具有双层布线结构，其中信号线SGL的至少一部分布置在多个绝缘层I10、I20、I30、I40、I50和I60中的两个上。例如，信号线SGL可具有双层布线结构，其中第一信号线SGL-B、第二信号线SGL-R、第三信号线SGL-G和有源电压线EOA的至少一部分布置在第三绝缘层I30和第四绝缘层I40上。
尽管图9A和图9B图示第一信号线SGL-B、第二信号线SGL-R、第三信号线SGL-G和有源电压线EOA都布置在同一层上，但是本公开的实施例不限于此，并且信号线SGL的一部分可与其他信号线布置在不同的层上。例如，有源电压线EOA可与第一信号线SGL-B、第二信号线SGL-R和第三信号线SGL-G布置在不同的绝缘层上。
包括在电路层DP-CL中的多个导电图案包括屏蔽图案SHP。屏蔽图案SHP布置在多个绝缘层I10、I20、I30、I40、I50和I60中的一个上。例如，如图9A中所示，屏蔽图案SHP可布置在第五绝缘层I50上。可替代地，如图9B中所示，屏蔽图案SHP可布置在第四绝缘层I40上。在本文中，其上布置屏蔽图案SHP的层可被称为“第二基底绝缘层”。
其上布置信号线SGL的第一基底绝缘层和其上布置屏蔽图案SHP的第二基底绝缘层可以是不同的层。根据一些实施例，第二基底绝缘层可布置在第一基底绝缘层上。例如，如图9A中所示，信号线SGL可布置在第三绝缘层I30上，并且屏蔽图案SHP可布置在第五绝缘层I50上。其上布置屏蔽图案SHP的第二基底绝缘层可以是布置在其上布置信号线SGL中的至少一条的第一基底绝缘层上方的层。有源电压线EOA可布置在第三绝缘层I30上，并且屏蔽图案SHP可布置在第五绝缘层I50上。
屏蔽接触孔SHP-CT可被限定在多个绝缘层I10、I20、I30、I40、I50和I60的一部分中，使得屏蔽图案SHP可电连接至信号线SGL的一部分。屏蔽接触孔SHP-CT可至少限定在其上布置屏蔽图案SHP的第二基底绝缘层中。如图9A中所示，屏蔽接触孔SHP-CT限定在第五绝缘层I50中，第五绝缘层I50是其上布置屏蔽图案SHP的第二基底绝缘层，并且屏蔽接触孔SHP-CT穿透第五绝缘层I50和布置在其下的第四绝缘层I40使得屏蔽图案SHP可电连接至布置在第三绝缘层I30上的有源电压线EOA。屏蔽图案SHP可电连接至有源电压线EOA以被提供第二电源电压ELVSS(见图4)。
其上布置信号线SGL的第一基底绝缘层和其上布置屏蔽图案SHP的第二基底绝缘层可以是同一层。例如，如图9B中所示，信号线SGL可布置在第四绝缘层I40上，并且屏蔽图案SHP也可布置在第四绝缘层I40上。其上布置屏蔽图案SHP的第二基底绝缘层可与其上布置信号线SGL中的至少一条的第一基底绝缘层是同一层。有源电压线EOA可布置在第四绝缘层I40上，并且屏蔽图案SHP也可布置在第四绝缘层I40上。
屏蔽接触孔SHP-CT可限定在多个绝缘层I10、I20、I30、I40、I50和I60的一部分中，使得屏蔽图案SHP可电连接至信号线SGL的一部分。屏蔽接触孔SHP-CT可至少限定在其上布置屏蔽图案SHP的第二基底绝缘层中。如图9B中所示，屏蔽接触孔SHP-CT限定在第四绝缘层I40中，第四绝缘层I40是其上布置屏蔽图案SHP的第二基底绝缘层，并且屏蔽接触孔SHP-CT穿透第四绝缘层I40，使得屏蔽图案SHP可电连接至附加连接电极CNE-S。附加连接电极CNE-S可布置在第三绝缘层I30上，并且可电连接至有源电压线EOA。屏蔽图案SHP可经由附加连接电极CNE-S电连接至有源电压线EOA以被提供第二电源电压ELVSS(见图4)。与图9B的图示不同，屏蔽图案SHP可直接连接至有源电压线EOA，而在它们之间没有附加连接电极CNE-S。
布置在电路层DP-CL上的发光元件ED可包括顺序堆叠的第一电极AE、有机层OL和第二电极CE。有机层OL可至少包括发射层EML(见图6A)。例如，有机层OL可包括顺序堆叠的空穴传输区HTR、发射层EML和电子传输区ETR，如以上参考图6A所述。可替代地，有机层OL可包括顺序堆叠的多个发光叠层ST1、ST2和ST3以及布置在多个发光叠层ST1、ST2和ST3之间的电荷生成层CGL1和CGL2，如以上参考图6B所述。
同时，第一电源电压ELVDD(见图4)可通过驱动晶体管施加至发光元件ED的第一电极AE。不同于施加至第一电极AE的第一电源电压ELVDD(见图4)的第二电源电压ELVSS(见图4)可施加至屏蔽图案SHP。然而，本公开的实施例不限于此，并且可向屏蔽图案SHP提供与施加至第一电极AE的第一电源电压ELVDD(见图4)相同的电压。
第二电源电压ELVSS(见图4)可施加至发光元件ED的第二电极CE。根据一些实施例，第二电极CE的一部分可接触屏蔽图案SHP。例如，可通过激光钻孔工艺在第六绝缘层I60、像素限定层PDL和有机层OL的布置在屏蔽图案SHP上的部分中形成开口，使得第二电极CE的一部分可接触屏蔽图案SHP。
布置在电路层DP-CL上的像素限定结构PDS包括像素限定层PDL和布置在像素限定层PDL上的台阶图案SP。如图9A和图9B中所示，台阶图案SP可包括第一台阶图案SP1、第二台阶图案SP2和第三台阶图案SP3，并且可具有“谷图案”，该“谷图案”具有在作为厚度方向的第三方向DR3上从像素限定层PDL的上表面凹陷的形状。在平面图中，台阶图案SP可布置成与屏蔽图案SHP重叠。
上绝缘层TFL可布置在发光元件层DP-ED上，以保护发光元件层DP-ED免受湿气、氧气和诸如灰尘颗粒的异物的影响。上绝缘层TFL可包括上述封盖层和封装层。
输入感测单元ISU可直接布置在上绝缘层TFL上，并且可通过连续工艺形成在上绝缘层TFL上。输入感测单元ISU可包括多个感测绝缘层TIL0、TIL1、TIL2和TIL3以及多个感测导电层TCL1和TCL2。
感测基底层TIL0可直接布置在上绝缘层TFL上。感测基底层TIL0可以是包括氮化硅、氮氧化硅和氧化硅中的至少一种的无机层。可替代地，感测基底层TIL0可以是包括环氧树脂、丙烯酸树脂或酰亚胺类树脂的有机层。感测基底层TIL0可具有单层结构，或者可具有沿着第三方向DR3层压的多层结构。同时，可不提供感测基底层TIL0。
第一感测绝缘层TIL1和第二感测绝缘层TIL2可布置在感测基底层TIL0上，并且可以是包括氮化硅、氮氧化硅和氧化硅中的至少一种的无机层。第一感测绝缘层TIL1和第二感测绝缘层TIL2可提供基底表面，第一感测导电层TCL1和第二感测导电层TCL2分别布置在该基底表面上。
第一感测导电层TCL1和第二感测导电层TCL2各自可具有单层结构，或者可具有沿着第三方向DR3层压的多层结构。第一感测导电层TCL1和第二感测导电层TCL2可包括限定网格形状感测电极的导线。导线可与像素限定层PDL重叠。同时，第一感测导电层TCL1和第二感测导电层TCL2可包括在上述感测图案TCP中。根据一些实施例，在平面图中，感测图案TCP的一部分可与屏蔽图案SHP重叠。第一感测导电层TCL1和第二感测导电层TCL2的一部分可通过感测接触孔T-C电连接。
具有单层结构的导电层可包括金属层或透明导电层。金属层可包括钼、银、钛、铜、铝或其合金。透明导电层可包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锌锡(IZTO)的透明导电氧化物。另外，透明导电层可包括诸如PEDOT、金属纳米线或石墨烯等的导电聚合物。
具有多层结构的导电层可包括顺序堆叠的金属层。金属层可具有例如钛/铝/钛的三层结构。具有多层结构的导电层可包括至少一个金属层和至少一个透明导电层。
第三感测绝缘层TIL3可布置在第一感测导电层TCL1和第二感测导电层TCL2上。第三感测绝缘层TIL3可包括无机层。无机层可包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。
可替代地，第三感测绝缘层TIL3可包括有机层。有机层可包括丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯基类树脂、环氧类树脂、氨基甲酸乙酯类树脂、纤维素树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺类树脂和苝类树脂中的至少一种。
图10A至图10C是根据本公开的一些实施例的显示面板的一部分的放大截面图。图10A至图10C各自图示根据图9A和图9B中图示的像素限定结构PDS的一些实施例的放大视图。
参考图9A和图10A，布置在电路层DP-CL上的像素限定结构PDS包括像素限定层PDL和布置在像素限定层PDL上的台阶图案SP。台阶图案SP可包括第一台阶图案SP1、第二台阶图案SP2和第三台阶图案SP3，并且可具有“谷图案”，该“谷图案”具有在作为厚度方向的第三方向DR3上从像素限定层PDL的上表面凹陷的形状。
台阶图案SP从像素限定层PDL的上表面US凹陷的凹陷深度可以是大约100nm至大约500nm。当凹陷深度小于大约100nm时，布置在像素限定层PDL上的有机层OL和第二电极CE的厚度减小至小的程度，并且防止横向泄漏电流的效果可降低。当凹陷深度超过大约500nm时，布置在像素限定层PDL上的有机层OL和第二电极CE可被损坏。
具有凹陷形状的台阶图案SP可包括下表面VP-L和内侧表面IS，并且内侧表面IS可相对于下表面VP-L倾斜一角度(例如，设定或预定角度)。根据一些实施例，内侧表面IS从下表面VP-L倾斜的锥角可以是大约70度至大约90度。当锥角小于大约70度时，布置在像素限定层PDL上的有机层OL和第二电极CE的厚度减小至小的程度，并且防止横向泄漏电流的效果可降低。当锥角超过大约90度时，台阶图案SP的侧表面具有倒锥形形状，并因此在布置在台阶图案SP上的上绝缘层TFL中可能发生诸如裂纹的损伤。有机层OL和第二电极CE的一部分可布置在台阶图案SP中。
根据一些实施例，有机层OL可包括布置在像素限定层PDL的上表面US上的第一部分OL-1和布置在台阶图案SP的内侧表面IS上的第二部分OL-2。第二电极CE可包括布置在第一部分OL-1上的第一电极部分CE-1和布置在第二部分OL-2上的第二电极部分CE-2。第一电极部分CE-1可布置在像素限定层PDL的上表面US上，并且第二电极部分CE-2可布置在台阶图案SP的内侧表面IS上。
根据一些实施例，第二部分OL-2的厚度d2可小于第一部分OL-1的厚度d1。布置在内侧表面IS上的第二部分OL-2的厚度d2可以是第一部分OL-1的厚度d1的大约10％至大约20％。根据一些实施例，第一部分OL-1的厚度d1可以是大约200nm至大约300nm，并且第二部分OL-2的厚度d2可以是大约30nm至大约55nm。
根据一些实施例，第二电极部分CE-2的厚度d2-c可小于第一电极部分CE-1的厚度d1-c。第二电极部分CE-2的厚度d2-c可以是第一电极部分CE-1的厚度d1-c的大约10％至大约20％。根据一些实施例，第一电极部分CE-1的厚度d1-c可以是大约至大约/>并且第二电极部分CE-2的厚度d2-c可以是大约/>至大约/>
在根据一些实施例的显示装置中，因为形成在像素限定层PDL的厚度方向上具有凹陷形状的台阶图案SP，所以布置在台阶图案SP的内侧表面IS上的有机层OL的第二部分OL-2和第二电极CE的第二电极部分CE-2可形成为薄的。因为第二部分OL-2和第二电极部分CE-2的厚度减小，第二部分OL-2和第二电极部分CE-2具有增加的电阻，并因此可防止电流泄漏至其中形成具有增加的电阻的台阶图案SP的部分。
参考图9A和图10B，根据一些实施例的显示面板可进一步包括虚设部分DMP，该虚设部分DMP布置在像素限定层PDL上并且与台阶图案SP部分重叠。
虚设部分DMP可布置在像素限定层PDL的上表面US上，并且有机层OL和第二电极CE的一部分可布置在虚设部分DMP上。
根据一些实施例，虚设部分DMP可以是在台阶图案SP的形成工艺中使用的掩模的剩余部分。在根据一些实施例的显示面板中，无机氧化物膜可被图案化以用作用于形成台阶图案SP的掩模，并且虚设部分DMP可以是用于形成台阶图案SP的无机氧化物膜掩模的未被蚀刻的剩余部分。根据一些实施例，虚设部分DMP可包括铟镓锌氧化物(IGZO)。
虚设部分DMP可包括从台阶图案SP的侧表面突出一长度(例如，设定或预定长度)的部分。虚设部分DMP从台阶图案SP的侧表面突出的突出长度可以是例如大约0.05微米至大约0.1微米。
根据一些实施例，当有机层OL的布置在虚设部分DMP上的部分被称为第三部分OL-3并且有机层OL的布置在台阶图案SP中的部分被称为第四部分OL-4时，第三部分OL-3和第四部分OL-4可具有分离的形状而彼此不相连。此外，当第二电极CE的布置在第三部分OL-3上的部分被称为第三电极部分CE-3并且第二电极CE的布置在第四部分OL-4上的部分被称为第四电极部分CE-4时，第三电极部分CE-3和第四电极部分CE-4可具有分离的形状而彼此不相连。同时，第三部分OL-3的厚度和第四部分OL-4的厚度可基本相同。第三电极部分CE-3的厚度和第四电极部分CE-4的厚度可基本相同。
在根据一些实施例的显示面板中，因为包括从台阶图案SP的侧表面突出一长度(例如，设定或预定长度)的虚设部分DMP，显示面板中包括的有机层OL和第二电极CE可具有被台阶图案SP分离的形状。相应地，可有效地防止或减少在由第一方向DR1和第二方向DR2限定的平面的方向上的相邻像素之间流动的电流。
参考图9A和图10C，在根据一些实施例的显示面板中，台阶图案SP-PP可具有突出结构，该突出结构布置在像素限定层PDL的上表面US上，并且具有从像素限定层PDL的上表面US开始的倒锥形形状。台阶图案SP-PP可具有布置在像素限定层PDL的上表面US上的侧表面，并且相对于像素限定层PDL的上表面US具有至少90度的锥角θ1。有机层OL和第二电极CE的一部分可布置在台阶图案SP-PP上。
根据一些实施例，当有机层OL的布置在像素限定层PDL的上表面US上的部分被称为第五部分OL-5并且有机层OL的布置在台阶图案SP-PP上的部分被称为第六部分OL-6时，第五部分OL-5和第六部分OL-6可具有分离的形状而彼此不相连。此外，当第二电极CE的布置在第五部分OL-5上的部分被称为第五电极部分CE-5并且第二电极CE的布置在第六部分OL-6上的部分被称为第六电极部分CE-6时，第五电极部分CE-5和第六电极部分CE-6可具有分离的形状而彼此不相连。同时，第五部分OL-5的至少一部分的厚度和第六部分OL-6的厚度可基本相同。第五电极部分CE-5的至少一部分的厚度和第六电极部分CE-6的厚度可基本相同。
在根据一些实施例的显示面板中，因为包括从像素限定层PDL以倒锥形形状突出的台阶图案SP-PP，显示面板中包括的有机层OL和第二电极CE可具有被台阶图案SP-PP分离的形状。相应地，可有效地防止或减少在由第一方向DR1和第二方向DR2限定的平面的方向上的相邻像素之间流动的电流。
图11A至图11D是根据本公开的一些实施例的显示模块的一部分的放大平面图。如在图8D中，图11A至图11D图示多个像素区PXA的布置和分别与多个像素区PXA相邻布置的屏蔽图案SHP的形状，并且图示根据不同于关于图8D图示的实施例的一些实施例的平面形状。
参考图8A、图8D和图11A，屏蔽图案SHP可包括围绕第一像素区PXA-B的第一屏蔽图案SHP1、围绕第二像素区PXA-R的第二屏蔽图案SHP2和围绕第三像素区PXA-G的第三屏蔽图案SHP3，并且可包括将第一屏蔽图案SHP1、第二屏蔽图案SHP2和第三屏蔽图案SHP3连接的连接屏蔽图案SHP-C。分别围绕多个像素区PXA-B、PXA-R和PXA-G的第一屏蔽图案SHP1、第二屏蔽图案SHP2和第三屏蔽图案SHP3可通过连接屏蔽图案SHP-C连接，并且被提供相同的电压。可通过形成在多个绝缘层当中的其上布置屏蔽图案SHP的绝缘层中的屏蔽接触孔SHP-CT向屏蔽图案SHP供应电压。
在屏蔽图案SHP中，可限定子开口部分OPS，子开口部分OPS在平面图中与台阶图案SP中限定的开口部分OPP重叠。不围绕第一像素区PXA-B的一部分的第一开口部分OPP1可限定在第一台阶图案SP1中，并且对应于第一开口部分OPP1的第一子开口部分OPS1可限定在第一屏蔽图案SHP1中。不围绕第二像素区PXA-R的一部分的第二开口部分OPP2可限定在第二台阶图案SP2中，并且对应于第二开口部分OPP2的第二子开口部分OPS2可限定在第二屏蔽图案SHP2中。不围绕第三像素区PXA-G的一部分的第三开口部分OPP3可限定在第三台阶图案SP3中，并且对应于第三开口部分OPP3的第三子开口部分OPS3可限定在第三屏蔽图案SHP3中。在屏蔽图案SHP中，因为限定在平面图中与台阶图案SP中限定的开口部分OPP重叠的子开口部分OPS，所以除了连接屏蔽图案SHP-C之外的屏蔽图案SHP在平面图中可与台阶图案SP具有基本相同的形状。然而，本公开的实施例不限于此，并且可不提供屏蔽图案SHP中限定的子开口部分OPS的部分。
参考图8D和图11B，根据一些实施例的显示面板可进一步包括虚设屏蔽图案SHP-DM。虚设屏蔽图案SHP-DM可以是浮动导电图案，而不通过连接屏蔽图案SHP-C连接至屏蔽图案SHP。虚设屏蔽图案SHP-DM可围绕多个像素区PXA-B、PXA-R和PXA-G的一部分。例如，如图11B中所示，虚设屏蔽图案SHP-DM可布置成围绕第二像素区PXA-R的一部分。
虚设屏蔽图案SHP-DM可与屏蔽图案SHP布置在同一层。虚设屏蔽图案SHP-DM可与屏蔽图案SHP包括相同的材料，并且可与屏蔽图案SHP通过同一工艺形成。例如，如图9A中所示，屏蔽图案SHP可布置在第五绝缘层I50上，并且虚设屏蔽图案SHP-DM也可布置在第五绝缘层I50上。
参考图8A、图8B、图8D和图11C，屏蔽图案SHP-1可包括围绕第一像素区PXA-B的第一屏蔽图案SHP1和围绕第三像素区PXA-G的第三屏蔽图案SHP3，并且可包括将第一屏蔽图案SHP1和第三屏蔽图案SHP3连接的连接屏蔽图案SHP-C。分别围绕第一像素区PXA-B和第三像素区PXA-G的第一屏蔽图案SHP1和第三屏蔽图案SHP3可通过连接屏蔽图案SHP-C连接，并且被提供相同的电压。可通过形成在多个绝缘层当中的其上布置屏蔽图案SHP-1的绝缘层中的屏蔽接触孔SHP-CT向屏蔽图案SHP-1供应电压。
与图8D中图示的屏蔽图案SHP不同，根据一些实施例的屏蔽图案SHP-1可不围绕第二像素区PXA-R。即，根据一些实施例的屏蔽图案SHP-1可不包括围绕第二像素区PXA-R的第二屏蔽图案SHP2。因为根据一些实施例的屏蔽图案SHP-1不包括第二屏蔽图案SHP2，所以布置在第二像素区PXA-R周围的第二台阶图案SP2可不被屏蔽图案SHP-1覆盖。第二台阶图案SP2可不与屏蔽图案SHP-1重叠。
参考图8A、图8B、图8D和图11D，屏蔽图案SHP-2可包括围绕第一像素区PXA-B的第一屏蔽图案SHP1，并且可包括与提供为多个的第一屏蔽图案SHP1连接的连接屏蔽图案SHP-C。围绕第一像素区PXA-B的第一屏蔽图案SHP1可通过连接屏蔽图案SHP-C连接并且被提供相同的电压。可通过形成在多个绝缘层当中的其上布置屏蔽图案SHP-2的绝缘层中的屏蔽接触孔SHP-CT向屏蔽图案SHP-2供应电压。
不同于图8D中图示的屏蔽图案SHP，根据一些实施例的屏蔽图案SHP-2可不围绕第二像素区PXA-R和第三像素区PXA-G。即，根据一些实施例的屏蔽图案SHP-2可不包括围绕第二像素区PXA-R的第二屏蔽图案SHP2和围绕第三像素区PXA-G的第三屏蔽图案SHP3。因为根据一些实施例的屏蔽图案SHP-2不包括第二屏蔽图案SHP2和第三屏蔽图案SHP3，所以布置在第二像素区PXA-R周围的第二台阶图案SP2和布置在第三像素区PXA-G周围的第三台阶图案SP3可不被屏蔽图案SHP-2覆盖。第二台阶图案SP2和第三台阶图案SP3可不与屏蔽图案SHP-2重叠。
如在图11C和图11D中所示，根据一些实施例的屏蔽图案SHP-1和SHP-2可被布置为不围绕多个像素区PXA-B、PXA-R和PXA-G的一部分。根据一些实施例的屏蔽图案SHP-1和SHP-2可被布置为仅围绕其中布置多个像素区PXA-B、PXA-R和PXA-G中的每一个中布置的像素当中的具有高驱动电压的特定像素的区。例如，如图11D中所示，屏蔽图案SHP-2可仅包括第一屏蔽图案SHP1以围绕其中布置发射第一光并且具有最高驱动电压的蓝色像素的第一像素区PXA-B。可替代地，如图11C中所示，屏蔽图案SHP-1可包括第一屏蔽图案SHP1和第三屏蔽图案SHP3以围绕其中布置发射第一光并且具有最高驱动电压的蓝色像素的第一像素区PXA-B和其中布置发射第三光并且具有第二高驱动电压的绿色像素的第三像素区PXA-G。
图12是根据本公开的一些实施例的显示模块的放大平面图。图12图示在图2中图示的区BB'中的多个像素区PXA的布置和分别与多个像素区PXA相邻布置的屏蔽图案SHP的形状。
分别在图8D和图12中图示的区AA'和区BB'可具有基本相同的面积尺寸。区AA'可具有第一单元面积尺寸，区BB'可具有第二单元面积尺寸，并且第一单元面积尺寸和第二单元面积尺寸可基本相同。包括在区AA'中的多个像素区PXA-B、PXA-R和PXA-G的数量和包括在区BB'中的多个像素区PXA-B、PXA-R和PXA-G的数量可相同。包括在区AA'中的多个像素区PXA-B、PXA-R和PXA-G的布置和包括在区BB'中的多个像素区PXA-B、PXA-R和PXA-G的布置可以相同。同时，区AA'可被称为“第一区”，并且区BB'可被称为“第二区”。
当比较图8D和图12时，限定在具有相同单元面积尺寸的区AA'和区BB'中的屏蔽接触孔SHP-CT、SHP-CT1和SHP-CT2的数量可不同。如图8D和图12中所示，一个屏蔽接触孔SHP-CT可限定在区AA'中，但是两个屏蔽接触孔SHP-CT1和SHP-CT2可限定在区BB'中。即，在根据本公开的一些实施例的显示模块中，具有相同面积尺寸的两个区可具有不同数量的屏蔽接触孔SHP-CT、SHP-CT1和SHP-CT2。在根据一些实施例的显示模块中，每个区可提供有不同密度的屏蔽接触孔SHP-CT、SHP-CT1和SHP-CT2。在根据本公开的一些实施例的显示模块中，因为在每个区中屏蔽接触孔的密度和数量被不同地调整，所以可根据每个区的条件向屏蔽图案SHP提供电压。
同时，与图12的图示不同，区BB'可像图8D中图示的区AA'一样仅提供有一个屏蔽接触孔。在根据一些实施例的显示模块中，可以针对每个区同样地提供屏蔽接触孔的密度。
在根据本公开的一些实施例的显示装置和包括显示装置的电子装置中，可通过在相邻像素之间限定的台阶图案来防止或减少横向泄漏电流，并且可提供与台阶图案重叠并且被施加一电压(例如，设定或预定的电压)的屏蔽图案。因此，可防止显示面板中生成的驱动信号被传送至输入感测单元的感测图案，同时有效地阻挡横向泄漏电流，从而防止或减少输入感测单元的灵敏度的劣化。
尽管已经描述本发明的实施例，应理解，本发明不应局限于这些实施例，而是本领域普通技术人员在本发明的精神和范围及其等同物内可进行各种改变和修改。

Claims (23)

1.一种显示装置，包括：
基底层，具有多个像素区和围绕所述多个像素区的非像素区，所述多个像素区包括第一像素区和与所述第一像素区相邻的第二像素区；
电路层，在所述基底层上并且包括多个绝缘层和多个导电图案；
发光元件层，在所述电路层上；以及
输入感测单元，在所述发光元件层上并且包括与所述非像素区重叠的感测图案，
其中所述发光元件层包括：
像素限定结构，与所述非像素区重叠并且具有分别对应于所述多个像素区的多个像素开口；和
多个发光元件，至少部分在所述多个像素开口中，
其中所述像素限定结构包括与所述非像素区重叠并且围绕所述多个像素区中的每一个的一部分的台阶图案，并且
所述多个导电图案包括在所述多个绝缘层中的至少一个上并且在平面图中与所述台阶图案的至少一部分重叠的屏蔽图案，所述屏蔽图案的至少一部分被配置为具有施加到其的电压。
2.根据权利要求1所述的显示装置，其中，所述多个发光元件当中的一发光元件包括：
第一电极，在所述电路层上；
有机层，在所述第一电极和所述像素限定结构上并且包括发射层；以及
第二电极，在所述有机层上，
其中所述有机层和所述第二电极的一部分在所述台阶图案上。
3.根据权利要求2所述的显示装置，
其中所述像素限定结构进一步包括与所述非像素区重叠的像素限定层，
所述台阶图案具有在所述像素限定层的厚度方向上从所述像素限定层的上表面凹陷的形状，并且
所述台阶图案包括：
与所述像素限定层的所述上表面平行的下表面；和
将所述下表面和所述像素限定层的所述上表面连接的内侧表面。
4.根据权利要求3所述的显示装置，其中所述有机层包括：
第一部分，布置在所述像素限定层的所述上表面上；和
第二部分，布置在所述台阶图案的所述内侧表面上，
其中所述第二部分的厚度小于所述第一部分的厚度。
5.根据权利要求3所述的显示装置，其中所述第二电极包括：
第一电极部分，在所述像素限定层的所述上表面上；和
第二电极部分，在所述台阶图案的所述内侧表面上，
其中所述第二电极部分的厚度小于所述第一电极部分的厚度。
6.根据权利要求3所述的显示装置，
其中所述像素限定结构进一步包括在所述像素限定层上并且在所述平面图中与所述台阶图案部分地重叠的虚设部分，并且
所述有机层包括：
第三部分，在所述虚设部分上；和
第四部分，在所述台阶图案的所述下表面上，
其中所述第三部分和所述第四部分不连接。
7.根据权利要求2所述的显示装置，
其中所述像素限定结构进一步包括与所述非像素区重叠的像素限定层，并且
所述台阶图案包括在所述像素限定层上并且具有从所述像素限定层的上表面开始的倒锥形形状的侧表面。
8.根据权利要求7所述的显示装置，其中所述有机层包括：
第五部分，在所述像素限定层上；和
第六部分，在所述台阶图案上，
其中所述第五部分和所述第六部分不连接。
9.根据权利要求2所述的显示装置，
其中所述第一电极被施加有第一电源电压，并且
所述屏蔽图案被施加有不同于所述第一电源电压的第二电源电压。
10.根据权利要求2所述的显示装置，其中所述有机层包括：
第一发光叠层，在所述第一电极和所述像素限定结构上并且包括第一发射层；
第一电荷生成层，在所述第一发光叠层上；和
第二发光叠层，在所述第一电荷生成层和所述第二电极之间并且包括第二发射层。
11.根据权利要求1所述的显示装置，
其中所述台阶图案包括：
第一台阶图案，围绕所述第一像素区的一部分；和
第二台阶图案，围绕所述第二像素区的一部分，
其中，当所述第一台阶图案不围绕所述第一像素区的部分被限定为第一开口部分并且所述第二台阶图案不围绕所述第二像素区的部分被限定为第二开口部分时，所述第一开口部分和所述第二开口部分不彼此面对。
12.根据权利要求11所述的显示装置，其中所述屏蔽图案在所述平面图中与所述台阶图案的所述第一开口部分和所述第二开口部分中的每一个重叠。
13.根据权利要求11所述的显示装置，其中所述屏蔽图案包括：
第一屏蔽图案，在所述平面图中与所述第一台阶图案重叠；和
第二屏蔽图案，在所述平面图中与所述第二台阶图案重叠，
其中对应于所述第一开口部分的第一子开口部分限定在所述第一屏蔽图案中，并且对应于所述第二开口部分的第二子开口部分限定在所述第二屏蔽图案中。
14.根据权利要求11所述的显示装置，其中所述电路层进一步包括虚设屏蔽图案，所述虚设屏蔽图案与所述屏蔽图案在同一层中，与所述屏蔽图案间隔开，并且围绕所述多个像素区中的任一个。
15.根据权利要求11所述的显示装置，其中在所述平面图中，所述屏蔽图案与所述第一台阶图案重叠并且不与所述第二台阶图案重叠。
16.根据权利要求1所述的显示装置，
其中所述电路层进一步包括电连接至所述多个发光元件当中的一发光元件的信号线，并且
所述多个绝缘层包括：
第一基底绝缘层，所述信号线布置在所述第一基底绝缘层上；和
第二基底绝缘层，在所述第一基底绝缘层上并且所述屏蔽图案布置在所述第二基底绝缘层上。
17.根据权利要求1所述的显示装置，
其中所述电路层进一步包括电连接至所述多个发光元件当中的一发光元件的信号线，并且
所述信号线和所述屏蔽图案在所述多个绝缘层中的同一层上。
18.根据权利要求1所述的显示装置，
其中所述多个像素区进一步包括与所述第二像素区相邻的第三像素区，
所述第一像素区被配置为显示具有第一波长的第一光，
所述第二像素区被配置为显示具有不同于所述第一波长的第二波长的第二光，并且
所述第三像素区被配置为显示具有不同于所述第一波长和所述第二波长的第三波长的第三光。
19.根据权利要求1所述的显示装置，
其中，所述电路层进一步包括在所述平面图中与所述多个像素区的一部分重叠的有源电压线，并且
所述屏蔽图案通过限定在所述多个绝缘层中的至少一个中的屏蔽接触孔电连接至所述有源电压线。
20.根据权利要求19所述的显示装置，
其中在所述基底层中限定第一区和第二区，所述第一区具有第一单元面积尺寸，所述第二区具有等于所述第一单元面积尺寸的第二单元面积尺寸并且与所述第一区间隔开，并且
限定在所述第一区中的屏蔽接触孔的数量和限定在所述第二区中的屏蔽接触孔的数量彼此不同。
21.根据权利要求1-20中任一项所述的显示装置，其中在所述平面图中，所述感测图案与所述屏蔽图案的至少一部分重叠。
22.一种显示装置，包括：
基底层，具有多个像素区和围绕所述多个像素区的非像素区，所述多个像素区包括第一像素区和与所述第一像素区相邻的第二像素区；
多个绝缘层，在所述基底层上；
屏蔽图案，在所述多个绝缘层中的至少一个上并且与所述非像素区重叠，所述屏蔽图案的至少一部分被配置为具有施加到其的电压；
像素限定结构，与所述非像素区重叠并且具有分别对应于所述多个像素区的多个像素开口；以及
发光元件，在所述多个绝缘层上并且包括有机层和所述有机层上的上电极，
其中所述像素限定结构包括与所述非像素区重叠并且围绕所述多个像素区中的每一个的一部分的台阶图案，
所述有机层和所述上电极的一部分在所述台阶图案上，并且
在平面图中，所述台阶图案与所述屏蔽图案的至少一部分重叠。
23.一种电子装置，包括：
显示模块，包括基底层，其中所述基底层具有多个像素区和围绕所述多个像素区的非像素区，所述多个像素区包括：第一像素区，被配置为显示具有第一波长的第一光；和第二像素区，与所述第一像素区相邻并且被配置为显示具有不同于所述第一波长的第二波长的第二光；
窗口，在所述显示模块上；以及
外部壳体，在所述显示模块下方，
其中所述显示模块包括：
电路层，在所述基底层上并且包括多个绝缘层和多个导电图案；
发光元件层，在所述电路层上；以及
输入感测单元，在所述发光元件层上并且包括与所述非像素区重叠的感测图案，
其中所述发光元件层包括：
像素限定结构，与所述非像素区重叠并且具有分别对应于所述多个像素区的像素开口；和
发光元件，至少部分在所述像素开口中，
其中所述像素限定结构包括与所述非像素区重叠并且围绕所述多个像素区中的每一个的一部分的台阶图案，并且
所述多个导电图案包括在平面图中与所述台阶图案的至少一部分重叠的屏蔽图案，所述屏蔽图案的至少一部分被配置为具有施加到其的电压。
CN202311407597.7A 2022-10-27 2023-10-27 显示装置和包括显示装置的电子装置 Pending CN117956840A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220140701A KR20240059824A (ko) 2022-10-27 2022-10-27 표시장치 및 이를 포함하는 전자장치
KR10-2022-0140701 2022-10-27

Publications (1)

Publication Number Publication Date
CN117956840A true CN117956840A (zh) 2024-04-30

Family

ID=90791338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311407597.7A Pending CN117956840A (zh) 2022-10-27 2023-10-27 显示装置和包括显示装置的电子装置

Country Status (3)

Country Link
US (1) US20240147773A1 (zh)
KR (1) KR20240059824A (zh)
CN (1) CN117956840A (zh)

Also Published As

Publication number Publication date
US20240147773A1 (en) 2024-05-02
KR20240059824A (ko) 2024-05-08

Similar Documents

Publication Publication Date Title
CN109950277B (zh) 有机发光显示装置及其制造方法
CN108231834B (zh) 发光显示装置及其制造方法
US11683951B2 (en) Display panel and display device
EP3863060A1 (en) Display device
EP3800667B1 (en) Display device
US11424312B2 (en) Display device
US11737329B2 (en) Display apparatus having column spacer between emission panel and color panel
US20220246701A1 (en) Display device
EP4271161A1 (en) Display device and electronic device including the same
US20240147773A1 (en) Display device and electronic device including the same
US20230209923A1 (en) Light emitting display device and method for manufacturing the same
US20240122006A1 (en) Display device and method of fabricating the same
US20220367585A1 (en) Display device
US20230006174A1 (en) Display panel and display apparatus
CN220383489U (zh) 显示装置
US20220140059A1 (en) Display device
US11995281B2 (en) Display device
JP7378454B2 (ja) 有機発光表示装置
US20230053184A1 (en) Display device and method of fabricating the same
CN220307716U (zh) 显示装置
US20230171994A1 (en) Light emitting display device
EP4164359A1 (en) Electronic device
US20240099075A1 (en) Display device
US20230046092A1 (en) Display apparatus
CN113130592A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication