CN117955490A - 时钟生成装置及方法、调整装置及方法、计算机可读介质 - Google Patents

时钟生成装置及方法、调整装置及方法、计算机可读介质 Download PDF

Info

Publication number
CN117955490A
CN117955490A CN202311361075.8A CN202311361075A CN117955490A CN 117955490 A CN117955490 A CN 117955490A CN 202311361075 A CN202311361075 A CN 202311361075A CN 117955490 A CN117955490 A CN 117955490A
Authority
CN
China
Prior art keywords
temperature
signal
clock signal
frequency
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311361075.8A
Other languages
English (en)
Inventor
佐藤贵之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei Microdevices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microdevices Corp filed Critical Asahi Kasei Microdevices Corp
Publication of CN117955490A publication Critical patent/CN117955490A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明提供一种时钟生成装置及方法、调整装置及方法、计算机可读介质。一种生成输出时钟信号的时钟生成装置具备：第一电压控制型振荡器，其输出输出时钟信号；AD转换器，其具有第二电压控制型振荡器、相位比较器以及数字温度信号发生器，第二电压控制型振荡器响应于数字温度信号变为与来自温度传感器的模拟温度信号对应的值，来输出被输出时钟信号锁相的内部时钟信号，相位比较器检测输出时钟信号与内部时钟信号的相位差，数字温度信号发生器生成与相位比较器检测出的相位差相应的数字温度信号并将该信号输出到第二电压控制型振荡器；以及数字温度补偿电路，其使用数字温度信号，对第一电压控制型振荡器的输出时钟信号的频率进行温度补偿。

Description

时钟生成装置及方法、调整装置及方法、计算机可读介质
技术领域
本发明涉及一种时钟生成装置、时钟生成方法、调整装置、调整方法以及非暂态计算机可读介质。
背景技术
专利文献1中记载了一种具备谐振器、温度传感器151、双路径补偿信号生成器153以及频率补偿器155的时钟生成器(第4栏第26～40行，图2)。在第9栏第17行～第10栏第35行以及图6A～6D中，记载了将PLL(Phase-Locked Loop：锁相环)用作频率补偿电路。非专利文献1中记载了一种使用2个MEMS(Micro-Electro-Mechanical System：微电子机械系统)振子的TEMPDC(温度数字转换器)。
现有技术文献
专利文献
专利文献1：美国专利第10,594,301号说明书
非专利文献
非专利文献1：Meisam Heidarpour Roshan，其他13人，“Dual-MEMS-ResonatorTemperature-to-Digital Converter with 40μKResolution and FOM of 0.12pJK2”，2016IEEE International Solid-State Circuits Conference(ISSCC2016)，2016年2月2日
发明内容
一种时钟生成装置，生成输出时钟信号，所述时钟生成装置具备：第一电压控制型振荡器，其输出所述输出时钟信号；模拟数字转换器即AD转换器，其具有第二电压控制型振荡器、相位比较器以及数字温度信号发生器，所述第二电压控制型振荡器响应于数字温度信号变为与来自温度传感器的模拟温度信号对应的值，来输出被所述输出时钟信号锁相的内部时钟信号，所述相位比较器检测所述输出时钟信号与所述内部时钟信号的相位差，所述数字温度信号发生器生成与所述相位比较器检测出的相位差相应的数字温度信号并将该信号输出到所述第二电压控制型振荡器；以及数字温度补偿电路，其使用所述数字温度信号，对所述第一电压控制型振荡器的所述输出时钟信号的频率进行温度补偿。
一种时钟生成方法，生成输出时钟信号，所述时钟生成方法包括：第一电压控制型振荡器输出所述输出时钟信号；模拟数字转换器即AD转换器响应于数字温度信号变为与来自温度传感器的模拟温度信号对应的值，来通过第二电压控制型振荡器输出被所述输出时钟信号锁相的内部时钟信号，所述AD转换器检测所述输出时钟信号与所述内部时钟信号的相位差，生成与检测出的相位差相应的数字温度信号并将该信号输出到所述第二电压控制型振荡器；以及数字温度补偿电路使用所述数字温度信号，对所述第一电压控制型振荡器的所述输出时钟信号的频率进行温度补偿。
一种调整装置，对时钟生成装置进行调整，所述时钟生成装置使用与对预先决定的温度范围进行分割所得到的多个温度区间分别相对应的补偿函数来对输出时钟信号的频率进行温度补偿，所述调整装置具备：补偿函数决定部，其针对所述多个温度区间中的各温度区间，使用以使相邻的温度区间之间有一部分重叠的方式决定的区间来决定所述补偿函数；以及补偿函数设定部，其对所述时钟生成装置设定与所述多个温度区间分别对应的所述补偿函数。
一种调整方法，对时钟生成装置进行调整，所述时钟生成装置使用与对预先决定的温度范围进行分割所得到的多个温度区间分别相对应的补偿函数来对输出时钟信号的频率进行温度补偿，所述调整方法包括：调整装置针对所述多个温度区间中的各温度区间，使用以使相邻的温度区间之间有一部分重叠的方式决定的区间来决定所述补偿函数；以及所述调整装置对所述时钟生成装置设定与所述多个温度区间分别对应的所述补偿函数。
一种非暂态计算机可读介质，记录有调整程序，所述调整程序使计算机作为对时钟生成装置进行调整的调整装置发挥功能，所述时钟生成装置使用与对预先决定的温度范围进行分割所得到的多个温度区间分别相对应的补偿函数来对输出时钟信号的频率进行温度补偿，所述调整程序使所述计算机作为以下部发挥功能：补偿函数决定部，其针对所述多个温度区间中的各温度区间，使用以使相邻的温度区间之间有一部分重叠的方式决定的区间来决定所述补偿函数；以及补偿函数设定部，其对所述时钟生成装置设定与所述多个温度区间分别对应的所述补偿函数。
附图说明
图1示出本实施方式所涉及的时钟生成装置1的结构。
图2示出本实施方式所涉及的TADC 230的结构。
图3示出本实施方式所涉及的第二VCO 332的结构。
图4A示出输出时钟信号受到1/2倍的频率的干扰成分的影响的情况下的时间波形。
图4B示出输出时钟信号受到1/2倍的频率的干扰成分的影响的情况下的频谱。
图5A示出输出时钟信号受到2倍的频率的干扰成分的影响的情况下的时间波形。
图5B示出输出时钟信号受到2倍的频率的干扰成分的影响的情况下的频谱。
图6示出本实施方式所涉及的相位比较器634的结构。
图7示出相位比较器634的动作波形例。
图8示出变形例所涉及的相位比较器834的结构。
图9示出本实施方式所涉及的环路滤波器936的结构。
图10示出变形例所涉及的环路滤波器1036的结构。
图11示出本实施方式所涉及的数字温度补偿电路1135的结构。
图12示出本实施方式所涉及的线性校正电路1240的结构。
图13示出本实施方式所涉及的多项式电路1342的结构。
图14示出变形例所涉及的多项式电路1442的结构。
图15示出多项式电路1442中的每个温度区间的设定。
图16示出时钟生成装置1的频率误差特性的一例。
图17示出数字温度补偿后的频率误差特性的一例。
图18示出变形例所涉及的多项式电路1842的结构。
图19示出使用LUT的数字温度补偿后的频率误差特性的一例。
图20示出变形例所涉及的TADC 2030的结构。
图21示出其它变形例所涉及的TADC 2130的结构。
图22示出又一变形例所涉及的TADC 2180的结构。
图23示出本实施方式所涉及的调整装置2310的结构。
图24示出本实施方式所涉及的调整装置2310进行的时钟生成装置2301的调整流程。
图25示出本实施方式所涉及的调整装置2310进行的时钟生成装置2301的电流DAC调整流程。
图26示出数字温度信号的线性的一例。
图27示出本实施方式所涉及的调整装置2310进行的时钟生成装置2301的线性校正电路调整流程。
图28A示出数字温度信号的频率误差特性的一例。
图28B示出线性校正后的数字温度信号的频率误差特性的一例。
图29示出本实施方式所涉及的调整装置2310进行的时钟生成装置2301的VDAC调整流程。
图30示出本实施方式所涉及的调整装置2310进行的时钟生成装置2301的补偿函数调整流程。
图31示出数字温度补偿后的频率误差特性的一例。
图32A示出数字温度补偿后的频率温度斜率的一例。
图32B示出在使各区间相重叠来决定补偿函数的情况下的数字温度补偿后的频率温度斜率的一例。
图33示出可以整体地或局部地具体实现本发明的多个方式的计算机2200的例子。
具体实施方式
下面，通过发明的实施方式来说明本发明，但是下面的实施方式并不用于限定权利要求书所涉及的发明。另外，在实施方式中说明的特征的组合不一定全部是发明的解决方案所必需的。
图1示出本实施方式所涉及的时钟生成装置1的结构。时钟生成装置1生成并输出输出时钟信号XOCLK。时钟生成装置1输出第一电压控制型振荡器(第一VCO)120产生的时钟信号作为输出时钟信号，且通过使时钟生成装置1内的其它电路的动作频率为输出时钟信号的整数倍(1或2以上的整数倍)来抑制输出时钟信号的噪声。
时钟生成装置1具备振子105、第一电压控制型振荡器(第一VCO)120、温度传感器125、温度模拟-数字转换器(TADC)130、数字温度补偿电路135、电压数字-模拟转换器(VDAC)140以及低通滤波器(LPF)145。在进行使用晶体振子的振荡的情况下，第一VCO 120也被表示为VCXO(电压控制晶体振荡器)。振子105是晶体振子、MEMS振子或硅酸镓镧型振子等振子(谐振子)。
第一VCO 120使用振子105来产生输出时钟信号，并将该信号输出到时钟生成装置1的外部的装置或电路等。第一VCO 120根据从LPF 145输入的控制电压来改变输出时钟信号的频率。时钟生成装置1根据温度来调整控制电压，由此将第一VCO 120输出的输出时钟信号的频率维持为不依赖于温度的目标频率。
温度传感器125测量时钟生成装置1的温度，输出与时钟生成装置1的温度相应的模拟温度信号。温度传感器125可以设置于时钟生成装置1的壳体内来测定壳体内的温度。另外，时钟生成装置1也可以设置于振子105的附近来测定振子105的温度。
TADC 130与第一VCO 120及温度传感器125连接。TADC 130是AD转换器的一例，也被表示为TEMPDC(温度数字转换器)。TADC 130将来自温度传感器125的模拟温度信号转换为数字温度信号。
数字温度补偿电路135与第一VCO 120及TADC 130连接。数字温度补偿电路135使用来自TADC 130的数字温度信号对第一VCO 120的输出时钟信号的频率进行温度补偿。在本实施方式中，数字温度补偿电路135通过对数字温度信号进行数字处理，来生成用于对输出时钟信号的频率进行温度补偿的数字温度补偿信号。
VDAC 140与数字温度补偿电路135连接。VDAC 140对来自数字温度补偿电路135的数字温度补偿信号进行DA转换后将信号作为模拟温度补偿信号输出。
LPF 145与VDAC 140连接。LPF 145将对来自VDAC 140的模拟温度补偿信号进行了低侧滤波的控制电压输出到第一VCO 120。第一VCO 120被输入与模拟温度补偿信号相应的控制电压，来调整输出时钟信号的频率。
时钟生成装置1也可以还具备调整数据存储部150、模拟温度补偿电路160以及恒温器控制电路170中的任意的组合。调整数据存储部150存储用于对TADC 130、数字温度补偿电路135以及VDAC 140中的至少一者进行调整的调整数据。时钟生成装置1响应于电源变为接通，从调整数据存储部150读出TADC 130、数字温度补偿电路135以及VDAC 140各自的调整参数，并设定给TADC 130、数字温度补偿电路135以及VDAC 140。
模拟温度补偿电路160与温度传感器125连接。模拟温度补偿电路160根据来自温度传感器125的模拟温度信号，通过模拟来对第一VCO 120的输出时钟信号的频率进行温度补偿。在本图的例子中，第一VCO 120接收利用电阻Rdc和电阻Rac对来自数字温度补偿电路135的数字温度补偿信号被VDAC 140转换为模拟所得到的模拟温度补偿信号以及由模拟温度补偿电路160进行了模拟处理所得到的第二模拟温度补偿信号进行分压、且进行了低侧滤波后的控制电压。
模拟温度补偿电路160将输出时钟信号的频率误差抑制为例如大致1/2以下。由此，数字温度补偿电路135能够对输出时钟信号的频率的、通过模拟温度补偿电路160进行温度补偿后仍残留的频率误差进行温度补偿。其结果，在时钟生成装置1具备模拟温度补偿电路160的情况下，数字温度补偿电路135能够使数字补偿成分的范围小且使数字补偿成分的分辨率高。另外，时钟生成装置1能够使从数字温度补偿电路135传递到第一VCO 120的噪声的增益小，能够减少输出时钟信号的噪声。
另外，数字温度补偿电路135能够通过数字处理来生成温度补偿的自由度高、且还对相对于温度变化而言急剧的频率误差进行调和的补偿成分。但另一方面，数字温度补偿电路135有可能伴随数字处理而在输出时钟信号中混入量化噪声。与此相对，模拟温度补偿电路160有时难以生成用于调和相对于温度变化而言急剧的频率误差的补偿成分，但是不存在量化噪声。时钟生成装置1在具备数字温度补偿电路135和模拟温度补偿电路160这两方的情况下，通过模拟温度补偿电路160来补偿大半的频率误差，并通过数字温度补偿电路135来补偿包含相对于温度变化而言急剧的频率误差在内的剩余的频率误差，由此能够生成频率误差小且噪声少的输出时钟信号。
在时钟生成装置1具备恒温器控制电路170的情况下，振子105与温度传感器110及加热器115一起配置于恒温器100内。在此，振子105可以设置于内置TADC 130和数字温度补偿电路135等的半导体芯片的外部。这种半导体芯片也可以还内置第一VCO 120、VDAC 140、LPF 145、调整数据存储部150及模拟温度补偿电路160中的至少一者、或者这些部件的一部分。
恒温器100将配置有振子105、温度传感器110以及加热器115的空间进行密封，使得能够将该空间的温度维持为固定温度。温度传感器110配置于振子105的附近，测定振子105的温度。温度传感器110可以与温度传感器125分开设置，也可以还被用作温度传感器125。加热器115配置于振子105的附近，对振子105进行加热。
恒温器控制电路170与恒温器100连接。恒温器控制电路170进行将恒温器100内的振子105的温度保持为固定的控制。恒温器控制电路170具有振子温度检测器175、目标温度信号生成器180、差动放大器190以及加热器驱动电路195。
振子温度检测器175与温度传感器110连接。振子温度检测器175检测来自温度传感器110的模拟温度信号。振子温度检测器175可以输出与模拟温度信号相应的电压。目标温度信号生成器180生成表示振子105的目标温度的目标温度信号。振子105的目标温度可以是例如110℃等比常温高的温度。目标温度信号生成器180可以输出与目标温度相应的电压作为目标温度信号。
差动放大器190与振子温度检测器175及目标温度信号生成器180连接。差动放大器190将来自振子温度检测器175的模拟温度信号与来自目标温度信号生成器180的目标温度信号之差(例如电压差)放大后输出。加热器驱动电路195与差动放大器190连接。加热器驱动电路195使同模拟温度信号与目标温度信号之差相应的电流流过加热器115。加热器驱动电路195可以是MOSFET，可以是，在由模拟温度信号表示的温度比由目标温度信号表示的温度高的情况下，加热器驱动电路195断开，不向加热器115流通电流，在由模拟温度信号表示的温度变得比由目标温度信号表示的温度低的情况下，加热器驱动电路195接通，向加热器115流通电流。另外，在使消耗电流和面积减少优先的情况下，时钟生成装置1可以不具备恒温器控制电路170、加热器115以及温度传感器110。
图2示出本实施方式所涉及的TADC 230的结构。时钟生成装置1既可以将本图中示出的TADC 230用作TADC 130，也可以将其它TADC用作TADC 130。TADC 230具有第二电压控制型振荡器(第二VCO)232、相位比较器234以及环路滤波器236。
第二VCO 232输出内部时钟信号(VCOCLK)。第二VCO 232可以使用作为TADC 230整体的PLL(Phase-Locked Loop)来产生内部时钟信号。第二VCO 232响应于数字温度信号变为与来自温度传感器125的模拟温度信号对应的值，来输出被输出时钟信号锁相的内部时钟信号。
相位比较器234与第二VCO 232连接。相位比较器234检测来自第一VCO 120的输出时钟信号(XOCLK)与内部时钟信号的相位差，来输出与相位差相应的相位差信号。
环路滤波器236与相位比较器234连接。环路滤波器236作为数字温度信号发生器发挥功能，通过对相位差信号进行滤波和积分，来产生与相位比较器234检测出的相位差的时间积分相应的数字温度信号。另外，环路滤波器236通过对相位差信号进行滤波和积分，来产生与相位比较器234检测出的相位差的时间积分相应的反馈信号并供给到第二VCO232。像这样对相位差信号施加了滤波和积分等转换而得到的信号是基于相位差信号的时间积分而得到的信号的一例，另外，由于是与相位差的时间积分相应的信号，因此能够视作相位差信号的时间积分的一种。在本图的例子中，环路滤波器236将数字温度信号作为反馈信号供给到第二VCO 232。由此，第二VCO 232输出与模拟温度信号及相位比较器检测出的相位差的时间积分相应的频率的内部时钟信号。
在以上示出的TADC 230中，第二VCO 232输出的内部时钟信号的相位借助PLL而受到来自数字温度信号的反馈控制，由此成为锁定为输出时钟信号的相位的状态。当在该状态下向第二VCO 232进行的模拟温度信号输入发生变化的情况下，取而代之地，PLL改变数字温度信号，以继续维持内部时钟信号的锁相状态。即，通过TADC 230将模拟温度信号的变化量转换为数字温度信号的变化量(均换算为温度来转换为相同的变化量)。这样，TADC230作为输出与模拟温度信号对应的数字温度信号的模拟-数字转换器发挥功能。
此外，在本图的例子中，内部时钟信号的频率被调整为输出时钟信号的频率。在内部时钟信号的频率被调整为输出时钟信号的2以上的整数倍的频率的情况下，TADC 230也可以包括配置于第二VCO 232与相位比较器234之间的、按整数分频比来对频率进行分频的分频器，通过分频器来对内部时钟信号进行分频。取而代之地，也可以是，TADC 230即使在内部时钟信号具有输出时钟信号的2以上的整数倍的频率的情况下也不具有如上所述的分频器，而是通过相位比较器234按输出时钟信号的每个循环进行输出时钟信号和内部时钟信号的沿的相位比较。具体地说，在内部时钟信号的频率为输出时钟信号的频率的N倍(N为1以上的整数)的情况下，无论N＝1、2、3、…，相位比较器234的输出值被更新后的频率都与输出时钟信号的频率相同。因而，无论N为哪个值，相位比较器234的输出值都不变，能够实现内部时钟信号的相位锁定为输出时钟信号的相位的状态。因此，TADC 230只要具备被限制成以超过输出时钟信号的频率的N-1倍且小于N+1倍的范围内的频率来输出内部时钟信号的第二VCO、或者另外具备用于将内部时钟信号的频率控制为输出时钟信号的频率的N倍附近的电路，则可以不具备配置于第二VCO 232与相位比较器234之间的分频比为N的分频器。
图3示出本实施方式所涉及的第二VCO 332的结构。时钟生成装置1可以将第二VCO332用作TADC 130内的电路或者TADC 230内的第二VCO 232。第二VCO 332包括环形振荡器340和电源电流发生器350。
环形振荡器340以同由来自温度传感器125的模拟温度信号指定的温度与由数字温度信号指定的温度之差相应的频率进行振荡。在本实施方式中，环形振荡器340以与从电源电流发生器350接收的电源电流相应的频率进行振荡，产生内部时钟信号(VCOCLK)。在本图的例子中，环形振荡器340具有呈环状连接的多个反相延迟元件(奇数个反相延迟元件)，内部时钟信号每经过多个反相延迟元件中的各反相延迟元件就被反转。此外，环形振荡器340也可以在反相延迟元件彼此之间包括任意数量的非反相延迟元件。在环形振荡器340中，当从电源电流发生器350输入的电源电流变得更高时，各反相延迟元件的开关速度变得更高，因此内部时钟信号的频率进一步上升。在环形振荡器340中，当从电源电流发生器350输入的电源电流变得更低时，各反相延迟元件的开关速度变得更低，因此内部时钟信号的频率进一步下降。
在本实施方式中，环形振荡器340输出具有相位不同的多个相的多相内部时钟信号来作为内部时钟信号。环形振荡器340可以将多个反相延迟元件中的每隔预先决定的个数(每隔偶数个)的反相延迟元件所输出的K个时钟信号作为多相时钟信号的各相的时钟信号VCK[k](k＝K-1、…2、1、0)来输出。由此，环形振荡器340能够输出每隔信号经过预先决定的个数的反相逻辑元件所需的时间、相位就发生偏移的多相内部时钟信号VCK[K-1：0]。此外，VCK[K-1：0]表示VCK[K-1]、…VCK[2]、VCK[1]、VCK[0]这K个信号的组。
电源电流发生器350将与来自温度传感器125的模拟温度信号及相位比较器234检测出的相位差相应的电源电流供给到环形振荡器340。在本图的例子中，电源电流发生器350被输入作为与相位比较器234所输出的相位差信号相应的反馈信号的数字温度信号，将同与由模拟温度信号指定的温度与由数字温度信号指定的温度之差相应的电源电流供给到环形振荡器340。
电源电流发生器350包括FET 352、电阻Ra、电流DAC 354、差动放大器356以及FET358。FET 352及电阻Ra串联连接于电源与地之间。FET 352可以是MOSFET，根据输入到控制端子(栅极)的电压来调整流过主端子之间(漏极-源极之间)的电流。电阻Ra使FET 352与电阻Ra之间的节点为与流过电阻Ra的电流相应的电压(电压＝电阻值Ra×电流)。
电流DAC 354从FET 352引入由数字的反馈信号(数字温度信号)指定的电流并流通该电流。由此，电阻Ra流通从FET 352中流动的电流减去电流DAC 354中流动的电流所得到的电流。差动放大器356根据FET 352与电阻Ra之间的节点的电压同模拟温度信号的电压的比较结果来控制FET 352的控制端子的电压。由此，差动放大器356以使FET 352与电阻Ra之间的节点的电压同模拟温度信号的电压一致的方式调整FET 352中流动的电流。
在本实施方式中，输入到第二VCO 332的模拟温度信号随着温度上升而电压变低，随着温度下降而电压变高。在电源电流发生器350中，在数字温度信号的值相同的情况下，随着模拟温度信号的值变高(即，随着由模拟温度信号指定的温度变低)，向FET 352流通更多的电流来使FET 352与电阻Ra之间的节点的电压上升。另外，在电源电流发生器350中，在模拟温度信号的值相同的情况下，随着数字温度信号的值变高(即随着由数字温度信号指定的温度变高)，使被电流DAC 354引入的电流引入量增加来使FET 352中流动的电流增加。由此，电源电流发生器350使同由模拟温度信号指定的温度与由数字温度信号指定的温度之差相应的电流流过FET 352，更具体地说，使与从由数字温度信号指定的温度减去由模拟温度信号指定的温度所得到的差相应的电流流过FET 352。
多个FET 358是与环形振荡器340内的多个反相逻辑元件分别对应地设置的，向多个反相逻辑元件中的各反相逻辑元件流通与流过FET 352的电流成正比的电源电流。由此，在由数字温度信号指定的温度比由模拟温度信号指定的温度高的情况下，电源电流发生器350使内部时钟信号的频率相比于作为基准的频率而言过渡性地上升。但是，该频率上升量被与PLL的反馈所导致的数字温度信号的下降相伴的频率下降所抵消，状态最终收敛为由数字温度信号指定的温度与由模拟温度信号指定的温度一致。反之，在由数字温度信号指定的温度比由模拟温度信号指定的温度低的情况下，使内部时钟信号的频率相比于作为基准的频率而言过渡性地下降。但是，该频率下降量被与PLL的反馈所导致的数字温度信号的上升相伴的频率上升所抵消，状态最终收敛为由数字温度信号指定的温度与由模拟温度信号指定的温度一致。
图4A示出输出时钟信号受到1/2倍的频率的干扰成分的影响的情况下的时间波形。图4B示出输出时钟信号受到1/2倍的频率的干扰成分的影响的情况下的频谱。在时钟生成装置1内的电路以输出时钟信号的频率Fout的1/2的频率(1/2)Fout进行动作的情况下，如图4A所示，输出时钟信号的每1个周期的沿(图4A中的上升沿)交替地受到频率(1/2)Fout的干扰成分的上升沿和下降沿的影响，导致时钟周期的长度发生增减。其结果，如图4B所示，等效于以调制频率(1/2)Fout对输出时钟信号进行调制，在频率Fout的主成分中叠加有频率(1/2)Fout和频率(3/2)Fout的杂散(spurious)成分。同样地，输出时钟信号由于具有小于频率Fout的频率的干扰成分的影响而被叠加噪声。
图5A示出输出时钟信号受到2倍的频率的干扰成分的影响的情况下的时间波形。图5B示出输出时钟信号受到2倍的频率的干扰成分的影响的情况下的频谱。在时钟生成装置1内的电路以输出时钟信号的频率Fout的2倍的频率2×Fout进行动作的情况下，如图5A所示，输出时钟信号的每1个周期的沿(图5A中的上升沿和下降沿)虽然受到频率2×Fout的干扰成分的上升沿的影响，但是只要干扰成分的频率不发生变动，时钟周期就不发生变动。其结果，如图5B所示，即使存在频率2×Fout的干扰成分，输出时钟信号也不被叠加杂散成分。同样地，输出时钟信号不会由于具有频率Fout的整数倍(正的整数倍)的频率的干扰成分的影响而被叠加噪声。
因此，本实施方式所涉及的第二VCO 232被调整成具有输出时钟信号的整数倍的频率，并构成为响应于数字温度信号变为与来自温度传感器的模拟温度信号对应的值，来产生被输出时钟信号锁相的内部时钟信号。由此，时钟生成装置1能够避免内部时钟信号对输出时钟信号叠加杂散成分，来减少叠加于输出时钟信号的噪声。
另外，本实施方式所涉及的时钟生成装置1将来自第一VCO 120的时钟信号作为时钟生成装置1的输出时钟信号输出到外部，将来自第二VCO 232的时钟信号仅使用于时钟生成装置1内部。在此，MEMS振子的Q值(品质因数)例如为几万左右，与此相对，IC内置的利用PLL的VCO的Q值即使在设为例如被认为噪声性能佳的LC谐振腔型振荡器结构的情况下也为10左右，IC内置的VCO的噪声性能远比使用MEMS振子等的VCO的噪声性能差。因此，在将使用晶体振子或MEMS振子等振子105进行振荡的振荡器用作第一VCO 120、将使用PLL进行振荡的振荡器用作第二VCO 232的情况下，时钟生成装置1能够将来自噪声小的第一VCO 120的时钟信号作为输出时钟信号来输出。
图6示出本实施方式所涉及的相位比较器634的结构。时钟生成装置1可以将相位比较器634用作TADC 130内的电路、或者用作TADC 230内的相位比较器234。相位比较器634包括多个触发器(FF)和二进制转换器640。
多个FF(图中FF5～FF0)在输出时钟信号的定时(例如上升沿)分别对多相内部时钟信号VCK[5：0]进行采样。然后，多个FF输出对多相内部时钟信号VCK[5：0]进行采样而得到的值Q[5：0]。在本实施方式中，相位比较器634包括6个FF，但是FF的数量可以是2以上的任意数量。二进制转换器640与多个FF连接，将值Q[5：0]转换为相位差信号TDC[3：0]。
图7示出相位比较器634的动作波形例。相位比较器634被输入多相内部时钟信号VCK[5：0]，该多相内部时钟信号VCK[5：0]被调整成各自具有与输出时钟信号相同的频率，且每隔预先决定的相位差，相位就发生偏移。多个FF在输出时钟信号(XOCLK)的定时对多相内部时钟信号VCK[5：0]进行采样。在本图的例子中，多个FF在输出时钟信号的第1个上升沿处采样到Q[5：0]＝6’b001110，在第2个上升沿处采样到Q[5：0]＝6’b000111，在第3个上升沿处采样到Q[5：0]＝6’b100011，在第4个上升沿处采样到Q[5：0]＝6’b110001。此外，6’bXXXXXX是用2进制6位表示“XXXXXX”的值。
二进制转换器640将值Q[5：0]转换为表示相位差的相位差信号TDC[3：0]。在本图的例子中，二进制转换器640观察Q[5：0]的从高位起的各位的值，并根据值从0变化为1的位的位置来决定输出TDC[3：0]的值。其中，二进制转换器640将Q[5：0]的位视作是循环的，并将Q[0]视作Q[5]的高位来确定值从0变化为1的位。在Q[5：0]＝6’b001110的情况下，将TDC[3：0]设为4’b0011，表示输出时钟信号XOCLK的相位相比于内部时钟信号VCOCLK的相位而言先行了+1.5步(即应该使内部时钟信号VCOCLK的相位提早+1.5步)。二进制转换器640在Q[5：0]＝6’b000111的情况下将TDC[3：0]设为4’b0001，表示输出时钟信号XOCLK的相位相比于内部时钟信号VCOCLK的相位而言先行了+0.5步。二进制转换器640在Q[5：0]＝6’b100011的情况下将TDC[3：0]设为4’b1111，表示输出时钟信号XOCLK的相位相比于内部时钟信号VCOCLK的相位而言先行了-0.5步(慢0.5步)。二进制转换器640在Q[5：0]＝6’b110001的情况下将TDC[3：0]设为4’b1101，表示输出时钟信号XOCLK的相位相比于内部时钟信号VCOCLK的相位而言先行了-1.5步(慢1.5步)。此外，以上所示的相位差信号TDC[3：0]以0.5步为1个单位，将负的值用2的补数表达来表示。
相位比较器634如上所述那样进行输出时钟信号和内部时钟信号的数字相位比较，来输出数字的相位差信号TDC[5：0]。第二VCO 232或第二VCO332经由环路滤波器236接收与相位差信号TDC[5：0]相应的反馈信号(数字温度信号)，在相位差信号TDC[5：0]为正的情况下接受大致较高的反馈信号来使内部时钟信号的频率大致上升，在相位差信号TDC[5：0]为负的情况下接受大致较低的反馈信号来使内部时钟信号的频率大致下降。由此，TADC230能够以具有输出时钟信号的整数倍的频率的方式调整内部时钟信号的频率，来使内部时钟信号被输出时钟信号锁相。
如以上所示的那样，TADC 130可以通过TADC 230来实现，在该情况下，TADC 230使用具有输出时钟信号的整数倍的频率的内部时钟信号来将来自温度传感器125的模拟温度信号转换为数字温度信号。在此，当使用将模拟温度信号的电压直接转换为数字值的AD转换器作为TADC 130时，为了减少输出时钟信号的噪声，必须使足以表达数字温度信号的高分辨率的AD转换器以输出时钟信号的整数倍的频率进行动作。但是，难以使这种高分辨率的AD转换器进行高速动作，而且这种高分辨率的AD转换器难以防止杂散发生。在例如ΔΣ调制器型的AD转换器的情况下，整体的动作速度受对模拟电压进行采样的开关电容器电路、模拟积分器的动作速度的限制，使得难以以输出时钟信号的整数倍的频率进行动作。另外，在例如逐次比较型(SAR型)的AD转换器的情况下，为了通过逐次比较处理得到M位的数字值，会进行M次转换动作。当使该M次转换动作与频率Fout的输出时钟信号同步地进行时，AD转换器产生频率(1/M)Fout的频率成分，导致在输出时钟信号中叠加杂散成分。通过使用PLL将模拟温度信号转换为数字温度信号，不使用这种高速且高分辨率的AD转换器就能够实现TADC 230。
图8示出变形例所涉及的相位比较器834的结构。时钟生成装置1也可以将相位比较器834用作TADC 130内的电路或者用作TADC 230内的相位比较器234。相位比较器834可以构成为包括相位比较器634，相位比较器834中的多个FF及二进制转换器640与相位比较器634的对应的结构构件相同，因此省略说明。
相位比较器834除了具有包括二进制转换器640和多个FF的相位比较器634以外，还具有锁定检测电路842、频率检测电路844、频率比较电路850以及选择电路862。锁定检测电路842与二进制转换器640连接。锁定检测电路842是判定电路的一例，判定相位比较器634检测出的相位差是否变为处于预先决定的范围外。
锁定检测电路842在输出时钟信号(XOCLK)的定时对二进制转换器640所输出的相位差信号P[3：0](相当于图6中的TDC[3：0])进行采样。设为相位差信号P[3：0]是6种值-2.5、-1.5、-0.5、+0.5、+1.5、+2.5中的任一种，预先决定的锁相状态的范围是-1.5、-0.5、+0.5、+1.5。锁定检测电路842响应于相位差信号P[3：0]处于-1.5至+1.5的范围内、或者响应于在输出时钟信号的预先决定的数量(2以上的数量)的循环的期间相位差信号P[3：0]处于-1.5至+1.5的范围内，来判定为内部时钟信号(VCOCLK)已被输出时钟信号锁相。锁定检测电路842响应于相位差信号P[3：0]处于-1.5至+1.5的范围外、或者响应于在输出时钟信号的预先决定的数量(2以上的数量)的循环的期间相位差信号P[3：0]脱离于-1.5至+1.5的范围，来判定为内部时钟信号没有被输出时钟信号锁相。
频率检测电路844与锁定检测电路842连接。频率检测电路844包括计数器846和计数器848，响应于相位比较器634检测出的相位差变为处于预先决定的范围外，来检测输出时钟信号和内部时钟信号的频率。在内部时钟信号已被输出时钟信号锁相的情况下(在锁定检测电路842输出的LOCK(锁定)信号＝RESET(重置)信号为1的情况下)，计数器846和计数器848所输出的计数值被重置为0。当变为内部时钟信号没有被输出时钟信号锁相的状态(LOCK信号＝RESET信号为0)时，计数器846按内部时钟信号的每个周期进行递增。当变为内部时钟信号没有被输出时钟信号锁相的状态(LOCK信号＝RESET信号为0)时，计数器848按输出时钟信号的每个周期进行递增。由此，计数器846和计数器848测量内部时钟信号和输出时钟信号的每单位时间的脉冲数(即频率)。
此外，在调整成内部时钟信号具有输出时钟信号的2以上的整数倍的频率的情况下，计数器846也可以经由以整数分频比进行分频的分频器来接收内部时钟信号并计数。取而代之地，也可以是，频率检测电路844将计数器848所输出的计数值乘以整数倍后输出到频率比较电路850。
频率比较电路850与频率检测电路844连接。频率比较电路850将内部时钟信号的频率与输出时钟信号的频率(输出时钟信号的整数倍的频率)进行比较。频率比较电路850包括比较器852、放大器854、比较器856、放大器858以及加法器860。比较器852判定计数器846的计数值是否大于计数器848的计数值、即内部时钟信号的频率是否比输出时钟信号的整数倍的频率高。放大器854通过将比较器852的比较结果乘以-2.5来将其放大，在内部时钟信号的频率比输出时钟信号的整数倍的频率高的情况下输出相位差信号的最小值-2.5。
比较器856判定计数器846的计数值是否为计数器848的计数值以下、即内部时钟信号的频率是否为输出时钟信号的整数倍的频率以下。放大器858通过将比较器856的比较结果乘以+2.5来将其放大，在内部时钟信号的频率为输出时钟信号的整数倍的频率以下的情况下输出相位差信号的最大值+2.5。除了放大器854和放大器858的输出以外，加法器860还输出表示最小值-2.5或最大值+2.5的相位差信号FCOMP[3：0]。该相位差信号FCOMP[3：0]表示为了使频率与输出时钟信号的整数倍的频率一致而使内部时钟信号的相位相对于输出时钟信号而言相对地变化并在此基础上使内部时钟信号的相位滞后(或超前)的大小。
选择电路862与二进制转换器640及频率比较电路850连接。选择电路862响应于相位比较器634检测出的相位差处于预先决定的范围内(锁相的状态)来选择相位比较器634检测出的相位差(相位差信号P[3：0])。另外，选择电路862响应于相位比较器634检测出的相位差变为处于预先决定的范围外(没有锁相的状态)，来选择根据输出时钟信号的整数倍的频率与内部时钟信号的频率的比较结果决定的相位差(相位差信号FCOMP[3：0])。选择电路862将选择出的相位差信号作为相位差信号TDC[3：0]来输出。
时钟生成装置1通过使用相位比较器834，能够在内部时钟信号没有被输出时钟信号锁相的期间输出以使内部时钟信号的频率与输出时钟信号的频率接近的方式改变相位差的相位差信号FCOMP[3：0]，当内部时钟信号被输出时钟信号锁相时，能够输出使内部时钟信号与输出时钟信号的相位差减少的相位差信号P[3：0]。第二VCO 232经由环路滤波器236接收来自温度传感器125的模拟温度信号以及选择电路862选择出的相位差信号的时间积分信号，并输出与接收到的相位差相应的频率的内部时钟信号。由此，时钟生成装置1即使在内部时钟信号的频率与输出时钟信号的整数倍的频率之间存在大的差异的情况下，也能够调整内部时钟信号和输出时钟信号的频率来进行锁相。
图9示出本实施方式所涉及的环路滤波器936的结构。时钟生成装置1可以将环路滤波器936用作TADC 230内的环路滤波器236。环路滤波器936包括放大器940、延迟元件942、放大器944、积分器946以及加法器948。
放大器940利用增益Gp将相位差信号TDC[3：0]放大。延迟元件942与放大器940连接。延迟元件942在输出时钟信号的定时对放大器940输出的信号进行采样。
放大器944利用增益GI将相位差信号TDC[3：0]放大。积分器946与放大器944连接。积分器946每到输出时钟信号的定时对放大器944输出的信号进行积分。积分器946可以将输出时钟信号的当前循环中的积分值与当前循环中的放大器944的输出值相加来设为下一循环的积分值。取而代之地，也可以是，积分器946将输出时钟信号的当前循环中的积分值乘以预先决定的衰减系数(小于1.0的正的系数)来使其衰减后与当前循环中的放大器944的输出值相加来设为下一循环的积分值。
加法器948将延迟元件942和积分器946的输出相加后作为数字温度信号和给第二VCO 232的反馈信号进行输出。以上示出的环路滤波器936作为具有包括放大器940和延迟元件942的比例路径(Proportional Path)以及包括放大器944和积分器946的积分路径(Integral Path)的PI反馈电路发挥功能。
图10示出变形例所涉及的环路滤波器1036的结构。时钟生成装置1也可以将环路滤波器1036用作TADC 230内的环路滤波器236。环路滤波器1036与环路滤波器936同样地包括放大器940、延迟元件942、放大器944、积分器946以及加法器948。如本图所示，环路滤波器1036可以从环路滤波器1036内的中间节点(在本图的例子中为积分器946的输出节点)输出数字温度信号，来代替将作为环路滤波器1036的最终输出的反馈信号还用作数字温度信号。
图11示出本实施方式所涉及的数字温度补偿电路1135的结构。时钟生成装置1可以将数字温度补偿电路1135用作数字温度补偿电路135。数字温度补偿电路1135包括线性校正电路1140、多项式电路1142以及ΔΣ调制器1144。
线性校正电路1140对数字温度信号进行线性校正。多项式电路1142与线性校正电路1140连接。多项式电路1142输出将线性校正后的数字温度信号进行多项式转换而得到的信号。ΔΣ调制器1144将多项式电路1142所输出的信号进行德尔塔西格玛转换后作为数字温度补偿信号进行输出。作为一例，ΔΣ调制器1144可以是MASH-111等德尔塔西格玛转换器。
图12示出本实施方式所涉及的线性校正电路1240的结构。时钟生成装置1可以将线性校正电路1240用作数字温度补偿电路1135内的线性校正电路1140。线性校正电路1240与输出时钟信号同步地进行动作。线性校正电路1240包括多个取幂器1250、多个放大器1252、以及加法器1254。多个取幂器1250计算利用多个阶次对数字温度信号进行取幂而得到的多个取幂值(1次方、2次方、3次方等的值)。多个放大器1252对数字温度信号的多个取幂值分别乘以多个增益(P1、P2、P3等)。加法器1254将多个放大器1252的输出相加后作为校正后的数字温度信号进行输出。
图12中示出的线性校正电路1240通过利用3次函数对数字温度信号进行校正来输出线性地校正后的数字温度信号。取而代之地，线性校正电路1240也可以将阶次不同的M次函数用作校正函数，也可以将M次函数以外的任意的函数用作校正函数。此外，线性校正电路1240可以将调整数据存储部150中存储的调整数据中包含的1个或多个调整参数用作校正函数的参数(例如多个增益P1～P3)。
图13示出本实施方式所涉及的多项式电路1342的结构。时钟生成装置1可以将多项式电路1342用作数字温度补偿电路1135内的多项式电路1142。多项式电路1342与输出时钟信号同步地将数字温度信号转换为数字温度补偿信号。多项式电路1342包括多个取幂器1350、多个放大器1352、以及加法器1354。多个取幂器1350计算利用多个阶次对来自线性校正电路1140的数字温度信号进行取幂而得到的多个取幂值(1次方、2次方、…、N次方等的值)。多个放大器1352对数字温度信号的多个取幂值分别乘以多个增益(G1、G2、…、GN等)。加法器1354将多个放大器1352的输出相加后作为数字温度补偿信号进行输出。
图13中示出的多项式电路1342利用N次函数将数字温度信号转换为数字温度补偿信号。多项式电路1342也可以将任意的阶次的N次函数用作用于温度补偿的补偿函数，也可以将N次函数以外的任意的函数用作补偿函数。例如，多项式电路1342也可以被置换为将N次抽样函数用作补偿函数的抽样电路。此外，多项式电路1342可以将调整数据存储部150中存储的调整数据中包含的1个或多个调整参数用作补偿函数的参数(例如多个增益G1～GN)。
图14示出变形例所涉及的多项式电路1442的结构。时钟生成装置1可以将多项式电路1442代替多项式电路1342用作数字温度补偿电路1135内的多项式电路1142。多项式电路1442使用与将预先决定的温度范围进行分割所得到的多个温度区间分别相对应的补偿函数，将数字温度信号转换为数字温度补偿信号。由此，数字温度补偿电路1135能够使用与多个温度区间分别相对应的补偿函数对输出时钟信号的频率进行温度补偿。
多项式电路1442与输出时钟信号同步地将数字温度信号转换为数字温度补偿信号。多项式电路1442包括多个取幂器1350、多个放大器1352、加法器1354、温度区间选择电路1450、函数生成电路1452以及温度偏移电路1454。多个取幂器1350、多个放大器1352及加法器1354与图13的多个取幂器1350、多个放大器1352及加法器1354相同，因此省略除了下面的不同点以外的说明。
温度区间选择电路1450根据数字温度信号来从多个温度区间中选择要使用的温度区间。函数生成电路1452与温度区间选择电路1450连接。函数生成电路1452生成使用了与温度区间选择电路1450所选择出的温度区间相应的参数的补偿函数。本变形例的函数生成电路1452根据选择出的温度区间来将应该对多个放大器1352中的各放大器设定的增益供给到多个放大器1352中的各放大器。另外，函数生成电路1452根据选择出的温度区间来输出应该使数字温度信号偏移的温度偏移量。
温度偏移电路1454与函数生成电路1452连接。温度偏移电路1454使数字温度信号偏移从函数生成电路1452接收的温度偏移量。由此，温度偏移电路1454无论在数字温度信号所表示的温度值包含于哪个温度区间的情况下，都能够以使温度区间内的最小温度值成为基准值(例如0)的方式转换数字温度信号。通过该温度偏移动作，可以不用针对每个温度区间准备不同的取幂器1350，能够防止电路面积的增加。
多项式电路1442使用函数生成电路1452所生成的补偿函数，通过多个取幂器1350、多个放大器1352、以及加法器1354来生成数字温度补偿信号。多项式电路1442通过将所生成的数字温度补偿信号经由VDAC 140和LPF 145供给到第一VCO 120，来控制第一VCO120的输出时钟信号的频率。
图15示出多项式电路1442中的每个温度区间的设定。函数生成电路1452使用本设定来输出与温度区间选择电路1450选择出的温度区间对应的多个补偿增益和温度偏移量。在本图的例子中，时钟生成装置1的温度补偿范围为-40℃～+105℃。时钟生成装置1的温度补偿范围被分割为温度区间1～5这5个温度区间。
温度区间1为-40℃～-11℃的范围。温度区间1对应有温度偏移量0以及对各放大器1352设定的各阶次的补偿增益G11、G12、…、G1N。
温度区间2为-11℃～+18℃的范围。温度区间2对应有温度偏移量29以及对各放大器1352设定的各阶次的补偿增益G21、G22、…、G2N。在温度区间2中，温度偏移电路1454从数字温度信号所表示的温度减去温度偏移量29。例如在取当数字温度信号是-40℃时为0、且温度每增加1℃就增加1的值的情况下，当数字温度信号是-11℃时，为29。在该情况下，温度偏移电路1454通过针对温度区间2从数字温度信号减去29，来将温度区间2中的-11℃转换为0。通过在其它温度区间中也使数字温度信号同样地偏移，温度偏移电路1454能够将所有温度区间内的最小温度转换为相同的基准值(例如0)。
温度区间3为+18℃～+47℃的范围。温度区间3对应有温度偏移量58以及对各放大器1352设定的各阶次的补偿增益G31、G32、…、G3N。
温度区间4为+47℃～+76℃的范围。温度区间4对应有温度偏移量87以及对各放大器1352设定的各阶次的补偿增益G41、G42、…、G4N。
温度区间5为+76℃～+105℃的范围。温度区间5对应有温度偏移量116以及对各放大器1352设定的各阶次的补偿增益G51、G52、…、G5N。
图16示出时钟生成装置1的频率误差特性的一例。本图中示出的图表的横轴是温度，纵轴是频率误差[ppm]。在不进行温度补偿的情况下，时钟生成装置1的频率误差在时钟生成装置1的温度补偿范围(-40℃～+105℃)内可能具有多个极值和拐点。多项式电路1442通过将温度补偿范围分割为多个温度区间并生成与各个温度区间相对应的补偿函数，能够减少各个温度区间中包含的极值和拐点的数量来使用更低阶次的补偿函数提高温度补偿的精度。
图17示出数字温度补偿后的频率误差特性的一例。本图中示出的图表的横轴是温度，纵轴是频率误差[ppb]。通过如图15所示那样对将温度补偿范围(-40℃～+105℃)进行分割而得到的各温度区间分配补偿函数，多项式电路1442能够遍及整个温度补偿范围地减少频率误差。
在此，在想要利用模拟温度补偿电路将温度补偿范围进行分割并针对每个温度区间进行温度补偿的情况下，在温度区间的边界附近，相邻温度区间的补偿成分会漏出，难以进行准确的温度补偿。时钟生成装置1使用由TADC 130从模拟转换为数字所得到的数字温度信号，通过由多项式电路1442进行的数字处理来生成数字温度补偿信号，由此能够对将温度补偿范围进行分割而得到的各温度区间分配补偿函数。
图18示出变形例所涉及的多项式电路1842的结构。时钟生成装置1可以将多项式电路1842代替多项式电路1342和多项式电路1442用作数字温度补偿电路1135内的多项式电路1142。多项式电路1842响应于数字温度信号表示温度区间之间的边界部分的温度，来使用查找表中保存的温度补偿值对第一VCO 120的输出时钟信号的频率进行控制。
多项式电路1842除了包括图14中示出的多项式电路1442的各构件以外，还包括查找表1850。多项式电路1842中的标注了与多项式电路1442相同的标记的各构件的功能及结构与多项式电路1442中的对应的构件相同，因此下面省略除了不同点以外的说明。
查找表1850包括存储区域1852和校正量选择电路1854。存储区域1852以与相邻的温度区间之间的边界部分的温度相对应的方式存储该温度下的频率校正量。存储区域1852以与数字温度信号的多个(例如L个(L>2))值分别相对应的方式存储频率校正量。
校正量选择电路1854与存储区域1852连接。校正量选择电路1854在数字温度信号的值与存储区域1852内的任一个温度值一致的情况下，输出与该温度值相对应的频率校正量(温度补偿值)。校正量选择电路1854在数字温度信号的值与存储区域1852内的哪个温度值都不一致的情况下，输出频率校正量0。
加法器1354将多个放大器1352的输出与校正量选择电路1854所输出的频率校正量相加后作为数字温度补偿信号进行输出。由此，在数字温度信号为特定的值的情况下，多项式电路1842能够使用查找表1850中保存的温度补偿值对输出时钟信号的频率进行控制。
此外，在以上示出的多项式电路1842中，查找表1850输出作为应该与使用了多个取幂器1350和多个放大器1352的补偿函数的值相加的调整值的温度补偿值。取而代之地，也可以是，多项式电路1842在存储区域1852中登记的特定温度下通过将来自多个放大器1352的输出设为禁用(disable)或0等来禁用补偿函数，将查找表1850所输出的温度补偿值作为数字温度补偿信号的值进行输出。
另外，以上示出的查找表1850作为联想存储器发挥功能，其存储多组的温度与频率校正量的组，输出与数字温度信号所表示的温度对应的频率校正量。取而代之地，也可以是，查找表1850在温度区间的边界附近具有带地址的存储区域，响应于数字温度信号所表示的温度作为地址而被输入，来输出保存于该地址的频率校正量。
图19示出使用查找表(LUT)的数字温度补偿后的频率误差特性的一例。本图中示出的图表的横轴是温度，纵轴是频率误差[ppb]。在本图中，虚线是不使用查找表的情况下的频率误差特性，与图17的频率误差特性相同。实线表示还使用查找表的情况下的频率误差特性。多项式电路1842在数字温度信号表示温度区间之间的边界部分的温度的情况下使用查找表1850中存储的温度补偿值，由此能够减少温度区间之间的边界部分处的频率温度斜率来抑制不连续性从而减少频率误差。
图20示出变形例所涉及的TADC 2030的结构。时钟生成装置1也可以使用TADC2030来代替TADC 230。TADC 2030是TADC 230的变形例，因此对具有与TADC 230相同的功能及结构的构件标注与TADC 230中的标记相同的标记，下面省略除了不同点以外的说明。
TADC 2030除了包括TADC 230的各构件以外还包括ΔΣ调制器2038。ΔΣ调制器2038对同输出时钟信号与内部时钟信号的相位差的时间积分相应的相位差信号(或者基于相位差信号得到的信号)进行德尔塔西格玛调制后将其输出到第二VCO 232。
第二VCO 232对数字的反馈信号离散地响应，因此在不设置ΔΣ调制器2038的TADC 230中，有时由于与第二VCO 232的离散性响应相伴的周期性动作而在数字温度信号的频谱中产生杂散的峰。在TADC 2030中，通过ΔΣ调制器2038对环路滤波器236的输出进行德尔塔西格玛转换，由此能够使杂散扩散，减少杂散的峰。
图21示出其它变形例所涉及的TADC 2130的结构。时钟生成装置1也可以使用TADC2130来代替TADC 230。TADC 2130是TADC 230的变形例，因此对具有与TADC 230相同的功能及结构的构件标注与TADC 230中的标记相同的标记，下面省略除了不同点以外的说明。
TADC 2130除了包括TADC 230的各构件以外还包括抖动施加电路2140。抖动施加电路2140对同输出时钟信号与内部时钟信号的相位差相应的相位差信号(或者基于相位差信号得到的信号)施加抖动后将其输出到第二VCO 232。
如图20中关联地示出的那样，在TADC 230中，有时在数字温度信号的频谱中产生杂散的峰。在TADC 2130中，抖动施加电路2140对通过环路滤波器236进行了积分和滤波的相位差信号(基于相位差信号得到的信号)施加具有伪随机图案的抖动。作为一例，抖动施加电路2140可以是使用斐波那契LFSR(Linear Feedback Shift Register：线性反馈移位寄存器)等线性反馈移位寄存器的电路。在TADC 2130中，能够通过对环路滤波器236的输出施加抖动来使在数字温度信号中产生的杂散扩散从而减少杂散的峰。
图22示出又一变形例所涉及的TADC 2180的结构。时钟生成装置1也可以使用TADC2180来代替TADC 230。TADC 2180是TADC 230、TADC 2030以及TADC 2130的变形例，因此对具有与TADC 230、TADC 2030及TADC 2130相同的功能及结构的构件标注与TADC 230、TADC2030及TADC 2130中的标记相同的标记，下面省略除了不同点以外的说明。
TADC 2180除了包括TADC 230的各构件以外，还包括图20中示出的ΔΣ调制器2038和图21中示出的抖动施加电路2140这两方。如图20中关联地示出的那样，ΔΣ调制器2038能够抑制数字温度信号的杂散峰。但是，ΔΣ调制器2038的输出有时具有与由ΔΣ调制器2038进行的用于量化的周期性动作相伴的宽范围的空闲音(idle tone)。TADC 2180通过除了包括ΔΣ调制器2038还包括抖动施加电路2140，能够使因ΔΣ调制器2038产生的空闲音扩散来抑制因空闲音引起的杂散的峰。
图23将本实施方式所涉及的调整装置2310的结构与时钟生成装置2301及温度控制装置2305一起示出。时钟生成装置2301可以是图1至图22中示出的任一个时钟生成装置1，也可以是其它时钟生成装置。在本实施方式中，为了便于说明，以时钟生成装置2301是时钟生成装置1的情况为例进行说明。时钟生成装置2301可以具有以下功能：使用与将预先决定的温度范围进行分割所得到的多个温度区间分别相对应的补偿函数来对输出时钟信号的频率进行温度补偿。时钟生成装置2301可以具有能够调整的1个或多个部件，可以具有用于调整作为调整对象的对象部件的调整模式。
温度控制装置2305在时钟生成装置2301的调整作业中对时钟生成装置2301的温度进行控制。温度控制装置2305可以具有用于将时钟生成装置2301设定为目标温度的加热器和冷却器等。
调整装置2310在时钟生成装置2301的出厂前或出厂后的检查时等与时钟生成装置2301连接，对时钟生成装置2301进行调整。可以通过对计算机附加与时钟生成装置2301及温度控制装置2305连接的输入输出接口来实现调整装置2310。这种计算机通过执行用于调整时钟生成装置2301的调整程序来作为调整装置2310发挥功能。调整装置2310具备条件设定部2320、测定部2340、调整数据决定部2360以及调整数据设定部2380。
条件设定部2320设定对时钟生成装置2301进行调整的调整条件(温度、调整模式、在调整中使用的信号)。条件设定部2320具有温度设定部2325、模式设定部2330以及信号供给部2335。温度设定部2325通过将时钟生成装置2301的目标温度设定给温度控制装置2305来使时钟生成装置2301的温度成为目标温度。
模式设定部2330对时钟生成装置2301设定用于对时钟生成装置2301内的调整对象的部件进行调整的调整模式。信号供给部2335将在时钟生成装置2301的调整中使用的信号供给到时钟生成装置2301。
测定部2340在条件设定部2320所设定的调整条件下测定时钟生成装置2301的动作状态。测定部2340具有数字输入部2345、频率测定部2350以及电压测定部2355。数字输入部2345在调整模式下输入由时钟生成装置2301内的电路输出的数字值(数字温度信号等)。
频率测定部2350测定由时钟生成装置2301输出的时钟信号(输出时钟信号、在调整模式下输出的内部时钟信号等)的频率。频率测定部2350可以通过测定时钟生成装置2301在单位时间(1秒、10秒等)内输出的时钟脉冲的数量来测定时钟信号的频率。取而代之地，也可以是，频率测定部2350具备锁定为由时钟生成装置2301输出的时钟的相位的PLL，根据其PLL控制信号来计算频率换算值。电压测定部2355测定时钟生成装置2301在调整模式下输出的电压(VDAC 140的输出电压等)。
调整数据决定部2360基于条件设定部2320所设定的调整条件和测定部2340的测定结果来决定用于调整时钟生成装置2301的调整数据。调整数据决定部2360具有线性调整部2365和补偿函数决定部2370。
线性调整部2365决定用于对调整对象电路的输入输出特性的线性进行调整的调整数据。补偿函数决定部2370决定用于对时钟生成装置2301的输出时钟信号的频率进行温度补偿的补偿函数。
调整数据设定部2380将调整数据决定部2360所决定的调整数据设定给时钟生成装置2301。调整数据设定部2380具有线性设定部2385和补偿函数设定部2390。
线性设定部2385将通过由线性调整部2365进行的线性调整而决定的调整数据设定给时钟生成装置2301。补偿函数设定部2390将由补偿函数决定部2370决定的温度补偿用的调整数据设定给时钟生成装置2301。
图24示出本实施方式所涉及的调整装置2310进行的时钟生成装置2301的调整流程。在S2400(步骤2400)中，调整装置2310对时钟生成装置2301内的第二VCO 332所具有的电流DAC 354等电流DAC的线性进行调整。
在S2410中，调整装置2310对时钟生成装置2301内的数字温度补偿电路1135所具有的线性校正电路1140等线性校正电路的线性进行调整。在S2420中，调整装置2310对时钟生成装置2301内的VDAC 140等VDAC的线性进行调整。在S2430中，调整装置2310对时钟生成装置2301内的多项式电路1342、多项式电路1442、或多项式电路1842等的补偿函数进行调整。
图25示出本实施方式所涉及的调整装置2310进行的时钟生成装置2301的电流DAC调整流程。本图中示出的电流DAC调整流程可以在图24的S2400中执行。调整装置2310在本图中示出的电流DAC调整流程中，对时钟生成装置2301内的第二VCO 332所具有的电流DAC354等第二VCO 232内的电流DAC进行调整。下面，例示调整装置2310对电流DAC 354进行调整的情况。此外，本图中示出的电流DAC调整流程例示了采取以下结构的情况：电流DAC 354针对I位的数字温度信号的各位i(i＝0、1、…、I-1)流通被加权为2i的电流。
在S2500中，调整装置2310内的模式设定部2330将时钟生成装置2301设定为电流DAC调整模式。时钟生成装置2301在电流DAC调整模式下，能够根据来自调整装置2310的指示来进行电流DAC 354的调整参数的读出和写入。时钟生成装置2301被设定成：在电流DAC调整模式下，取代与来自相位比较器234的相位差信号相应的数字温度信号(或反馈信号)，而将由信号供给部2335输入到时钟生成装置2301的数字温度信号(或反馈信号)输入到第二VCO 332内的电流DAC 354。另外，时钟生成装置2301被设定成：在电流DAC调整模式下，将由第二VCO 332输出的内部时钟信号输出到时钟生成装置2301的外部。
另外，时钟生成装置2301可以被设定成：在电流DAC调整模式下，强制性地使模拟温度信号为固定值(例如1V)。取而代之地，也可以是，调整装置2310内的温度设定部2325指示温度控制装置2305将时钟生成装置2301的温度设为预先决定的固定温度。
在S2510中，信号供给部2335将最小值(例如0)和最大值(例如最大代码值H＝2I-1)的数字温度信号输入到时钟生成装置2301。频率测定部2350测定数字温度信号最小的情况下的内部时钟信号的频率F0以及数字温度信号最大的情况下的内部时钟信号的频率FH。
调整装置2310针对数字温度信号的每位重复S2520～S2550之间的处理。例如，调整装置2310针对数字温度信号的最低位至最高位的各位i重复S2520至S2550之间的处理。
信号供给部2335改变数字温度信号的对象位i，频率测定部2350测定改变了对象位i的情况下的内部时钟信号的频率变化量ΔF。当例如设为数字温度信号为10位、对象位为第2位(i＝2)时，信号供给部2335将数字温度信号设定为10’b0000000000及10’b0000000100，频率测定部2350测定数字温度信号为10’b0000000000的情况下的内部时钟信号的频率以及数字温度信号为10’b0000000100的情况下的内部时钟信号的频率，将它们的差设为频率变化量ΔF。此外，对象位i以外的剩余的多个位只要在对象位i为0的情况和对象位i为1的情况下的频率的测定中为相同图案即可，未必全部是0或全部是1。
在S2540中，线性调整部2365以使频率变化量ΔF最接近对象位i的权重的方式决定针对电流DAC 354的对象位i的调整参数。对象位i的频率变化量ΔF的理想值ΔFideal是(FH-F0)×(2i/2I)，因此线性调整部2365通过计算使对象位i的当前的权重乘以ΔFideal/ΔF而得到的调整参数等，来以使频率变化量ΔF靠近理想值ΔFideal的方式决定对象位k的权重的调整参数。
调整装置2310直到针对数字温度信号的全部位的处理结束为止重复S2520～S2550之间的处理。在重复处理结束后，线性设定部2385在S2560中，将包含各位的权重的调整参数的调整数据写入到调整数据存储部150，由此设定给时钟生成装置2301。
此外，每个对象位i的调整参数的决定方法能够采用其它各种方法。例如可以是，信号供给部2335以使在将仅对象位i为1且其它位为0的数字温度信号(例如10’b0000000100)以及从该值减去1所得到的数字温度信号(例如10’b0000000011)输入到时钟生成装置2301时的频率变化量ΔF为在数字温度信号变化1时的理想的频率变化量的方式调整对象位i的权重。
图26示出数字温度信号的线性的一例。本图的横轴是来自温度传感器125的模拟温度信号所表示的温度，纵轴是数字温度信号的平均代码值。示为“DC-VCO的元件有偏差”的实线的图表表示以下状态：第二VCO 332内的电流DAC 354的各位的权重有偏差，数字温度信号相对于温度的线性低。
在数字温度信号相对于温度的线性低的情况下，数字温度信号无法用温度的1次函数表示，包含温度的2阶以上的成分。在该情况下，当多项式电路1342、多项式电路1442、多项式电路1842、或其它多项式电路1142使用N次多项式来计算数字温度补偿信号时，导致数字温度补偿信号中混入温度的N+1阶以上的高阶成分，会使基于数字温度补偿信号的温度补偿产生频率误差。
本图的示为“DC-VCO的元件无偏差”的虚线的图表表示以下状态：对第二VCO 332内的电流DAC 354的各位的权重进行了调整的结果是，数字温度信号相对于温度具有高的线性。调整装置2310通过对电流DAC 354的各调整参数进行调整，能够减少与在数字温度补偿信号中混入N+1阶以上的高阶成分相伴的频率误差的产生。
图27示出本实施方式所涉及的调整装置2310进行的时钟生成装置2301的线性校正电路调整流程。本图中示出的线性校正电路调整流程可以在图24的S2410中执行。在基于图25中示出的电流DAC调整流程进行的调整中，对内部时钟信号的频率相对于数字温度信号的线性进行调整。与此相对，本图的线性校正电路调整流程对数字温度信号相对于温度的线性进行调整。在本图中示出的线性校正电路调整流程中，调整装置2310对时钟生成装置2301内的线性校正电路1240等数字温度补偿电路1135所具有的线性校正电路1140进行调整。下面，例示调整装置2310对线性校正电路1240进行调整的情况。
在S2700中，调整装置2310内的模式设定部2330将时钟生成装置2301设定为线性校正电路调整模式。时钟生成装置2301在线性校正电路调整模式下，能够根据来自调整装置2310的指示来进行线性校正电路1240的调整参数的读出和写入。时钟生成装置2301被设定成：在线性校正电路调整模式下，将由TADC 230输出的数字温度信号输出到时钟生成装置2301的外部。
在S2710中，温度设定部2325控制温度控制装置2305来将时钟生成装置2301的实际温度设定为温度补偿范围内的各种温度。数字输入部2345从时钟生成装置2301获取时钟生成装置2301内的线性校正电路1240在各实际温度下输出的数字温度信号。
在S2720中，线性调整部2365使用各实际温度下的数字温度信号的值，来计算用于对数字温度信号进行线性校正的线性校正电路1240的各调整参数。例如，线性调整部2365可以使用最小二乘法等来计算将TADC 230所输出的数字温度信号的各值转换为表示对应的实际温度的值的近似曲线(在校正函数为3次多项式的情况下为3次函数的近似函数)，将近似曲线中的各维度的增益P1、P2、P3等设为调整参数。在S2730中，线性设定部2385将包含计算出的各调整参数的调整数据写入到调整数据存储部150，由此设定给时钟生成装置2301内的线性校正电路1240。
图28A示出数字温度信号的频率误差特性的一例。图28B示出线性校正电路1140的线性校正后的数字温度信号的频率误差特性的一例。这些图的横轴是来自温度传感器125的模拟温度信号所表示的温度，纵轴是数字温度信号(平均)相对于模拟温度信号所表示的温度的的误差。
如涉及到图26所说明的那样，在数字温度信号相对于温度不具有线性的情况下，会导致在数字温度补偿信号中混入温度的N+1阶以上的高阶成分，使基于数字温度补偿信号的温度补偿产生频率误差。调整装置2310通过对线性校正电路1140进行调整，能够提高数字温度信号相对于温度的线性，减少温度补偿后的输出时钟信号的频率误差。此外，时钟生成装置1和调整装置2310也可以能够仅调整图25和图27中的任一方。
图29示出本实施方式所涉及的调整装置2310进行的时钟生成装置2301的VDAC调整流程。本图中示出的VDAC调整流程可以在图24的S2420中执行。调整装置2310在本图中示出的VDAC调整流程中，对时钟生成装置2301内的VDAC 140等电压DAC进行调整。下面，例示调整装置2310对VDAC 140进行调整的情况。此外，本图中示出的VDAC调整流程例示了采取以下结构的情况：VDAC 140针对P位的数字温度补偿信号的各位p(p＝0、1、…、P-1)输出被加权为2p的电压。
在S2900中，调整装置2310内的模式设定部2330将时钟生成装置2301设定为VDAC调整模式。时钟生成装置2301在VDAC调整模式下，能够根据来自调整装置2310的指示来进行VDAC 140的调整参数的读出和写入。时钟生成装置2301被设定成：在VDAC调整模式下，取代来自数字温度补偿电路135的数字温度补偿信号，而将由信号供给部2335输入到时钟生成装置2301的数字温度补偿信号输入到VDAC 140。另外，时钟生成装置2301被设定成：在VDAC调整模式下，将由VDAC 140输出的模拟温度补偿信号输出到时钟生成装置2301的外部。另外，时钟生成装置2301也可以在VDAC调整模式下切断模拟温度补偿电路160与LPF145的连接。
在S2910中，信号供给部2335将最小值(例如0)和最大值(例如最大代码值Q＝2P-1)的数字温度补偿信号输入到时钟生成装置2301。电压测定部2355测定在数字温度补偿信号为最小值的情况下由VDAC 140输出的模拟温度补偿信号的电压V0、以及在数字温度补偿信号为最大值的情况下由VDAC 140输出的模拟温度补偿信号的电压VQ。
调整装置2310针对数字温度补偿信号的每位重复S2920～S2950之间的处理。例如，调整装置2310针对数字温度补偿信号的最低位至最高位的各位p重复S2920至S2950之间的处理。
在S2930中，电压测定部2355测定改变了数字温度补偿信号的对象位p的情况下的数字温度补偿信号的电压变化量ΔV。当例如设为数字温度信号为5位、对象位为第2位(p＝2)时，信号供给部2335将数字温度补偿信号设定为5’b00000及5’b00100，电压测定部2355测定数字温度补偿信号为5’b00000的情况下的模拟温度补偿信号的电压以及数字温度补偿信号为5’b00100的情况下的模拟温度补偿信号的电压，将它们的差设为电压变化量ΔV。此外，对象位p以外的剩余的多个位只要在对象位p为0的情况和对象位p为1的情况下的频率的测定中为相同图案即可，未必全部是0或全部是1。
在S2940中，线性调整部2365以使电压变化量ΔV最接近对象位p的权重的方式决定针对电流DAC 354的对象位p的调整参数。对象位p的电压变化量ΔV的理想值ΔVideal是(VQ-V0)×(2p/2P)，因此线性调整部2365通过计算使对象位p的当前的权重乘以ΔVideal/ΔV而得到的调整参数等，来以使电压变化量ΔV靠近理想值ΔVideal的方式决定对象位p的权重的调整参数。
调整装置2310直到针对数字温度补偿信号的全部位的处理结束为止重复S2920～S2950之间的处理。在重复处理结束后，线性设定部2385在S2960中，将包含各位的权重的调整参数的调整数据写入到调整数据存储部150，由此设定给时钟生成装置2301。
调整装置2310通过对VDAC 140等电压DAC的线性进行调整，能够根据由数字温度补偿电路135输出的数字温度补偿信号来减少向第一VCO 120供给的控制电压的误差。由此，调整装置2310能够减少温度补偿后的输出时钟信号的频率误差。
图30示出本实施方式所涉及的调整装置2310进行的时钟生成装置2301的补偿函数调整流程。本图中示出的补偿函数调整流程可以在图24的S2430中执行。
在S3000中，调整装置2310内的模式设定部2330将时钟生成装置2301设定为补偿函数调整模式。可以是，时钟生成装置2301在补偿函数调整模式下，能够根据来自调整装置2310的指示来进行与补偿函数有关的调整参数的读出和写入。
在S3010中，温度设定部2325控制温度控制装置2305来将时钟生成装置2301的实际温度设定为温度补偿范围内的各种温度。频率测定部2350在各实际温度下测定由时钟生成装置2301输出的输出时钟信号的频率。
在S3020中，补偿函数决定部2370计算用于对各实际温度下的输出时钟信号的频率的误差(与不依赖于温度的目标频率之差)进行补偿的数字温度补偿信号的值(补偿值)。补偿函数决定部2370可以预先存储有数字温度补偿信号每增加单位量(例如+1)的输出时钟信号的频率增量(设计值或测定值)，决定为了对各实际温度下的频率误差进行补偿而应该使数字温度补偿信号增减的量。取而代之地，也可以是，补偿函数决定部2370以使在各实际温度下输出时钟信号的频率变为目标频率的方式调整与数字温度补偿信号相加的偏移值，将该偏移值决定为在各实际温度下应该与数字温度补偿信号相加的量。由此，补偿函数决定部2370能够得到各实际温度下的数字温度补偿信号的理想值。
调整装置2310针对每个温度区间重复S3030～S3050之间的处理。在S3040中，补偿函数决定部2370针对多个温度区间分别决定补偿函数。针对各温度区间，补偿函数决定部2370可以使用最小二乘法等来计算将表示各实际温度的数字温度信号转换为尽可能接近各实际温度下的数字温度补偿信号的理想值的值的近似曲线(在补偿函数为5次多项式的情况下为5次函数的近似函数)，将近似曲线中各维度的增益G1、G2、…、GN等设为补偿函数的调整参数。
当结束了所有温度区间的S3030～S3050之间的处理时，补偿函数决定部2370在S3060中，针对温度区间之间的边界部分的温度，决定包含基于查找表1850进行的校正的对象温度和频率校正量的调整参数。补偿函数决定部2370可以将在相对于温度区间之间的边界而言的预先决定的温度范围内(例如±2℃)的、基于补偿函数的数字温度补偿信号的值相对于理想值而言存在阈值以上的误差的点设为基于查找表1850的校正对象。在S3070中，补偿函数设定部2390将包含与多个温度区间分别对应的补偿函数以及应该设定给查找表1850的各设定参数的调整数据写入到调整数据存储部150，由此设定给时钟生成装置2301。
图31示出数字温度补偿后的频率误差特性的一例。本图的横轴是温度，纵轴是输出时钟信号的频率误差[ppb]。本图的频率误差特性表示在使用了针对图15中示出的5个温度区间中的各温度区间利用该温度区间的数字温度补偿信号的理想值生成的补偿函数的情况下的输出时钟信号的频率误差。
图32A示出数字温度补偿后的频率温度斜率的一例。本图的横轴是温度，纵轴是输出时钟信号的频率温度斜率。本图中示出的频率温度斜率表示在图31中温度相邻的2点之间的斜度(每1℃温度的频率误差的变化量)，相当于图31的频率误差特性的微分。如图32A所示，当针对各温度区间使用该温度区间内的数字温度补偿信号的理想值来生成补偿函数时，相邻的温度区间的补偿函数变得不连续，其结果，有时在温度区间的边界部分处频率温度斜率的绝对值变大。频率温度斜率表示环境温度骤然变化的情况下的频率变化量，期望使频率温度斜率平缓。
图32B示出在使各区间相重叠来决定补偿函数的情况下的数字温度补偿后的频率温度斜率的一例。本图的横轴是温度，纵轴是输出时钟信号的频率温度斜率。
在本图的例子中，补偿函数决定部2370针对多个温度区间中的各温度区间使用以使与相邻的温度区间之间有一部分重叠的方式决定的区间来决定补偿函数。具体地说，在本图的例子中，补偿函数决定部2370针对各温度区间将温度区间的边界扩展±2℃(使温度区间的下限扩展-2℃，使温度区间的上限扩展+2℃)，使用扩展后的区间中包含的数字温度补偿信号的理想值来生成补偿函数。补偿函数决定部2370针对例如+18℃～+47℃的温度区间3，使用+16℃～+49℃的区间中包含的数字温度信号的理想值来生成+16℃～+49℃的范围的补偿函数，将所生成的补偿函数用在+18℃～+47℃的温度范围。
调整装置2310通过针对各温度区间使用与相邻的温度区间之间有一部分重叠的区间来决定补偿函数，如图32B所示，能够使温度区间的边界处的频率温度斜率的绝对值小。由此，调整装置2310能够减少在温度区间的边界处输出时钟信号的频率误差特性产生的不连续性。
可以参照流程图和框图来记载本发明的各种实施方式，在此，框可以表示(1)执行操作的过程的阶段、或者(2)具有执行操作的作用的装置的部。可以利用专用电路、与计算机可读介质上保存的计算机可读命令一起提供的可编程电路、和/或与计算机可读介质上保存的计算机可读命令一起提供的处理器来安装特定的阶段和部。专用电路可以包括数字和/或模拟硬件电路，可以包括集成电路(IC)和/或分立电路。可编程电路可以包括能够重构的硬件电路，其包括逻辑与、逻辑或、逻辑异或、逻辑与非、逻辑或非以及其它逻辑操作、触发器、寄存器、现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)等这样的存储器要素等。
计算机可读介质可以包括能够保存由适当的设备执行的命令的任意的有形设备，其结果，具有该有形设备中保存的命令的计算机可读介质会具备以下产品：该产品包含可被执行的命令，以制作用于执行流程图或框图所指定的操作的手段。作为计算机可读介质的例子，可以包括电子存储介质、磁存储介质、光存储介质、电磁存储介质、半导体存储介质等。作为计算机可读介质的更具体的例子，可以包括软盘(floppy disk)(注册商标)、磁盘(diskette)、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、一次性可编程存储器(eFuse)、电可擦除可编程只读存储器(EEPROM)、静态随机存取存储器(SRAM)、光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)、蓝光(注册商标)光盘、记忆棒、集成电路卡等。
计算机可读命令可以包括汇编命令、命令集架构(ISA)命令、机器命令、机器相关命令、微代码、固件命令、状态设定数据、源代码以及目标代码中的任一者，该源代码和该目标代码利用包括Smalltalk(注册商标)、JAVA(注册商标)、C++、Python等这样的面向对象的编程语言、以及“C”编程语言或同样的编程语言这样的现有的过程式编程语言在内的一个或多个编程语言的任意组合来描述。
计算机可读命令在本地或者经由局域网(LAN)、因特网等这样的广域网(WAN)被提供到通用计算机、专用计算机、或者其它计算机等能够编程的数据处理装置的处理器或可编程电路，可以执行计算机可读命令，以制作用于执行流程图或框图所指定的操作的手段。作为处理器的例子，包括计算机处理器、处理单元、微型处理器、数字信号处理器、控制器、微型控制器等。
图33示出可以整体地或局部地具体实现本发明的多个方式的计算机2200的例子。安装于计算机2200的程序能够使计算机2200作为与本发明的实施方式所涉及的装置相关联的操作或该装置的一个或多个部来发挥功能、或者使计算机2200执行该操作或该一个或多个部，和/或使计算机2200执行本发明的实施方式所涉及的过程或该过程的阶段。这种程序可以由CPU 2212来执行，以使计算机2200执行与本说明书所记载的流程图和框图的框中的若干个或全部相关联的特定的操作。
本实施方式的计算机2200包括CPU 2212、RAM 2214、图形控制器2216以及显示设备2218，它们由主机控制器2210相互连接。计算机2200还包括通信接口(I/F)2222、硬盘驱动器2224、DVD-ROM驱动器2226以及IC卡驱动器这样的输入/输出单元，它们经由输入/输出(I/O)控制器2220来与主机控制器2210连接。计算机还包括ROM 2230和键盘2242这样的传统的输入/输出单元，它们经由输入/输出(I/O)芯片2240来与输入/输出控制器2220连接。
CPU 2212按照ROM 2230和RAM 2214内保存的程序来进行动作，由此对各单元进行控制。图形控制器2216在RAM 2214内提供的帧缓冲器等中或其自身中获取由CPU 2212生成的图像数据，图像数据被显示在显示设备2218上。
通信接口2222经由网络来与其它电子设备通信。硬盘驱动器2224保存由计算机2200内的CPU 2212使用的程序和数据。DVD-ROM驱动器2226从DVD-ROM 2201读取程序或数据，经由RAM 2214来向硬盘驱动器2224提供程序或数据。IC卡驱动器从IC卡读取程序和数据、和/或将程序和数据写入到IC卡。
ROM 2230在其中保存在激活时由计算机2200执行的启动程序等和/或依赖于计算机2200的硬件的程序。输入/输出芯片2240还可以将各种输入/输出单元经由并行端口、串行端口、键盘端口、鼠标端口等来与输入/输出控制器2220连接。
利用如DVD-ROM 2201或IC卡这样的计算机可读介质来提供程序。程序从计算机可读介质被读取，被安装到也作为计算机可读介质的例子的硬盘驱动器2224、RAM 2214、或ROM 2230，并被CPU 2212执行。这些程序内描述的信息处理被计算机2200所读取，使程序与如上所述的类型的硬件资源之间协作。可以通过使用计算机2200来实现信息的操作或处理，由此构成装置或方法。
例如，在计算机2200与外部设备之间执行通信的情况下，CPU 2212可以执行被加载到RAM 2214的通信程序，基于通信程序中描述的处理来对通信接口2222指示通信处理。通信接口2222在CPU 2212的控制下，读取在如RAM 2214、硬盘驱动器2224、DVD-ROM 2201或者IC卡这样的记录介质内提供的发送缓冲处理区域中保存的发送数据，将所读取出的发送数据发送到网络，或者将从网络接收到的接收数据写入到记录介质上提供的接收缓冲处理区域等。
另外，CPU 2212可以使硬盘驱动器2224、DVD-ROM驱动器2226(DVD-ROM 2201)、IC卡等这样的外部记录介质中保存的文件或数据库的全部或需要的部分被读取到RAM 2214，对RAM 2214上的数据执行各种类型的处理。CPU 2212接着将处理后的数据写回到外部记录介质。
各种类型的程序、数据、表以及数据库这样的各种类型的信息可以保存在记录介质中并接受信息处理。CPU 2212可以对从RAM 2214读取出的数据执行在本公开的各处记载的、包括程序的命令序列所指定的各种类型的操作、信息处理、条件判断、条件分支、无条件分支、信息的搜索/置换等在内的各种类型的处理，将结果写回到RAM 2214。另外，CPU 2212可以搜索记录介质内的文件、数据库等中的信息。例如，在记录介质内保存有分别具有与第二属性的属性值相关联的第一属性的属性值的多个条目的情况下，CPU 2212可以从该多个条目中搜索与指定了第一属性的属性值的条件一致的条目，读取该条目内保存的第二属性的属性值，由此，获取与满足预先决定的条件的第一属性相关联的第二属性的属性值。
上面说明的程序或软件模块可以保存在计算机2200上或计算机2200附近的计算机可读介质中。另外，能够将与专用通信网络或因特网连接的服务器系统内提供的硬盘或RAM这样的记录介质用作计算机可读介质，由此将程序经由网络来提供到计算机2200。
以上，使用实施方式来对本发明进行了说明，但是本发明的保护范围不限定于上述实施方式所记载的范围。本领域技术人员明确可知，能够对上述实施方式施加各种变更或改进。根据权利要求书的记载明确可知，施加了这种变更或改进的方式也包含在本发明的保护范围内。
以上，使用实施方式来对本发明进行了说明，但是本发明的保护范围不限定于上述实施方式所记载的范围。本领域技术人员明确可知，能够对上述实施方式施加各种变更或改进。根据权利要求书的记载明确可知，施加了这种变更或改进的方式也包含在本发明的保护范围内。
应该留意的是，关于权利要求书、说明书以及附图中示出的装置、系统、程序以及方法中的动作、过程、步骤以及阶段等各处理的执行顺序，只要没有特别注明“先于…”、“在…之前”等、并且不是前面的处理的输出在后面的处理中使用的情况，就能够以任意的顺序实现。关于权利要求书、说明书以及附图中的动作流程，为了方便而使用“首先，”、“接着，”等来进行了说明，但是并不意味着必须以此顺序来实施。
附图标记说明
1：时钟生成装置；100：恒温器；105：振子；110：温度传感器；115：加热器；120：第一VCO；125：温度传感器；130：TADC；135：数字温度补偿电路；140：VDAC；145：LPF；150：调整数据存储部；160：模拟温度补偿电路；170：恒温器控制电路；175：振子温度检测器；180：目标温度信号生成器；190：差动放大器；195：加热器驱动电路；230：TADC；232：第二VCO；234：相位比较器；236：环路滤波器；332：第二VCO；340：环形振荡器；350：电源电流发生器；352：FET；354：电流DAC；356：差动放大器；358：FET；634：相位比较器；640：二进制转换器；834：相位比较器；842：锁定检测电路；844：频率检测电路；846：计数器；848：计数器；850：频率比较电路；852：比较器；854：放大器；856：比较器；858：放大器；860：加法器；862：选择电路；936：环路滤波器；940：放大器；942：延迟元件；944：放大器；946：积分器；948：加法器；1036：环路滤波器；1135：数字温度补偿电路；1140：线性校正电路；1142：多项式电路；1144：ΔΣ调制器；1240：线性校正电路；1250：取幂器；1252：放大器；1254：加法器；1342：多项式电路；1350：取幂器；1352：放大器；1354：加法器；1442：多项式电路；1450：温度区间选择电路；1452：函数生成电路；1454：温度偏移电路；1842：多项式电路；1850：查找表；1852：存储区域；1854：校正量选择电路；2030：TADC；2038：ΔΣ调制器；2130：TADC；2140：抖动施加电路；2180：TADC；2301：时钟生成装置；2305：温度控制装置；2310：调整装置；2320：条件设定部；2325：温度设定部；2330：模式设定部；2335：信号供给部；2340：测定部；2345：数字输入部；2350：频率测定部；2355：电压测定部；2360：调整数据决定部；2365：线性调整部；2370：补偿函数决定部；2380：调整数据设定部；2385：线性设定部；2390：补偿函数设定部；2200：计算机；2201：DVD-ROM；2210：主机控制器；2212：CPU；2214：RAM；2216：图形控制器；2218：显示器设备；2220：输入/输出控制器；2222：通信接口；2224：硬盘驱动器；2226：DVD-ROM驱动器；2230：ROM；2240：输入/输出芯片；2242：键盘。

Claims (20)

1.一种时钟生成装置，生成输出时钟信号，所述时钟生成装置的特征在于，具备：
第一电压控制型振荡器，其输出所述输出时钟信号；
模拟数字转换器即AD转换器，其具有第二电压控制型振荡器、相位比较器以及数字温度信号发生器，所述第二电压控制型振荡器响应于数字温度信号变为与来自温度传感器的模拟温度信号对应的值，来输出被所述输出时钟信号锁相的内部时钟信号，所述相位比较器检测所述输出时钟信号与所述内部时钟信号的相位差，所述数字温度信号发生器生成与所述相位比较器检测出的相位差相应的数字温度信号并将该信号输出到所述第二电压控制型振荡器；以及
数字温度补偿电路，其使用所述数字温度信号，对所述第一电压控制型振荡器的所述输出时钟信号的频率进行温度补偿。
2.根据权利要求1所述的时钟生成装置，其特征在于，
所述第二电压控制型振荡器输出与所述模拟温度信号及所述相位比较器检测出的相位差相应的频率的所述内部时钟信号。
3.根据权利要求1所述的时钟生成装置，其特征在于，
所述第二电压控制型振荡器包括以同由所述模拟温度信号指定的温度与由所述数字温度信号指定的温度之差相应的频率进行振荡的环形振荡器。
4.根据权利要求1所述的时钟生成装置，其特征在于，
所述AD转换器具有：
判定电路，其判定所述相位比较器检测出的相位差是否变为处于预先决定的范围外；
频率检测电路，其响应于所述相位比较器检测出的相位差变为处于所述预先决定的范围外，来检测所述输出时钟信号和所述内部时钟信号的频率；以及
选择电路，其响应于所述相位比较器检测出的相位差处于所述预先决定的范围内，来选择所述相位比较器检测出的相位差，且响应于所述相位比较器检测出的相位差变为处于所述预先决定的范围外，来选择根据所述输出时钟信号的整数倍的频率与所述内部时钟信号的频率的比较结果决定的相位差，
其中，所述第二电压控制型振荡器输出与所述模拟温度信号及所述选择电路选择出的相位差相应的频率的所述内部时钟信号。
5.根据权利要求1所述的时钟生成装置，其特征在于，
所述AD转换器具有第一德尔塔西格玛调制器，所述第一德尔塔西格玛调制器对基于同所述输出时钟信号与所述内部时钟信号的相位差相应的相位差信号的信号进行德尔塔西格玛调制后将该信号输出到所述第二电压控制型振荡器。
6.根据权利要求1所述的时钟生成装置，其特征在于，
所述AD转换器还具备抖动施加电路，所述抖动施加电路对基于同所述输出时钟信号与所述内部时钟信号的相位差相应的相位差信号的信号施加抖动后将该信号输出到所述第二电压控制型振荡器。
7.根据权利要求1所述的时钟生成装置，其特征在于，
还具备模拟温度补偿电路，所述模拟温度补偿电路根据所述模拟温度信号对所述第一电压控制型振荡器的所述输出时钟信号的频率进行模拟温度补偿，
所述数字温度补偿电路对所述输出时钟信号的频率的、通过所述模拟温度补偿电路进行温度补偿后仍残留的频率误差进行温度补偿。
8.根据权利要求1所述的时钟生成装置，其特征在于，
所述数字温度补偿电路使用与对预先决定的温度范围进行分割所得到的多个温度区间分别相对应的补偿函数来对所述输出时钟信号的频率进行温度补偿。
9.根据权利要求8所述的时钟生成装置，其特征在于，
所述数字温度补偿电路具备：
温度区间选择电路，其根据所述数字温度信号从所述多个温度区间中选择要使用的温度区间；以及
函数生成电路，其生成使用了与所选择的所述温度区间相应的参数的所述补偿函数，
其中，使用所生成的所述补偿函数来控制所述第一电压控制型振荡器的所述输出时钟信号的频率。
10.根据权利要求8所述的时钟生成装置，其特征在于，
所述数字温度补偿电路响应于所述数字温度信号表示所述温度区间之间的边界部分的温度，来使用查找表中保存的温度补偿值对所述第一电压控制型振荡器的所述输出时钟信号的频率进行控制。
11.根据权利要求1所述的时钟生成装置，其特征在于，
所述数字温度补偿电路具有对所述数字温度信号进行线性校正的线性校正电路。
12.根据权利要求1所述的时钟生成装置，其特征在于，
所述第一电压控制型振荡器使用晶体振子、微电子机械系统振子即MEMS振子、或者硅酸镓镧型振子来产生所述输出时钟信号，
所述第二电压控制型振荡器使用锁相环即PLL来产生所述内部时钟信号。
13.根据权利要求12所述的时钟生成装置，其特征在于，
所述晶体振子、MEMS振子或硅酸镓镧型振子设置于内置有所述AD转换器和所述数字温度补偿电路的半导体芯片的外部。
14.根据权利要求12所述的时钟生成装置，其特征在于，
还具备恒温器控制电路，所述恒温器控制电路进行将所述晶体振子、MEMS振子或硅酸镓镧型振子的温度保持为固定的控制。
15.一种时钟生成方法，生成输出时钟信号，所述时钟生成方法的特征在于，包括：
第一电压控制型振荡器输出所述输出时钟信号；
模拟数字转换器即AD转换器响应于数字温度信号变为与来自温度传感器的模拟温度信号对应的值，来通过第二电压控制型振荡器输出被所述输出时钟信号锁相的内部时钟信号，所述AD转换器检测所述输出时钟信号与所述内部时钟信号的相位差，生成与检测出的相位差相应的数字温度信号并将该信号输出到所述第二电压控制型振荡器；以及
数字温度补偿电路使用所述数字温度信号，对所述第一电压控制型振荡器的所述输出时钟信号的频率进行温度补偿。
16.根据权利要求15所述的时钟生成方法，其特征在于，
所述第二电压控制型振荡器输出与所述模拟温度信号及检测出的相位差相应的频率的所述内部时钟信号。
17.根据权利要求16所述的时钟生成方法，其特征在于，
所述第二电压控制型振荡器包括以同由所述模拟温度信号指定的温度与由所述数字温度信号指定的温度之差相应的频率进行振荡的环形振荡器。
18.一种调整装置，对时钟生成装置进行调整，所述时钟生成装置使用与对预先决定的温度范围进行分割所得到的多个温度区间分别相对应的补偿函数来对输出时钟信号的频率进行温度补偿，所述调整装置的特征在于，具备：
补偿函数决定部，其针对所述多个温度区间中的各温度区间，使用以使相邻的温度区间之间有一部分重叠的方式决定的区间来决定所述补偿函数；以及
补偿函数设定部，其对所述时钟生成装置设定与所述多个温度区间分别对应的所述补偿函数。
19.一种调整方法，对时钟生成装置进行调整，所述时钟生成装置使用与对预先决定的温度范围进行分割所得到的多个温度区间分别相对应的补偿函数来对输出时钟信号的频率进行温度补偿，所述调整方法的特征在于，包括：
调整装置针对所述多个温度区间中的各温度区间，使用以使相邻的温度区间之间有一部分重叠的方式决定的区间来决定所述补偿函数；以及
所述调整装置对所述时钟生成装置设定与所述多个温度区间分别对应的所述补偿函数。
20.一种非暂态计算机可读介质，记录有调整程序，所述调整程序使计算机作为对时钟生成装置进行调整的调整装置发挥功能，所述时钟生成装置使用与对预先决定的温度范围进行分割所得到的多个温度区间分别相对应的补偿函数来对输出时钟信号的频率进行温度补偿，所述非暂态计算机可读介质的特征在于，
所述调整程序使所述计算机作为以下部发挥功能：
补偿函数决定部，其针对所述多个温度区间中的各温度区间，使用以使相邻的温度区间之间有一部分重叠的方式决定的区间来决定所述补偿函数；以及
补偿函数设定部，其对所述时钟生成装置设定与所述多个温度区间分别对应的所述补偿函数。
CN202311361075.8A 2022-10-31 2023-10-20 时钟生成装置及方法、调整装置及方法、计算机可读介质 Pending CN117955490A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022174144A JP2024065331A (ja) 2022-10-31 2022-10-31 クロック生成装置、クロック生成方法、調整装置、調整方法、および調整プログラム
JP2022-174144 2022-10-31

Publications (1)

Publication Number Publication Date
CN117955490A true CN117955490A (zh) 2024-04-30

Family

ID=90799462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311361075.8A Pending CN117955490A (zh) 2022-10-31 2023-10-20 时钟生成装置及方法、调整装置及方法、计算机可读介质

Country Status (3)

Country Link
US (1) US20240146243A1 (zh)
JP (1) JP2024065331A (zh)
CN (1) CN117955490A (zh)

Also Published As

Publication number Publication date
US20240146243A1 (en) 2024-05-02
JP2024065331A (ja) 2024-05-15

Similar Documents

Publication Publication Date Title
US8228128B2 (en) All-digital phase-locked loop, loop bandwidth calibration method, and loop gain calibration method for the same
US11070168B2 (en) Oscillator circuit
US9020089B2 (en) Phase-locked loop (PLL)-based frequency synthesizer
US8896386B2 (en) Calibration device for oscillator and method thereof
US10630299B2 (en) Systems and methods for frequency domain calibration and characterization
CN110022153B (zh) 半导体装置和操作半导体装置的方法
US10862487B2 (en) Locked loop circuit with reference signal provided by un-trimmed oscillator
JP6258722B2 (ja) タイムデジタルコンバータ及びこれに用いられるキャリブレーション方法
CN117955490A (zh) 时钟生成装置及方法、调整装置及方法、计算机可读介质
US11500336B1 (en) Methods and apparatus for low jitter fractional output dividers
US20120002707A1 (en) Pll frequency synthesizer
JP5424473B2 (ja) 発振回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination