CN117941371A - 传感器装置 - Google Patents

Abstract

[问题]能够通过响应于检测事件的成像元件的激发而高速输出。[方案]传感器装置包括像素阵列、控制电路、读取电路和信号处理电路。在像素阵列中，具有用于检测事件的检测元件的多个像素以包括至少多个列和至少一个行的阵列方式排列。控制电路以帧为单位控制像素的扫描。读取电路以由控制电路控制的时序读取由检测元件检测的事件。信号处理电路处理并输出由读取电路读取的信号。在传感器装置中，针对将多个列划分为组，其中，多个列包括在至少一个组中，控制电路控制要访问的组，并且读取电路从由控制电路访问的像素中获取信号。

Description

传感器装置

技术领域

本公开涉及传感器装置。

背景技术

通过使用具有像素阵列的成像装置来检测物体的方法是众所周知的，在该像素阵列中，每个包括成像元件的成像像素以阵列的形式布置。像素阵列拍摄图像，并且将代表所拍摄图像的图像信号传输到阵列传感器外部的处理器，使得处理器将执行用于物体检测的合适的信号处理。使用这种图像传感器来检测物体涉及将关于所拍摄图像的信息传输到用于物体检测的外部处理器，无论所成像的目标如何，处理器都执行计算处理以检测物体。

上述过程在一定程度上依赖于通用处理器的处理能力。尚未提出有效的方法来允许处理器以受限于预定目标标签的帧速率进行操作。这导致了处理器一侧的计算过载，从而导致处理延迟。尽管已经提出了使帧速率可变以解决处理延迟的问题，但是它们仍然留下了必须为检测处理提供与帧对应的延迟时间的问题。

引文文献列表

专利文献

专利文献1：日本专利特开第2020-068522号

专利文献2：日本专利特开第2019-092155号

发明内容

[技术问题]

鉴于上述内容，本公开提供了一种传感器装置，该传感器装置能够响应于用于检测事件的成像元件的激发而高速输出。

[技术问题的解决方案]

根据一实施例，提供了一种传感器装置，其包括：像素阵列，其中多个像素配置为阵列状，每个所述像素具有用于检测事件的检测元件，所述阵列包含至少多个列和至少一个行；控制电路，其被构造为以帧为单位控制所述像素的扫描；读取电路，其被构造为以由所述控制电路控制的时序读取由所述检测元件检测的所述事件；以及信号处理电路，其被构造为处理并输出由所述读取电路读取的信号。针对分组后的所述多个列，其中，至少一个所述组包括多个所述列，所述控制电路控制要访问的所述组。所述读取电路从由所述控制电路访问的所述像素中获取所述信号。

所述组可以至少具有多个相邻的所述列。

所述组可以至少具有多个不相邻的所述列。

所述控制电路可以执行访问所述组中激发的行的控制。

所述控制电路可以执行并行地访问多个所述组的控制。

访问所述像素并进行读取控制的同步信号和用于控制所述读取后的信号的处理的同步信号可以具有相同的固定周期。

访问所述像素并进行读取控制的同步信号和用于控制所述读取后的信号的处理的同步信号可以为可变的周期。

访问所述像素并进行读取控制的同步信号和用于控制所述读取后的信号的处理的同步信号可以具有相同的周期。

所述信号处理电路可以具有帧存储器。访问所述像素并进行读取控制的同步信号和用于控制所述读取后的信号的处理的同步信号可以具有不同的周期。

所述控制电路依次针对每个所述组，控制对属于所述组的像素的访问。

所述控制电路可以从所述组中的任意的一组开始以任意的顺序控制对所述组中的每者的访问。

所述控制电路可以针对每个所述组进行改变读取频率的控制。

所述信号处理电路可以输出将多个扫描行的数据布置在同一行上的数据。

所述读取电路可以跨多个帧同步信号从所述像素阵列读取事件。

在跨多个帧同步信号从所述像素阵列读取事件的情况下，所述读取电路可以具有在所述帧之间不访问所述像素的时间。

所述控制电路可以在完成所述像素阵列的扫描时发出帧同步信号，从而作为输出帧速率。

所述控制电路可以使用串接多个帧的基本帧速率来输出多个帧中的事件信息，所述控制电路还将设置在所述基本帧速率末尾的帧设定为伪帧。

所述像素阵列可以获取关于由所述像素接收的光的灰度信息，并且所述像素阵列还可以输出获取的所述灰度信息。

可以将多个输出帧中的数据结合，以将访问速率设定为可变的固定长度的输出帧速率输出。

可以基于从外部输入的触发周期来设定所述输出帧速率的固定长度。

附图说明

图1是示意性地描绘实施例中的传感器装置的一示例的框图。

图2是示意性地描绘实施例中的传感器装置的另一示例的框图。

图3是示意性地描绘实施例中的传感器装置的又一示例的框图。

图4是示意性地描绘实施例中的传感器装置的再一示例的框图。

图5是示意性地描绘实施例的像素的一示例的图。

图6是示意性地描绘实施例中对列进行分组的另一示例的图。

图7是示意性地描绘实施例中对列进行分组的又一示例的图。

图8是示意性地描绘实施例中对列进行分组的再一示例的图。

图9是描绘实施例中的从像素到访问控制电路的路径的示例的图。

图10是描绘实施例中的用于利用访问控制电路输出事件检测结果的路径的一示例的图。

图11是示意性地描绘实施例中的组的读取序列的一示例的图。

图12是描绘实施例中的组的读取时序的图。

图13是描绘实施例的示例性传输格式的图。

图14是描绘实施例的另一示例性传输格式的图。

图15是描绘实施例的又一示例性传输格式的图。

图16是示意性地描绘实施例中的组的读取序列的另一示例的图。

图17是描绘实施例中的组的读取时序的图。

图18是描绘实施例中的组的读取时序的另一视图。

图19是描绘实施例的另一示例性传输格式的图。

图20是描绘实施例的又一示例性传输格式的图。

图21是描绘实施例的再一示例性传输格式的图。

图22是描绘实施例中的组的读取时序的另一视图。

图23是描绘实施例的另一示例性传输格式的图。

图24是描绘实施例的又一示例性传输格式的图。

图25是描绘实施例中的事件检测时序和读出时序的示例的图。

图26是描绘实施例中设定事件检测时序和读出时序的示例性过程的流程图。

图27是描绘实施例中的读出时序和传输时序的一示例的图。

图28是描绘实施例中的读出时序和传输时序的另一示例的图。

图29是描绘实施例中的帧读出时序和像素读出时序的一示例的图。

图30是描绘实施例中的帧读出时序和像素读出时序的另一示例的图。

图31是描绘实施例中的帧读出时序和像素读出时序的又一示例的图。

图32是描绘实施例中的帧读出时序和像素读出时序的再一示例的图。

图33是描绘实施例中的事件检测信息的读出时序和灰度信息读出时序的一示例的图。

图34是描绘实施例中的用于输出事件检测信息和灰度信息的示例性格式的图。

图35是描绘实施例中的用于输出事件检测信息和灰度信息的另一示例性格式的图。

图36是描绘实施例中的用于输出事件检测信息和灰度信息的又一示例性格式的图。

图37是描绘实施例中的用于输出事件检测信息和灰度信息的再一示例性格式的图。

具体实施方式

下面将参考附图来说明本公开的一些优选实施例。应注意的是，附图仅用于说明目的，并且实际装置中的组成元件的形状和尺寸或者这些元件之间的尺寸比例可能与图示不一致。即使在示意性绘制的附图中没有找到实际实施所需的组成元件，也要适当地提供这些组成元件。

将根据本公开的每个特征来解释每个实施例。

1.构成传感器装置的电路的示例(第1至第4实施例)

2.列分组的示例(第5至第9实施例)

3.读取时序的示例和读取格式的示例(第10至第21实施例)

4.事件检测的时序的示例(第22至第24实施例)

5.像素的读出时序的示例(第25实施例至第28实施例)

6.获取灰度信息的时序和格式的示例(第29实施例至第33实施例)

[传感器装置]

下面将在本公开的第1实施例至第4实施例中解释传感器装置的电路的示例，但这些示例不是对电路的限制。

(第1实施例)

图1是示意性地描绘作为第1实施例的传感器装置的示例的框图，但该示例不限于此。传感器装置1包括像素阵列10、时序控制电路12、访问控制电路14、第一读取电路16、第一信号处理电路18、时间戳生成电路20以及输出接口(以下被称为输出I/F 22)。传感器装置1是高速输出与检测的事件(事件数据)有关的信息的装置。例如，传感器装置1可以包括在诸如成像装置等电子设备中。

像素阵列10包括多个像素100。像素100(在行方向上)至少以多个列排列。优选地，像素100可以以二维阵列的形式(在列方向上)至少以多个行排列。像素阵列10具有至少三个路径：用于将信号从像素100输出到读取电路的路径、在像素100中检测到事件的情况下将检测的事件输出到访问控制电路14的路径；以及接收表明访问控制电路14从其中读取信息的像素100的信号输入的路径。

像素100分别包括至少能够检测(感测)事件的成像元件(检测元件、感测元件)。每个像素100包括驱动检测元件并适当地获取来自所驱动的检测元件的输出的像素电路。例如，像素电路可以是通过将预定阈值与由检测元件获取的模拟信号的值进行比较来检测并输出事件的电路。作为一示例，像素100可以在与前一帧的差值超过预定值的情况下激发。作为另一示例，像素100可以在对比度超过阈值的情况下激发。在此，激发表示像素100检测到事件的状态。

时序控制电路12和访问控制电路14构成控制电路，该控制电路控制对像素100的访问和信号读出的时序以及处理由此读取的信号的时序。控制电路还可以控制输出已经过信号处理的信号的时序。

例如，时序控制电路12基于输入时钟信号向访问控制电路输出帧同步信号和水平同步信号。此外，时序控制电路12可以在将产生的时序输出到第一信号处理电路18之前，基于与像素100的激发状态对应并且从访问控制电路14接收的信号来产生执行信号处理的时序。

访问控制电路14以以下方式执行控制：基于从时序控制电路12获取的水平同步信号输出用于选择要访问的像素100的扫描信号，并且将来自访问的像素100的事件信息输出到第一读取电路16。也就是说，本公开的事件检测是通过基于从时序控制电路12输出的帧信息每帧扫描像素100来实现的。

第一读取电路16适当地转换从每个像素100获取的信息，并将转换的信息输出到第一信号处理电路18。例如，第一读取电路16用作AFE(模拟前端)。第一读取电路16可以例如针对每列设置有用于临时存储从每个像素100输出的事件信息的锁存器。第一读取电路16还可以包括ADC(模数转换器)，该ADC对从像素100输出的模拟信号适当地执行放大和AD(模数)转换。例如，可以针对每个像素或针对每个列设置有ADC。第一读取电路16输出作为串行或并行信号的适当转换的事件信息。

第一信号处理电路18基于经由时序控制电路12获取的关于由访问控制电路14控制的像素100的访问信息来转换从第一读取电路16输出的事件信息，并将转换的事件信息作为事件数据经由输出I/F 22输出到外部，例如输出到外部提供的电子设备的处理器。第一信号处理电路18在输出之前顺序地改变所获取的事件信息，或重新排列其格式。如上所述，第一信号处理电路18还可以根据由时序控制电路12基于来自访问控制电路14的输出而产生的同步时序来执行信号处理。

时间戳生成电路20例如将时间戳信息或简单的时间信息输出到第一信号处理电路18。第一信号处理电路18在其输出之前给数据加上适当的时间戳。适当的时间戳使得外部处理器等能够获取输出数据的时间顺序以执行信号处理。

输出I/F 22是将传感器装置1获取并转换的事件数据输出到外部的接口。例如，输出I/F 22可以是MIPI(注册商标)接口。传感器装置1经由该输出I/F 22将获取的事件信息输出到外部。

使用上述构造，根据要获取的数据量，能够提供对水平方向上的稳定时间和水平同步信号的时序的适当控制。

在该构造中，特别地，相同的同步信号可以用作用于控制对像素阵列10的访问的同步信号(第一读取电路16的读取控制)，和用作用于第一信号处理电路18的信号处理控制的同步信号。这使得传感器装置1能够在数据输出的速率由数据路径确定的情况下执行高速处理。

应注意的是，在该构造中，时序控制电路12的存在不是强制性的。例如，在对像素100的访问和读出的时序或者从第一读取电路16到第一信号处理电路18的数据传输的时序保持不变的情况下，同步信号可以是固定的。这允许传感器装置1在不依赖时序控制电路12的情况下实现其操作。

(第2实施例)

图2是示意性地描绘第2实施例的传感器装置1的示例的框图，但该示例不限于此。在本实施例中，第一信号处理电路18特别包括帧存储器180。

帧存储器180是存储帧信息的存储区域，并且例如包括存储电路。第一信号处理电路18可以将从第一读取电路16获取的对应于一帧的事件信息存储在帧存储器180中。然后，第一信号处理电路18可以使用帧存储器180中的数据来将事件信息转换为用于高速数据传输以供输出的格式。

以此方式，提供帧存储器180使得能够每帧地将事件信息传输到外部。也可以通过使用帧信息来执行第一信号处理电路18的信号处理。

通过提供帧存储器180，上述构造使得能够在每个扫描行将像素阵列10的访问控制(第一读取电路16的读取控制)的时序与第一信号处理电路18的处理控制的时序分开。也就是说，尽管根据具有预定周期的同步信号来控制对像素阵列10的访问，但是即使进行这种控制，第一信号处理电路18仍可以使用可变的同步信号来执行处理。这使得传感器装置1能够在通过对像素100的访问来确定其输出的情况下高速地操作。

(第3实施例)

图3是示意性地描绘第3实施例的传感器装置1的示例的框图，但该示例不限于此。在本实施例中，除了第1实施例的构造之外，传感器装置1还包括第二读取电路24和第二信号处理电路26。

在本实施例中，除了用于事件检测的元件之外，像素100还分别装配有用于获取灰度信息的元件。灰度信息例如是与每个单独的RGB颜色的强度相关的信息。像素100可以分别包括用于接收RGB颜色的光的元件和用于事件检测的元件。作为另一示例，像素阵列10可以包括像素100，每个像素100是用于接收RGB颜色的光的像素或者是用于事件检测的像素。

在被访问控制电路14扫描之后，第二读取电路24用作AFE，该AFE获取从每个像素100输出的单独颜色模拟信号并输出获取的模拟信号。与第一读取电路16相同，第二读取电路24可以例如包括锁存器和ADC，但其不限于此。

第二信号处理电路26基于从第二读取电路24输出的单独颜色信息执行信号处理，并且经由输出I/F 22将灰度数据输出到外部。第二信号处理电路26可以例如执行线性矩阵处理、缺陷校正处理、图像处理或机器学习处理中的至少一种，但其不限于此。

如上所述，该装置可被构造为不仅获取颜色信息而且还检测事件。在这种情况下，基于成像的颜色信息的图像信息和关于事件检测的结果的信息之间不存在太大差异，或者不需要校正这种差异。因此，可以在保持较低处理成本的情况下更准确地输出图像信息中的事件检测的位置。

(第4实施例)

图4是示意性地描绘第4实施例的传感器装置1的示例的框图，但该示例不限于此。在本实施例中，除了第3实施例的构造之外，传感器装置1还包括装配有帧存储器180的第一信号处理电路18。

这种构造可以同时提供第2实施例和第3实施例的操作。

图5是示意性地描绘第3实施例或第4实施例中的像素100的示例的图。

例如，像素100包括用于接收R(红)颜色的子像素R、用于接收G(绿)颜色的子像素G、用于接收B(蓝)颜色的子像素B以及用于事件检测的像素EV。当以此方式构造时，与第3或第4实施例相同，每个像素都可以获取色阶信息和事件检测信息。

像素电路包括基于事件检测来输出模拟信号的电路和基于接收的R、G和B颜色的状态来输出模拟信号的电路。这些电路分别适当地连接到第一读取电路16和第二读取电路24。

图5所示的是本公开的一个示例而非限制性的，可以存在像素的其他布置。例如，如上所述，图5中的子像素可以分别被构造为单个像素100。作为另一示例，可以将像素100分别划分为九个部分，每个部分适当地包括用于RGB颜色和用于EV的子像素。作为又一示例，可以提供用于接收W(白)颜色的像素和用于接收IR(红外)射线的像素。作为再一示例，像素可以分别被构造为适当地获取图像平面相位差等的像素，或者被构造为获取不同偏振的光的像素。

可以通过滤色器或通过有机光电转换膜来划分颜色。获取颜色信息或检测事件的像素可以包括基于期望获取的信息的IR截止滤波器。

以此方式，每个像素100中的子像素的组合或者像素100本身的组合可以基于与事件检测一起获取的信息按需进行构造。

第3和第4实施例中的像素在灰度方面的组合也可以应用于与其他元件的组合。例如，用于获取灰度的像素可以是支持全局快门的像素。此外，代替用于获取灰度的像素，也可以设置分别装配有诸如SPAD(单光子雪崩二极管)等APD(雪崩光电二极管)的像素，或用于iToF(间接飞行时间)的像素。在这种情况下，第二读取电路24和第二信号处理电路26也被认为适合于处理信号。

[列分组]

下面将说明作为第5实施例至第7实施例的对列进行分组的示例，但这些示例不限于该分组。作为第8实施例和第9实施例进一步说明的是实施上述第1至第4实施例中的电路的示例。

(第5实施例)

图6是示意性地描绘作为一实施例的对像素阵列10中的像素100进行分组的示例的图，该示例不限于该分组。假设在像素阵列10中的行方向上布置有Hpix个像素，并且在列方向上布置有Vpix个像素。如该图所示，例如可以将像素阵列10中的像素100划分为多个(在这种情况下，为四个)组。

针对每个连续列，将像素阵列10划分为四个组。如图所示，将在行方向上布置的像素100划分为四个相等的部分。将(Hpix/4)×Vpix个像素作为一组，在行方向上执行事件检测。例如，像素阵列10从第0列开始以Hpix/4列为单位划分为第一组Gp1、第二组Gp2、第三组Gp3和第四组Gp4。

图中每个表示“事件”的区域是检测到事件的区域。以此方式，本实施例不是以像素100为单位而是针对组的每行建立事件检测目标区域。例如，在一组包括四列的情况下，每行四列中的像素100构成单个事件检测区域。

作为示例，在事件检测区域中的一个或多个任意数量的像素100激发的情况下，可以确定在该事件检测区域中已经发生了事件。作为另一示例，在事件检测区域中的所有像素的模拟值的总和(或诸如平均值等统计值)超过预定值的情况下，可以确定在该事件检测区域中发生了事件。

与上述不同的是，访问控制电路14可以简单地获取激发像素100所属的区域(组和扫描行)中的像素100的激发状态，而不需要确定在每个区域中是否发生了事件。这使得可以仅提取与至少一个像素被激发的区域相关的信息。

利用本公开，根据这种区域将事件检测信息输出到外部。

与根据每个像素100输出事件检测信息的情况相比，上述分组使得能够减少事件检测数据。这有助于减少所需的存储器量并缩短用于传输事件检测数据的时间(即，传输帧速率)。

(第6实施例)

图7是示意性地描绘作为一实施例的对像素阵列10中的像素100进行分组的示例的图，但该示例不限于该分组。像素阵列10可以按一列或多列为单位以顺序的周期的方式进行划分。

例如，如图所示，针对一列(或多列)，可以将像素周期性地划分为四组，例如，划分为组Gp1、Gp2、Gp3、Gp4、Gp1、Gp2…。如果相邻划分区域中的像素属于不同的组，则可以不是周期性地而是按照期望的顺序对组进行排序。例如，可以从左侧开始顺序地对组进行排序，例如排序为Gp1、Gp2、Gp3、Gp4、Gp2、Gp1、Gp2、Gp4、Gp3…。

(第7实施例)

图8是示意性地描绘作为一实施例的对像素阵列10中的像素100进行分组的示例的图，但该示例不限于该分组。像素阵列10可以具有针对相同或不同列中的每一列以一个或多个尺寸排序的组。

在第5实施例中，在获取图像的区域中水平地发生相同的事件。例如，在有许多目标在行方向上移动的情况下，可以更准确地获得事件信息。例如，在像素可以在整个平面上激发的情况下，第6实施例是有利的。例如，在用于事件检测的区域已知并且要设定用于优先进行事件检测的ROI的情况下，第7实施例是有利的。

上述划分为四组只是一个示例。可以将像素划分为任意数量的区域。例如，可以基于数据获取的粒度(清晰度)或数据量(数据传输速率)来根据期望设计划分的组的数量。尽管划分的组中的事件检测区域由上述的(组中的列数)×(1行)确定，但可以将多个行设定为事件检测区域。

尽管接下来的实施例将通过使用图6所示的划分(按相邻列划分为四组)来解释，但这种划分显然可以应用于第5实施例(具有不同数量的划分组)，也可以应用于第6实施例或第7实施例。

(第8实施例)

图9是示出作为第8实施例的从各组中的像素100到访问控制电路14的连接路径的图。每个像素100将激发状态输出到访问控制电路14，并且连接到请求读取扫描的激发通知线Req中的任一者。例如，可以针对像素阵列10中的像素100的每行，设置图9中的连接路径。作为另一示例，连接路径可以由多行(即，不同时扫描的行)共享。

例如，属于组Gp1的像素100分别连接到与访问控制电路14连接的激发通知线Req1。基于来自正在扫描的行中的激发通知线Req1的输出，访问控制电路14确定属于组Gp1和扫描行的像素100是否已激发。如下面结合另一实施例解释的，使用该确定的结果。

同样地，属于组GP2、Gp3和Gp4的像素100分别连接到向访问控制电路14通知激发状态的激发通知线Req2、Req3和Req4。

以此方式，在激发属于各组中正在扫描的行的像素100的情况下，访问控制电路14输出用于读出属于与像素100相同的组的每个像素100的激发状态的访问控制信号。利用这种布线布置，控制电路可以以并行访问多个组的方式执行控制。

访问控制电路14可以以预定顺序接收来自每个像素100的请求。这使得能够确定从哪个像素接收了给定请求。

(第9实施例)

图10是示出作为第9实施例的从访问控制电路14到各组的像素100的读取请求路径的图。像素阵列10为每个像素100设置选择器102，该选择器102基于读取信号来选择像素100将输出置于其上的读取线Vsl。像素阵列10还装配有连接到访问控制电路14的多条读取请求线Rd、多条读取线Vsl以及切换每条读取线Vsl和每个选择器102之间的连接状态的开关Sw。

多条读取请求线Rd连接到针对每个扫描行属于各组的像素100的选择器102。访问控制电路14经由读取请求路径Rd向选择器102通知读取线Vsl的选择信号。例如，在第8实施例中，访问控制电路14将用于不选择任何读取线Vsl的信号输出到不具有激发信号的扫描行上。对于该组中指定输出激发信号的扫描行，访问控制电路14向选择器102输出用于选择要使用哪条信号线来将来自像素100的信号通知给第一读取电路16的信号。

多条读取线Vsl是将来自像素100的信号传输到第一读取电路16的信号线。在像素阵列10中，由像素100构成的每一列设置有多条读取线Vsl。每条读取线Vsl可以简单地连接到第一读取电路16。作为另一示例，针对每列设置的读取线Vsl可以布线到传输相同区域的信号的信号线，以连接到第一读取电路16。例如，图10中连接到选择器102的读取线Vsl可以布线为从最靠近选择器102的信号线开始的相同信号线，以连接到第一读取电路16。

基于从访问控制电路14接收的信号，选择器102选择使用哪条读取线Vsl来输出来自像素100的信号，并且适当地将读取线Vsl连接到像素100。

例如，在组Gp1中，访问控制电路14在从顶部起的第二行上确认了激发，并执行控制以读取来自该行的输出。在这种情况下，访问控制电路14针对每个像素100，向选择器102输出用于将组Gp1的第二行连接到最左侧的读取线Vsl的信号。当接收到该信号时，选择器102选择合适的信号线并建立连接，通过该连接将来自相应像素100的信号输出到第一读取电路16。

在组Gp1中，在从顶部起的第五行上也确认了激发，并且执行读取访问控制。访问控制电路14将选择信号输出到第五行，以选择不同于第二行的读取线Vsl。然后，选择器102建立合适的输出路径连接。

利用上述构造和控制，像素100能够以可识别组的方式向第一读取电路16输出信号。在垂直扫描中，访问控制电路14可以同时对要输出的多个扫描行进行访问控制。

另外，由于能够同时访问各组，因此在时序上并行进行第一读取电路16的读出和从该第一读取电路16的传输的情况下，能够缩短数据输入和输出的时间。例如，在图10中，当访问控制电路14适当地接收激发信号并执行读取访问控制时，可以以相同的时序访问组Gp1中的第二扫描行和组GP2中的第一扫描行。也就是说，第一读取电路16可以以相同的时序并行地从这两个区域获取并处理事件信息。

以此方式，上述访问控制使得可以在并行传输和接收信号的情况下缩短处理时间和数据传输时间。

[读取时序和读取格式]

下面将说明作为第10实施例至第21实施例的传感器装置中的电路的示例，这些示例不限于传感器装置电路。

(第10实施例)

图11是示意性地描绘作为一实施例的每组的读出顺序的示例的图。如该图所示，访问控制电路14可以执行控制以按组垂直地读取事件信息。如图11所示，可以从包括左列的组开始读出事件信息。作为另一示例，可以按组以期望的顺序读出事件信息。

图12是表示如图11的情况那样的读出时序的图。例如，“事件(Gp1)”表示读出在组1中检测的事件。根据同步信号，每个事件区域一次读出一个事件。

从图11中最左侧的组开始，一次一个地依次读出事件。以此方式读出使得可以减小数据带宽，从而减小电路面积并降低功耗。

(第11实施例)

图13是示意性地描绘在通过第10实施例执行数据读出的情况下第一信号处理电路18的输出的示例性格式的图。

附图标记FS表示帧的开始，并且附图标记FE表示帧的结束。附图标记PH表示分组报头，并且附图标记PF表示分组页脚。这些部分分别可以由适当的预定位串来表示。还可以嵌入诸如帧编号和分组编号等适当信息。“Embedded(嵌入)”一词代表嵌入信息，并且将适当的信息嵌入其中。

第一信号处理电路18基于经由时序控制电路12从访问控制电路14输入的关于要访问的扫描行和组的信息以及从第一读取电路16输出的事件信息，产生用于输出到外部的传输信号。例如，第一信号处理电路18可以顺序地排列检测到事件的组和扫描行的标识符(或简单的编号)，并将该标识符嵌入在“Embedded”中。

外部处理器可以从“Embedded”中读取信息，以确定哪个区域的事件信息以怎样的顺序包含在数据中。

例如，如图18所示，所产生的信号可以采用以下格式：其中，针对一个事件分别产生补充有报头和页脚的分组，并将其在帧中顺序地排列。报头和页脚可以简单地是表示每个区域的事件信息的开始和结束的符号。作为另一示例，在没有将关于组和扫描行的信息添加到“Embedded”中的情况下，报头可以补充有表示紧接的信息的区域属于哪个组和哪个扫描行的信息。

如上所述，可以添加关于检测到事件的区域的信息作为数据或报头。信息添加作为数据的情况提供了数据格式的自由度高且无需改变接口规范的优点。另一方面，信息添加作为报头的情况提供了仅需要最少标识符从而减少所涉及数据量的优点。

以此方式，事件可以排列成分组，以在检测到事件的每个区域以顺序格式输出。

(第12实施例)

图14是示意性地描绘在通过第10实施例执行数据读出的情况下来自第一信号处理电路18的输出的另一示例性格式的图。

如图14所示，事件信息可以以与行具有相同长度的方式串接并输出。例如，由于在本实施例中存在四个组，因此可以将关于四个组的事件信息串接以形成单个分组。这种类型的格式使得可以使用相同的信号来控制用于像素阵列10中的行扫描的同步信号和用于从第一信号处理电路18输出的同步信号。

(第13实施例)

图15是示意性地描绘在通过第10实施例执行数据读出的情况下来自第一信号处理电路18的输出的另一示例性格式的图。

在本实施例中，在最后一个分组未达到行长度的情况下，产生嵌入有伪数据的分组以填充缺失部分。在第12实施例中，如图14所示，每个分组可以具有或可以不具有固定长度。相反，在本实施例中，允许每个分组具有固定的长度。

例如，这种保持分组长度固定的格式可能适用于受到源于通信接口限制的情况。保持分组长度固定还使一些处理器能够更容易地执行其处理。在这些情况下，如本实施例，嵌入伪数据以使分组的长度固定是有利的。

(第14实施例)

图16是表示本实施例中的每组的读出顺序的示例的图。在第10实施例中，每组的读取顺序是串行的。然而，这并不限制读取顺序。在本实施例中，从每组的像素100的访问是并行进行的。

图17描绘了如何由第一读取电路16执行图16中的读出的示例，并且图18给出了在读出期间如何将信号从第一读取电路16传输到第一信号处理电路18的示例。

如图17所示，可以在多个信道CH0、CH1、CH2和CH3上并行传输数据。另外，如图18所示，单个信道可用于串接并行获取的数据以进行连续的数据传输。

在任何情况下，用于数据传输的同步信号可以是具有固定周期的周期性信号。

虽然与第10实施例相比，并行读出需要更宽的电路面积和更大的功耗，但是可以缩短读取时间。以此方式，可以根据情况按照需要选择利用第10实施例的读取或利用第14实施例的读取。

(第15实施例)

图19是示意性地描绘在通过第14实施例执行数据读出的情况下来自第一信号处理电路18的输出的另一示例性格式的图。

第一信号处理电路18可以通过基于同步信号按每个信道串接从第一读取电路16传输的数据来构成分组。

(第16实施例)

图20是示意性地描绘在通过第14实施例执行数据读出的情况下来自第一信号处理电路18的输出的另一示例性格式的图。

第一信号处理电路18可以通过按信道串接从第一读取电路16传输的数据来构成分组，而不改变组序列。组序列是分组中的事件检测区域的序列。嵌入伪数据以填充未检测到事件的部分。例如，由于组Gp2中丢失了第三数据传输，因此第三分组中与组Gp2对应的部分填充有伪数据。

以此方式，通过在图19的示例中嵌入伪数据来使分组的长度固定。通过嵌入伪数据来维持构成分组的每个组的数据区域。这在输出到外部处理器之后的后续处理中可能是有利的。

(第17实施例)

图21是示意性地描绘在通过第14实施例执行数据读出的情况下来自第一信号处理电路18的输出的另一示例性格式的图。

在第16实施例中，以不改变分组中的组的存储区域的方式设定伪区域。然而，这并不限制分组中的组存储区域如何保持不变。例如，如图21所示，事件信息可以在分组中左对齐，后面是伪数据，以与行长度对齐。

第15至第17实施例在第14实施例的情况下提供了易于实现的格式，其中，将来自每个区域的事件信息作为并行信号或具有相同周期的同步信号的串行信号获取。

如上所述，对于第10至第17实施例，同步信号的周期是固定的。这消除了对使图1至图4中的时序控制电路12引起同步信号可变的过程的需要。

(第18实施例)

另一方面，在接下来的实施例使用具有可变周期的同步信号的情况下，图1至图4中的时序控制电路12基于从访问控制电路14获取的关于激发像素的信息来产生同步的时序。基于由时序控制电路12产生的同步时序，访问控制电路14根据需要输出对像素100的访问控制(第一读取电路16的读取控制)。同样地，访问控制电路14根据需要输出第一信号处理电路18的信号处理控制的时序。

图22是描绘本实施例中的每组的读出顺序的示例的图。与图18的情况相同，将并行读取的事件信息作为串行信息进行传输。尽管图18中的同步信号具有固定的周期并允许以周期性时序传输串行信号，但是图22中的同步信号具有可变的周期并使串行信号以非周期性时序进行传输。以此方式，第一读取电路16可以在优先考虑数据传输速率的同时串行传输并行获取的数据。然而，应注意的是，需要定义可变的同步信号以允许第一信号处理电路18适当地执行其处理。

(第19实施例)

图19所示的格式可以用作在通过第18实施例读出数据的情况下从第一信号处理电路18输出数据的格式。

与第15实施例相同，第一信号处理电路18可以通过基于同步信号按信道串接从第一读取电路16传输的数据来构成分组。

(第20实施例)

图23是示意性地描绘在通过第14实施例执行数据读出的情况下来自第一信号处理电路18的输出的另一示例性格式的图。

第一信号处理电路18可以以按照数据接收为串行信号的顺序填充行的方式来构成分组。

(第21实施例)

图24是示意性地描绘在通过第14实施例执行数据读出的情况下来自第一信号处理电路18的输出的另一示例性格式的图。

第一信号处理电路18可以以按照数据接收为串行信号的顺序填充行的方式来构成分组。此外，与第13实施例相同，为了使分组长度对齐，在最后一个分组未达到行长度的情况下，可以嵌入伪数据以用于行长度对齐。在与图22相同的这种传输的情况下，分组的长度可以保持固定或不保持固定。利用本实施例，分组的长度可以总是固定的。

例如，这种保持分组长度固定的格式可能适用于受到通信接口限制的情况。保持分组长度固定还使一些处理器能够更容易地执行其处理。在这些情况下，与本实施例相同，嵌入伪数据以使分组的长度固定是有利的。

尽管存在如上所述的各种传输格式，但是可以根据以下因素按照需要来选择它们中的任一种格式：传感器装置1内部的电路面积、其功耗、存储区域或传输速率、从传感器装置1到外部处理器的传输的规格和所涉及的传输速率以及传感器装置1外部的处理器的规格或处理器的处理细节。

例如，格式的选择可以通过硬件来实现，或者可以通过第一信号处理电路18的软件处理来执行。在以软件执行的情况下，优选地但不是强制性地，考虑诸如用于传输的信号线等硬件规格来选择合适的格式。

在第10至第21实施例中，如果需要，可以将由时间戳生成电路20产生的时间戳添加到事件信息或分组数据。例如，也可以将时间戳添加到每个事件。

[事件检测的时序]

下面将说明作为第22至第24实施例的传感器装置中的事件检测的时序的示例，但这些示例不限于该事件检测时序。

(第22实施例)

结合上述实施例，并未具体讨论检测事件的时序。例如，可以根据预定的帧速率来执行事件检测的时序。在检测到事件的所有像素中，可以以相同的时序进行检测和读取。另一方面，可以针对每组设定检测时序。该设定可以是可变的，并且不需要是固定的。

图25是描绘本实施例的事件检测时序和事件信息读出时序的示例的图。例如，在组Gp2和Gp3的事件检测(即，像素100的激发)频率高于组Gp1和Gp4的情况下，可以提高组Gp2和Gp3的事件检测频率和信息读出频率。在组Gp4的事件检测频率低于组Gp1的情况下，可以降低组GP4的事件检测频率和信息读出频率。

图26是描绘本实施例的设定事件检测时序和读出时序的示例性过程的流程图。

访问控制电路14根据预定的帧速率获取检测像素100中的事件的结果(S100)。

基于来自激发像素100的请求，访问控制电路14执行控制以读取每个扫描行和每组的事件。在这种控制下，第一读取电路16从每个区域的像素100读取事件(S102)。将读取的信息作为串行信号或作为并行信号传输到第一信号处理电路18。

第一信号处理电路18对每组检测到的事件的数量进行计数(S104)。替代地，该计数可以不由第一信号处理电路18执行，而是由第一读取电路16执行。在后一种情况下，还将计数的结果与信号传输串行或并行地传输到第一信号处理电路18。

根据计数的事件数量，第一信号处理电路18确定每组的访问频率(S106)。第一信号处理电路18将由此确定的访问频率通知给时序控制电路12。应注意的是，在频率保持不变的情况下，通知不是强制性的。

基于从第一信号处理电路18接收的访问频率，时序控制电路12向访问控制电路14输出用于检测和读出的时序信号，并且更新每组的访问频率(S108)。

根据更新的访问频率，执行像素100的检测和第一读取电路16的信号读出(S100和S102)。基于检测结果，在任何时间更新每组的访问频率。

根据每组的检测频率，传感器装置1可以设定每组的访问频率。以此方式更新访问频率使得能够以高速率对包括正在产生许多事件的区域的组执行检测。使用传感器装置1能够在存在移动目标的区域中以更高的频率进行检测并读出，这允许以更高的精度进行检测。由于访问频率是按组局部提高的，因此不需要提高总帧速率等。也就是说，能够在最小化功耗增加的同时以高精度执行检测。

(第23实施例)

下面结合本实施例更详细地说明作为第1实施例(或第3实施例)的优点的上述像素阵列10的访问控制的时序以及第一信号处理电路18的信号处理控制的时序。

图27是描绘对第1实施例(或第3实施例)中的像素阵列10进行访问的时序(第一读取电路16的读取时序)和第一信号处理电路18的信号处理的时序的图。尽管在该示例中数据是串行传输的，但是数据也可以并行传输。

例如，像素阵列10的访问时序和用于第一信号处理电路18的处理时序的同步信号以时序控制电路12产生的相同时序执行。

以此方式，图1(或图3)所示的构造使得可以对准每个构造的同步时序，并且允许同步的周期是可变的。如上面结合第1实施例所讨论的，这使得可以在传感器装置1的输出速率由数据路径确定的情况下提高传感器装置1的处理速率和输出速率。

(第24实施例)

下面结合本实施例更详细地说明作为第2实施例(或第4实施例)的优点的上述像素阵列10的访问控制的时序以及第一信号处理电路18的信号处理控制的时序。

图28是描绘对第2实施例(或第4实施例)的像素阵列10进行访问的时序(第一读取电路16的读取时序)和第一信号处理电路18的信号处理的时序的图。尽管在该示例中数据是串行传输的，但是数据也可以并行传输。

例如，像素阵列10的访问时序和用于第一信号处理电路18的处理时序的同步信号是以时序控制电路12产生的适当时序执行的。通过提供具有帧存储器180的第一信号处理电路18，可以使时序不同。

在将像素阵列10的访问时序设定为预定周期时，时序控制电路12可以基于访问控制电路14获取的像素100的激发状态来改变第一信号处理电路18的信号处理的时序。也就是说，时序控制电路12预先获取要检测事件的区域的数量，并且可以基于由此预先获得的事件检测区域的数量可变地控制用于第一信号处理电路18的信号处理的同步信号。

例如，如图28所示，基于事件检测区域的数量来延长或缩短信号处理的同步时序的周期。根据由此产生的同步时序，时序控制电路12控制第一信号处理电路18的信号处理的时序。基于时序控制电路12产生的同步时序，第一信号处理电路18可以在获取信号的适当时序对信号进行信号处理。

以此方式，图2(或图4)所示的构造使得可以以不同的时序控制每个构造的同步时序并且适当地固定或改变同步的周期。在这种情况下，当从用于事件检测的像素100的像素电路或从第一读取电路16读出像素信息时，即使稳定时间比图27所示的稳定时间更长，也可以适当地控制事件信息传输的时序和信号处理的时序。这又使得在传感器装置1的输出速率由对像素100的访问确定的情况下，可以提高传感器装置1的处理速率和输出速率(由此，如第2实施例中记载的那样，在传感器装置1的输出被限制为对像素100的访问的情况下，可以进一步加快传感器装置1的处理和输出速度)。

[像素读出时序]

下面将使用第25实施例至第28实施例来说明像素读出的时序。

(第25实施例)

图29是描绘事件检测中的帧和像素读出的时序的示例的图。如图所示，可以跨帧访问像素。例如，在图29的情况下，帧A和帧B具有相同的时间戳。

例如，可以针对其中仅访问激发的扫描行的数据读取访问来定义最短更新速率。使用更新速率作为帧速率，时序控制电路12产生帧同步信号。由于该帧速率是最短更新速率，因此在没有太多激发的行的情况下，可以有效地控制像素100的复位和检测。

另一方面，在存在更多激发的行的情况下，可以如图29所示地跨帧访问像素阵列10。

(第26实施例)

图30是描绘事件检测中的帧和像素读出的时序的另一示例的图。例如，如图30所示，在跨帧访问像素阵列10的情况下，可能存在与检测或复位时间对应并且在帧A和帧B之间的转换期间不执行读出的间隔。

(第27实施例)

图31是描绘事件检测中的帧和像素读出的时序的另一示例的图。与图29和图30不同，可以不以固定的周期发出帧同步信号，而是在完成单个帧扫描时发出帧同步信号。例如，访问控制电路14可以获得所有行的扫描完成，并且基于该时序，时序控制电路12可以发出帧同步信号。

(第28实施例)

如上所述，可以不对单独的帧执行同步，而是对多个帧的组合执行同步，以实现固定的帧速率。

图32是描绘事件检测中的帧和像素读出的时序的另一示例的图。例如，在每一帧中，对像素阵列10的访问由图29中的帧同步过程等控制。将组合多个帧的固定帧速率设定为基本帧速率。替代地，可以根据输出I/F 22的规格来确定基本帧速率。例如，可以根据MIPI的慢Vsync等来设定基本帧速率。

获取并连续输出关于多个帧的信息。属于基本帧速率的最后一帧可以用伪数据代替整个信息来填充。进行这种设定允许基本帧速率的最后一帧变为无效帧。以此方式设定无效帧使得可以防止对像素阵列10的访问超过基本帧速率。

以此方式，可以组合多个输出帧中的数据，并且以基于可变访问速率的固定长度输出帧速率输出。输出帧速率的固定长度可以基于从外部输入的触发周期来设定。

[获取灰度信息情况下的时序和格式]

下面将使用第29实施例至第33实施例来说明像素读出的时序。

(第29实施例)

图33是描绘读取事件检测信息和灰度信息的时序的示例的图。例如，这种情况发生在第3和第4实施例中。

在获取灰度信息的情况下，时序控制电路12和访问控制电路14可以以不同的同步时序来控制灰度获取和事件检测。例如，如图33的上部所示，第二读取电路24基于用于灰度获取的同步信号，从输出RGB灰度的成像元件中读取RGB灰度信息。

基于从第二读取电路24传输的数据，第二信号处理电路26在输出到外部之前执行适当的信号处理。尽管在图3和图4中仅示出了一个I/F，但是可以提供未示出且不同于输出I/F 22的另一输出I/F，该另一输出I/F用于输出灰度信息。

另一方面，如上面结合前述实施例所解释的，以独立于灰度获取时序的时序来进行事件检测。

以此方式，可以在不同的时序，即，基于不同的同步信号，执行灰度输出和事件信息输出。

(第30实施例)

在执行上述输出的情况下，图34是描绘组合输出灰度信息和事件信息的示例性格式的图。图中的“强度”表示灰度数据。

如图34所示，虚拟信道用于产生灰度数据和事件信息的单独分组，将这些分组格式化以用于输出。可以与上述实施例相同地对事件信息进行格式化。

(第31实施例)

图35是描绘组合输出灰度信息和事件信息的另一示例性格式的图。如图35所示，灰度信息和事件信息可以与超帧组合输出。

(第32实施例)

图36是描绘组合输出灰度信息和事件信息的另一示例性格式的图。如图36所示，灰度信息和事件信息可以与超帧组合并组合输出。例如，可以将灰度信息和事件信息包括在被格式化以用于输出的同一分组中。

上述所有实施例中的传感器装置例如可用于车载设备的距离测量系统、监视摄像机和观察摄像机等。

上述实施例可被构造如下。

(1)

一种传感器装置，其包括：

像素阵列，其中多个像素配置为阵列状，每个所述像素具有用于检测事件的检测元件，所述阵列包含至少多个列和至少一个行；

控制电路，其被构造为以帧为单位控制所述像素的扫描；

读取电路，其被构造为以由所述控制电路控制的时序读取由所述检测元件检测的所述事件；以及

信号处理电路，其被构造为处理并输出由所述读取电路读取的信号，

其中，针对分组后的所述多个列，其中，至少一个所述组包括多个所述列，

所述控制电路控制要访问的组，并且

所述读取电路从由所述控制电路访问的所述像素中获取信号。

(2)

根据(1)的传感器装置，其中，所述组至少具有相邻的多个所述列。

(3)

根据(1)的传感器装置，其中，所述组至少具有不相邻的多个所述列。

(4)

根据(1)的传感器装置，其中，所述控制电路执行访问所述组中激发的行的控制。

(5)

根据(4)的传感器装置，其中，所述控制电路执行并行地访问多个所述组的控制。

(6)

根据(5)的传感器装置，其中，访问所述像素并进行读取控制的同步信号和用于控制所述读取后的信号的处理的同步信号具有相同的固定周期。

(7)

根据(5)的传感器装置，其中，访问所述像素并进行读取控制的同步信号和用于控制所述读取后的信号的处理的同步信号为可变的周期。

(8)

根据(7)的传感器装置，其中，访问所述像素并进行读取控制的同步信号和用于控制所述读取后的信号的处理的同步信号具有相同的周期。

(9)

根据(7)的传感器装置，其中，

所述信号处理电路具有帧存储器，并且

访问所述像素并进行读取控制的同步信号和用于控制所述读取后的信号的处理的同步信号具有不同的周期。。

(10)

根据(1)的传感器装置，其中，所述控制电路依次针对每个所述组，控制对属于所述组的像素的访问。

(11)

根据(10)的传感器装置，其中，所述控制电路从所述组中的任意的一组开始以任意的顺序控制对所述组中的每者的访问。

(12)

根据(1)的传感器装置，其中，所述控制电路针对每个所述组进行改变读取频率的控制。

(13)

根据(1)的传感器装置，其中，所述信号处理电路输出将多个扫描行的数据布置在同一行上的数据。

(14)

根据(1)的传感器装置，其中，所述读取电路跨多个帧同步信号从所述像素阵列读取事件。

(15)

根据(14)的传感器装置，其中，在跨多个帧同步信号从像素阵列读取所述事件的情况下，所述读取电路具有在所述帧之间不访问所述像素的时间。

(16)

根据(1)至(15)中任一项的传感器装置，其中，所述控制电路在完成所述像素阵列的扫描时发出帧同步信号，从而作为输出帧速率。

(17)

根据(1)至(16)中任一项的传感器装置，其中，所述控制电路使用串接多个帧的基本帧速率来输出多个帧中的事件信息，所述控制电路还将设置在所述基本帧速率末尾的帧设定为伪帧。

(18)

根据(1)至(17)中任一项的传感器装置，其中，

所述像素阵列获取关于由所述像素接收的光的灰度信息，并且

所述像素阵列还输出获取的所述灰度信息。

(19)

根据(1)至(18)中任一项的传感器装置，其中，将多个输出帧中的数据结合，以将访问速率设定为可变的固定长度的输出帧速率输出。

(20)

根据(19)的传感器装置，其中，基于从外部输入的触发周期来设定所述输出帧速率的固定长度。

本公开的实施例不限于上面讨论的实施例，并且包括本领域技术人员可以想到的各种变型。此外，本公开的有利效果不限于上述效果。各实施例的构成要素在使用时可以适当地组合。也就是说，在由所附权利要求及其等同物定义的本公开的技术思想和范围内，可以进行各种补充、改变和部分删除。

附图标记列表

1：传感器装置

10：像素阵列

100：像素

102：选择器

Rd：读取请求行

Req1、Req2、Req3、Req4：激发通知行

Vsl：读取行

12：时序控制电路

14：访问控制电路

16：第一读取电路

18：第一信号处理电路

20：时间戳生成电路

22：输出I/F

24：第二读取电路

26：第二信号处理电路。

Claims (20)

1.一种传感器装置，其包括：

像素阵列，其中多个像素配置为阵列状，每个所述像素具有用于检测事件的检测元件，所述阵列包含至少多个列和至少一个行；

控制电路，其以帧为单位控制所述像素的扫描；

读取电路，其以由所述控制电路控制的时序读取由所述检测元件检测的事件；以及

信号处理电路，其处理并输出由所述读取电路读取的信号，

其中，针对分组后的所述多个列，其中，至少一个所述组包括多个所述列，

所述控制电路控制要访问的组，并且

所述读取电路从由所述控制电路访问的所述像素中获取信号。

2.根据权利要求1所述的传感器装置，其中，所述组至少具有相邻的多个所述列。

3.根据权利要求1所述的传感器装置，其中，所述组至少具有不相邻的多个所述列。

4.根据权利要求1所述的传感器装置，其中，所述控制电路执行访问所述组中激发的行的控制。

5.根据权利要求4所述的传感器装置，其中，所述控制电路执行并行地访问多个所述组的控制。

6.根据权利要求5所述的传感器装置，其中，访问所述像素并进行读取控制的同步信号和用于控制所述读取后的信号的处理的同步信号具有相同的固定周期。

7.根据权利要求5所述的传感器装置，其中，访问所述像素并进行读取控制的同步信号和用于控制所述读取后的信号的处理的同步信号为可变的周期。

8.根据权利要求7所述的传感器装置，其中，访问所述像素并进行读取控制的同步信号和用于控制所述读取后的信号的处理的同步信号具有相同的周期。

9.根据权利要求7所述的传感器装置，其中，

所述信号处理电路具有帧存储器，并且

访问所述像素并进行读取控制的同步信号和用于控制所述读取后的信号的处理的同步信号具有不同的周期。

10.根据权利要求1所述的传感器装置，其中，所述控制电路依次针对每个所述组，控制对属于所述组的像素的访问。

11.根据权利要求10所述的传感器装置，其中，所述控制电路从所述组中的任意的一组开始以任意的顺序控制对所述组中的每者的访问。

12.根据权利要求1所述的传感器装置，其中，所述控制电路针对每个所述组进行改变读取频率的控制。

13.根据权利要求1所述的传感器装置，其中，所述信号处理电路输出将多个扫描行的数据布置在同一行上的数据。

14.根据权利要求1所述的传感器装置，其中，所述读取电路跨多个帧同步信号从所述像素阵列读取事件。

15.根据权利要求14所述的传感器装置，其中，在跨多个帧同步信号从所述像素阵列读取事件的情况下，所述读取电路具有在所述帧之间不访问所述像素的时间。

16.根据权利要求1所述的传感器装置，其中，所述控制电路在完成所述像素阵列的扫描时发出帧同步信号，从而作为输出帧速率。

17.根据权利要求1所述的传感器装置，其中，所述控制电路使用串接多个帧的基本帧速率来输出多个帧中的事件信息，所述控制电路还将设置在所述基本帧速率末尾的帧设定为伪帧。

18.根据权利要求1所述的传感器装置，其中，

所述像素阵列获取关于由所述像素接收的光的灰度信息，并且

所述像素阵列还输出获取的所述灰度信息。

19.根据权利要求1所述的传感器装置，其中，将多个输出帧中的数据结合，以将访问速率设定为可变的固定长度的输出帧速率输出。

20.根据权利要求19所述的传感器装置，其中，基于从外部输入的触发周期来设定所述输出帧速率的固定长度。