CN117936383A - 用于将埋入式接线与源极/漏极体互连的方法 - Google Patents

用于将埋入式接线与源极/漏极体互连的方法 Download PDF

Info

Publication number
CN117936383A
CN117936383A CN202311329180.3A CN202311329180A CN117936383A CN 117936383 A CN117936383 A CN 117936383A CN 202311329180 A CN202311329180 A CN 202311329180A CN 117936383 A CN117936383 A CN 117936383A
Authority
CN
China
Prior art keywords
source
forming
insulating layer
metal
layer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311329180.3A
Other languages
English (en)
Inventor
曾文德
H·梅尔腾斯
Z·托克
堀口直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN117936383A publication Critical patent/CN117936383A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

根据一方面，提供了一种用于将埋入式接线和源极/漏极体进行互连的方法，该方法包括：在基板上形成鳍结构，鳍结构包括至少一个沟道层；在鳍结构旁边延伸的沟槽中形成埋入式接线，其中埋入式接线由第一绝缘层结构封盖；通过外延在该至少一个沟道层上形成源极/漏极体；在第一绝缘层结构中形成通孔洞，以暴露埋入式接线的上表面；在通孔洞中形成金属通孔；在第一绝缘层结构上形成第二绝缘层结构，其中在第二绝缘层结构中限定触点开口以暴露源极/漏极体和金属通孔的上部通孔部分；以及在触点开口中、在上部通孔部分和源极/漏极体上形成源极/漏极触点，从而将埋入式接线和源极/漏极体互连。

Description

用于将埋入式接线与源极/漏极体互连的方法
技术领域
本公开涉及一种用于将埋入式接线和源极/漏极体互连的方法。
背景技术
集成电路通常包括电源轨(例如用于VSS和VDD供电电压分布)。传统上，电源轨被封装在位于有源物理器件(诸如晶体管)的水平之上的后道工序(BEOL)互连结构内。相比之下，当前的先进技术节点可以设置有可被形成在基板中的沟槽中的“埋入式”电源轨(BPR)，使得电源轨可以位于有源物理器件下方的水平处。埋设电源轨使得能够在不占用BEOL互连结构中的宝贵空间的情况下增加电源轨的横截面(例如降低线路电阻)。此外，BPR可以通过允许相邻电路单元共享公共(例如，增加的横截面)BPR来促进减小轨高度的标准单元的设计。
BPR和相邻的水平沟道晶体管(例如finFET或纳米片FET或纳米线FET)的源极/漏极体可以通过在源极/漏极体上形成通孔类金属触点并从其延伸以落在BPR上而被互连。这一互连也被称为到BPR的通孔(VBPR)。形成金属触点通常涉及穿过栅极之间的窄触点沟槽内的层间电介质、内衬层和/或封盖层的高纵横比蚀刻，从而在金属填充期间带来挑战。进一步激进的缩放和对高纵横比器件结构的驱动使这些问题变得越来越具有挑战性。
发明内容
鉴于以上，目的是提供一种用于将埋入式接线和源极/漏极体互连的改进方法，至少部分地解决上述挑战。可从下文中理解其他目的或另外一些目的。
根据一方面，提供了一种用于将埋入式接线和源极/漏极体进行互连的方法，该方法包括：
在基板上形成鳍结构，该鳍结构包括至少一个沟道层；
在鳍结构旁边延伸的沟槽中形成埋入式接线，其中埋入式接线由第一绝缘层结构封盖；
通过外延在至少一个沟道层上形成源极/漏极体；
在第一绝缘层结构中形成通孔洞，以暴露埋入式接线的上表面；
在通孔洞中形成金属通孔；
在第一绝缘层结构上形成第二绝缘层结构，其中在第二绝缘层结构中限定触点开口以暴露源极/漏极体和金属通孔的上部通孔部分；以及
在触点开口中、在上部通孔部分和源极/漏极体上形成源极/漏极触点，从而将埋入式接线和源极/漏极体互连。
该方法便于形成埋入式接线和源极/漏极体之间的互连。通孔洞和其中的金属通孔的形成可以被称为金属通孔“预填充”，其中通过随后在预填充和源极/漏极体上形成源极/源极触点来完成互连。该方法由此减少了触点开口所需的深度，因为触点开口只需要延伸到足以暴露金属通孔/预填充的上部通孔部分的深度。由于在源极/漏极触点形成期间需要填充较少的高度，因此这另外促进了无空隙的金属填充。
本文所使用的术语“鳍结构”是指具有沿基板在水平方向(即，第一摂水平方向)上取向并从基板垂直突出的纵向尺寸的鳍形结构。
鳍结构可以包括与鳍结构一体地形成的单个沟道层(其中鳍结构可以是单个鳍形半导体主体)。然而，鳍结构还可以包括堆叠在从基板突出的鳍结构的基部上的一个或多个水平取向的沟道层。
相对空间术语，诸如“垂直”、“上部”、“下部”、“顶部”、“底部”、“上方”、“下方”、“之下”，在本文中应理解为表示基板参考系内的位置或取向。具体而言，这些术语可以被理解成沿着基板的法线方向的位置或取向。相应地，诸如“横向”和“水平”等术语应理解成平行于基板的位置或取向(即平行于基板的主延伸平面)。
在一些实施例中，埋入式接线可以是BPR。然而，该方法也适用于其他类型的埋入式接线。
在一些实施例中，金属通孔可被形成为使得金属通孔的上部通孔部分突出在第一绝缘层结构中的通孔洞上方。因此，金属通孔可被形成为具有超过第一绝缘层结构中的通孔洞的深度的高度。这进一步减少了在源极/漏极触点形成期间触点开口和金属填充所需的深度。
在一些实施例中，该方法还可包括：
在第一绝缘层结构和源极/漏极体上形成临时工艺层；以及
通过蚀刻在第一临时工艺层中形成通孔开口；
其中第一绝缘层结构中的通孔洞随后通过蚀刻将通孔开口转移到第一绝缘层结构中而被形成，并且其中第一临时工艺层在形成第二绝缘层结构之前被去除。
该临时工艺层在下文中可以使用标签“第一”来指代，以区别于下文讨论的“第二”临时工艺层。
使用临时工艺层来形成通孔洞可以便于通孔洞的形成，因为临时工艺层的材料可以根据其蚀刻和掩模属性来被选择，而不太考虑其作为最终器件中的层的适用性，例如其绝缘属性。例如，在一些实施例中，源极/漏极体可以由介电蚀刻停止层(衬层)覆盖，其中通孔开口可以通过相对于蚀刻停止层来选择性地蚀刻第一临时工艺而被形成。
在一些实施例中，通孔开口可被形成为相对于源极/漏极体(水平地)移位，使得源极/漏极体通过第一临时工艺层的剩余部分与通孔开口分隔开。
第一临时工艺层可以是有机材料层，诸如有机平坦化层(例如有机旋涂层)。有机/碳基材料可以以相对于典型的层间电介质(ILD)和介电蚀刻停止层的高选择性来被蚀刻。
该方法还可以包括形成覆盖第一绝缘层结构和源极/漏极体的触点蚀刻停止层(衬层)，其中该方法还可以包括在形成通孔洞之前在埋入式接线上方将蚀刻停止层开口，以及在形成源极/漏极触点之前将在源极/源极体上的蚀刻停止层开口。
在一些实施例中，金属通孔可以通过在第一绝缘层结构中的通孔洞中金属的选择性地沉积来被形成。
这使得能够在通孔洞中金属的自下而上的沉积，从而允许通孔洞的无空隙填充和对金属通孔的高度尺寸的精确控制。此外，由于金属被选择性地沉积在通孔洞的位置，因此消除了对后续的金属开槽或回蚀的需求。当上部通孔部分在通孔洞上方突出达所需的量时，金属的沉积可被停止。
在一些实施例中，该方法还可包括在形成金属通孔之前去除第一临时工艺层。
在一些实施例中，形成金属可以包括在通孔洞中和通孔开口中沉积金属，并且其中该方法还可包括在形成金属通孔之后去除第一临时工艺层。
因此，金属可以在无需首先去除第一临时工艺层的情况下被沉积。这使得能够形成具有增加的垂直尺寸的金属通孔/预填充，因为通孔开口可以作为通孔洞的补充来用作金属沉积的模板。如可以明白的，这减少了随后在第二绝缘层结构中形成的触点开口的所需深度。金属沉积可以是如上所述的选择性沉积(即自下而上)，或者自上而下的沉积然后是金属开槽以去除覆盖层(overburden)金属(即沉积在通孔开口外部)。
在一些实施例中，金属通孔可被形成为使得上部突出在源极/漏极体的水平之上。
在一些实施例中，该方法还可以包括在形成第二绝缘层结构之前：
形成覆盖上部通孔部分和源极/漏极体的第二临时工艺层；
图案化第二临时工艺层以在上部通孔部分和源极/漏极体上形成虚设触点块；
其中第二绝缘层结构被形成为嵌入有虚设触点块，并且其中触点开口通过相对于第二绝缘层结构选择性地去除虚设触点块而被形成。
因此，触点开口可以以色调反转的方式被形成，其中虚设触点块可以被源极/漏极触点替换(例如，“替换金属触点工艺”)。
第二临时工艺层可以是有机材料层。有机/碳基材料可以以相对于典型的ILD和介电蚀刻停止层的高选择性来被蚀刻。第二临时工艺层可以例如是有机平坦化层。
在一些实施例中，第二绝缘层结构可以被形成为嵌入有并覆盖虚设触点块；其中牺牲栅极可以在形成源极/漏极体之前跨至少一个沟道层而被形成，并且其中该方法还可以包括，在第二绝缘层结构覆盖虚设触点块的同时，用金属栅极来替换牺牲栅极。
虚设触点块(如上所述，其可以是有机的并且因此对升高的工艺温度敏感)可以相应地被掩蔽以免于在替换金属栅极(RMG)工艺期间的工艺条件(通常涉及升高的工艺温度)。在形成源极/漏极触点之前形成金属栅极可以另外降低源极/漏极触点体界面退化的风险。
在一些实施例中，第二绝缘层结构被形成为覆盖上部通孔部分和源极/漏极体，并且其中触点开口可以通过蚀刻第二绝缘层结构以暴露源极/漏极体和上部通孔部分而被形成。
在一些实施例中，牺牲栅极可以在形成源极/漏极体之前跨至少一个沟道层而被形成，并且其中该方法还包括在形成第二绝缘层结构之后并且在形成触点开口之前，用金属栅极来替换牺牲栅极。源极/漏极体和金属通孔可以相应地被掩蔽以免于在替换金属栅极(RMG)工艺期间的工艺条件(通常涉及升高的工艺温度)。在形成源极/漏极触点之前形成金属栅极可以另外降低源极/漏极触点体界面退化的风险。
附图说明
通过参考附图的说明性和非限制性的以下详细描述，可更好地理解以上以及其他目的、特征和优点。在附图中，除非另有说明，否则相似的附图标记将用于相似的元件。
图1-10示意性地示出了根据一实施例的用于将埋入式接线与源极/漏极体互连的方法。
图11-15示意性地示出了根据另一实施例的方法。
图16-17示意性地示出了根据又一实施例的方法。
图18-19示意性地示出了根据又一实施例的方法。
图20-21示意性地示出了根据一实施例的替换金属栅极工艺。
具体实施方式
以下详细描述用于形成半导体器件的方法的实施例，更具体地是用于形成埋入式接线与源极/漏极体(例如FET晶体管器件的源极/漏极体)之间的互连的方法的实施例。FET晶体管器件可以包括至少一个水平取向的沟道层。适用的FET器件的示例包括finFET器件(例如，包括单个鳍形沟道层)和水平/横向纳米线或纳米片沟道FET器件(例如，包括多个垂直堆叠的纳米线或纳米片)。虽然在下文中将主要参考BPR形式的埋入式接线，但是要注意的是，该方法同样适用于其他类型的埋入式接线，诸如用于存储器或逻辑应用的埋入式互连线、埋入式布线或埋入式单元间信号线。
图1-2示出了初步器件结构100，其中图1是沿图2的俯视图中所示的A-A’线截取的横截面。器件结构100包括基板100。基板102可以是适合于CMOS加工的常规半导体基板。基板101可以是单层半导体基板，例如由诸如Si基板、锗(Ge)基板或硅锗(SiGe)基板之类的块状基板形成。然而，多层/复合基板也是可能的，诸如在块状基板上的外延地生长的半导体层或绝缘体上半导体(SOI)基板，诸如绝缘体上Si基板、绝缘体上Ge基板或绝缘体上SiGe基板。图中所示的X方向和Y方向表示相互垂直并平行于基板102的主平面的第一水平方向和第二水平方向。Z方向表示垂直于基板102的主平面的垂直方向。
器件结构100还包括形成在基板102上的多个鳍结构104。每一鳍结构104形成细长的鳍形结构，其具有在Y方向上取向并在Z方向上从基板102突出的纵向尺寸。每一鳍结构104的宽度尺寸在X方向上取向。鳍结构104彼此平行地延伸并且在X方向上间隔开。虽然在下文中将主要参考一个鳍结构104，但是将要公开的方法可以并行地应用于任何数量的鳍结构。鳍结构104可以例如通过蚀刻沟道材料的半导体层中的沟槽(例如，用于形成finFET器件)，或者通过蚀刻彼此交替地布置的牺牲材料的牺牲层和沟道材料的沟道层的半导体层堆叠中的沟槽(例如，用于形成纳米线或纳米片沟道FET器件)而被形成。可以在不需要鳍结构的位置回蚀或切割鳍结构的图案，例如如图2的区域C所示。在形成鳍结构104之后，例如通过用绝缘材料(例如，诸如SiO2之类的ILD)填充沟槽并将其回蚀至所需高度，鳍结构104可以被浅沟槽隔离(STI)106包围。鳍图案化技术和STI形成本身在本领域中是众所周知的，因此本文将不再进一步讨论。
器件结构100还包括埋入式接线，下文中例示为BPR 110。BPR 110被形成在沟槽108中，沟槽108在鳍结构104旁边在Y方向上延伸。BPR 110可以通过蚀刻沟槽108穿过STI106并进入基板102来被形成。然后可以通过用一种或多种金属(例如阻挡金属和填充金属)填充沟槽108并随后回蚀该金属以在沟槽108中形成具有所需高度(沿Z方向)的BPR 110，来在沟槽108中形成BPR 110。BPR 110然后可以由绝缘层结构112(即“第一绝缘层结构”)封盖，该绝缘层结构包括一个或多个绝缘层，例如氮化物衬层(例如SiN)和层间电介质(例如SiO2)。为简洁起见，STI 106和第一绝缘层结构112的组合结构在下文中可以表示为“下部隔离层结构114”。
如图1-2所示，附加BPR可以与BPR 110并行地形成，在另一鳍结构旁边。虽然在所示的实施例中，BPR 110被形成为具有一定高度，使得BPR 110突出到STI 106的下部厚度部分中，但这仅仅是示例，并且也可以形成具有较小高度的BPR 110，使得BPR 110仅嵌入在基板102的厚度部分中。
器件结构100还包括跨鳍结构104形成的多个牺牲栅极结构118。每一牺牲栅极结构118在X方向上延伸并且与每一鳍结构104的相应沟道区交叠。牺牲栅极结构118可以在形成BPR 110之后被形成。每一牺牲栅极结构118可以通过沉积例如非晶硅牺牲栅极层并随后使用本领域已知的单图案化或多重图案化技术在其中对牺牲栅极体进行图案化来被形成。牺牲栅极体可以设置有栅极间隔物119(例如，通过原子层沉积ALD来沉积的共形沉积氮化物，诸如SiN)，该栅极间隔物被形成为沿着每一牺牲栅极体的侧壁延伸。此外，可以在牺牲栅极体的顶部上提供栅极封盖(从图2中省略)，例如由硬掩模材料制成。形成牺牲栅极结构的进一步细节本身在本领域中是公知的，因此在此将不再进一步讨论。
器件结构100还包括用于每一FET器件的源极/漏极体120，其通过在每一牺牲栅极结构118(和沟道区)的任一侧处的外延来被形成。源极/漏极体120可以根据要形成的FET器件的预期导电类型来被掺杂，例如使用原位掺杂技术。每一源极/漏极体120被形成在相应鳍结构104的一个或多个沟道层上，即与之接触。相邻鳍结构104上的源极/漏极体120可以如图所示被形成为合并以形成用于相邻鳍结构104的公共源极/漏极体。
如图所示，源极/漏极体120随后可被蚀刻停止层122覆盖，例如介电蚀刻停止层或衬层(例如ALD沉积的SiN)，以用于在随后的加工步骤期间保护源极/漏极体120。
在外延之前，通过在使用牺牲栅极结构作为蚀刻掩模的同时，在每一牺牲栅极结构的任一侧处在自上而下的方向上(例如负Z)回蚀鳍结构104，鳍结构104可被开槽。每一鳍结构104由此可以被划分成多个鳍结构部分，每一鳍结构部分包括保留在每一牺牲栅极118下方的沟道区中的一个或多个沟道层部分。回蚀因此可以在每一牺牲栅极结构118的任一侧处限定(相应的)沟道层的端面，源极/漏极体120可以生长在该端面上。牺牲栅极结构118可以在鳍开槽和形成源极/漏极体120之前被ILD(例如SiO2)包围。源极/漏极沟槽然后可以在ILD中在鳍结构104将被开槽并且源极/漏极体120将被形成的位置处被蚀刻。相应地，图1中的视图可对应于沿着源极/漏极沟槽截取的横截面。
图3-5示出了在第一绝缘层结构112中形成通孔洞134以暴露埋入式接线110的上表面的工艺步骤。
在图3中，在下部隔离层结构114和源极/漏极体120上形成了(第一)临时工艺层124。临时工艺层124可以是有机材料层，诸如通过化学气相沉积(CVD)或通过旋涂沉积(例如旋涂碳层)沉积的有机平坦化层。然而，更一般地，临时工艺层124可以由便于下面描述的图案化工艺并且相对于下部隔离层结构114的材料呈现出足够的蚀刻对比度的任何材料形成。
光致抗蚀剂层128和一个或多个底层126(例如，旋涂玻璃层)已经进一步形成在临时工艺层124上。开口130已经被图案化在光致抗蚀剂层128中，例如通过光刻。在图4中，已经通过蚀刻将开口130转移到临时工艺层124中(从而在其中形成通孔开口132)，并随后转移到第一绝缘层结构112中，从而形成通孔洞134。蚀刻可以停止在BPR 110的上表面上。可以使用各向异性蚀刻工艺，例如诸如反应离子蚀刻(RIE)之类的干法蚀刻工艺。如可明白的，将开口130转移到第一绝缘层结构112中可以包括具有适合于蚀刻例如临时工艺层124、蚀刻停止层122和第一绝缘层结构112的不同材料的不同蚀刻化学品的一系列蚀刻步骤。
在图5中，已从器件结构100去除临时工艺层124，例如使用合适的蚀刻工艺，诸如基于等离子体的干法蚀刻。
在图6中，金属通孔/“预填充”136已被形成在通孔洞134中，在BPR 110的所暴露的上表面上。金属通孔136可以通过金属在通孔洞134中的区域选择性沉积(ASD)来被形成。ASD的各种工艺是可能的。
在一个示例中，可以使用通过被适配成从BPR 110的所暴露的金属表面播种的ALD或无电沉积(ELD)的预填充金属的ASD。合适的预填充金属的示例包括例如Ru或Co。ELD，或同义的无电镀或自催化镀，使得金属能够在金属表面(例如BPR 110)上“自下而上”沉积，其中金属表面充当电极和催化剂，用于还原金属离子以形成金属材料。金属离子可以溶解在溶液中，例如包含还原剂的水溶液中。
在另一示例中，为了提高区域选择性，在金属沉积之前，可以对BPR 110的所暴露表面和/或通孔洞134的侧壁进行官能化。例如，种子层可以通过ALD选择性地沉积在BPR110的所暴露表面上，以促进ALD或ELD沉积的预填充金属的随后结种。或者，可以应用诸如短蚀刻步骤(例如H2等离子体蚀刻)之类的处理步骤，以相对于通孔洞134外部的所暴露表面增加BPR 110的所暴露表面和/或通孔洞134的侧壁的亲水性或疏水性。另选地，可以应用包括在BPR 110上和/或通孔洞134的侧壁上选择性沉积自组装单层(SAM)的处理步骤。例如，SAM可以具有疏水性尾基团和头基团，其适于结合到BPR 110的所暴露表面和/或通孔洞134的侧壁，但不适于结合到通孔洞134外部的所暴露表面(例如蚀刻停止层122)。同时，尾基团可以适于充当预填充金属的后续沉积的种子(例如通过ALD)。
如图所示，金属通孔136可以被形成为具有超过通孔洞134的深度(如沿着Z方向所见)的高度，使得金属通孔的上部通孔部分136a突出在通孔洞134和第一绝缘层结构112(以及下部隔离层结构114的上表面)上方。然而，这仅仅是一个选项，并且也可以形成金属通孔136以仅部分地填充通孔洞134的深度。
虽然在图中，金属通孔136仅被形成在与一个源极/漏极体120相邻的BPR 110上，但是将理解，对应的金属通孔可以相邻任何数量的源极/漏极体来并行地形成。
在图7中，已在器件结构100上形成了(第二)绝缘层结构138，以覆盖金属通孔136和下部隔离层结构114以及源极/漏极体120(以及蚀刻停止层122，如果存在的话)。绝缘层结构138可以由ILD层(例如，通过CVD沉积的SiO2)形成，但也可以是不同材料的两个或多个绝缘层的复合层结构，诸如介电衬层(例如，氮化物，诸如SiN)然后是ILD(例如，SiO2)层。如可从前面的讨论中理解的，图2中所示的牺牲栅极结构118因此可以同样被ILD包围(例如，源极/漏极沟槽可以被重新填充)。绝缘层结构138可以进一步经受化学机械抛光(CMP)，以使绝缘层结构138的上表面平坦化。
在图8中，已通过蚀刻来在(第二)绝缘层结构138中形成触点开口142，以暴露源极/漏极体120和金属通孔136的上部通孔部分136a。附加的短蚀刻步骤(例如各向同性氮化物蚀刻)可被施加以将源极/漏极体120上的蚀刻停止层122(如果存在的话)开口。触点开口142可以在光刻和蚀刻工艺中被形成，例如包括在抗蚀剂层中光刻地限定触点开口图案并将该图案转移到光刻层堆叠的下部层中，例如包括硬掩模140和进一步的有机平坦化层(例如，旋涂碳)和旋涂玻璃层(为了说明清楚起见，从图8中省略)。触点开口图案随后可以被转移到绝缘层结构138中。蚀刻工艺(例如湿法和/或干法)和蚀刻化学的任何合适的常规组合都可以被用来形成触点开口142。
图9-10示出了在触点开口148中、在上部通孔部分136a和源极/漏极体120上形成源极/漏极触点150，从而将BPR 110和源极/漏极体120互连。
如图所示，源极/漏极触点150的形成可以包括在触点开口148中沉积一种或多种触点金属，诸如使用例如ALD、CVD或物理气相沉积(PVD)分别沉积的阻挡金属146(例如TiN)和触点填充金属148(例如W、Cu、Al)。触点金属的覆盖层随后可以通过平坦化和/或金属回蚀工艺(诸如CMP)被去除。
在沉积触点金属之前，可以在源极/漏极体120上形成触点硅化物144。硅化物的形成可以使用常规技术来完成，例如通过沉积合适的金属(诸如Ti)，然后退火以触发硅化。在退火后，可以通过金属蚀刻(例如各向同性、湿法或干法)去除未硅化的金属。
如图10所示，触点形成可以通过将所沉积的触点金属开槽以形成所需高度的最终源极/漏极触点150来继续进行。
绝缘层结构138中的开口可以如图所示用绝缘材料填充或“堵塞”，例如通过诸如CVD沉积的SiO2之类的ILD，从而用绝缘材料封盖源极/漏极触点150。绝缘材料可被沉积并随后例如通过CMP来被平坦化，以获得图10中的器件结构100。
如图10进一步所示，附加的源极/漏极触点154可以被形成在相邻触点开口中的源极/漏极体上。然而，在所示的示例中，源极/漏极触点154没有被形成为与任何BPR接触，而是仅与相应的源极/漏极体接触。相应地，将BPR 110和源极/漏极体120互连的源极/漏极触对150可以与仅形成用于源极/漏极体的触点的“常规”源极/漏极触点154并行地形成。
上述方法可以进一步由替换金属栅极(RMG)工艺来补充，以在每一沟道区中用功能栅极堆叠(例如，包括金属栅极)替换图2中所示的牺牲栅极结构118的牺牲栅极体。RMG工艺可以在图7所示方法的阶段之后执行，即在形成(和平坦化)(第二)绝缘层结构138之后并在形成触点开口142之前。图20是在该方法的该阶段的器件结构100的代表性的示意俯视图，其中另外地，牺牲栅极结构118(例如，栅极封盖和牺牲栅极体)已经通过蚀刻被去除，从而在绝缘层结构138中形成栅极沟槽156，栅极沟槽156延伸跨过并暴露出相应沟道区中的鳍结构104。
在图21中，功能栅极堆叠158已被沉积在栅极沟槽156中，以与相应沟道区交叠。栅极堆叠158可以包括栅极介电层和栅极金属堆叠，栅极金属堆叠包括一个或多个有效功函数金属(WFM)层和栅极填充金属。栅极介电层可以由常规高k电介质形成，例如HfO2、HfSiO、LaO、AlO或ZrO。WFM层可以由一个或多个有效WFM(例如，诸如TiAl或TiAlC之类的n型WFM和/或诸如TiN或TaN之类的p型WFM)形成。栅极填充金属可由常规栅极填充金属(例如W、Al、Co或Ru)形成。栅极介电层和第一WFM可以通过ALD来被沉积。栅极填充金属可以例如通过CVD或PVD来被沉积。栅极堆叠可以在沉积之后使用金属回蚀工艺来被开槽以提供具有所需的垂直尺寸的功能栅极堆叠158，并随后由例如氮化物(诸如SiN)的栅极封盖来被覆盖。此后，该方法可以根据图8继续进行，并通过形成触点开口142继续进行。
如本领域技术人员将明白的，用于形成FET器件的总体方法可以包括取决于要形成的器件的特定类型的附加工艺步骤。例如，用于形成具有环绕式栅极或全环绕栅极的水平/横向纳米线或纳米片沟道FET器件(例如，包括多个垂直堆叠的纳米线或纳米片)的方法可以另外包括“沟道释放工艺”。在沟道释放工艺中，与每一鳍结构104的沟道层交替布置的牺牲层可以通过在栅极沟槽156内相对于沟道材料选择性地蚀刻牺牲材料来被去除。从而沟道层可以被“释放”，使得功能栅极堆叠158随后可以被沉积在每一栅极沟槽156中以包围沟道层。
此外，为了促进“沟道释放”，可以在鳍开槽之后并在源极/漏极体外延之前执行工艺步骤，以在牺牲层的端面上形成所谓的“内部间隔物”。内部间隔物的形成通常包括，如本领域已知的，使用具有对牺牲材料的选择性的各向同性蚀刻工艺来从每一牺牲栅极118的两侧将牺牲层横向开槽(即，沿着+Y和-Y方向回蚀)，并用内部间隔物材料(例如ALD沉积的氧化物、氮化物或碳化物)填充凹槽。沉积在凹槽外部的间隔物材料可以通过随后的蚀刻步骤被去除。因此，内部间隔物可以在沟道释放期间尤其充当源极/漏极体120的蚀刻掩模。
图11-15示意性地示出了根据又一实施例的用于将埋入式接线与源极/漏极体互连的方法。
该方法初始地如参考图1-6所示和公开的那样进行。因此，图11所示的器件结构200对应于图7所示的器件结构100，然而，与前述方法相对比，在形成金属通孔136之后，该方法通过形成覆盖上部通孔部分136a和源极/漏极体120(或源极/漏极沟槽中的源极/源极体)的(第二)临时工艺层202来继续进行。第二临时工艺层202可以像第一临时工艺层124一样是有机材料层，诸如旋涂碳层。
在图12中，第二临时工艺层202已被图案化，以在上部通孔部分136a和源极/漏极体120上形成虚设触点块208。第二临时工艺层202可以像第一临时工艺层124一样使用光刻和蚀刻工艺来被图案化。如图11所示，光致抗蚀剂层206和一个或多个底层204(例如，旋涂玻璃层)已经被形成在第二临时工艺层202上。触点块图案可以例如通过光刻在光致抗蚀剂层128中被图案化，并且随后被转移到底层204中，并然后转移到第二临时工艺层202中。
在图13中，已经形成了与第二绝缘层结构138(例如，诸如SiO2之类的ILD层)相对应的第二绝缘层结构210，以将虚设触点块208嵌入其中。第二绝缘层结构210已被进一步平坦化和/或回蚀以暴露虚设触点块208的上表面。
在图14中，通过相对于第二绝缘层结构210选择性地去除虚设触点块208，与触点开口142相对应的触点开口212已被形成，从而暴露出上部通孔部分136a和源极/漏极体120(或其上的蚀刻停止层122，如果存在的话)。
图15示出了在完成源极/漏极触点154的形成并用绝缘材料152覆盖之后的器件结构200。
类似于前述方法，本方法可以进一步，例如在完成源极/漏极触点154的形成之后，用RMG工艺来补充。RMG过程可以以如上所述的相应方式进行，因此在此不再重复。
图16-17示意性地示出了根据又一实施例的用于将埋入式接线与源极/漏极体互连的方法。图16-17中所示的方法与图11-15中所示方法的不同之处在于，在形成如图12所示的虚设触点块208之后，虚设触点块208被开槽(例如通过各向异性自上而下的回蚀)，以在上部通孔部分136a和源极/漏极体120上形成经开槽的虚设触点块208’。图16示出了所得到的器件结构200’。
在图17中，随后形成了对应于第二绝缘层结构210的第二绝缘层结构210’，以嵌入并覆盖经开槽的虚设触点块208’。
此后，该方法可以通过在第二绝缘层结构中形成开口以暴露经开槽的虚设触点块208’的上表面(例如，使用光刻和蚀刻工艺)来继续进行。虚设触点块208’随后可被去除以形成对应于图14中的触点开口212，并在其中形成对应于如图15所示的150的源极/漏极触点。触点开口可以通过经由从第二绝缘层结构210’中的开口进行蚀刻来相对于第二绝缘层结构选择性地去除经开槽的虚设触点块208’而被形成。
这种方法的一个优点是可以减少需要被去除以形成触点开口的虚设触点块材料的量。这可以减少例如上部通孔部分136a和源极/漏极体120暴露于蚀刻化学物。
另外，RMG工艺可以在去除虚设接触块208’并形成源极/漏极触点之前执行。这是因为在RMG工艺期间，进出口的虚设触点块208’可以被第二绝缘层结构210覆盖并因此被掩蔽。
图18-19示意性地示出了根据又一实施例的用于将埋入式接线与源极/漏极体互连的方法。
该方法如以上参考图1-5所示和公开的那样进行。因此，图11所示的器件结构300对应于图6所示的器件结构100，然而不同之处在于，金属通孔336是在临时工艺层124中形成通孔开口之后并在去除临时工艺层124之前被沉积的。换言之，金属通孔336因此可以被形成在绝缘层结构112中的通孔洞134中和第一牺牲工艺层124中的通孔开口132中。金属通孔336的上部通孔部分336a因此被形成在通孔开口132中。具体而言，如图18所示，金属通孔336可以被形成为具有一定的高度，使得上部336a突出在源极/漏极体120的水平上方。金属通孔336可以使用任何上述ASD技术来被形成。然而，也可以通过(自上而下的)金属沉积用金属填充通孔洞134和通孔开口132，并然后通过平坦化和/或金属回蚀工艺(诸如CMP)去除覆盖层金属来形成金属通孔336。随后可以去除第一临时工艺层124，从而达到图18所示的器件结构300。
此后，该方法可以如图19(对应图7)、图20(对应图8)和图21(对应图10)所示继续进行。然而，“延伸高度金属通孔336”也与分别结合图11-15和16-17公开的虚设触点形成办法兼容，其中RMG工艺的相应讨论相应适用。
在上文中，主要参考有限数量的示例描述了本发明构思。然而，如本领域技术人员容易理解的，在由所附权利要求书限定的本发明构思的范围内，除了上面公开的示例以外的其他示例同样是可能的。例如，尽管在上文中，已经结合包括牺牲栅极结构和RMG工艺的器件结构公开了用于将埋入式接线和源极/漏极体互连的方法的实施例，设想了本发明的方法，如在所附权利要求书中阐明的，具有更通用的适用性并且也可以被用于不涉及RMG工艺的FET器件制造中。

Claims (14)

1.一种用于将埋入式接线和源极/漏极体互连的方法，所述方法包括：
在基板上形成鳍结构，所述鳍结构包括至少一个沟道层；
在所述鳍结构旁边延伸的沟槽中形成埋入式接线，其中所述埋入式接线由第一绝缘层结构封盖；
通过外延在所述至少一个沟道层上形成源极/漏极体；
在所述第一绝缘层结构中形成通孔洞，以暴露所述埋入式接线的上表面；
在所述通孔洞中形成金属通孔；
在所述第一绝缘层结构上形成第二绝缘层结构，其中在所述第二绝缘层结构中限定触点开口以暴露所述源极/漏极体和所述金属通孔的上部通孔部分；以及
在所述触点开口中、在所述上部通孔部分和所述源极/漏极体上形成源极/漏极触点，从而将所述埋入式接线和所述源极/漏极体互连。
2.根据权利要求1所述的方法，其特征在于，还包括：
在所述第一绝缘层结构和所述源极/漏极体上形成第一临时工艺层；以及
通过蚀刻在所述第一临时工艺层中形成通孔开口；
其中所述第一绝缘层结构中的所述通孔洞随后通过蚀刻将所述通孔开口转移到所述第一绝缘层结构中而被形成，并且其中所述第一临时工艺层在形成所述第二绝缘层结构之前被去除。
3.根据权利要求2所述的方法，其特征在于，所述第一临时工艺层是有机材料层。
4.根据前述权利要求中的任一项所述的方法，其特征在于，所述金属通孔的上部通孔部分突出在所述第一绝缘层结构中的通孔洞上方。
5.根据前述权利要求中的任一项所述的方法，其特征在于，所述金属通孔通过在所述第一绝缘层结构中的通孔洞中金属的选择性沉积来被形成。
6.根据权利要求5所述的方法，其特征在于，还包括在形成所述金属通孔之前去除所述第一临时工艺层。
7.根据权利要求2-5中的任一项所述的方法，其特征在于，形成所述金属包括将金属沉积在所述通孔洞中和所述通孔开口中，并且其中所述方法还包括在形成所述金属通孔之后去除所述第一临时工艺层。
8.根据权利要求7所述的方法，其特征在于，所述金属通孔被形成为使得所述上部突出在所述源极/漏极体的水平之上。
9.根据前述权利要求中的任一项所述的方法，其特征在于，还包括，在形成所述第二绝缘层结构之前：
形成覆盖所述上部通孔部分和所述源极/漏极体的第二临时工艺层；
图案化所述第二临时工艺层以在所述上部通孔部分和所述源极/漏极体上形成虚设触点块；
其中所述第二绝缘层结构被形成为嵌入有所述虚设触点块，并且其中所述触点开口通过相对于所述第二绝缘层结构选择性地去除所述虚设触点块而被形成。
10.根据权利要求9所述的方法，其特征在于，所述第二临时工艺层是有机材料层。
11.根据权利要求9-10中的任一项所述的方法，其特征在于，所述第二绝缘层结构被形成为覆盖所述虚设触点块；以及
其中牺牲栅极在形成所述源极/漏极体之前跨所述至少一个沟道层而被形成，并且其中所述方法还包括，在所述第二绝缘层结构覆盖所述虚设触点块的同时，用金属栅极来替换所述牺牲栅极。
12.根据权利要求1-8中的任一项所述的方法，其特征在于，所述第二绝缘层结构被形成为覆盖所述上部通孔部分和所述源极/漏极体，并且其中所述触点开口通过蚀刻所述第二绝缘层结构以暴露所述源极/漏极体和所述上部通孔部分而被形成。
13.根据权利要求12所述的方法，其特征在于，牺牲栅极在形成所述源极/漏极体之前跨所述至少一个沟道层而被形成，并且其中所述方法还包括在形成所述第二绝缘层结构之后并且在形成所述触点开口之前，用金属栅极来替换所述牺牲栅极。
14.根据前述权利要求中的任一项所述的方法，其特征在于，所述埋入式接线是埋入式电源轨BPR。
CN202311329180.3A 2022-10-25 2023-10-13 用于将埋入式接线与源极/漏极体互连的方法 Pending CN117936383A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22203696.4 2022-10-25
EP22203696.4A EP4362075A1 (en) 2022-10-25 2022-10-25 A method for interconnecting a buried wiring line and a source/drain body

Publications (1)

Publication Number Publication Date
CN117936383A true CN117936383A (zh) 2024-04-26

Family

ID=84053082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311329180.3A Pending CN117936383A (zh) 2022-10-25 2023-10-13 用于将埋入式接线与源极/漏极体互连的方法

Country Status (3)

Country Link
US (1) US20240234207A9 (zh)
EP (1) EP4362075A1 (zh)
CN (1) CN117936383A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305785B2 (en) * 2014-06-30 2016-04-05 Globalfoundries Inc. Semiconductor contacts and methods of fabrication
KR20200133630A (ko) * 2019-05-20 2020-11-30 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10832964B1 (en) * 2019-07-15 2020-11-10 International Business Machines Corporatior Replacement contact formation for gate contact over active region with selective metal growth
KR20220056668A (ko) * 2020-10-28 2022-05-06 삼성전자주식회사 집적 회로 반도체 소자

Also Published As

Publication number Publication date
US20240136225A1 (en) 2024-04-25
EP4362075A1 (en) 2024-05-01
US20240234207A9 (en) 2024-07-11

Similar Documents

Publication Publication Date Title
KR102249698B1 (ko) 매립형 상호연결 전도체를 갖는 집적 회로
US11721701B2 (en) Semiconductor circuit with metal structure and manufacturing method
CN110800113B (zh) 埋入式电力轨道
US12057385B2 (en) Integrated circuits with backside power rails
US11784185B2 (en) Source/drain regions in fin field effect transistors (FinFETs) and methods of forming same
US11942530B2 (en) Semiconductor devices with backside power rail and methods of fabrication thereof
US20220238524A1 (en) Complementary metal-oxide-semiconductor device and method of manufacturing the same
CN115394774A (zh) 半导体器件
US10833161B2 (en) Semiconductor device and method
EP4362075A1 (en) A method for interconnecting a buried wiring line and a source/drain body
US20220223698A1 (en) Wraparound contact to a buried power rail
CN116569340A (zh) 具有n/p边界结构的纳米片半导体器件
US20240154006A1 (en) Method for forming a semiconductor device
US20240355905A1 (en) Isolation of adjacent structures
US20230063786A1 (en) Semiconductor devices with front side to backside conductive paths and methods of fabrication thereof
EP4391037A1 (en) A method for forming a semiconductor device
US20240194756A1 (en) Vertical self aligned gate all around transistor
US20240234545A1 (en) Semiconductor structure having self-aligned insulating feature and methods for manufacturing the same
US12080588B2 (en) Buried metal for FinFET device and method
US20240204081A1 (en) Method for forming a semiconductor device
US20240203994A1 (en) Integrated Circuit Device and a Method for Forming the Same
US20240088149A1 (en) Semiconductor structure with high integration density and method for manufacturing the same
US20240047459A1 (en) Integrated Standard Cell with Contact Structure
US20230008893A1 (en) Transistor Isolation Regions and Methods of Forming the Same
US20240379450A1 (en) Transistor isolation regions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication