CN117923417A - 微型流体泵的制造方法 - Google Patents

Abstract

一种微型流体泵的制造方法，包含：准备一第一基板；蚀刻该第一基板的一上表面，形成至少一第一凹槽；蚀刻该第一基板的该上表面，形成一第二凹槽，其中该至少一第一凹槽位于该第二凹槽的底部；沉积一第一接着层于该第一基板的该至少一第一凹槽及该第二凹槽的表面上；准备一第三基板；沉积一第二接着层于该第三基板的表面上；图案化蚀刻该第二接着层；准备一第二基板，将该第二基板与该第三基板的图案化蚀刻的该第二接着层相互结合。

Description

微型流体泵的制造方法

【技术领域】

本案是关于一种微型流体泵的制造方法，尤指一种通过半导体制程来制作微型流体泵的制造方法。

【背景技术】

随着科技的日新月异，流体输送装置的应用上亦愈来愈多元化，举凡工业应用、生医应用、医疗保健、电子散热等等，甚至近来热门的穿戴式装置皆可见它的踨影，可见传统的泵已渐渐有朝向装置微小化、流量极大化的趋势，而微机电泵能够将流体输送装置的尺寸大幅度地缩小，故微机电泵明显为当下微型化的流体输送装置的主要发展方向。

请参考图5所示，图5为先前技术微型流体泵90，包含第一基板901、第一接着层902、第二基板903及压电组件904。第一基板901是为硅基材，具有多个第一流体通道9011，该多个第一流体通道9011呈锥形；第一接着层902是为氧化硅，定义出第二流体通道9021，并叠设于第一基板901上；第二基板903叠设第一接着层902上，包含由下而上依序堆栈的硅结构层9031、第二接着层9035、硅薄化层9037；硅结构层9031具有一个穿孔9032、振动部9033及固定部9034；第二接着层9035为氧化硅，具有共振腔室9036；硅薄化层9037具有一个致动部9038、外周部9039、连接部903A以及第三流体通道903B，其中致动部9038的外环之外周部9039与连接部903A连接，并具有第三流体通道903B；压电组件904叠设于硅薄化层9037的致动部9038上，压电组件904包含依序堆栈于致动部9038上方的下电极层9041、压电层9042、绝缘层9043及上电极层9044。

先前技术在第一流体通道9011制程上，由于晶圆的晶向造成锥状的湿蚀刻角度太大，且改用干蚀刻也有深宽比太高的问题，其制程难度高，且流阻又大；再者，第一接着层902所定义出的第二流体通道9021要够厚，然而要生成较厚的氧化硅并不容易，且会有明显的应力问题，造成与第二基板903接合时较易发生剥离(peeling)。

【发明内容】

本案的主要目的在于提供一种微机电泵的制造方法，以半导体制程用于制造的微米等级的微机电泵，俾改善其结构在制程上的良率及流体输送效率。

为达上述目的，本案的较广义实施态样为提供一种微型流体泵的制造方法，包含：步骤1.准备一第一基板；步骤2.蚀刻该第一基板的一上表面，形成至少一第一凹槽；步骤3.蚀刻该第一基板的该上表面，形成一第二凹槽，其中该至少一第一凹槽位于该第二凹槽的底部；步骤4.沉积一第一接着层于该第一基板的该至少一第一凹槽及该第二凹槽的表面上；步骤5.准备一第三基板；步骤6.沉积一第二接着层于该第三基板的表面上；步骤7.图案化蚀刻该第二接着层；步骤8.准备一第二基板，将该第二基板与该第三基板的图案化蚀刻的该第二接着层相互结合；步骤9.移除部分的该第二基板；步骤10.图案化蚀刻该第二基板；步骤11.将该第一基板具有该至少一第一凹槽及该第二凹槽的表面与该第二基板相互结合；步骤12.移除部分的该第三基板；步骤13.依序沉积一下电极层及一压电层于该第三基板上；步骤14.图案化蚀刻该下电极层及该压电层；步骤15.沉积一绝缘层，并图案化蚀刻该绝缘层；步骤16.沉积一上电极层，并图案化蚀刻该上电极层；步骤17.图案化蚀刻该绝缘层及该第三基板；步骤18.图案化蚀刻该第一基板的一下表面；步骤19.蚀刻该第一接着层。

【附图说明】

图1A至图1C为本案的微型流体泵的制造方法的步骤流程图。

图2A至图2S为本案的微型流体泵的制造方法的第一实施例步骤示意图。

图3A至图3T为本案的微型流体泵的制造方法的第二实施例步骤示意图。

图4A至图4S为本案的微型流体泵的制造方法的第三实施例步骤示意图。

图5为先前技术中微型流体泵的示意图。

【符号说明】

10、20、30：微型流体泵

101、201、301：第一基板

1011、2011、3011：流体通槽

101A、201A、301A：第一凹槽

101B、201B、301B：第二凹槽

1012、2012、3012：第一流体通道

102、202、302：第一接着层

103、203、303：第二基板

1031、2031、3031：穿孔

1032、2032、3032：振动部

1033、2033、3033：固定部

104、204、304：第二流体通道

105、205、305：第二接着层

3051：下层

3052：多晶硅层

3053：上层

106、206、306：第三基板

1061、2061、3061：共振腔室

1062、2062、3062：第三流体通道

1063、2063、3063：致动部

1064、2064、3064：连接部

1065、2065、3065：外周部

107、207、307：压电组件

1071、2071、3071：下电极层

1072、2072、3072：压电层

1073、2073、3073：绝缘层

1074、2074、3074：上电极层

90：微型流体泵

901：第一基板

9011：第一流体通道

902：第一接着层

9021：第二流体通道

903：第二基板

9031：硅结构层

9032：穿孔

9033：振动部

9034：固定部

9035：第二接着层

9036：共振腔室

9037：硅薄化层

9038：致动部

9039：外周部

903A：连接部

903B：第三流体通道

904：压电组件

9041：下电极层

9042：压电层

9043：绝缘层

9044：上电极层

S1～S19：步骤

【具体实施方式】

体现本案特征与优点的实施例将在后段的说明中详细叙述。应理解的是本案能够在不同的态样上具有各种的变化，其皆不脱离本案的范围，且其中的说明及图示在本质上当作说明之用，而非用以限制本案。

请参阅图2S，为本案的微型流体泵的第一实施例，微型流体泵10包含第一基板101、第一接着层102、第二基板103、第二接着层105、第三基板106及压电组件107。第一基板101设有流体通槽1011以及至少一第一流体通道1012，其中流体通槽1011为深槽状；第一基板101、第一接着层102、第二基板103依序由下而上叠设，并定义出第二流体通道104，第二流体通道104顶端设有穿孔1031，穿孔1031是位于第二基板103的中心，穿孔1031的外围由振动部1032环绕，振动部1032由固定部1033环绕；第二基板103、第二接着层105、第三基板106依序由下而上叠设，并定义出共振腔室1061；第三基板106更包含至少一第三流体通道1062、致动部1063、连接部1064与外周部1065，其中外周部1065环设于致动部1063的外围，外周部1065并通过连接部1064耦接致动部1063，第三流体通道1062则贯通第三基板106，使第三流体通道1062、共振腔室1061得通过穿孔1031依序连通第二流体通道104、第一流体通道1012、流体通槽1011；压电组件107叠设于致动部1063之上，包含下电极层1071、压电层1072、绝缘层1073及上电极层1074。

请参阅图1A至图1C及图2A至图2S，如图2A所示，步骤1.准备一第一基板101。值得注意的是，第一基板101为硅基材(Si)，厚度为270～430μm，但不以此为限。

如图2B所示，步骤2.蚀刻第一基板101的一上表面，形成至少一第一凹槽101A。值得注意的是，此蚀刻方式可以是物理或化学方式蚀刻。

如图2C所示，步骤3.蚀刻第一基板101的上表面，形成第二凹槽101B，其中第一凹槽101A位于第二凹槽101B的底部。值得注意的是，此蚀刻方式可以是物理或化学方式蚀刻。

如图2D所示，步骤4.沉积第一接着层102于第一基板101的至少一第一凹槽101A及第二凹槽101B的表面上。值得注意的是，第一接着层102是借由物理气相沉积或化学气相沉积或热氧化形成于第一基板101的表面，第一接着层102为氧化硅，厚度范围为1～5μm。

如图2E所示，步骤5.准备第三基板106。值得注意的是，第三基板106可以是一绝缘层上覆硅(Silicon On Insulator，SOI)晶圆，但不以此为限。

如图2F所示，步骤6.沉积第二接着层105于第三基板106的表面上。值得注意的是，第二接着层105是借由物理气相沉积或化学气相沉积或热氧化形成于第三基板106的表面，第二接着层105的厚度范围为1-5μm。

如图2G所示，步骤7.图案化蚀刻第二接着层105。值得注意的是，经步骤7.图案化蚀刻第二接着层105后，产生一共振腔室1061。

如图2H所示，步骤8.准备第二基板103，将第二基板103与第三基板106的图案化蚀刻的第二接着层105相互结合。值得注意的是，第二基板103可以是一绝缘层上覆硅(SOI)晶圆，但不以此为限。

如图2I所示，步骤9.移除部分的第二基板103。值得注意的是，经步骤9.移除部分的第二基板103剩余的厚度范围为1-5μm。

如图2J所示，步骤10.图案化蚀刻第二基板103。值得注意的是，经步骤10.图案化蚀刻第二基板103后，第二基板103区分为一穿孔1031、一振动部1032及一固定部1033。

图第2K所示，步骤11.将第一基板101具有至少一第一凹槽101A及第二凹槽101B的表面与第二基板103相互结合。值得注意的是，将第二基板103接合第三基板106的顺序优先于将第二基板103接合第一基板101。其中，基板接合的顺序是考虑避免在接合时产生接合不良(Poor Bonding)所造成微型流体泵10的良率问题，因此先将第二基板103与第三基板106接合后再与第一基板101接合可以提升接合良率。

如图2L所示，步骤12.移除部分的第三基板106。值得注意的是，经步骤12.移除部分的第三基板106剩余的厚度范围为5-20μm。

如图2M所示，步骤13.依序沉积下电极层1071及压电层1072于第三基板106上。

如图2N所示，步骤14.图案化蚀刻下电极层1071及压电层1072。

如图2O所示，步骤15.沉积绝缘层1073，并图案化蚀刻绝缘层1073。

如图2P所示，步骤16.沉积上电极层1074，并图案化蚀刻上电极层1074。

如图2Q所示，步骤17.图案化蚀刻绝缘层1073及第三基板106。值得注意的是，经步骤17.图案化蚀刻绝缘层1073及第三基板106后，产生至少一第三流体通道1062，第三基板106区分为致动部1063、至少一外周部1065，其中，至少一连接部1064连接致动部1063与外周部1065，至少一第三流体通道1062亦介于致动部1063与外周部1065之间。此外，值得注意的是，位于第三基板106的致动部1063上的下电极层1071、压电层1072、绝缘层1073及上电极层1074为压电组件107。另外，值得注意的是，压电层1072为圆形设置于第三基板106的致动部1063上方，使致动部1063亦呈圆形。

如图2R所示，步骤18.图案化蚀刻第一基板101的一下表面。

如图2S所示，步骤19.蚀刻第一接着层102。即完成微型流体泵10的制作。

值得注意的是，如图2S所示的流体通槽1011为分段蚀刻，解决了先前技术的蚀刻角度过大或高深宽比蚀刻问题，并且降低了流体流通第一流体通道1012的流阻。此外，第一接着层102为氧化硅，但厚度调整为1～5μm，可以避免与第二基板103接合所造成的应力剥离问题。另外，第二流体通道104则以蚀刻第一基板101来定义出。

再者，值得注意的是，如图2S所示的第二基板103是为硅结构层，可以由SOI芯片转移而来，厚度为1～5μm，但不以此为限，第二基板103的厚度可视设计需求加以调整。第二基板103区分为穿孔1031、振动部1032及固定部1033三个区域，穿孔1031位于中心位置，振动部1032位于穿孔1031的周边区域，固定部1033位于第二基板103的周缘区域。

另外，值得注意的是，如图2S所示的第二接着层105为氧化硅，厚度为1～5μm。第一接着层102的厚度可以等于第二接着层105的厚度，其厚度可以是1.1μm，但不以此为限，第一接着层102的厚度与第二接着层105的厚度亦可以不相等，可视设计需求加以调整。第二接着层105堆栈于第二基板103上方。

除此，值得注意的是，如图2S所示的第三基板106为硅结构层，可以由SOI芯片转移而来，厚度为10～20μm，但不以此为限，第三基板106的厚度可视设计需求加以调整；第三基板106堆栈于第二接着层105上方，形成共振腔室1061；第三基板106具有致动部1063及外周部1065，致动部1063的外环具有第三流体通道1062及连接部1064，连接部1064是用以连接致动部1063与外周部1065。

值得注意的是，第二基板103、第三基板106可以是单晶硅、多晶硅或非晶硅。第二基板103、第三基板106也可以使用沉积或薄化制程而来。

压电组件107更包含下电极层1071、压电层1072、绝缘层1073及上电极层1074。压电层1072叠设于下电极层1071上；绝缘层1073铺设于压电层1072的部分表面上及下电极层1071的部分表面上，其中绝缘层1073为电性绝缘；上电极层1074叠设于绝缘层1073上以及压电层1072未设有绝缘层1073的其余表面上。值得注意的是，压电层1072为圆形设置于第三基板106的致动部1063上方，使致动部1063亦呈圆形。此外，值得注意的是，压电层1072的直径为140～500μm，但不以此为限，压电层1072的直径，可视微型流体泵10整体大小加以调整。另外，值得注意的是，压电层1072与致动部1063的直径比例范围为1：1.3～1：3.6，换言之，压电层1072的尺寸小于致动部1063的尺寸。

通过压电组件107的作动，致动部1063亦跟着上下振动，第二基板103的振动部1032随的呈不同相位振动，使共振腔室1061形成负压，流体便由流体通槽1011通过第一流体通道1012，再经过第二流体通道104，并由第二基板103的穿孔1031继续流经共振腔室1061，最后通过第三基板106的第三流体通道1062完成流体的输送。值得注意的是致动部1063的作动频率为0.1～1.5MHz高频范围，借此微流体可以积少成多产生更多的流量，但不以此为限，致动部1063的作动频率可由整体微型流体泵10的设计加以调整。此外，值得注意的是，致动部1063呈圆形且直径为400～550μm，但不以此为限，致动部1063的形状尺寸亦可由整体微型流体泵10的设计加以调整。

微型流体泵10的工作电压为2～12V，值得一提的是，微型流体泵10的工作电压、第三基板106的致动部1063的作动频率、第三基板106的厚度以及第二基板103的振动部1032的共振皆会影响流体的吞吐量与效率。

请参阅图3T，是为本案的微型流体泵的第二实施例，与第一实施例主要的差异处在于第三基板206具有蚀刻一深度。于本实施例中，微型流体泵20包含第一基板201、第一接着层202、第二基板203、第二接着层205、第三基板206及压电组件207第一基板201设有流体通槽2011以及至少一第一流体通道2012，其中流体通槽2011为深槽状；第一基板201、第一接着层202、第二基板203依序由下而上叠设，并定义出第二流体通道204，第二流体通道204顶端设有穿孔2031，穿孔2031是位于第二基板203的中心，穿孔2031的外围由振动部2032环绕，振动部2032由固定部2033环绕；第二基板203、第二接着层205、第三基板206依序由下而上叠设，并定义出共振腔室2061；第三基板206更包含至少一第三流体通道2062、致动部2063、连接部2064与外周部2065，其中外周部2065环设于致动部2063的外围，外周部2065并通过连接部2064耦接致动部2063，第三流体通道2062则贯通第三基板206，使第三流体通道2062、共振腔室2061得通过穿孔2031依序连通第二流体通道204、第一流体通道2012、流体通槽2011；压电组件207叠设于致动部2063的上，包含下电极层2071、压电层2072、绝缘层2073及上电极层2074。

请参阅图1A至图1C及图3A至图3T，如图3A所示，步骤1.准备一第一基板201。值得注意的是，第一基板201为硅基材(Si)，厚度为270～430μm，但不以此为限。

如图3B所示，步骤2.蚀刻第一基板201的一上表面，形成至少一第一凹槽201A。值得注意的是，此蚀刻方式是可以物理或化学方式蚀刻。

如图3C所示，步骤3.蚀刻第一基板201的上表面，形成第二凹槽201B，其中第一凹槽201A位于第二凹槽201B的底部。值得注意的是，此蚀刻方式是可以物理或化学方式蚀刻。

如图3D所示，步骤4.沉积第一接着层202于第一基板201的至少一第一凹槽201A及第二凹槽201B的表面上。值得注意的是，第一接着层202是借由物理气相沉积或化学气相沉积或热氧化形成于第一基板201的表面，第一接着层202是为氧化硅，厚度范围为1～5μm。

如图3E所示，步骤5.准备第三基板206。值得注意的是，第三基板206可以是一绝缘层上覆硅(SOI)晶圆，但不以此为限。

如图3F所示，步骤6.沉积第二接着层205于第三基板206的表面上。值得注意的是，第二接着层205是借由物理气相沉积或化学气相沉积或热氧化形成于第三基板206的表面，第二接着层205的厚度范围为1-5μm。

如图3G所示，步骤7.图案化蚀刻第二接着层205。值得注意的是，经步骤7.图案化蚀刻第二接着层205后，产生一共振腔室2061。

如图3H所示，经步骤7.图案化蚀刻第二接着层205后，更包含蚀刻第三基板206至一深度。值得注意的是，第三基板206蚀刻至一深度，使得如图3T所示的共振腔室2061的空间提高了，适当降低挤压膜阻尼(squeeze film damping)，且当压电组件207作动带动第三基板206的致动部2063振动时，也较不易与第二基板203的振动部2032产生沾粘(stiction)效应。

如图3I所示，步骤8.准备第二基板203，将第二基板203与第三基板206的图案化蚀刻的第二接着层205相互结合。值得注意的是，第二基板203可以是一绝缘层上覆硅(SOI)晶圆，但不以此为限。

如图3J所示，步骤9.移除部分的第二基板203。值得注意的是，经步骤9.移除部分的第二基板203剩余的厚度范围为1-5μm。

如图3K所示，步骤10.图案化蚀刻第二基板203。值得注意的是，经步骤10.图案化蚀刻第二基板203后，第二基板203区分为一穿孔2031、一振动部2032及一固定部2033。

如图3L所示，步骤11.将第一基板201具有至少一第一凹槽201A及第二凹槽201B的表面与第二基板203相互结合。值得注意的是，将第二基板203接合第三基板206的顺序优先于将第二基板203接合第一基板201。其中，基板接合的顺序是考虑避免在接合时产生接合不良(Poor Bonding)所造成微型流体泵20的良率问题，因此先将第二基板203与第三基板206接合后再与第一基板201接合可以提升接合良率。

如图3M所示，步骤12.移除部分的第三基板206。值得注意的是，经步骤12.移除部分的第三基板206剩余的厚度范围为5-20μm。

如图3N所示，步骤13.依序沉积下电极层2071及压电层2072于第三基板206上。

如图3O所示，步骤14.图案化蚀刻下电极层2071及压电层2072。

如图3P所示，步骤15.沉积绝缘层2073，并图案化蚀刻绝缘层2073。

如图3Q所示，步骤16.沉积上电极层2074，并图案化蚀刻上电极层2074。

如图3R所示，步骤17.图案化蚀刻绝缘层2073及第三基板206。值得注意的是，经步骤17.图案化蚀刻绝缘层2073及第三基板206后，产生至少一第三流体通道2062，第三基板206区分为致动部2063、至少一外周部2065，其中，至少一连接部2064连接致动部2063与外周部2065，至少一第三流体通道2062亦介于致动部2063与外周部2065之间。此外，值得注意的是，位于第三基板206的致动部2063上的下电极层2071、压电层2072、绝缘层2073及上电极层2074为压电组件207。另外，值得注意的是，压电层2072为圆形设置于第三基板206的致动部2063上方，使致动部2063亦呈圆形。

如图3S所示，步骤18.图案化蚀刻第一基板201的一下表面。

如图3T所示，步骤19.蚀刻第一接着层202。即完成微型流体泵20的制作。

值得注意的是，如图3T所示的流体通槽2011为分段蚀刻，解决了先前技术的蚀刻角度过大或高深宽比蚀刻问题，并且降低了流体流通第一流体通道2012的流阻。此外，第一接着层202为氧化硅，但厚度调整为1～5μm，可以避免与第二基板203接合所造成的应力剥离问题。另外，第二流体通道204则以蚀刻第一基板201来定义出。

再者，值得注意的是，如图3T所示的第二基板203为硅结构层，可以由SOI芯片转移而来，厚度为1～5μm，但不以此为限，第二基板203的厚度可视设计需求加以调整。第二基板203区分为穿孔2031、振动部2032及固定部2033三个区域，穿孔2031位于中心位置，振动部2032位于穿孔2031的周边区域，固定部2033位于第二基板203的周缘区域。

另外，值得注意的是，如图3T所示的第二接着层205为氧化硅，厚度为1～5μm。第一接着层202的厚度可以等于第二接着层205的厚度，其厚度可以是1.1μm，但不以此为限，第一接着层202的厚度与第二接着层205的厚度亦可以不相等，可视设计需求加以调整。第二接着层205堆栈于第二基板203上方。

除此，值得注意的是，如图3T所示的第三基板206为硅结构层，可以由SOI芯片转移而来，厚度为10～20μm，但不以此为限，第三基板206的厚度可视设计需求加以调整；第三基板206堆栈于第二接着层205上方，形成共振腔室2061；第三基板206具有致动部2063及外周部2065，致动部2063的外环具有第三流体通道2062及连接部2064，连接部2064是用以连接致动部2063与外周部2065。

值得注意的是，第二基板203、第三基板206可以是单晶硅、多晶硅或非晶硅。第二基板203、第三基板206也可以使用沉积或薄化制程而来。

压电组件207更包含下电极层2071、压电层2072、绝缘层2073及电极层2074。压电层2072叠设于下电极层2071上；绝缘层2073铺设于压电层2072的部分表面上及下电极层2071的部分表面上，其中绝缘层2073为电性绝缘；上电极层2074叠设于绝缘层2073上以及压电层2072未设有绝缘层2073的其余表面上。值得注意的是，压电层2072为圆形设置于第三基板206的致动部2063上方，使致动部2063亦呈圆形。此外，值得注意的是，压电层2072的直径为140～500μm，但不以此为限，压电层2072的直径，可视微型流体泵20整体大小加以调整。另外，值得注意的是，压电层2072与致动部2063的直径比例范围为1：1.3～1：3.6，换言之，压电层2072的尺寸小于致动部2063的尺寸。

通过压电组件207的作动，致动部2063亦跟着上下振动，第二基板203的振动部2032随的呈不同相位振动，使共振腔室2061形成负压，流体便由流体通槽2011通过第一流体通道2012，再经过第二流体通道204，并由第二基板203的穿孔2031继续流经共振腔室2061，最后通过第三基板206的第三流体通道2062完成流体的输送。值得注意的是致动部2063的作动频率为0.1～1.5MHz高频范围，借此微流体可以积少成多产生更多的流量，但不以此为限，致动部2063的作动频率可由整体微型流体泵20的设计加以调整。此外，值得注意的是，致动部2063呈圆形且直径为400～550μm，但不以此为限，致动部2063的形状尺寸亦可由整体微型流体泵20的设计加以调整。

微型流体泵20的工作电压为2～12V，值得一提的是，微型流体泵20的工作电压、第三基板206的致动部2063的作动频率、第三基板206的厚度以及第二基板203的振动部2032的共振皆会影响流体的吞吐量与效率。

另外，值得注意的是，第二实施例与第一实施例最主要的差异在于第三基板206具有蚀刻一深度，其改良的特色在于，因为共振腔室2061的空间提高了，可以适当降低挤压膜阻尼(squeeze film damping)，且当压电组件207作动带动第三基板206的致动部2063振动时，也较不易与第二基板203的振动部2032产生沾粘(stiction)效应。

请参阅图4S，为本案的微型流体泵的第三实施例，与第一实施例主要的差异处在于第二接着层305为氧化硅-多晶硅-氧化硅的复合结构。于本实施例中，微型流体泵30包含第一基板301、第一接着层302、第二基板303、第二接着层305、第三基板306及压电组件307第一基板301设有流体通槽3011以及至少一第一流体通道3012，其中流体通槽3011为深槽状；第一基板301、第一接着层302、第二基板303依序由下而上叠设，并定义出第二流体通道304，第二流体通道304顶端设有穿孔3031，穿孔3031是位于第二基板303的中心，穿孔3031的外围由振动部3032环绕，振动部3032由固定部3033环绕；第二基板303、第二接着层305、第三基板306依序由下而上叠设，并定义出共振腔室3061；第三基板306更包含至少一第三流体通道3062、致动部3063、连接部3064与外周部3065，其中外周部3065环设于致动部3063的外围，外周部3065并通过连接部3064耦接致动部3063，第三流体通道3062则贯通第三基板306，使第三流体通道3062、共振腔室3061得通过穿孔3031依序连通第二流体通道304、第一流体通道3012、流体通槽3011；压电组件307叠设于致动部3063之上，包含下电极层3071、压电层3072、绝缘层3073及上电极层3074。

请参阅图1A至图1C及图4A至图4S，如图4A所示，步骤1.准备一第一基板301。值得注意的是，第一基板301为硅基材(Si)，厚度为270～430μm，但不以此为限。

如图4B所示，步骤2.蚀刻第一基板301的一上表面，形成至少一第一凹槽301A。值得注意的是，此蚀刻方式是可以物理或化学方式蚀刻。

如图4C所示，步骤3.蚀刻第一基板301的上表面，形成第二凹槽301B，其中第一凹槽301A位于第二凹槽301B的底部。值得注意的是，此蚀刻方式可以是物理或化学方式蚀刻。

如图4D所示，步骤4.沉积第一接着层302于第一基板301的至少一第一凹槽301A及第二凹槽301B的表面上。值得注意的是，第一接着层302是借由物理气相沉积或化学气相沉积或热氧化形成于第一基板301的表面，第一接着层302为氧化硅，厚度范围为1～5μm。

如图4E所示，步骤5.准备第三基板30。值得注意的是，第三基板306可以是一绝缘层上覆硅(SOI)晶圆，但不以此为限。

如图4F所示，步骤6.沉积第二接着层305于第三基板306的表面上。值得注意的是，第二接着层305更包含至少一多晶硅层3052，多晶硅层3052的下层3051与上层3053各为硅氧化层所包覆，但不以此为限，第二接着层305除了硅氧化层-多晶硅层-硅氧化层外，第二接着层305更可具有多个多晶硅层3052，如硅氧化层-多晶硅层-硅氧化层-多晶硅层-硅氧化层。

如图4G所示，步骤7.图案化蚀刻第二接着层305。值得注意的是，经步骤7.图案化蚀刻第二接着层305后，产生一共振腔室3061。值得注意的是，第二接着层305具有蚀刻一深度，使得如图4S所示的共振腔室3061的空间提高了，适当降低挤压膜阻尼(squeeze filmdamping)，且当压电组件307作动带动第三基板306的致动部3063振动时，也较不易与第二基板303的振动部3032产生沾粘(stiction)效应。

如图4H所示，步骤8.准备第二基板303，将第二基板303与第三基板306的图案化蚀刻的第二接着层305相互结合。值得注意的是，第二基板303可以是一绝缘层上覆硅(SOI)晶圆，但不以此为限。

如图4I所示，步骤9.移除部分的第二基板303。值得注意的是，经步骤9.移除部分的第二基板303剩余的厚度范围为1-5μm。

如图4J所示，步骤10.图案化蚀刻第二基板303。值得注意的是，经步骤10.图案化蚀刻第二基板303后，第二基板303区分为一穿孔3031、一振动部3032及一固定部3033。

如图4K所示，步骤11.将第一基板301具有至少一第一凹槽301A及第二凹槽301B的表面与第二基板303相互结合。值得注意的是，将第二基板303接合第三基板306的顺序优先于将第二基板303接合第一基板301。其中，基板接合的顺序是考虑避免在接合时产生接合不良(Poor Bonding)所造成微型流体泵30的良率问题，因此先将第二基板303与第三基板306接合后再与第一基板301接合可以提升接合良率。

如图4L所示，步骤12.移除部分的第三基板306。值得注意的是，经步骤12.移除部分的第三基板306剩余的厚度范围为5-20μm。

如图4M所示，步骤13.依序沉积下电极层3071及压电层3072于第三基板306上。

如图4N所示，步骤14.图案化蚀刻下电极层3071及压电层3072。

如图4O所示，步骤15.沉积绝缘层3073，并图案化蚀刻绝缘层3073。

如图4P所示，步骤16.沉积上电极层3074，并图案化蚀刻上电极层3074。

如图4Q所示，步骤17.图案化蚀刻绝缘层3073及第三基板306。值得注意的是，经步骤17.图案化蚀刻绝缘层3073及第三基板306后，产生至少一第三流体通道3062，第三基板306区分为致动部3063、至少一外周部3065，其中，至少一连接部3064连接致动部3063与外周部3065，至少一第三流体通道3062亦介于致动部3063与外周部3065之间。此外，值得注意的是，位于第三基板306的致动部3063上的下电极层3071、压电层3072、绝缘层3073及上电极层3074是为压电组件307。另外，值得注意的是，压电层3072为圆形设置于第三基板306的致动部3063上方，使致动部3063亦呈圆形。

如图4R所示，步骤18.图案化蚀刻第一基板301的一下表面。

如图4S所示，步骤19.蚀刻第一接着层302。即完成微型流体泵30的制作。

值得注意的是，如图4S所示的流体通槽3011为分段蚀刻，解决了先前技术的蚀刻角度过大或高深宽比蚀刻问题，并且降低了流体流通第一流体通道3012的流阻。此外，第一接着层302为氧化硅，但厚度调整为1～5μm，可以避免与第二基板303接合所造成的应力剥离问题。另外，第二流体通道304则以蚀刻第一基板301来定义出。

再者，值得注意的是，如图4S所示的第二基板303为硅结构层，可以由SOI芯片转移而来，厚度为1～5μm，但不以此为限，第二基板303的厚度可视设计需求加以调整。第二基板303区分为穿孔3031、振动部3032及固定部3033三个区域，穿孔3031位于中心位置，振动部3032位于穿孔3031的周边区域，固定部3033位于第二基板303的周缘区域。

另外，值得注意的是，如图4S所示的第二接着层305为氧化硅层-多晶硅层-氧化硅层，厚度为1～10μm。第一接着层302的厚度可以等于第二接着层305的厚度，其厚度可以是1.1μm，但不以此为限，第一接着层302的厚度与第二接着层305的厚度亦可以不相等，可视设计需求加以调整。第二接着层305堆栈于第二基板303上方。

除此，值得注意的是，如图4S所示的第三基板306为硅结构层，可以由SOI芯片转移而来，厚度为10～20μm，但不以此为限，第三基板306的厚度可视设计需求加以调整；第三基板306堆栈于第二接着层305上方，形成共振腔室3061；第三基板306具有致动部3063及外周部3065，致动部3063的外环具有第三流体通道3062及连接部3064，连接部3064是用以连接致动部3063与外周部3065。

值得注意的是，第二基板303、第三基板306可以是单晶硅、多晶硅或非晶硅。第二基板303、第三基板306也可以使用沉积或薄化制程而来。

压电组件307更包含下电极层3071、压电层3072、绝缘层3073及上电极层3074。压电层3072叠设于下电极层3071上；绝缘层3073铺设于压电层3072的部分表面上及下电极层3071的部分表面上，其中绝缘层3073为电性绝缘；上电极层3074叠设于绝缘层3073上以及压电层3072未设有绝缘层3073的其余表面上。值得注意的是，压电层3072为圆形设置于第三基板306的致动部3063上方，使致动部3063亦呈圆形。此外，值得注意的是，压电层3072的直径为140～500μm，但不以此为限，压电层3072的直径，可视微型流体泵30整体大小加以调整。另外，值得注意的是，压电层3072与致动部3063的直径比例范围为1：1.3～1：3.6，换言之，压电层3072的尺寸小于致动部3063的尺寸。

通过压电组件307的作动，致动部3063亦跟着上下振动，第二基板303的振动部3032随的呈不同相位振动，使共振腔室3061形成负压，流体便由流体通槽3011通过第一流体通道3012，再经过第二流体通道304，并由第二基板303的穿孔3031继续流经共振腔室3061，最后通过第三基板306的第三流体通道3062完成流体的输送。值得注意的是致动部3063的作动频率为0.1～1.5MHz高频范围，借此微流体可以积少成多产生更多的流量，但不以此为限，致动部3063的作动频率可由整体微型流体泵30的设计加以调整。此外，值得注意的是，致动部3063呈圆形且直径为400～550μm，但不以此为限，致动部3063的形状尺寸亦可由整体微型流体泵30的设计加以调整。

微型流体泵30的工作电压为2～12V，值得一提的是，微型流体泵30的工作电压、第三基板306的致动部3063的作动频率、第三基板306的厚度以及第二基板303的振动部3032的共振皆会影响流体的吞吐量与效率。

另外，值得注意的是，第三实施例与第一实施例最主要的差异在于第二接着层305为氧化硅-多晶硅-氧化硅的复合结构，其改良的特色在于，因为共振腔室3061的空间提高了，可以适当降低挤压膜阻尼(squeeze film damping)，且当压电组件307作动带动第三基板306的致动部3063振动时，也较不易与第二基板303的振动部3032产生沾粘(stiction)效应。

综上所述，本案提供一种微型流体泵的制造方法，是利用半导体制程来完成微型流体泵的结构，以利缩小泵的体积，此外改善了先前技术在锥状的第一流体通道蚀刻的问题，降低流阻，更改善了流体进入微型流体泵的效率，另外，于第二实施例及第三实施例更增加了第三基板的致动部与第二基板的振动部之间的距离，降低共振腔室的阻尼，也较不易使第三基板的致动部与第二基板的振动部产生沾粘效应，提高了微型流体泵的使用寿命，极具产业的利用价值，爰依法提出申请。

本案得由熟习此技术的人士任施匠思而为诸般修饰，然皆不脱如附申请专利范围所欲保护者。

Claims (15)

1.一种微型流体泵的制造方法，其特征在于，包含：

准备一第一基板；

蚀刻该第一基板的一上表面，形成至少一第一凹槽；

蚀刻该第一基板的该上表面，形成一第二凹槽，其中该至少一第一凹槽位于该第二凹槽的底部；

沉积一第一接着层于该第一基板的该至少一第一凹槽及该第二凹槽的表面上；

准备一第三基板；

沉积一第二接着层于该第三基板的表面上；

图案化蚀刻该第二接着层；

准备一第二基板，将该第二基板与该第三基板的图案化蚀刻的该第二接着层相互结合；

移除部分的该第二基板；

图案化蚀刻该第二基板；

将该第一基板具有该至少一第一凹槽及该第二凹槽的表面与该第二基板相互结合；

移除部分的该第三基板；

依序沉积一下电极层及一压电层于该第三基板上；

图案化蚀刻该下电极层及该压电层；

沉积一绝缘层，并图案化蚀刻该绝缘层；

沉积一上电极层，并图案化蚀刻该上电极层；

图案化蚀刻该绝缘层及该第三基板；

图案化蚀刻该第一基板的一下表面；

蚀刻该第一接着层。

2.如权利要求1所述微型流体泵的制造方法，其特征在于，图案化蚀刻该第二接着层后，产生一共振腔室。

3.如权利要求1所述微型流体泵的制造方法，其特征在于，图案化蚀刻该第二基板后，该第二基板区分为一穿孔、一振动部及一固定部。

4.如权利要求1所述微型流体泵的制造方法，其特征在于，图案化蚀刻该绝缘层及该第三基板后，产生至少一第三流体通道，该第三基板区分为一致动部、至少一外周部，其中，至少一连接部连接该致动部与该外周部，该至少一第三流体通道亦介于该致动部与该外周部之间。

5.如权利要求4所述微型流体泵的制造方法，其特征在于，位于该第三基板的该致动部上的该下电极层、该压电层、该绝缘层及该上电极层为一压电组件。

6.如权利要求1所述微型流体泵的制造方法，其特征在于，将该第二基板接合该第三基板的顺序优先于将该第二基板接合该第一基板。

7.如权利要求1所述微型流体泵的制造方法，其特征在于，该第一接着层是借由物理气相沉积或化学气相沉积或热氧化形成于该第一基板的表面。

8.如权利要求1所述微型流体泵的制造方法，其特征在于，该第二接着层是借由物理气相沉积或化学气相沉积或热氧化形成于该第三基板的表面。

9.如权利要求1所述微型流体泵的制造方法，其特征在于，该第一接着层的厚度范围为1-5μm。

10.如权利要求1所述微型流体泵的制造方法，其特征在于，该第二接着层的厚度范围为1-10μm。

11.如权利要求1所述微型流体泵的制造方法，其特征在于，移除部分的该第二基板后剩余的厚度范围为1-5μm。

12.如权利要求1所述微型流体泵的制造方法，其特征在于，移除部分的该第三基板后剩余的厚度范围为5-20μm。

13.如权利要求4所述微型流体泵的制造方法，其特征在于，该压电层为圆形设置于该第三基板的该致动部上方，该致动部亦呈圆形。

14.如权利要求1所述微型流体泵的制造方法，其特征在于，图案化蚀刻该第二接着层后，更包含蚀刻该第三基板至一深度。

15.如权利要求1所述微型流体泵的制造方法，其特征在于，沉积一第二接着层于该第三基板的表面上时，该第二接着层更包含至少一多晶硅层，该多晶硅层的下层与上层各为一硅氧化层所包覆。