CN117913091A - 电子设备 - Google Patents

Abstract

本公开涉及一种电子设备，具体涉及一种第一e模式型HEMT功率晶体管的驱动器，该驱动器适用于接收第一e模式型HEMT功率晶体管的漏极与源极之间的650V的最大电压，电路被形成在表面覆盖有氮化镓层的单片半导体衬底的内部和顶部，并且包括至少一个第二e模式型晶体管，至少一个第二e模式型晶体管适用于将控制电压直接发送到第一晶体管的栅极并且具有大于5mm²的面积。

Description

电子设备

优先权申请的交叉引用

本申请要求于2022年10月17日提交的标题为“Dispositifélectronique”的法国专利申请号FR2210662的优先权权益，该申请在法律允许的最大范围内通过引用并入本文。

技术领域

本公开总体上涉及电子系统和设备，更具体地涉及由氮化镓结构(GaN)形成的电子系统和设备。

背景技术

常规来说由硅衬底形成电子系统和设备，但也可以使用其他半导体材料。具体地，可以使用包括氮化镓(GaN)的结构。

期望能够至少部分地改进在包括氮化镓的结构内部和顶部形成的电子系统和设备的某些方面。

发明内容

需要在包括氮化镓的结构内部和顶部形成的电子系统和设备。

需要包括电子系统和设备的晶体管，该晶体管被形成在包括氮化镓的结构内部和顶部。

实施例克服了已知电子系统和设备的全部或部分缺点。

根据第一方面，一个实施例提供了一种电子设备，该电子设备被形成在表面覆盖有氮化镓层的单片半导体衬底的内部和顶部，包括至少一个e模式型HEMT功率晶体管以及模拟电路，至少一个e模式型HEMT功率晶体管适用于接收电子设备的漏极与源极之间的650V的最大电压，模拟电路用于控制所述功率晶体管。

根据实施例，模拟控制电路包括所述功率晶体管的驱动器。

根据实施例，模拟控制电路包括至少一个逻辑电路。

根据实施例，模拟控制电路包括至少一个电压调节电路。

根据实施例，模拟控制电路包括至少一个高压调节电路，至少一个高压调节电路适用于接收400V的最大电压。

根据实施例，模拟控制电路包括过温保护电路。

根据实施例，模拟控制电路包括过流保护电路。

根据实施例，该设备还包括输入和输出连接焊盘。

根据实施例，至少两个金属化水平被形成在所述氮化镓层上。

根据实施例，至少三个金属化水平被形成在所述氮化镓层上。

另一实施例提供了一种集成电路，包括先前描述的设备。

根据实施例，该电路是功率转换器。

根据实施例，该电路是切换模式电源。

根据第二方面，一个实施例提供了一种过温保护电路，该过温保护电路被形成在表面覆盖有氮化镓层的单片半导体衬底的内部和顶部，包括：

第一电阻器，具有第一正温度系数并且被布置在所述氮化镓层中；以及

第二电阻器，具有不同于第一系数的第二温度系数。

根据实施例，第二电阻器被布置在所述衬底中，并且其中所述第二系数等于零。

根据实施例，第二电阻器被布置在所述氮化镓层中。

根据实施例，所述第二系数为正。

根据实施例，所述第二系数为负。

根据实施例，所述第二电阻器是硅和铬合金。

根据实施例，该电路还包括比较器电路，适用于将跨第一电阻器取得的第一电压与第二参考电压进行比较。

根据实施例，参考电压适用于由分压桥递送。

根据实施例，第一电阻器的阻抗适用于被修整。

根据实施例，第一电阻器由包括至少一个金属熔丝的电路形成。

另一实施例提供了一种电子设备，该电子设备被形成在表面覆盖有氮化镓层的单片半导体衬底的内部和顶部，包括先前描述的过温保护电路。

根据实施例，该设备还包括至少一个e模式型HEMT功率晶体管，适用于接收其漏极与源极之间的650V的最大电压。

根据实施例，所述功率晶体管由e模式型HEMT晶体管的至少两个组件形成，并且第一电阻器被形成在所述组件中的两个组件之间。

根据第三方面，一个实施例提供了一种第一e模式型HEMT功率晶体管的驱动器，该驱动器适用于接收其漏极与源极之间的650V的最大电压，所述电路被形成在表面覆盖有氮化镓层的单片半导体衬底的内部和顶部，并且包括至少第二e模式型晶体管，适用于将控制电压直接发送到第一晶体管的栅极并且具有大于5mm²的面积。

根据实施例，所述第二晶体管的面积在10至15mm2的范围内。

根据实施例，所述第二晶体管由多个e模式型晶体管的组件形成。

另一实施例提供了一种包括先前描述的所述第一功率晶体管和驱动器的设备。

根据实施例，驱动器的第二晶体管包括与第一功率晶体管的栅极区域直接接触的漏极区域。

根据第四方面，一个实施例提供了一种电压调节电路，该电压调节电路被形成在表面覆盖有氮化镓层的单片半导体衬底的内部和顶部，包括：

第一电阻器和第一d模式型HEMT晶体管，在第一端子与第二端子之间；以及

第二d模式型HEMT晶体管，在第一端子与第三端子之间，

其中第一电阻器与第一晶体管之间的中点被耦合至第一晶体管和第二晶体管的栅极。

根据实施例，该电路还包括齐纳二极管，齐纳二极管在第二端子与参考端子之间。

根据实施例，齐纳二极管被形成在半导体衬底的未被氮化镓层覆盖的部分上。

根据实施例，第二端子或第三端子适用于递送电源电压。

根据实施例，该电路还包括第三d模式型HEMT晶体管，第三d模式型HEMT晶体管在第一电阻器与第一晶体管之间，第三d模式型HEMT晶体管的栅极被耦合至第一电阻器与第三晶体管之间的中间节点。

根据实施例，该电路还包括第五d模式型HEMT晶体管，第五d模式型HEMT晶体管在第一端子与适用于递送电源电压的第一节点之间，第五d模式型HEMT晶体管的栅极被耦合至第三晶体管的栅极。

根据实施例，该电路还包括第六d模式型HEMT晶体管，第六d模式型HEMT晶体管在第一端子与适用于递送电源电压的第二节点之间，第六d模式型HEMT晶体管的栅极被耦合至第五晶体管的栅极。

根据实施例，该电路还包括第七HEMT晶体管和第二电阻器，第七HEMT晶体管和第二电阻器在第一端子与第二端子之间，第七晶体管的漏极被耦合至第一端子，第七晶体管的源极被耦合至所述第二电阻器的第一端子，并且所述第二电阻器的第二端子被耦合至第二端子。

根据实施例，其中第七晶体管是d模式型，并且其栅极被耦合至漏极。

根据实施例，第七晶体管是e模式型，并且适用于在其栅极上接收偏置电压。

另一实施例提供了一种高压调节电路，包括先前描述的电压调节器电路。

根据实施例，该电路还包括先前描述的电压调节器电路。

根据实施例，该电路包括：

第一二极管，在第四端子与所述第一端子之间，第一二极管的阳极被耦合至第四端子并且第一二极管的阴极被耦合至第一端子(VCC)；

第八d模式型HEMT晶体管和第二二极管，在第五端子与第一端子之间；

第三电阻器和触发器，在第五端子与第六端子之间；以及

第八晶体管的栅极，被耦合至所述第三电阻器与所述触发器之间的中点。

根据实施例，所述第八晶体管适用于由控制电路控制，该控制电路包括：

第九e模式型HEMT晶体管，第九e模式型HEMT晶体管的漏极被耦合至第八晶体管的栅极并且第九e模式型HEMT晶体管的源极被耦合至第六端子；

比较器电路，适用于将控制电压递送到所述第九晶体管的栅极，并且适用于将第一端子的电压与参考电压进行比较；以及

电路，适用于递送所述参考电压。

附图说明

前述特征和优点以及其他特征和优点将在具体实施例的本公开的其余部分中被详细描述，该具体实施例是参照附图通过图示而非限制给出的，其中：

图1示意性地示出了包括氮化镓的结构；

图2(A)和图2(B)是在包括氮化镓的结构内部和顶部形成的第一类型的晶体管；

图3(A)和图3(B)是在包括氮化镓的结构中形成的第二类型的晶体管；

图4以框图的形式示意性地示出了在包括氮化镓的结构内部和顶部形成的电子设备的实施例；

图5示出了图4的实施例的一部分的简化顶视图；

图6示出了图4的实施例的详细顶视图；

图7(A)和图7(B)是图4的实施例的电压调节器电路的第一实施例的电气图以及形成电压调节器电路的第一实施例的结构的截面图；

图8示出了图4的实施例的电压调节器电路的第二实施例的电气图；

图9示出了图4的实施例的电压调节器电路的第三实施例的电气图；

图10示出了图4的实施例的电压调节器电路的第四实施例的电气图；

图11示出了图4的实施例的电压调节器电路的第五实施例的电气图；

图12示出了图4的实施例的电压调节器电路的第六实施例的电气图；

图13示出了图4的实施例的电压调节器电路的第七实施例的电气图；

图14示出了图4的实施例的电压调节器电路的第八实施例的电气图；

图15示出了图4的实施例的高压调节器电路的第一实施例的电气图；

图16示出了图4的实施例的高压调节器电路的第二实施例的电气图；

图17示出了图16的实施例的比较器的实施例示例的电气图；

图18示出了图4的实施例的过温保护电路的第一实施例的电气图；

图19示出了图4的实施例的过温保护电路的第二实施例的电气图；

图20示出了图4的实施例的简化顶视图；

图21(A)和图21(B)是图4的实施例的过温保护电路的第三实施例的电气图；

图22是示出了图21(A)和图21(B)的实施例的金属熔丝的截面图；

图23示出了图4的实施例的驱动器的第一实施例的电气图；

图24示出了图23的驱动器的一部分的简化顶视图；

图25示出了图4的实施例的驱动器的第二实施例的电气图；

图26示出了图4的实施例的驱动器的第三实施例的电气图；

图27示出了图4的实施例的过流保护电路的实施例的电气图；

图28包括图示了图27的电路操作的定时图；

图29示出了图4的实施例的详细顶视图，图示了图27的驱动器的定位；

图30示意性地示出了图4的设备的连接端子的第一实施例的截面图；

图31示意性地示出了图4的设备的连接端子的第二实施例的截面图；

图32示意性地示出了图4的设备的连接端子的第三实施例的截面图；

图33(A)和图33(B)以框图的形式部分且示意性地示出了图4的实施例的应用的第一实施例的电气图以及图示了该第一实施例的执行的定时图；

图34以框图的形式部分且示意性地示出了图4的实施例的应用的第二实施例的电气图；

图35示出了图示图34的实施例的执行的定时图；以及

图36以框图的形式部分且示意性地示出了图4的实施例的应用的第三实施例的电气图。

具体实施方式

在各个附图中，相同的特征由相同的附图标记指定。具体地，在各种实施例中共有的结构和/或功能特征可以具有相同的附图标记，并且可以设置相同的结构、尺寸和材料性质。

为了清晰起见，仅对理解本文描述的实施例有用的步骤和元件被详细图示和描述。

除非另有指示，否则当引用连接在一起的两个元件时，这表示除了导体之外没有任何中间元件的直接连接，并且当引用耦合在一起的两个元件时，这表示这两个元件可以被连接，或者它们可以经由一个或多个其他元件来耦合。

在以下公开内容中，除非另有指定，否则当引用绝对位置限定词(诸如术语“前面”、“后面”、“顶部”、“底部”、“左侧”、“右侧”等)或相对位置限定词(诸如术语“上方”、“下方”、“上部”、“下部”等)或定向限定词(诸如“水平的”、“竖直的”等)时，引用附图所示的定向。

除非另有指定，否则表达“围绕”、“近似”、“基本上”和“大约”表示在10％内，优选地在5％内。

图1是非常示意性地示出了包括氮化镓的半导体结构100的截面图。

结构100通常由由半导体材料制成的衬底101(Si)形成，例如硅衬底，在其表面中的一个表面上覆盖有由氮化镓(GaN)制成的层102(GaN)。层102的厚度在0.5至5μm的范围内。

当结构100被用作电子系统或设备的基底时，电子组件被形成在层102的内部和顶部。金属化水平可以被进一步形成在层102上。金属化水平的示例关于图29至图31描述。

图2(A)和图2(B)图示了在包括氮化镓的结构中形成的第一类型的晶体管200。图2(A)示出了晶体管200的电气图，并且图2(B)示出了形成晶体管200的结构250的截面图。

晶体管200是高电子迁移率晶体管(HEMT)，也称为调制掺杂场效应晶体管(MODFET)。此后，高电子迁移率晶体管被称为HEMT晶体管。

HEMT晶体管(诸如晶体管200)包括图2(A)和图2(B)中标记为G的栅极端子、标记为S的源极端子和标记为D的漏极端子。

进一步地，晶体管200是耗尽模式HEMT晶体管，此后称为d模式HEMT晶体或d模式晶体管。根据另一名称，晶体管200是常开型HEMT晶体管或常开HEMT晶体管或常开晶体管。图2(A)中公开的晶体管200的电气图是将在以下所有附图中被用于表示d模式或常开晶体管的电气图。

实际上，晶体管200可以通过由关于图1描述的结构100类型的结构形成的结构250获得。因此，结构250包括由诸如硅等导电材料制成的衬底251(Si)，其表面覆盖有氮化镓层252(GaN)。氮化镓层252被由氮化铝镓制成的层253(AlGaN)部分覆盖。连接端子254形成晶体管200的源极接触区S。连接端子254被形成在层252的未被层253覆盖的部分上。连接端子255形成晶体管200的漏极接触区D。连接端子255被形成在层252的未被层253覆盖的部分上。连接端子256形成晶体管200的栅极接触区G。连接端子256被形成在层253的一部分上，并且被布置在连接焊盘254与255之间。

晶体管200的操作如下。当晶体管200的栅极G保持浮动或在其栅极G与源极S之间施加正电压时，晶体管200接通或导通，从而被称为常开。为了“关断”晶体管200，即，使其不导通，必须在其栅极G与源极S之间施加负电压。

连接焊盘254、255被形成为与GaN层252的顶表面接触。与连接端子256的底表面离衬底的距离相比，连接焊盘254、255的底表面更靠近硅衬底251。

图3(A)和图3(B)图示了在包括氮化镓的结构中形成的第二类型的晶体管300。图3(A)示出了晶体管300的电气图，并且图3(B)示出了形成晶体管300的结构350的截面图。

与关于图2(A)和图2(B)描述的晶体管200一样，晶体管300是高电子迁移率晶体管或HEMT晶体管。晶体管300包括图3(A)和图3(B)中标记为G的栅极端子、图3(A)和图3(B)中标记为S的源极端子以及图3(A)和图3(B)中标记为D的漏极端子。

进一步地，并且与图3(A)和图3(B)的晶体管200相反，晶体管300是增强模式HEMT晶体管，此后称为e模式HEMT或e模式型晶体管。根据另一名称，晶体管300是常关型HEMT晶体管或常关HEMT晶体管或常关晶体管。图3(A)中公开的晶体管300的电气图是将在以下所有附图中被用于表示e模式或常关晶体管的电气图。

实际上，晶体管300可以通过由关于图1描述的结构100类型的结构形成的结构350获得。因此，结构350包括由诸如硅等导电材料制成的衬底351(Si)，其表面覆盖有氮化镓层352(GaN)。氮化镓层352被由氮化铝镓制成的层353(AlGaN)部分覆盖。连接端子354形成晶体管300的源极接触区S。连接端子354被形成在层352的未被层353覆盖的部分上。连接端子355形成晶体管300的漏极接触区D。连接端子355被形成在层352的未被层353覆盖的部分上。连接端子356形成晶体管300的栅极接触区G。连接端子356被形成在层352与层353之间，并且被布置在连接焊盘354与355之间。进一步地，连接焊盘354的一部分覆盖层353的覆盖连接焊盘356的部分，如图3(B)所示。

晶体管300的操作如下。当晶体管300的栅极G保持浮动或在其栅极G与源极S之间施加负电压时，晶体管300不导通或关断，从而被称为常关晶体管。为了“接通”晶体管300，即，使其导通，必须在其栅极G与源极S之间施加正电压。

晶体管结构350包括被形成在GaN层352的顶表面上的连接焊盘356。层353重叠并且覆盖连接焊盘356的至少一部分。连接焊盘354在连接焊盘356的第一侧与GaN层的顶表面接触。连接焊盘354从连接焊盘356的第一侧的顶表面在层353上方、在连接焊盘356上方延伸，并且在连接焊盘356的第二侧延伸到层353的一部分。连接焊盘356的第一侧和第二侧沿着第一方向彼此间隔开，在图3(B)中从左到右。连接端子355与连接焊盘356的第二侧的GaN层的顶表面接触。在层353的部分上，在连接焊盘354与连接端子355之间存在空间。

图4以框图的形式示意性地示出了电子设备400的实施例，该电子设备400被形成在关于图1描述的结构类型的结构内部和顶部。

根据实施例，设备400被完全形成在关于图1描述的结构100类型的结构内部和顶部，即，包括氮化镓(GaN)的结构，更具体地，由表面覆盖有氮化镓层的半导体衬底形成的结构。换言之，设备400被完全形成在关于图1描述的结构100类型的单片结构的内部和顶部。

根据实施例，设备400是适用于承受高压的电子设备，即，范围高达650V的电压。为此，设备400包括功率晶体管401和用于控制功率晶体管401的模拟电路450。

功率晶体管401是发射模式HEMT晶体管或e模式晶体管或常关晶体管，包括漏极端子401D、两个源极端子401S1和401S2以及栅极端子401G。源极端子401S1实际上被布置在晶体管401的源极端子401S2与栅极端子401G之间。功率晶体管401的大小被设置为在其漏极端子401D与源极端子401S1或401S2之间承受大约650V的最大电压。

实际上，功率晶体管401是并联的多个e模式晶体管的组件。能够形成晶体管401的组件的示例关于图5描述。

模拟控制电路450适用于控制功率晶体管401。电路450包括：

晶体管401的驱动器451(DRIVER)；

逻辑电路452(LOGIC)；

电压调节器电路453(REG)；

过温保护电路454(OT Prot)；

过流保护电路455(OC Prot)；

电阻器456；以及

一个或多个静电放电保护电路457(ESD)。

设备400还包括输入和输出连接端子或者输入和输出连接焊盘，如图4中由布置在线上的框图所示，该线界定形成设备400的框图。输入和输出连接端子包括：

功率晶体管401的漏极端子470(DRAIN)，被耦合(优选地连接)至端子401D；

功率晶体管401的源极端子471(SOURCE)，被耦合(优选地连接)至端子401S2；

参考端子472(SGND)；

过流诊断端子473(DIAG_OC)；

过温诊断端子474(DIAG_OT)；

命令输入端子475(IN)；

电源端子476(VDD)，递送驱动器451的电源电压；

电源电压控制和递送端子477(DZ)；以及

电源端子478(VCC)，递送驱动器400的电源电压。

连接端子的实际实施例关于图29至图31描述。

晶体管401的驱动器451(DRIVER)包括电源端子451SUPP、参考电源端子451GND、控制端子451CMD或输入端子451CMD和输出端子451OUT。参考端子451GND被耦合(优选地连接)至功率晶体管401的源极端子401S1和设备400的源极端子471。输出端子451OUT被耦合(优选地连接)至功率晶体管401的栅极端子401G。驱动器451的详细示例关于图22至图24描述。

逻辑电路452(LOGIC)能够管理驱动器451的所有控制逻辑，这些电路在本领域技术人员的能力范围内。根据示例，逻辑电路实施“NAND”型逻辑门。逻辑电路452包括：

电源端子452SUPP；

输入端子452IN；

输出端子452OUT，被耦合(优选地连接)至驱动器451的控制端子451CMD；

过温诊断端子452OT；以及

过流诊断端子452OC。

逻辑电路452可以形成驱动器451的一部分。

电压调节器电路453(REG)是从源自端子478的电源电压递送电源电压的电路，该电源电压适用于向驱动器电路451、逻辑电路452以及诊断电路454和455供电。该电路包括输入端子453、控制端子453CMD以及至少两个输出电源端子453OUT1和453OUT2。输入端子453IN被耦合(优选地连接)至设备400的电源端子478。控制端子453CMD被耦合(优选地连接)至设备400的控制端子477。输入端子453OUT1例如向电路452、454和455递送电源电压，并且被耦合(优选地连接)至逻辑电路452的端子452SUPP。输入端子453OUT2例如向驱动器451递送电源电压，并且被耦合(优选地连接)至驱动器451的端子451SUPP和设备400的电源端子476。电压调节器电路453的详细示例关于图7(A)至图17描述。

过温保护电路454(OT Prot)能够检测可能损坏设备400的异常温度增加，例如超过阈值温度(例如大约175℃)。电路454包括电源端子454SUPP和输出端子454OUT。电源端子454SUPP被耦合(优选地连接)至电路453的输出端子453OUT1。输出端子454OUT被耦合(优选地连接)至设备400的诊断端子474和逻辑电路452的诊断端子452OT。过温保护电路454的详细示例关于图18至图21(B)描述。

过流保护电路455(OC Prot)或电流峰值保护电路能够检测可能损坏设备400的异常电流增加。电路455包括电源端子455SUPP、逻辑电路的诊断端子455LOGIC和功率晶体管401的诊断端子455T。电源端子455SUPP被耦合(优选地连接)至电路453的输出端子453OUT1。诊断端子454LOGIC被耦合(优选地连接)至设备400的诊断端子473和逻辑电路452的诊断端子452OC。诊断端子455T被耦合(优选地连接)至功率晶体管401的源极端子401S2。过流保护电路454的详细示例关于图26至图28描述。

电阻器456被布置在功率晶体管401的源极端子401S1与401S2之间。更具体地，电阻器456的第一端子被耦合(优选地连接)至源极端子401S1，并且电阻器456的第二端子被耦合(优选地连接)至源极端子401S2和电路455的诊断端子455T。电阻器456是分流电阻器，允许在晶体管401接通或导通时读取晶体管401的漏极与源极之间的张力。

一个或多个静电放电保护电路457(ESD)能够保护设备400的输入和输出连接端子470至478的全部或部分。在图4中，端子473至478分别由电路457保护。更具体地，六个电路457被分别放置在端子478和453IN、端子477和453CMD、端子476和453OUT2、端子475和452IN、端子474和454OUT以及端子473和455LOGIC之间。

设备400可以被用于多种类型的电子系统，例如集成电路，诸如切换模式电源、升压转换器。设备400的实施例示例的顶视图关于图6描述。设备400的应用的详细示例关于图32至图34描述。

图5是组件500的一部分的简化顶视图，该组件500能够形成与关于图4描述的晶体管401类型的功率晶体管。

组件500由并联布置并且具有公共漏极区域501、公共源极区域502和公共栅极区域503的多个e模式或常关晶体管形成。为此，如图5所图示的，区域501、502和503分别具有梳状，并且彼此嵌套。

漏极区域501被耦合(优选地连接)至漏极节点500D。源极区域502被耦合(优选地连接)至源极节点500S。栅极区域503被耦合(优选地连接)至栅极节点500G。

在图5中只示出了组件500的一部分。区域501至503可以分别包括高达28个“齿”，即，图5中的水平部分。为了形成图1的晶体管401，多个组件500可以被耦合在一起，甚至连接在一起。

图6是关于图4描述的设备400的实施例的实际示例的顶视图。如先前描述的，设备400被形成在包括氮化镓的结构内部和顶部。

在图6中，晶体管401由关于图5描述的组件500类型的至少四个组件形成。组件由能够包括模拟控制电路450的电路的区域竖直分离，某些示例关于图20和图28描述。模拟控制电路450的其余部分是相对于晶体管401形成的。输入/输出端子470至478(图6中的附图标记470至478)被形成在结构的外围处，该结构在其内部和顶部形成设备400。

图7(A)至图17以框图的形式部分且示意性地示出了电路的实施例示例，这些电路可以形成关于图4描述的电压调节器电路453的一部分。

图7(A)包括电压生成电路700或电压调节器电路700的第一实施例，适用于形成关于图4描述的设备400的一部分。图7(B)是形成电路700的一部分的结构的截面图。

电压调节器电路700适用于被耦合至设备400的三个连接端子，更具体地，被耦合至：

与设备400的连接端子478相对应的端子VCC；

与设备400的连接端子477相对应的端子DZ；以及

与设备400的连接端子476相对应的端子VDD。

电路700包括在端子VCC与端子DZ之间的电阻器R701和e模式型晶体管T701。更具体地，电阻器R701的第一端子被耦合(优选地连接)至端子VCC，并且电阻器R701的第二端子被耦合(优选地连接)至晶体管T701的漏极。晶体管T701的源极被耦合(优选地连接)至端子DZ。进一步地，晶体管T701的栅极被耦合(优选地连接)至晶体管T701的漏极。电阻器R701是偏置电阻器，以包括氮化镓的二维结构(2DEGAN)形成，并且具有正温度系数。

电路700还包括被布置在端子VCC与VDD之间的e模式型晶体管T702。更具体地，晶体管T702的漏极被耦合(优选地连接)至端子702，并且晶体管T702的源极被耦合(优选地连接)至端子VDD。进一步地，晶体管T702的栅极被耦合(优选地连接)至晶体管T701的栅极。晶体管T701允许补偿晶体管T702的阈值电压Vth(T702)。

流过的电流I(T701)由以下数学公式给出：

数学1

其中

V(VCC)表示端子VCC处的电压；

V(DZ)表示端子DZ处的电压；

Vth(T701)是晶体管T701的阈值电压；以及

R701对应于电阻器R701的电阻。

电路700还包括在端子DZ与参考节点GND之间的齐纳二极管D701，例如接收接地。二极管D701的阴极被耦合(优选地连接)至端子DZ，并且其阳极被耦合(优选地连接)至节点GND。齐纳二极管在设备400外部，或者被形成在图1的结构100的一部分上，其中衬底未被氮化镓层覆盖。

电路700还可选地包括具有缓冲电容器功能的电容器C701。电容器C701被布置在端子VDD与参考节点GND之间。电容器C701的第一端子被耦合(优选地连接)至端子VDD，并且电容器C701的第二端子被耦合(优选地连接)至节点GND。根据示例，电容器C701在设备400外部，或者被形成在图1的结构100的一部分中，其中衬底未被氮化镓层覆盖。

根据实施例，电阻器R701可以被直接形成在设备400的结构的氮化镓层中，并且可以包括正温度系数。根据变型，电阻器R701可以是由硅铬合金(SiCr)制成的电阻器。在图7(B)中，电阻器R701的设置如所示。更具体地，在图7(B)中，表示了关于图1描述的结构100类型的结构750的截面图。结构750依次包括：

半导体衬底751(Si)，例如是硅；

氮化镓层752(GAN)；以及

金属化水平753。

在水平753中的最后一个金属化水平754中，这意味着离氮化镓层最远的水平，结构750包括金属化，电阻器R701可以由该金属化形成。

电路700能够供应端子DZ水平处的电流，并且跨齐纳二极管D701产生电压。该电压与在端子VCC的水平处递送的电压无关，并且可以被用于经由端子VDD向设备400的控制电路450的一个或多个电路供电。而且，该电压可以是稳定的参考电压，允许产生经由端子VDD提供的供应电压。

图8示出了电压调节电路800或电压调节器电路800的第二实施例，适用于形成关于图4描述的设备400的一部分。

电路800具有与图7(A)和图7(B)的电路700共有的元件。这些元件将不被再次描述，并且将仅强调电路700与800之间的差异。

电路800包括与电路700相同的端子和电路700的所有组件，但还包括两个e模式型晶体管T801和T802。

晶体管T801被置于电阻器R701与晶体管T701之间。晶体管T801的漏极被耦合(优选地连接)至电阻器R801的未被耦合至端子VCC的端子，并且晶体管T801的源极被耦合(优选地连接)至晶体管T701的漏极。进一步地，晶体管T801的栅极被耦合(优选地连接)至晶体管T801的漏极。晶体管T801是电压跟随器晶体管。

晶体管T802被置于端子VCC与电路800的输出节点OUT800之间。晶体管T802的漏极被耦合(优选地连接)至端子VCC，并且晶体管T801的源极被耦合(优选地连接)至节点OUT800。进一步地，晶体管T802的栅极被耦合(优选地连接)至晶体管T801的栅极。

端子DZ中提供的电流I(DZ)由以下数学公式给出：

数学2

其中Vth(T801)是晶体管T801的阈值电压。

端子DZ中提供的电压V(VDD)由以下数学公式给出：

数学3

V(VDD)＝V(DZ)+Vth(T701)+Vth(T702)

其中Vth(T702)是晶体管T702的阈值电压。

与电路700一样，电路800在端子VDD上递送电源电压，但是电路800可以在节点OUT800的水平处附加地递送第二电源电压，该第二电源电压与在节点VCC上接收的电压以及在节点VDD的水平处递送的电压无关。如果不需要第二电源电压，则可以省略晶体管T802。提供几个独立供应电压的优点是允许将出现噪声车的供应与另一更敏感的供应隔离。

图9示出了电压调节电路900或电压调节器电路900的第三实施例，适用于形成关于图4描述的设备400的一部分。

电路900具有与图7(A)和图7(B)的电路700以及图8的电路800共有的元件。这些元件将不被再次描述，并且将仅强调电路700、800和900之间的差异。

电路900包括与电路700相同的端子和电路700的所有组件，但作为选项，可以包括电路800的晶体管T801。该电路还包括至少一个晶体管T901以及例如晶体管T902，该晶体管T902能够并行地递送多个电源电压。

晶体管T901被置于端子VCC与输出节点T901之间。晶体管T901的漏极被耦合(优选地连接)至端子VCC，并且晶体管T901的源极被耦合(优选地连接)至节点OUT901。进一步地，晶体管T901的栅极被耦合(优选地连接)至晶体管T701的栅极。

晶体管T902被置于端子VCC与输出节点T902之间。晶体管T902的漏极被耦合(优选地连接)至端子VCC，并且晶体管T902的源极被耦合(优选地连接)至节点OUT902。进一步地，晶体管T902的栅极被耦合(优选地连接)至晶体管T701的栅极。

节点OUT901和OUT902以及端子VDD分别递送电源电压。这些电源电压可以被用于为设备400的控制电路450的不同电路供电。具体地，在图9中，示出了可能形成电路450的一部分的三个电路951(CIRC 1)、952(CIRC 2)和953(CIRC 3)，并且它们由节点OUT901递送的电源电压供电。进一步地，电路953进一步由端子VDD递送的电压供电。根据示例，可以在包括保护电路472、474和453、逻辑电路452和驱动器电路451的组中选择电路951、952和953。如先前所述，提供几个独立供应电压的优点是允许将其中可能出现噪声的供应与另一更敏感的供应隔离。

根据变型，电路900可以包括类似于晶体管T901和T902布置的其他晶体管，以在电路900的其他输出节点上递送其他电源电压。

图10示出了电压调节电路1000或电压调节器电路1000的第四实施例，适用于形成关于图4描述的设备400的一部分。

电路1000具有与图7(A)和图7(B)的电路700、图8的电路800以及图9的电路900共有的元件。这些元件将不被再次描述，并且将仅强调电路700、800、900和1000之间的差异。

电路1000类似于电路900，但不包括晶体管T902和输出节点OUT902。

电路1000与电路900之间的显著差异在于，端子DZ的水平处的电压被用于为电路951、952和953供电。

而且，该实施例的优点在于，在端子DZ上提供的供应比晶体管T702、T901和T902提供的供应更精确。

图11示出了电压调节电路1100或电压调节器电路1100的第五实施例，适用于形成关于图4描述的设备400的一部分。

电压调节电路1100适用于被耦合至设备400的三个连接端子，更具体地，被耦合至：

与设备400的连接端子478相对应的端子VCC；

与设备400的连接端子477相对应的端子DZ；以及

与设备400的连接端子476相对应的端子VDD。

电压调节电路1100包括电压生成电路，更具体地，在图11中，包括关于图7(A)和图7(B)描述的电压调节电路700(VOLT GEN)。根据变型，电压调节电路系统可以是关于图8描述的电路800、关于图9描述的电路900或关于图10描述的电路1000。

电路1100还包括d模式晶体管T1101和电阻器R1101。晶体管T1101和电阻器R1101被布置在端子VCC与DZ之间。更具体地，晶体管T1101的漏极被耦合(优选地连接)至端子VCC，并且晶体管T1101的源极被耦合(优选地连接)至电阻器R1101的第一端子。晶体管T1101的栅极被耦合(优选地连接)至端子DZ。电阻R1101的第二端子被耦合(优选地连接)至端子DZ。

电阻器R1101与图7(A)和图7(B)的电路700的电阻器R701类型相同。

电路100的输出电流在端子DZ的水平处被递送，并且与晶体管T1101的栅极与电阻器R1101之间的电压成比例。输出电流I(DZ)由以下数学公式给出：

数学4

其中：

Vth(T1101)是晶体管T1101的阈值电压；以及

R1101是电阻器R1101的电阻。

而且，关于图11描述的电压调节器1100与关于图7(A)至图10描述的电压调节器700至1000的差异在于以下事实：它允许在节点VDD上提供输出电压，也允许在端子DZ上提供输出电流。该输出电流的特殊性在于，与由端子DZ通过电压调节器700至1000中的一个电压调节器提供的取决于电压VCC的电流相反，它不取决于端子VCC上出现的电压和电流的变化。

图12示出了电压调节电路1200或电压调节器电路1200的第六实施例，适用于形成关于图4描述的设备400的一部分。

电路1200具有与图11的电路1100共有的元件。这些元件将不被再次描述，并且将仅强调电路1100与1200之间的差异。

电路1200包括与电路1100、电阻器R1101和电路700(VOLT GEN)相同的端子，但是包括晶体管T1201代替晶体管T1101。

晶体管T1201是e模式或常关型晶体管。晶体管T1201的漏极被耦合(优选地连接)至端子VCC，并且晶体管T1201的源极被耦合(优选地连接)至电阻器R1101的第一端子。电阻器R1101的第二端子被耦合(优选地连接)至端子DZ。晶体管T1201的栅极被耦合(优选地连接)至输入节点IN1200，它接收偏置电压VBIAS，使得晶体管T1201接通。根据变型，晶体管T1201是d模式型晶体管。

与电路1100一样，电路1200在节点DZ上递送与电阻器R1101的电阻成比例的输出电流，并且与在承载VCC上出现的电流和电压的变化无关。

该实施例的优点是选择晶体管T1201，该晶体管T1201针对更高的电压缩放，例如针对在10至30V之间的电压。这允许在端子VCC上施加被包括在10至30V之间的电压。

图13示出了电压调节电路1300或电压调节器电路1300的第七实施例，适用于形成关于图4描述的设备400的一部分。

电路1300具有与图11的电路1100和图12的电路1200共有的元件。这些元件将不被再次描述，并且将仅强调电路1100、1200和1300之间的差异。

电路1300是电路1100和1200的组合。实际上，电路1300包括晶体管T1101和T1201以及电阻器R1101和电路700。

更具体地，晶体管T1201被定位在端子VCC侧，并且晶体管T1101被定位在电阻器R1101侧。根据示例，在该配置中，晶体管T1201具有将端子VCC接收的电压与晶体管T1101的漏极隔离的功能。

优选实施例是包括电压调节电路1000的电路1300。

与电路1100和1200一样，电路1300具有提供与端子VCC上出现的电流和电压的变化无关的输出电流的优点。

图14示出了电压调节电路1400或电压调节器电路1400的第八实施例，适用于形成关于图4描述的设备400的一部分。

电路1400具有与图11至图13的电路1100、1200和1300共有的元件。这些元件将不被再次描述，并且将仅强调电路1100、1200、1300和1400之间的差异。

电路1400包括电路1300的所有组件，但还包括端子VCC与DC之间的新分支，该新分支能够将电压VBIAS施加到晶体管T1201的栅极。

该新分支包括电阻器R1401和串联布置的多个e模式型晶体管T1401。在图14中，电路1400包括三个晶体管T1401。电阻器R1401的第一端子被耦合(优选地连接)至端子VCC，并且电阻器R1401的第二端子被耦合(优选地连接)至晶体管T1201的栅极和第一晶体管T1401的漏极。第一晶体管T1401的源极被耦合(优选地连接)至下一晶体管T1401的漏极，依此类推。最后一个晶体管T1401的源极被耦合(优选地连接)至端子DZ。进一步地，每个晶体管T1401的栅极都被耦合(优选地连接)至其漏极，因此是“二极管”连接的。

电阻器R1401和晶体管T1401的大小被设置为将电压VBIAS递送到晶体管T1201的栅极。而且，电阻器R1404是偏置电阻器，它允许限制流过晶体管T1401的电流。电压VBIAS由以下数学公式给出：

数学5

B1AS＝3*Vth(T1401)

其中Vth(T1401)是晶体管T1401中的一个晶体管T1401的阈值。

流过电阻器R1401的电流I(R1401)由以下数学公式给出：

数学6

其中R1401是电阻器R1401的电阻。

与电路1100、1200和1300一样，电路1400具有提供与端子VCC上出现的电流和电压的变化无关的输出电流的优点。

图15示出了高压调节电路1500或高压调节器电路1500的第一实施例，适用于形成关于图4描述的设备400的一部分。

高压调节电路1500适用于被连接至设备400的五个连接端子，更具体地，被连接至：

与设备400的连接端子478相对应的端子VCC；

与设备400的连接端子477相对应的端子DZ；

与设备400的连接端子476相对应的端子VDD；

设备400的内部端子SUPPLY，适用于接收大约400V的最大电压；以及

与设备400的参考连接端子472相对应的端子SGND。

高压调节电路1500是一种电路，它适用于在端子SUPPLY上接收大约400V的最大电压并且在端子VDD上递送比提供给端子DZ的电压小的电压。

调节电路1500包括电路1550(GEN)，它可以是电压调节电路，诸如关于图7(A)至图10描述的电路中的一个电路或其变型，或者可以是电压调节电路，诸如关于图11至图14描述的电路中的一个电路或其变型。如关于图7(A)至图14描述的，电路1550适用于被耦合(优选地连接)至设备400的三个端子，具体地端子VCC、DZ和VDD。电路1550然后包括通常耦合至端子VCC的端子VCC1550、通常耦合至端子DZ的端子DZ1550以及通常耦合至端子VDD的端子VDD1550。在电路1500中，端子VCC1550被耦合(优选地连接)至节点IN1500，端子DZ1550被耦合(优选地连接)至端子DZ，并且端子VDD1550被耦合(优选地连接)至端子VDD。

电路1500在端子VCC与节点IN1500之间还包括HEMT型二极管D1501或高电子迁移率二极管。二极管D1501的阳极被耦合(优选地连接)至端子VCC，并且二极管D1501的阴极被耦合(优选地连接)至节点IN1500。

电路1500还包括在端子SUPPLY与节点IN1500之间的e模式型晶体管T1501和二极管D1502。晶体管T1501的漏极被耦合(优选地连接)至端子SUPPLY，并且晶体管T1501的源极被耦合(优选地连接)至二极管D1502的阳极。二极管D1502的阴极被耦合(优选地连接)至节点IN1500。

电路1500在端子SUPPLY与端子SGND之间还包括电阻器R1501和触发器C1501(CLAMP)。电阻器R1501的第一端子被耦合(优选地连接)至端子SUPPLY，并且电阻器R1501的第二端子被耦合(优选地连接)至触发器C1501的第一端子。触发器C1510的第二端子被耦合(优选地连接)至端子SGND。

电路1500的操作如下。当晶体管T1501的栅极与源极之间的电压大于晶体管T1501的阈值电压时，那么晶体管T1501导通，并且节点IN1500然后接收源自端子SUPPLY的电压，因为晶体管T1501是电压跟随器晶体管。相反，当晶体管T1501的栅极与源极之间的电压小于晶体管T1501的阈值电压时，那么晶体管T1501不再导通，并且节点IN1500然后接收源自端子VCC的电流。

因此，当端子VCC递送的电压超过触发器C1501的端子之间的电压与晶体管T1501的阈值电压之间的差异时，那么电路1550的电源被修改为源自端子VCC，而不再来自端子SUPPLY。这使得能够避免来自端子SUPPLY的过高功耗。钳位C1501的大小被设置为使得晶体管T1501保持接通，直到端子SUPPLY上的电压超过阈值。端子SUPPLY至少提供大约40μA的电流，对应于跨电阻器R1501的电流。

该实施例被用于关于图36描述的实施例。

图16示出了高压调节电路1600或高压调节器电路1600的第二实施例，适用于形成关于图4描述的设备400的一部分。

电路1600具有与图15的电路1500共有的元件。这些元件将不被再次描述，并且将仅强调电路1500与1600之间的差异。

电路1600包括电路1500的所有组件，但还包括用于控制晶体管T1501的电路，该电路被布置在晶体管T1501的栅极与端子SGND之间。

控制电路包括e模式型晶体管T1601、比较器C1601和电压源G1601。晶体管T1601的漏极被耦合(优选地连接)至晶体管T1501的栅极，并且晶体管T1501的源极被耦合(优选地连接)至端子SGND。晶体管C1601的栅极接收来自比较器C1601的输出电压。比较器接收端子VCC的电压和由电压源G1601递送的参考电压VREF1600作为输入。比较器C1601的实施例示例关于图17描述。

电路1600的操作如下。当端子VCC的电压小于参考电压VREF1600时，这发生在设备400的启动时刻，源自端子SUPPLY的电流由晶体管T1501供应，晶体管T1501由于电阻器R1501的尺寸而导通。事实上，电阻器R1501具有相当高的电阻，以便降低设备400的能耗，例如10MOhm的电阻。流过电阻器R1501的电流I(R1501)由以下数学公式给出：

数学7

其中：

V(SUPPLY)是端子SUPPLY中的电压；

V(CLAMP)是钳位C1501的端子之间的电压；以及

R1501是电阻器R1501的电阻。

当端子VCC的电压大于参考电压VREF1600时，意味着当设备400的供应电路启动并且能够提供供应电压时，晶体管T1501不再导通，并且节点IN1500从端子VCC接收电压。

图17示出了能够用作图16的电路1600中的比较器C1601的比较器电路1700的实施例的示例。

比较器电路1700包括两个电源节点VSUPP1700和VREF1700、两个输入节点N1700+和N1700-以及输出节点OUT1700。电源节点VSUPP1700接收的电压大于节点VREF1700接收的电压，例如电源节点VSUPP接收的电压大约为6V，并且节点VREF1700接收的电压大约为0V。输入节点N1700+和N1700-接收要比较的电压。节点OUT1700递送表示节点N1700+和N1700-接收的电压的比较结果的电压。

电路1700在节点VSUPP1700与VREF1700之间并且在第一分支上包括d模式型晶体管T1701、电阻器R1701和d模式型晶体管T1702。晶体管T1701的漏极被耦合(优选地连接)至节点VSUPP1700，并且晶体管T1701的源极被耦合(优选地连接)至电阻器R1701的第一端子。电阻器R1701的第二端子被耦合(优选地连接)至晶体管T1702的漏极和栅极。晶体管T1702的源极被耦合(优选地连接)至节点VREF1700。

电路1700还在节点VSUPP1700和电阻器R1701与晶体管T1702之间的中间节点之间以及在第二分支上包括d模式型晶体管T1703和电阻器R1702。晶体管T1703的漏极被耦合(优选地连接)至节点VSUPP1700，并且晶体管T1703的源极被耦合(优选地连接)至电阻器R1702的第一端子。电阻器R1702的第二端子被耦合(优选地连接)至电阻器R1701与晶体管T1702之间的中间节点。根据变型，晶体管T1701和T1702可以是e模式型晶体管。

电路1700在节点VSUPP1700与VREF1700之间并且在第三分支上包括电阻器R1703、d模式型晶体管T1704和d模式型晶体管T1705。电阻器R1703的第一端子被耦合(优选地连接)至节点VSUPP1700，并且电阻器R1703的第二端子被耦合(优选地连接)至晶体管T1704的漏极和晶体管T1703的栅极。晶体管T1704的源极被耦合(优选地连接)至晶体管T1705的漏极。晶体管T1705的源极被耦合(优选地连接)至节点VREF1700。晶体管T1704的栅极被耦合(优选地连接)至节点N1700+。

电路1700在节点VSUPP1700与VREF1700之间并且在第四分支上包括电阻器R1704、d模式型晶体管T1706和晶体管T1705。电阻器R1704的第一端子被耦合(优选地连接)至节点VSUPP1700，并且电阻器R1704的第二端子被耦合(优选地连接)至晶体管T1706的漏极和晶体管T1701的栅极。晶体管T1706的源极被耦合(优选地连接)至晶体管T1705的漏极。晶体管T1706的栅极被耦合(优选地连接)至节点N1700-。

电路1700在节点VSUPP1700与VREF1700之间并且在第五分支上包括e模式型晶体管T1707和e模式型晶体管T1708。晶体管T1707的漏极被耦合(优选地连接)至节点VSUPP1700，并且晶体管T1707的源极被耦合(优选地连接)至晶体管T1708的漏极。晶体管T1708的源极被耦合(优选地连接)至节点VREF1700。晶体管T1707的栅极被耦合(优选地连接)至晶体管T1703的栅极。

电路1700在节点VSUPP1700与VREF1700之间并且在第六分支上包括d模式型晶体管T1709和d模式型晶体管T1710。晶体管T1709的漏极被耦合(优选地连接)至节点VSUPP1700，并且晶体管T1709的源极被耦合(优选地连接)至晶体管T1710的漏极。晶体管T1710的源极被耦合(优选地连接)至节点VREF1700。晶体管T1709的栅极被耦合(优选地连接)至晶体管T1701的栅极。

根据图17所图示的第一实施例，晶体管T1708的栅极被耦合(优选地连接)至晶体管T1710的漏极，并且晶体管T1710的栅极被耦合(优选地连接)至晶体管T1708的漏极。

根据图17中未图示的第二实施例，晶体管T1708和T1710的栅极被耦合在一起，优选地连接在一起，并且被耦合(优选地连接)至晶体管T1708的漏极。

电路1700在节点VSUPP1700与VREF1700之间并且在第七分支和最后一个分支上包括电阻器R1705和d模式型晶体管T1711。电阻器R1705的第一端子被耦合(优选地连接)至节点VSUPP1700，并且电阻器R1705的第二端子被耦合(优选地连接)至输出节点OUT1700。晶体管T1711的漏极被耦合(优选地连接)至节点OUT1700，并且晶体管T1711的源极被耦合(优选地连接)至节点VREF1700。晶体管T1711的栅极被耦合(优选地连接)至晶体管T1710的漏极。

晶体管T1704和T1705是差分输入晶体管。电阻器R1701和R1702是偏置电阻器。晶体管T1701、T1702、T1703和T1705是偏置晶体管。晶体管T1707和T1709是电压跟随器晶体管。晶体管T1708和T1710是电流比较器。第七分支是输出分支。

比较器电路1700的功能如下。当晶体管T1706的栅极电压高于晶体管T1704的栅极电压时，那么晶体管T1709的栅极电压变得低于晶体管T1707的栅极电压，这导致晶体管T1711的栅极电压变得低于晶体管T1711的阈值电压。输出电压VOUT1700然后被耦合至电压VSUPP1700。

图18至图21(B)以框图的形式部分且示意性地示出了能够作为关于图4描述的过温保护电路454的电路的实施例。

图18是适用于形成设备400一部分的过温保护电路1800的第一实施例的电气图。

过温保护调节电路1800适用于被耦合至设备400的四个连接端子，更具体地，被耦合至：

与设备400的连接端子477相对应的端子DZ，该端子DZ递送正电源电压，例如大约为6V；

与设备400的内部诊断连接端子相对应的端子OT_SENSOR，该端子是可选的；

与设备400的参考连接端子472相对应的参考端子SGND；以及

与设备400的连接端子474相对应的诊断端子DIAG_OT。

电路1800在端子DZ与SGND之间并且在第一分支上包括两个电阻器R1801和R1802。电阻器R1801的第一端子被耦合(优选地连接)至端子DZ，并且电阻器R1801的第二端子被耦合(优选地连接)至端子OT_SENSOR。电阻器R1802的第一端子被耦合(优选地连接)至端子OT_SENSOR，并且电阻器R1802的第二端子被耦合(优选地连接)至端子SGND。根据变型，端子DZ可以由端子VDD代替。

根据实施例，电阻器R1801和R1802具有不同的温度系数。电阻器R1802具有正温度系数，并且被定位在包括保护电路1800的设备的有源区中，例如处于功率晶体管401的水平处。这将关于图20中进一步详细描述。

根据第一实施例，电阻器R1801具有零温度系数。电阻器R1801可以是由硅和铬合金制成的电阻器。在这种情况下，电阻器R1801未被形成在与电阻器T1802相同的水平处。具体地，在控制电路450的水平处，电阻器R1802可以被形成在结构的金属化水平中，该结构在其内部和顶部形成设备400，如关于图7(B)描述的。该实施例关于图20进一步详细描述。

根据第二实施例，电阻器R1801的温度系数可以是正的或负的，但总是不同于电阻器R1801的温度系数。在这种情况下，电阻器R1801可以被定位为靠近设备400中的电阻器R1802。

电路1800在端子DZ与SGND之间并且在第二分支上包括两个电阻器R1803和R1804。电阻器R1803的第一端子被耦合(优选地连接)至端子DZ，并且电阻器R1803的第二端子被耦合(优选地连接)至电阻器R1804的第一端子。电阻器R1804的第二端子被耦合(优选地连接)至端子SGND。根据实施例，电阻器R1803和R1804与电阻器R1801具有相同类型。

电路1800还包括比较器电路C1801，属于关于图17描述的比较器电路1700的类型。比较器电路C1801包括被耦合(优选地连接)至端子OT_SENSOR的第一输入端子(+)和被耦合(优选地连接)至电阻器R1803与R1804之间的中间节点的第二输入端子(-)。比较器电路C1801包括被耦合(优选地连接)至端子DIAG_OT的输出。比较器电路C1801还包括未示出的电源端子。

电路1800在电阻器R1803与R1804之间的中间节点与端子SGND之间以及在第三分支上包括电阻器R1805和e模式型晶体管T1801。电阻器R1805的第一端子被耦合(优选地连接)至电阻器R1803与R1804之间的中间节点，并且电阻器R1805的第二端子被耦合(优选地连接)至晶体管T1801的漏极。晶体管T1801的源极被耦合(优选地连接)至端子SGND。晶体管T1801的栅极被耦合(优选地连接)至比较器电路C1801的输出。

电路1800的操作如下。当电阻器R1802附近的温度增加时，电阻器R1802的端子处的电压增加，并且电阻器R1801的端子处的电压不变。然后，端子OT_SENSOR与SGND之间的电压增加，并且如果它超过参考电压VREF1800，则比较器电路C1801的输出电压增加，这导致输出电压(这意味着端子DIAG_OT与SGND之间的电压)减少。参考电压VREF1800通过由电阻器R1803和R1804形成的分压桥以及由晶体管T1801和电阻器R1805形成的磁滞而获得。

图19示出了过温保护电路1900的第二实施例，适用于形成关于图4描述的设备400的一部分。

电路1900具有与图18的电路1800共有的元件。这些元件将不被再次描述，并且将仅强调电路1800与1900之间的差异。

电路1900包括电路1800的所有组件，但还包括端子DZ与SGND之间的组件的第四分支。进一步地，在电路1900中，比较器电路C1801的输出仅被耦合(优选地连接)至晶体管T1801的栅极，而不再耦合(优选地连接)至端子DIAG_OT。

所述第四分支包括两个电阻器R1901和R1902以及e模式型晶体管T1901。电阻器R1901的第一端子被耦合(优选地连接)至端子DZ，并且电阻器R1901的第二端子被耦合(优选地连接)至端子DIAG_OT。电阻器R1902的第一端子被耦合(优选地连接)至端子DIAG_OT，并且电阻器R1902的第二端子被耦合(优选地连接)至晶体管T1901的漏极。电阻器R1901和R1902都具有正温度系数。晶体管T1901的源极被耦合(优选地连接)至端子SGND。晶体管T1901的栅极被耦合(优选地连接)至晶体管T1801的栅极和比较器电路C1801的输出。

电路1900的操作如下。当电阻器R1802的水平处的温度增加时，跨电阻器R1802的电压增加，并且跨电阻器R1801的电压不变。然后，端子OT_SENSOR与SGND之间的电压增加，并且如果它超过参考电压VREF1800，则比较器电路C1801的输出电压增加，这导致输出电压减少，即，端子DIAG_OT与SGND之间的电压也减少。

而且，电阻器R1901、R1902和晶体管T1901形成缓冲元件，该缓冲元件允许向控制器(例如微控制器)提供过热或过压出现的信息。电阻器R1902被用于限制流过晶体管T1901的电流。事实上，在设备400的特定功能模式下，如果设备的用户不想访问过热保护，则电路1900可以通过。在这种情况下，如果输出端子DIAG_OT被耦合(例如连接)至端子DZ或端子VDD，则电阻器R1902允许减少输出电压DIAG_OT。

图20是关于图6描述的设备400的实施例的相同实际实施例的顶视图，其中根据关于图18描述的第一实施例示出了电阻器R1801和R1802的定位。

如先前描述的，电阻器R1801具有零温度系数，并且被置于控制电路450的水平处(图20中的位置R2)，以尽可能少地受到晶体管401的可能温度增加的影响。

电阻器R1802具有正温度系数，并且被置于晶体管401的水平处(图20中的位置R1)，以查看与晶体管401相同的温度变化。因此，在晶体管401的过温保护的情况下，电阻器R1802查看其上的电压增加。

图21(A)和图21(B)示出了过温保护电路2100的第三实施例和优选实施例，适用于形成关于图4描述的设备400的一部分。图21(A)以框图的形式部分地图示了过温保护电路2100，并且图21(B)图示了过温保护电路2100的一部分。

电路2100具有与图18的电路1800和图19的电路1900共有的元件。这些元件将不被再次描述，并且将仅强调电路1800、1900和2100之间的差异。

电路2100包括电路1900的大部分组件，但包括具有可修改电阻的电阻器及其控制电路CMD1801，而不是电阻器R1802。进一步地，在电路2100中，晶体管T1801由开关I1201代替，该开关I1201包括控制端子，该控制端子仅被耦合(优选地连接)至晶体管T1901的栅极，而不再耦合(优选地连接)至端子DIAG_OT。

在图21(A)和图21(B)中，电阻器R2101由四个电阻器R2101-1至R2101-4形成，其中三个电阻器R2101-1至R2101-3可经由开关I2102-1至I2102-3选择。根据示例，开关I2102-1至I2102-3由e模式型晶体管实施。本领域技术人员将能够将形成电阻器R2101的电阻器的数量调整为其应用所需的数量。

更具体地，电阻器R2101-1、R2101-2、R2101-3和R2101-4被串联耦合在端子OT_SENSOR与SGND之间。开关I2102-1与电阻器R2101-1并联耦合(优选地连接)，使得如果开关I2102-2导通，则电阻器R2101-1短路。类似地，开关I2102-2与电阻器R2101-2并联耦合(优选地连接)，并且开关I2102-3与电阻器R2102-3并联耦合(优选地连接)。根据示例，开关I2101-1至I2101-3是晶体管。

开关I2102-1至I2102-3分别由关于图21(B)详述的命令电路CMD2100引导。命令电路CMD2100包括两个测试输入端子INA和INB以及提供命令电压的输出端子OUTCMD。根据变型，一些命令电路可以通过逆变器电路(图21(A)和图21(B)中未表示)耦合至开关I2102-1至I2102-3的命令端子。

命令电路CMD2100也被耦合至端子DZ、SGN以及测试端子EWS1和EWS2。命令电路CMD2100包括被设置在端子DZ与EWS1之间的电阻器R2103、被设置在端子DZ与OUTCMD之间的电阻器R2105以及被设置在端子SGND与EWS2之间的电阻器R2106。

命令电路CMD2100还包括被设置在端子EWS1与EWS2之间的金属熔丝MF2101。金属熔丝MF2101允许以永久的方式限定电阻器R2101的值。金属熔丝2100的更详细示例关于图22描述。

命令电路CMD2100包括两个e模式型晶体管T2101和T2102。晶体管T2101的源极和栅极被耦合(优选地连接)至晶体管T2102的源极和栅极。晶体管T2102的漏极被耦合(优选地连接)至端子EWS2。

命令电路CMD2100包括两个e模式型晶体管T2103和T2104，这些晶体管是测试晶体管。晶体管T2103的源极被耦合(优选地连接)至端子DZ。晶体管T2103的漏极被耦合(优选地连接)至晶体管T2104的源极。晶体管T2103的栅极被耦合(优选地连接)至端子INA。晶体管T2104的漏极被耦合(优选地连接)至节点N2100。晶体管T2103的栅极被耦合(优选地连接)至端子INA。晶体管T2104的栅极被耦合(优选地连接)至端子INB。

命令电路CMD2100还包括电阻器T2104和晶体管T2105。电阻器R214被设置在端子EWS1与节点N2100之间。晶体管T2105的源极被优选地耦合至输出端子OUTCMD。晶体管T2105的漏极被耦合(优选地连接)至EWS2端子。晶体管T2105的栅极被耦合(优选地连接)至节点N2100。

引导开关T2101-1的命令电路CMD2100在其端子INA上接收电压OUT_LOGIC，并且在其端子INB上接收测试电压EWS_TESTMODE。引导开关T2101-2的命令电路CMD2100在其端子INA上接收电压RSENSE，并且在其端子INB上接收测试电压EWS_TESTMODE。引导开关T2101-3的命令电路CMD2100在其端子INA上接收电压GATE_SENSE，并且在其端子INB上接收测试电压EWS_TESTMODE。

电路2100以与电路1900相同的方式操作，但也包括电阻器T2101的值的编程阶段。编程阶段包括两个步骤，估计步骤和编程步骤。

在估计步骤期间，命令电路CMD2100使用晶体管T2103和T2104来引导晶体管T2105，然后引导输出电压OUTCMD。然后测试电阻器R2101的几个值以查看哪个值最对应。该步骤通常在设备400的制作期间执行。

在编程步骤期间，金属熔丝MF2101被编程为根据在前一步骤期间确定的值而接通或关断。

允许对电阻器R2101的值进行编程允许为过温检测提供更高的精度。

图22是图示了关于图21(A)和图21(B)描述的金属熔丝MF2101类型的金属熔丝的实施例的截面图。

金属熔丝被形成在设备400的金属化水平之间，并且具有沙漏的形式。

当在端子EWS1与EWS2之间施加高于阈值电流的电流时，形成金属熔丝的金属断裂。如果金属熔丝开启或不导通，那么晶体管T2104的栅极上的电压增加到等于晶体管T2101和T2102的阈值电压之和的电平，因为晶体管T2104导通。因此，输出端子OUTCMD被耦合至参考端子SGND。

图23至图26以框图的形式部分且示意性地示出了能够作为关于图4描述的驱动器451的电路的实施例。

图23是驱动器220的第一实施例的电气图，该驱动器220适用于形成关于图4描述的设备400的一部分。驱动器2200形成设备400的逻辑电路452和驱动器451。

驱动器2200适用于被耦合至设备400的四个连接端子，更具体地，被耦合至：

与设备400的连接端子475相对应的输入端子IN；

与设备400的连接端子476相对应的端子VDD；

与设备400的参考连接端子472相对应的参考端子SGND；以及

与设备400的功率晶体管401的漏极端子相对应的端子DRAIN。

电路2200包括被耦合至端子IN和SGND的逻辑电路2201，并且包括两个输出节点OUTL2201和OUTL2202。逻辑电路2201能够将在输入端子IN上接收到的信号变换为控制指令。根据示例，电路2201可以是“NAND”型逻辑门。根据示例，输出OUTL2201发送供应电压。根据示例，逻辑电路2201还可以接收DIAG_OT和VDS作为输入电压。

电路2200还包括向节点OUTL2201供应电流的电压调节电路2202。电路2202可以是关于图11至图16描述的电压调节电路中的一个电压调节电路或其变型中的一个变型。

电路2200还包括节点OUTL22011和端子SGND、与电阻器R2201并联耦合的e模式型晶体管T2201和e模式型晶体管T2202。更具体地，晶体管T2201的漏极和电阻器R2201的第一端子被耦合(优选地连接)至节点OUTL2201。晶体管T2201的源极和电阻器R2201的第二端子被耦合(优选地连接)至晶体管T2202的漏极。晶体管T2202的源极被耦合(优选地连接)至端子SGND。晶体管T2201的栅极被耦合(优选地连接)至节点OUTL2202。

电路2200还包括将节点OUTL2202耦合至晶体管T2202的栅极的反相栅极INV2201。

电路2200还包括触发电路C2201(ON PULL UP)，它具有被耦合至节点N2201的输出并且递送足够高的电压以控制设备400的功率晶体管401。电路C2201在本领域技术人员的能力范围内。

电路2200还包括在节点N2201与端子SGND之间的e模式型晶体管T2203。晶体管T2203的漏极被耦合(优选地连接)至端子N2201，并且晶体管T2203的源极被耦合(优选地连接)至端子SGND。晶体管T2203的栅极被耦合(优选地连接)至晶体管T2202的漏极。

电路2200还在端子VDD与SGND之间包括两个e模式型晶体管T2204和T2205。晶体管T2204的漏极被耦合(优选地连接)至端子VDD，并且晶体管T2204的源极被耦合(优选地连接)至晶体管T2205的漏极。晶体管T2205的源极被耦合(优选地连接)至端子SGND。晶体管T2204的栅极被耦合(优选地连接)至节点N2201。晶体管T2205的栅极被耦合(优选地连接)至晶体管T2202的漏极。晶体管T2204是上拉晶体管，并且晶体管T2205是下拉晶体管。

最终，电路2200被耦合至功率晶体管401，如下。晶体管401的漏极被耦合(优选地连接)至端子DRAIN，并且晶体管401的源极被耦合(优选地连接)至端子SGND。晶体管401的栅极被耦合(优选地连接)至晶体管T2204与T2205之间的中间节点。晶体管401是功率晶体管，其尺寸适用于使其承受高压，例如大约为650V。进一步地，晶体管T2205被置于最靠近晶体管401，以利于晶体管401的栅极的放电和/或保证晶体管T2205与晶体管401的栅极之间的电流的良好通信。这将关于图24进一步详细描述。

电路2200的操作如下。

当端子IN接收的信号处于低状态时，逻辑电路2201的输出处于低状态。晶体管T2201不导通，而晶体管T2202导通。晶体管T2203和T2205不导通。晶体管T2204导通。然后功率晶体管401导通。

当端子IN接收的信号处于高状态时，逻辑电路2201的输出处于高状态。根据变型，逻辑电路2201可以接收由端子DIAG_OT和DIAG_OC提供的测试电压作为输入，如果这些电压中的一个电压处于高状态，那么逻辑电路输出处于高电平。晶体管T2201导通，而晶体管T2202不导通。晶体管T2203和T2205导通。晶体管T2204不导通。然后功率晶体管401不导通。

图24是设备400的一部分的简化顶视图，包括关于图23描述的驱动器2200的一部分和功率晶体管401的一部分。

在图24中，晶体管401由多个e模式型晶体管的组件形成，诸如关于图5描述的。这些晶体管分别包括形成在图1的结构100类型的结构的有源区域2303(ACTIVE)上的源极2301(SOURCE)、栅极2303(GATE)和漏极2304(DRAIN)区域。

进一步地，与晶体管401一样，晶体管T2205也由多个相同类型的晶体管的组件形成。这些晶体管分别包括形成在该结构的有源区域2313上的源极2311(SOURCE)、栅极2312(GATE)和漏极2314(DRAIN)区域。

根据实施例，并且为了避免尽可能多的电流损失，晶体管T2205被布置为最靠近晶体管401，并且为此目的，其漏极区域2311与晶体管401的栅极区域直接接触。

图25示出了驱动器2400的第二实施例，适用于形成关于图4描述的设备400的一部分。

电路2400具有与图23的电路2200共有的元件。这些元件将不被再次描述，并且将仅强调电路2200与2400之间的差异。

电路2400与电路2200的差异在于它包括晶体管T2401。晶体管T2401的漏极被耦合(优选地连接)至晶体管T2201的漏极，并且晶体管2401的源极被耦合(优选地连接)至电阻器R2201的第一端子。然后，电阻器R2201的第一端子仅经由晶体管T2401被耦合至晶体管T2201的漏极，电阻器R2201的第二端子仍然被耦合至晶体管T2202的漏极。晶体管T2401的栅极被耦合(优选地连接)至晶体管T2201的源极。添加晶体管T2401使得能够添加电流源并且减小电阻器R2201的大小。所提供的电流等于晶体管T2401的阈值电压除以电阻器R2201的电阻。

图26示出了驱动器2500的第二实施例，适用于形成关于图4描述的设备400的一部分。

电路2500具有与图23的电路2200和图25的电路2400共有的元件。这些元件将不被再次描述，并且将仅强调电路2200、2400和2500之间的差异。

电路2500与电路2200的差异在于，它包括能够控制晶体管T2201的“AND”型门AND2501。

门AND2501包括两个输入，第一输入被耦合至节点OUTL2202，并且第二输入被耦合至晶体管401的栅极。

门AND2501的添加使得能够避免在节点OUTL2202的水平处的电压从高状态过渡到低状态期间在晶体管T2201和T2202的水平处发生短路。

图27至图29以框图的形式示意性且部分地示出了能够作为关于图4描述的过流保护电路453的电路的实施例。

图27是过流保护电路2600的实施例的电气图，适用于形成关于图4描述的设备400的一部分。在图27中示出了过流保护电路2600、设备400的功率晶体管401及其驱动器451。

过流保护电路2600适用于被耦合至设备400的五个连接端子，更具体地，被耦合至：

与设备400的连接端子470相对应的晶体管401的漏极端子DRAIN；

与设备400的参考连接端子472相对应的参考端子SGND；以及

与设备400的逻辑电路452的内部输出连接端子452OUT相对应的参考端子OUT_LOGIC；以及

与设备400的诊断连接端子473相对应的诊断端子DIAG_OC；

与设备400的连接端子477相对应的端子DZ，或者，根据变型，端子VDD；

与设备400的内部电源端子相对应的端子VSUPP；以及

与设备400的逻辑电路452的内部输入连接端子452IN相对应的端子IN_LOGIC。

功率晶体管401的漏极被耦合(优选地连接)至端子DRAIN，并且源极被耦合(优选地连接)至端子SGND。晶体管401在其栅极上接收来自驱动器451的控制电压。

电路2600包括电平移位器LS2601(LS)，它包括两个输入和一个输出。电路2600的第一输入被耦合(优选地连接)至端子OUT LOGIC。

电路2600在端子DRIN与SGND之间的第一分支上还包括e模式型晶体管T2601和电阻器R2601。晶体管T2601的漏极被耦合(优选地连接)至端子DRAIN，并且晶体管T2601的源极被耦合(优选地连接)至电阻器R2601的第一端子。电阻器R2601的第二端子被耦合(优选地连接)至端子SGND。晶体管T2601的栅极被耦合(优选地连接)至电平移位器LS2601的输出。

电路2600在端子VSUPP与SGND之间的第二分支上还包括电阻器R2602和e模式型晶体管T2602。电阻器R2602的第一端子被耦合(优选地连接)至端子VSUPP，并且电阻器R2602的第二端子被耦合(优选地连接)至晶体管T2602的漏极。晶体管T2602的源极被耦合(优选地连接)至端子SGND，并且晶体管T2602的栅极被耦合(优选地连接)至电平移位器LS2601的第二输入。

根据实施例，晶体管T2602是功率晶体管401的兄弟型晶体管，这意味着晶体管T2602是与晶体管401具有相同类型的晶体管，而且，晶体管T2602的尺寸比晶体管401的尺寸小大约10000倍。

晶体管T2601和T2602是适用于高压的晶体管，即，适用于在其源极与漏极之间承受大约650V的电压。进一步地，晶体管401和T2602通过实施相同的方法并行制造。

电路2600还包括比较器电路C2601，适用于比较第一分支和第二分支的电压。更具体地，比较器电路C2601包括被耦合(优选地连接)至晶体管T2601与电阻器R2601之间的中间节点的第一输入(+)以及被耦合(优选地连接)至电阻器R2602与晶体管T2602之间的中间节点的第二输入(-)。比较器电路的详细示例关于图17描述。因此，比较器电路比较跨电阻器R2601的电压(称为电压VDS_SENSE)和跨晶体管T2602的电压(称为电压RSENSE)。电压RSENSE表示与电压VDS_SENSE进行比较的参考电压，并且由以下数学公式给出：

[数学8]

其中：

R(T2602)表示晶体管T2602的内部电阻；以及

R2602表示电阻器R2602的电阻。

电路2600在端子DZ与SGND之间的第三分支上还包括两个电阻器R2603和R2604以及e模式型晶体管T2603。电阻器R2603的第一端子被耦合(优选地连接)至端子DZ，并且电阻器R2603的第二端子被耦合(优选地连接)至端子DIAG_OC。电阻器R2604的第一端子被耦合(优选地连接)至端子DIAG_OC，并且电阻器R2604的第二端子被耦合(优选地连接)至晶体管T2603的漏极。晶体管T2603的源极被耦合(优选地连接)至端子SGND，并且晶体管T2603的栅极被耦合(优选地连接)至比较器电路C2601的输出电容器。

电路2600在端子DIAG_OC与SGND之间的第四分支上还包括电阻器R2605和e模式型晶体管T2604。电阻器R2605的第一端子被耦合(优选地连接)至端子DIAG_OC，并且电阻器R2605的第二端子被耦合(优选地连接)至晶体管T2604的漏极。晶体管T2604的源极被耦合(优选地连接)至端子SGND，并且晶体管T2604的栅极被耦合(优选地连接)至端子IN_LOGIC。

电路260在端子DZ与SGND之间的第五分支上还包括电阻器R2606和e模式型晶体管T2605。电阻器R2606的第一端子被耦合(优选地连接)至端子DZ，并且电阻器R2606的第二端子被耦合(优选地连接)至晶体管T2605的漏极和端子IN_LOGIC。晶体管T2605的源极被耦合(优选地连接)至端子SGND，并且晶体管T2605的栅极被耦合(优选地连接)至端子DIAG_OC。

电路2600的操作关于图28描述。

图28示出了电路2600和设备400的电压和电流的定时图。

更具体地，图26包括：

输入电压V(IN)，表示处于设备400的连接端子475(IN)的水平处的电压；

电压V(DS)，表示设备400的功率晶体管401的导通端子的水平处的电压；

电流I(DS)，表示设备400的功率晶体管401的导通端子之间的电流；以及

电压V(DIAG_OC)，表示跨设备400的诊断端子473的电压。

在初始时间t0，输入电压V(IN)处于高电平，例如6V，并且晶体管401然后不导通。流过晶体管401的电流小于阈值电流IDS_TH，并且流过晶体管401的电压V(DS)处于高电平，例如6V，并且恒定。

在时间t0之后的时间t1，电压V(IN)过渡为低状态，晶体管401变为导通，电压V(DS)下降到阈值电压VDS_TH以下。晶体管401、T2601、T2602和T2603的栅极接收低于这些晶体管的阈值电压的电压。晶体管T2604的栅极仍然接收高电平电压，并且晶体管T2604迫使电压V(DIAG_OC)保持在高电平。

在时间t1至时间t2之间，在时间t1之后，电流I(DS)增加，例如由于设备400中的短路。在时间t2，电流I(DS)超过阈值电流IDS_TH。比较器C2601检测到它并且电压V(DIAG_OC)过渡为低状态。

在时间t2至时间t3之间，在时间t2之后，电压V(DIAG_OC)保持在低状态，并且电路2600迫使晶体管401不导通。电压V(DS)然后过渡为高状态，并且电流I(DS)减少以返回到其初始状态。电压V(DIAG_OC)然后在时间t2保持在低状态的同时提醒设备400的电路。

在时间t3之后，电压V(DIAG_OC)过渡回高状态，并且警报结束。

图29是关于图6和图20描述的设备400的实施例的相同实际示例的顶视图，其中根据实施例示出了晶体管T2602的定位。

晶体管T2602被置于形成晶体管401的两个组件之间。通过以这种方式定位，晶体管T2602适用于接收与功率晶体管401相同的电流。

该实施例的优点在于，它允许提供针对过流的保护，该过流具有足够快的响应时间，以避免在过流的情况下损坏功率晶体管401。

图30至图32非常示意性地示出了连接端子的实施例，该连接端子可以是关于图4描述的设备400的连接端子470至478中的一个连接端子。

图30描述了结构2900，该结构2900包括可以形成设备400的一部分的连接端子的第一实施例。

结构2900包括关于图1描述的结构100，并且包括覆盖有氮化镓层102的衬底101。

结构2900在结构100上还包括形成金属化水平的堆叠2900M，具体地图30中的三个金属化水平。更具体地，堆叠2900包括：

电绝缘层2901，位于结构100的层102的顶部并且与该层102接触；

导电层2902，例如金属层，位于层2901的顶部并且与层2901接触；

电绝缘层2903，位于层2902的顶部并且与层2902接触；

导电层2904，例如金属层，位于层2903的顶部并且与层2903接触；

电绝缘层2905，位于层2904的顶部并且与层2904接触；以及

导电层2906，例如金属层，位于层2905的顶部并且与层2905接触。

层2906被用于形成连接端子，并且被耦合至节点I/O。连接端子可以例如通过无线焊接方法被耦合至其他连接端子。

根据实施例，导电层2902被耦合(优选地连接至)功率晶体管401的源极端子。

通过由绝缘层2901、2903和2905形成的寄生电容元件，由层2906形成的连接端子与结构100以及可能在其中形成的组件进行电保护。

图31描述了结构3000，该结构3000包括可以形成设备400的一部分的连接端子的第二实施例。

结构3000包括与关于图2900描述的结构2900共有的元件。这些共同元件将不被再次描述，并且将仅强调结构2900与3000之间的差异。

与结构2900相反，结构3000仅包括两个金属化水平，因此不包括层2905和2906。连接端子被形成在层2904中。

通过由绝缘层2901和2903形成的寄生电容元件，由层2904形成的连接端子与结构100以及可能在其中形成的组件进行电保护。

图32描述了结构3100，该结构3100包括可以形成设备400的一部分的连接端子的第三实施例。

结构3100包括与关于图2900描述的结构2900和关于图30描述的结构3000共有的元件。这些共同元件将不被再次描述，并且将仅强调结构2900与3000之间的差异。

与结构2900一样，结构3100包括三个金属化水平，但还包括将层2906耦合至层2905的导电过孔3101。连接端子仍然被形成在层2906中。

通过由绝缘层2901和2903形成的寄生电容元件，由层2906形成的连接端子与结构100以及可能在其中形成的组件进行电保护。

图33(A)至图36示出了关于图4至图31描述的设备400的应用的实施例。

图33(A)和图33(B)以框图的形式示意性且部分地示出了设备400的应用的第一实施例。更具体地，图33(A)图示了第一实施例的电子设备，并且图33(B)包括图示第一实施例如何操作的定时图。在图33(A)中，设备400通过与图4相同的方式以框图的形式示出。关于图5至图31描述的设备400的电路的所有变型均适用于本文。

在图33(A)中，设备400被用于电子系统3200中，以形成升压转换器，即，切换模式电源，适用于将DC输入电压VIN3200转换为更高值的DC输出电压VOUT3200。根据示例，电压VIN3200大约为220V或311V。根据示例，电压VOUT3200大约为400V。

系统3200包括设备400。设备400的输入端子475(IN)从例如系统3200外部的处理器接收命令电压。端子478(VCC)接收供应电位VCC3200。诊断端子474(DIAG_OT)和473(DIAG_OC)被用作系统200的诊断端子。

系统3200还包括被布置在接收输入电压VIN3200的输入端子IN2300与参考节点REF3200之间的输入端子C3201。因此，电容器C3201的第一端子被耦合(优选地连接)至节点IN3200，并且电容器C3201的第二端子被耦合(优选地连接)至参考节点REF3200。电容器C3201是滤波电容器。

系统3200还包括在输入节点IN2300与设备400的漏极端子470(DRAIN)之间的输出线圈L3201。线圈L3201的第一端子被耦合(优选地连接)至节点IN3200，并且线圈3201的第二端子被耦合(优选地连接)至设备400的端子470。线圈L3201被用作从DC电压到DC电压的转换器。具体地，线圈L3201存储能量并且允许创建附加的电力轨。

系统3200还包括在设备400的端子477(DZ)与参考端子472之间的齐纳二极管D3201。齐纳二极管3201的阴极被耦合(优选地连接)至端子477，并且齐纳二极管D3201的阳极被耦合(优选地连接)至端子472。二极管D3201可以表示在设备400的电压和电压或高压调节器电路中使用的外部二极管。

系统3200还包括在设备400的端子476(VDD)与参考端子472之间的滤波电容器C3202。电容器C3202的第一端子被耦合(优选地连接)至端子476，并且电容器C3202的第二端子被耦合(优选地连接)至端子472。

系统3200还在设备400的端子476(VDD)与参考端子472之间包括电阻器R3201和电容器C3203，作为选项。电阻器R3201的第一端子被耦合(优选地连接)至端子476，并且电阻器R3201的第二端子被耦合(优选地连接)至电容器C3203的第一端子。电容器C3203的第二端子被耦合(优选地连接)至端子472。

系统3200在设备400的漏极端子470与端子471之间还包括肖特基二极管D3202和输出电容器C3204。二极管D3202的阳极被耦合(优选地连接)至漏极端子470，并且二极管D3202的阴极被耦合(优选地连接)至递送输出电压VOUT3200的系统3200的输出节点OUT3200，并且被耦合(优选地连接)至电容器C3206的第一端子。电容器C3206的第二端子被耦合(优选地连接)至端子471。

系统3200的操作方式关于图33(B)描述。图33(B)包括以下定时图：

输出电压VOUT3200的定时图；

由端子475接收的控制电压V(IN)的定时图；

输出电流I(OUT)的定时图；以及

流过线圈L3201的电流I(L3201)的定时图。

命令电压V(IN)是在高电平与低电平之间振荡的方波电压。输出电压VOUT3200也是最大电压逐渐稳定的方波电压。具体地，当3200系统启动时，并不是所有的电压调节器电路都可直接操作。因此，输出电压VOUT3200和输出电流I(OUT)在所有电压调节器电路启动的时间内具有伪周期性模式，然后每个都稳定在高状态与低状态之间交替的方波信号中。

图34以框图的形式部分且示意性地示出了设备400的应用的第二实施例。在图34中，设备400通过与图4相同的方式以框图的形式示出。关于图5至图31描述的设备400的电路的所有变型均适用于本文。

在图34中，设备400被用于电子系统3300中，以形成不对称转换器电路或者半桥配置中的推拉式转换器，即，适用于将DC输入电压VIN3300转换为DC输出电压VOUT3300的电路。根据示例，电压VIN3200大约为220V或311V。根据示例，电压VOUT3200大约为400V。

系统3300包括两个设备400，在图34中称为设备400-1和400-2。相对于设备400-1的元件在引用的末尾具有后缀“-1”，并且相对于设备400-2的元件在引用的末尾具有前缀“-2”。

系统3300还包括适用于实施设备400-1和400-2的系统3301。

控制电路3301包括以下端子：

输入端子IN-1，被耦合(优选地连接)至设备400-1的输入端子475-1(IN)；

诊断端子TEST-1，被耦合(优选地连接)至设备400-1的诊断端子474-1(DIAG_OT)和473_1(DIAG_OC)；

第一参考端子REF-1，被耦合(优选地连接)至设备400-1的端子472-1(SGND)；

电源端子VCC，被耦合(优选地连接)至设备400-2的端子478-2；

输入端子IN2，被耦合(优选地连接)至设备400-2的输入端子475-2(IN)；

诊断端子TEST-2，被耦合(优选地连接)至设备400-2的诊断端子474-2(DIAG_OT)和473-2(DIAG_OC)；以及

第一参考端子REF_2，被耦合(优选地连接)至设备400-2的端子472-2(SGND)。

系统3300在接收输入电压VIN3300的输入节点IN3300和设备400-1的节点471-1以及设备400-2的节点470-2之间还包括线圈L3301。线圈L3301的第一端子被耦合(优选地连接)至节点IN3300，并且线圈L3301的第二端子被耦合(优选地连接)至端子471-1和470-2。线圈L3301被用作从DC电压到DC电压的转换器。具体地，线圈L3301存储能量并且允许创建附加的电力轨。

系统3300在递送输出电压VOUT3300的输出节点OUT3300与设备400-1的节点470-1之间还包括电容器C3301。电容器C3301的第一端子被耦合(优选地连接)至节点OUT3300，并且电容器C3301的第二端子被耦合(优选地连接)至参考端子。

系统3300在设备400-1的端子478-1、控制电路的电源端子VCC与设备400-2的端子478-2之间还包括二极管D3301。二极管D3301的阴极被耦合(优选地连接)至端子478-1，并且二极管D3301的阳极被耦合(优选地连接)至端子VCC和端子478-2。

该系统在设备400-1的端子478-1与控制电路301的电源端子VCC之间还包括电容器C3302。电容器C3302的第一端子被耦合(优选地连接)至端子478-1，并且电容器C3302的第二端子被耦合(优选地连接)至端子VCC。电容器C3302被用于对电平的电压进行移位(自举电容器)。具体地，电容器C3302将VCC端子处的电压从引用端子472-1处的电压的电压改变为引用输出参考电压的电压。

系统3300在设备400-1的端子477-1与设备400-1的端子REF-1之间还包括齐纳二极管D3302。二极管D3302的阴极被耦合(优选地连接)至端子477-1，并且二极管D3302的阳极被耦合(优选地连接)至端子REF-1。

系统3300在设备400-1的端子476-1与设备400-1的端子REF-1之间还包括电容器C3303。电容器3303的第一端子被耦合(优选地连接)至端子476-1，并且电容器C3303的第二端子被耦合(优选地连接)至端子REF-1。电容器C3303被用于供应设备400-1的驱动器电路。

系统3300在设备400-1的端子476-1与设备400-1的端子REF-1之间还包括电阻器R3301和电容器C3304，作为选项。电阻器R3301的第一端子被耦合(优选地连接)至端子476-1，并且电阻器R3301的第二端子被耦合(优选地连接)至电容器C3304的第一端子。电容器C3304的第二端子被耦合(优选地连接)至端子REF-1。

该系统在设备400-1的端子476-1与设备400-1的端子474-1和473-1之间还包括电阻器R3302。电阻器R3302的第一端子被耦合(优选地连接)至端子476-1，并且电阻器R3302的第二端子被耦合(优选地连接)至端子474-1和473-1。电阻器R3302是上拉电阻器，用于以端子474-1和473-1的输出电压作为输入来创建NOT-OR型逻辑函数。

系统3300在设备400-2的端子477-2与设备400-2的端子REF-2之间还包括齐纳二极管D3303。二极管3303的阴极被耦合(优选地连接)至端子477-2，并且二极管D3303的阳极被耦合(优选地连接)至端子REF-2。

系统3300在设备400-2的端子476-2与设备400-2的端子REF-2之间还包括电容器C3305。电容器C3305的第一端子被耦合(优选地连接)至端子476-2，并且电容器C3305的第二端子被耦合(优选地连接)至端子REF-2。电容器C3305被用于偏置设备400-2的驱动器电路的输出电压。

系统3300在设备400-2的端子476-2与设备400-2的端子REF-2之间还包括电阻器R3303和电容器C3306，作为选项。电阻器R3303的第一端子被耦合(优选地连接)至端子476-2，并且电阻器R3303的第二端子被耦合(优选地连接)至电容器C3306的第一端子。电容器C3306的第二端子被耦合(优选地连接)至端子REF-2。

该系统在设备400-2的端子476-2与设备400-2的端子474-2和473-2之间还包括电阻器R3304。电阻器R3304的第一端子被耦合(优选地连接)至端子476-2，并且电阻器R3304的第二端子被耦合(优选地连接)至端子474-2和473-2。电阻器R3304是上拉电阻器，用于以端子474-2和473-2的输出电压作为输入来创建NOT-OR型逻辑函数。

3300系统的操作关于图35描述。

图35图示了结合图34描述的系统3300的电压和电流定时图。

图35包括以下定时图：

输出电压VOUT3300的定时图；

由端子475-1接收的控制电压V(IN-1)的定时图；

由端子475-2接收的控制电压V(IN-2)的定时图；

输出电流I(OUT)的定时图；以及

流过二极管L3201的电流I(L3301)的定时图。

控制电压V(IN-1)和V(IN-2)是在高状态与低状态之间振荡的脉冲电压。输出电压VOUT3300也是最大电压逐渐稳定的方波电压。具体地，在系统3300启动时，并非所有电压调节器电路系统都可直接操作。因此，输出电压VOUT3300和输出电流I(OUT)在所有电压调节器电路启动的时间内具有伪周期性模式，然后每个都稳定在高状态与低状态之间交替的方波信号中。

图36以框图的形式示意性且部分地示出了设备400的应用的第三实施例。在图36中，设备400通过与图4相同的方式以框图的形式示出。关于图5至图31描述的设备400的电路的所有变型均适用于本文。

在图36中，设备400被用于电子系统中，以形成电平移位器，该电平移位器适用于将DC输入电压VIN3200转换为DC输出电压VOUT3400。根据示例，电压VIN3400大约为220V或311V。根据示例，电压VOUT3200大约为400V。

系统3400包括设备400。在该实施例中，设备400包括附加的电源端子3401(SUPPLY)。端子3401被耦合(优选地连接)至接收输入电压VIN3400的节点IN3400。

系统3400还包括被布置在输入节点IN3200与参考节点REF3400之间的输入电容器C3401。因此，电容器C3201的第一端子被耦合(优选地连接)至节点IN3200，并且电容器C3401的第二端子被耦合(优选地连接)至参考节点REF3400。

系统3400还包括在输入节点IN2300与设备400的漏极端子470(DRAIN)之间的输出线圈L3401。线圈L3401的第一端子被耦合(优选地连接)至节点IN3400，并且线圈3401的第二端子被耦合(优选地连接)至设备400的端子470。线圈L3401形成递送系统3400的输出电压VOUT3400的变压器的第一绕组。

系统3400还包括线圈L3401形成其一部分的变压器的第二部分。该部分包括形成变压器的第二绕组的线圈L3402、二极管D3401和电容器C3402。线圈L3402的第一端子被耦合(优选地连接)至二极管D3401的阳极，并且二极管D3401的阴极被耦合(优选地连接)至递送输出电压VOUT3400的节点OUT3400。线圈L3402的第二端子被耦合(优选地连接)至电容器C3402的第一端子，并且电容器C3402的第二端子被耦合(优选地连接)至节点C3402。

系统3400还包括线圈L3401和L3402形成其一部分的变压器的第三部分。该部分包括形成变压器的第三绕组的线圈L3403、二极管D3402和电容器C3403。线圈L3403的第一端子被耦合(优选地连接)至二极管D3402的阳极，并且二极管D3402的阴极被耦合(优选地连接)至设备400的端子478。线圈L3403的第二端子被耦合(优选地连接)至电容器C3403的第一端子，并且电容器C4303的第二端子被耦合(优选地连接)至端子478。

系统3400还包括在设备400的端子477(DZ)与参考端子472之间的齐纳二极管D3403。齐纳二极管3403的阴极被耦合(优选地连接)至端子477，并且齐纳二极管D3403的阳极被耦合(优选地连接)至端子472。二极管D3403可以表示在设备400的电压和电压或高压调节器电路中使用的外部二极管。

系统3400还包括在设备400的端子476(VDD)与参考端子472之间的滤波电容器C3404。电容器C3404的第一端子被耦合(优选地连接)至端子476，并且电容器C3404的第二端子被耦合(优选地连接)至端子472。

系统3400还在设备400的端子476(VDD)与参考端子472之间包括电阻器R3401和电容器C3405，作为选项。电阻器R3401的第一端子被耦合(优选地连接)至端子476，并且电阻器R3401的第二端子被耦合(优选地连接)至电容器C3405的第一端子。电容器C3405的第二端子被耦合(优选地连接)至端子472。

系统3400的操作如下。当系统3400启动时，只有端子3401向系统供电，但是一旦电压调节器启动，端子3401和478向系统供电，并且VOUT3400输出电压以与系统3200和3400相同的方式稳定。

各种实施例和变型已被描述。本领域技术人员将理解，这些各种实施例和变型的某些特征可以被组合，并且本领域技术人员将容易想到其他变型。

最后，基于上文给出的功能指示，所描述的实施例和变化的实际实施方式在本领域技术人员的能力范围内。

第一e模式型HEMT功率晶体管(401)的驱动器可以适用于接收其漏极与源极之间的650V的最大电压，电路被形成在表面覆盖有氮化镓层(102)的单片半导体衬底(101)的内部和顶部，并且可以被概括为包括至少第二e模式型晶体管(T2205)，适用于将控制电压直接发送到第一晶体管(401)的栅极并且具有大于5mm²的面积。

所述第二晶体管(T2205)的面积可以在10至15mm²范围内。

所述第二晶体管(T2205)可以由多个e模式型晶体管的组件形成。

设备可以被概括为包括所述第一功率晶体管(401)和驱动器。

驱动器的第二晶体管(T2205)可以包括与第一功率晶体管(401)的栅极区域直接接触的漏极区域。

上述各种实施例可以被组合，以提供其他实施例。如果需要采用各种专利、申请和出版物的概念以提供其他实施例，则实施例的各个方面可以被修改。

鉴于上面详述的描述，这些和其他改变可以对实施例进行。通常，在以下权利要求中，所使用的术语不应被解释为将权利要求限于本说明书和权利要求中公开的具体实施例，而是应被解释为包括所有可能的实施例以及这种权利要求被赋予的等效物的全部范围。因此，权利要求不受本公开的限制。

Claims (17)

1.一种设备，包括：

单片半导体衬底；

所述衬底上的氮化镓层；

第一e模式型HEMT功率晶体管，被配置为接收漏极与源极之间的650V的最大电压；

所述第一e模式型HEMT功率晶体管的驱动器；

在所述单片半导体衬底内部和顶部的电路，所述电路包括：

至少一个第二e模式型晶体管，被配置为将控制电压直接发送到所述第一晶体管的栅极，所述第二晶体管的面积大于5mm²。

2.根据权利要求1所述的电路，其中所述第二晶体管的面积在10至15mm²的范围内。

3.根据权利要求1所述的电路，其中所述第二晶体管由多个e模式型晶体管的组件形成。

4.一种设备，包括：

衬底；

所述衬底上的氮化镓层；

第一e模式型HEMT功率晶体管，在所述氮化镓层中，所述第一功率晶体管包括第一端子、第二端子和第三端子；

驱动器，被耦合至所述第一功率晶体管，所述驱动器包括：

第二晶体管，被耦合至所述第一功率晶体管的所述第一端子和所述第二端子；

第三晶体管，被耦合至所述第二端子和VDD；以及

触发电路，被耦合至所述第三晶体管。

5.根据权利要求4所述的设备，其中所述驱动器包括第四晶体管，所述第四晶体管被耦合在所述第一端子与所述触发电路之间。

6.根据权利要求5所述的驱动器，其中所述驱动器包括第五晶体管，所述第五晶体管被耦合在所述第四晶体管的栅极与所述第一端子之间。

7.根据权利要求6所述的驱动器，其中所述驱动器包括电压调节电路，所述电压调节电路被耦合至所述第五晶体管。

8.根据权利要求7所述的驱动器，其中所述驱动器包括逆变器，所述逆变器被耦合至所述第五晶体管的栅极。

9.一种设备，包括：

氮化镓层；

第一功率晶体管，在所述氮化镓层中，所述第一功率晶体管是发射模式型的高电子迁移率晶体管(HEMT)；

驱动器，被耦合至所述第一功率晶体管，所述驱动器包括：

第二晶体管，被耦合至所述第一功率晶体管；

第三晶体管，被耦合至所述第二晶体管和所述第一功率晶体管；

第四晶体管，被耦合至所述第三晶体管；

触发电路，被耦合至所述第三晶体管和第四晶体管；

电压调节电路，被耦合至所述第四晶体管。

10.根据权利要求9所述的设备，其中所述驱动器包括第一电阻器和第五晶体管，所述第一电阻器和所述第五晶体管被耦合至所述第四晶体管和所述电压调节电路。

11.根据权利要求10所述的设备，其中所述驱动器包括第六晶体管，所述第六晶体管被耦合至所述第一电阻器和所述电压调节电路。

12.根据权利要求11所述的设备，其中所述驱动器包括逆变器，所述逆变器被耦合在所述第六晶体管与所述第五晶体管之间。

13.根据权利要求12所述的设备，其中所述驱动器包括逻辑电路，所述逻辑电路被耦合至所述逆变器和所述电压调节电路。

14.根据权利要求13所述的设备，其中第六晶体管与所述第一电阻器并联耦合。

15.根据权利要求14所述的设备，其中所述第六晶体管的栅极被耦合至所述逆变器的输入，并且所述逆变器的输出被耦合至所述第五晶体管的栅极。

16.根据权利要求15所述的设备，其中所述第一功率晶体管的栅极被耦合至所述第二晶体管与所述第三晶体管之间的节点。

17.根据权利要求16所述的设备，其中所述第四晶体管的栅极被耦合至所述第一电阻器。