CN117909126A - 一种数据校验方法、装置、设备及存储介质 - Google Patents
一种数据校验方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN117909126A CN117909126A CN202311773121.5A CN202311773121A CN117909126A CN 117909126 A CN117909126 A CN 117909126A CN 202311773121 A CN202311773121 A CN 202311773121A CN 117909126 A CN117909126 A CN 117909126A
- Authority
- CN
- China
- Prior art keywords
- data
- group
- bit
- frames
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013524 data verification Methods 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000012795 verification Methods 0.000 claims abstract description 28
- 238000012937 correction Methods 0.000 claims abstract description 16
- 238000004590 computer program Methods 0.000 claims description 8
- 238000013507 mapping Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
本申请属于集成电路技术领域，公开了一种数据校验方法、装置、设备及存储介质。该数据校验方法包括：将待校验数据帧拆分为N组数据帧，使每一组所述数据帧包括多比特数据；分别为每一组所述数据帧分配一个校验码，以对每一组所述数据帧进行错误检查和纠正校验，分别得到每一组所述数据帧中错误数据的比特位数。本申请提供的数据校验方法，将待校验数据帧拆分为N个新的数据帧，使用N个校验码分别对N个新的数据帧进行ECC校验，进而校验待校验数据帧时，能实现纠正待校验数据帧中N比特的错误数据，或者实现检测出待校验数据帧中2N比特的错误数据。
Description
技术领域
本申请涉及集成电路技术领域，具体涉及一种数据校验方法、装置、设备及存储介质。
背景技术
当前可编程逻辑芯片通过ECC(Error Checking and Correcting，错误检查和纠正)校验算法对数据进行校验，ECC校验通过一个校验码对数据帧进行校验，具有检测出数据帧中的一比特错误并进行纠正的功能，以及具有检测出数据帧中的两比特错误的功能。然而，当要传输数据帧的字长较长或数据帧受干扰较大容易出现数据翻转时，则可能会出现较多比特的错误，此时ECC校验算法的纠错检测能力已经不足以应对这种应用场景。
发明内容
鉴于以上问题，本申请提供一种数据校验方法、装置、设备及存储介质，以解决上述技术问题。
第一方面，本申请提供一种数据校验方法，包括：
将待校验数据帧拆分为N组数据帧，使每一组所述数据帧包括多比特数据；
分别为每一组所述数据帧分配一个校验码，以对每一组所述数据帧进行错误检查和纠正校验，分别得到每一组所述数据帧中错误数据的比特位数。
在一些实施例中，本申请提供的一种数据校验方法，还包括：
对每一组所述数据帧中错误数据的比特位数进行映射，得到所述错误数据在所述待校验数据帧中的比特位数。
在一些实施例中，本申请提供的一种数据校验方法中，每一所述校验码的字长分别基于与所述校验码对应的数据帧的字长确定。
在一些实施例中，本申请提供的一种数据校验方法中，每一所述校验码用于校验出一比特的错误数据，并且纠正所述错误数据，或者用于校验出两比特的错误数据。
在一些实施例中，本申请提供的一种数据校验方法中，N＝4。
该数据校验方法将可编程逻辑芯片中的待校验数据帧拆分为N个新的数据帧，使用N个校验码分别对N个新的数据帧进行ECC校验，进而校验待校验数据帧时，能实现纠正待校验数据帧中N比特的错误数据，或者实现检测出待校验数据帧中2N比特的错误数据。
第二方面，本申请提供一种数据校验装置，包括：
拆分单元，用于将待校验数据帧拆分为N组数据帧，使每一组所述数据帧包括多比特数据；
校验单元，用于分别为每一组所述数据帧分配一个校验码，以对每一组所述数据帧分别进行错误检查和纠正校验，分别得到每一组所述数据帧中错误数据的比特位数。
在一些实施例中，本申请提供的一种数据校验装置，还包括：
映射单元，用于对每一组所述数据帧中错误数据的比特位数进行映射，得到所述错误数据在所述待校验数据帧中的比特位数。
第三方面，本申请提供一种电子设备，包括存储器和处理器，其中：
所述存储器用于存储计算机程序；
所述处理器用于读取所述存储器中的程序并执行如上述第一方面提供的一种数据校验方法的步骤。
第四方面，本申请提供一种计算机可读存储介质，其上存储有可读的计算机程序，该程序被处理器执行时实现如上述第一方面提供的一种数据校验方法的步骤。
本申请提供一种数据校验方法、装置、设备及存储介质，将可编程逻辑芯片中的待校验数据帧拆分为N个新的数据帧，使用N个校验码分别对N个新的数据帧进行ECC校验，进而校验待校验数据帧时，能实现纠正待校验数据帧中N比特的错误数据，或者实现检测出待校验数据帧中2N比特的错误数据。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本申请实施例提供的一种数据校验方法的流程图。
图2示出了本申请实施例提供的一种数据校验方法的另一流程图。
图3示出了本申请实施例提供的数据校验装置的示意图。
图4示出了本申请实施例提供的数据校验装置的另一种示意图。
图5示出了本申请实施例提供的电子设备的示意图。
图6示出了本申请实施例提供的计算机存储介质的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请的方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例中，需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
而且，术语“包括”“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
另外，本申请实施例中的“多个”是指两个或两个以上，鉴于此，本申请实施例中也可以将“多个”理解为“至少两个”。“至少一个”，可理解为一个或多个，例如理解为一个、两个或更多个。例如，包括至少一个，是指包括一个、两个或更多个，而且不限制包括的是哪几个，例如，包括A、B和C中的至少一个，那么包括的可以是A、B、C、A和B、A和C、B和C或A和B和C。
需要说明的是，本申请实施例中，“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，字符“/”，如无特殊说明，一般表示前后关联对象是一种“或”的关系。
本申请实施例提供一种数据校验方法，图1示出了本申请实施例提供的数据校验方法的流程图，如图1所示，该数据校验方法包括：
步骤S10：将待校验数据帧拆分为N组数据帧，使每一组所述数据帧包括多比特数据；可选地，拆分待校验数据帧时，每组数据帧的字长可以设置为相等，也可以设置为不相等，且拆分待校验数据帧应当根据待校验数据帧的比特位数依次进行拆分，如待校验数据帧包括32比特数据，将该待校验数据帧拆分为4组时，使待校验数据帧的第一位至第八位比特数据为第一组数据帧，使待校验数据帧的第九位至第十六位比特数据为第二组数据帧，使待校验数据帧的第十七位至第二十四位比特数据为第三组数据帧，使待校验数据帧的第二十五位至第三十二位比特数据为第四组数据帧。
步骤S20：分别为每一组所述数据帧分配一个校验码，以对每一组所述数据帧进行错误检查和纠正校验(即ECC校验)，分别得到每一组所述数据帧中错误数据的比特位数，本申请实施例提供的数据校验方法，应用于可编程逻辑芯片，将一个待校验数据帧差分为N组，并为N组新的数据帧分配N个校验码进行ECC校验，进而能在N组新的数据帧中最多检测出2N个错误数据，或者最多纠正N个错误数据，即本申请实施例提供的数据校验方法能在待校验数据帧中检测出2N个错误数据，或者对待校验数据帧中的N个错误数据进行纠正。
本申请实施例提供的数据校验方法，将可编程逻辑芯片中的待校验数据帧拆分为N个新的数据帧，使用N个校验码分别对N个新的数据帧进行ECC校验，进而校验待校验数据帧时，能实现纠正待校验数据帧中N比特的错误数据，或者实现检测出待校验数据帧中2N比特的错误数据。
在一些实施例中，图2示出了本申请实施例提供的数据校验方法的另一流程图，如图2所示，本申请实施例提供的数据校验方法，还包括：
步骤S30：对每一组所述数据帧中错误数据的比特位数进行映射，得到所述错误数据在所述待校验数据帧中的比特位数。具体地，经过步骤S20所得到各组数据帧中错误数据的比特位数并不是待校验数据帧中错误数据的比特位数，如第二组数据帧中的错误数据位于第二组数据帧的第四比特位时，则对应到待校验数据帧中，待校验数据帧中错误数据的比特位数应为：第一组数据帧的字长加上四。
本申请实施例提供的数据校验方法，将每一组数据帧中错误数据的比特位数映射到待校验数据帧中，进而得到待校验数据帧中错误数据的比特位数。能实现纠正待校验数据帧中N比特的错误数据，或者实现检测出待校验数据帧中2N比特的错误数据。
在一些实施例中，本申请实施例提供的数据校验方法中，每一所述校验码的字长分别基于与所述校验码对应的数据帧的字长确定。
在一些实施例中，本申请实施例提供的数据校验方法中，每一所述校验码用于校验出一比特的错误数据，并且纠正所述错误数据，或者用于校验出两比特的错误数据。
具体地，每一组数据帧均使用ECC校验方法，对于ECC校验，若要使校验码能检测出一比特错误数据并且纠正这一比特错误数据，则需要使校验码的字长和数据的字长关系满足2r≥m+r+1，其中，r为校验码的字长，m为该校验码要校验的数据的字长。如校验八比特数据时，校验码的字长应为四，此时满足关系：24＞8+4+1。
其中，校验码的字长和数据的字长关系满足2r≥m+r+1时，能实现校验并纠正一比特的错误数据，而若要使校验码既能检测并纠正出一比特错误数据纠正这一比特数据，还要能检测出两比特错误数据，则在校验码的字长和数据的字长关系满足2r≥m+r+1的基础上，再使校验码的字长增加一位用于做奇偶校验即可。
应当明确的是，通过ECC校验实现检测出数据帧中的一比特错误并进行纠正，以及检测出数据帧中的两比特错误数据，属于本领域的现有技术手段，因此本申请实施例提供的数据校验方法不再对ECC校验进行详细描述。
在一些实施例中，本申请实施例提供的数据校验方法中，待校验数据优选拆分为四组数据帧，即N＝4。具体地，待校验数据帧拆分的数量越大，所需校验码数量越多，各校验码加起来的总字长也越大，占用的硬件存储资源也会越多，因此应当选择将待校验数据帧拆分为合适数量的数据帧，以实现数据校验和数据校验占用的资源之间的平衡。本申请实施例提供的数据校验方法，将待校验数据帧拆分为四个新的数据帧实现纠正四比特的错误数据或检测出八比特的错误数据，已经足以满足当前可编程逻辑芯片的数据校验的应用，且还满足了宇航级的ECC校验要求。
但应当明确的是，本申请实施例中，待校验数据可拆分的数量不限，本申请实施例并不限定N一定为四。
本申请实施例提供的数据校验方法，将可编程逻辑芯片中的待校验数据帧拆分为N个新的数据帧，使用N个校验码分别对N个新的数据帧进行ECC校验，并将每个新的数据帧中错误数据的比特位数映射到待校验数据帧中，进而得到待校验数据帧中出错数据的比特位数。能实现纠正待校验数据帧中N比特的错误数据，或者实现检测出待校验数据帧中2N比特的错误数据。
基于上述提供的数据校验方法，本申请实施例提供数据校验装置，图3示出了本申请实施例提供的数据校验装置的示意图，如图3所示，该数据校验装置包括：
拆分单元100，用于将待校验数据帧拆分为N组数据帧，使每一组所述数据帧包括多比特数据；
校验单元200，用于分别为每一组所述数据帧分配一个校验码，以对每一组所述数据帧分别进行错误检查和纠正校验，分别得到每一组所述数据帧中错误数据的比特位数。
本申请实施例提供的数据校验装置，将可编程逻辑芯片中的待校验数据帧拆分为N个新的数据帧，使用N个校验码分别对N个新的数据帧进行ECC校验，进而校验待校验数据帧时，能实现纠正待校验数据帧中N比特的错误数据，或者实现检测出待校验数据帧中2N比特的错误数据。
在一些实施例中，本申请实施例提供的数据校验装置，图4示出了本申请实施例提供的数据校验装置的另一种示意图，如图4所示，还包括：
映射单元300，用于对每一组所述数据帧中错误数据的比特位数进行映射，得到所述错误数据在所述待校验数据帧中的比特位数。
关于上述数据校验装置中各模块实现上述技术方案的其他细节，可参见上述发明实施例中提供的数据校验方法中的描述，此处不再赘述。
本申请实施例提供的数据校验装置，将可编程逻辑芯片中的待校验数据帧拆分为N个新的数据帧，使用N个校验码分别对N个新的数据帧进行ECC校验，并将每个新的数据帧中错误数据的比特位数映射到待校验数据帧中，进而得到待校验数据帧中出错数据的比特位数。能实现纠正待校验数据帧中N比特的错误数据，或者实现检测出待校验数据帧中2N比特的错误数据。
基于上述数据校验方法，本申请实施例还提供了一种电子设备，图5示出了本申请实施例提供的电子设备的示意图，如图5所示，该电子设备包括处理器51和与该处理器51耦合的存储器52。存储器52存储有计算机程序，计算机程序被处理器51执行时，使得处理器51执行上述实施例中的数据校验方法的步骤。
关于上述电子设备中处理器51实现上述技术方案的其他细节，可参见上述发明实施例中提供的数据校验方法中的描述，此处不再赘述。
本申请实施例提供的电子设备，将可编程逻辑芯片中的待校验数据帧拆分为N个新的数据帧，使用N个校验码分别对N个新的数据帧进行ECC校验，并将每个新的数据帧中错误数据的比特位数映射到待校验数据帧中，进而得到待校验数据帧中出错数据的比特位数。能实现纠正待校验数据帧中N比特的错误数据，或者实现检测出待校验数据帧中2N比特的错误数据。
其中，处理器51还可以称为CPU(CentralProcessingUnit，中央处理单元)，处理器51可能是一种集成电路芯片，具有信号的处理能力；处理器51还可以是通用处理器、DSP(Digital Signal Process，数字信号处理器)、ASIC(Application Specific IntegratedCircuit，专用集成电路)、FPGA(Field Programmable GataArray，现场可编程门阵列)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件，其中通用处理器可以是微处理器或者该处理器51也可以是任何常规的处理器等。
本申请实施例还提供一种计算机可读存储介质，图6示出了本申请实施例提供的计算机可读存储介质的示意图，如图6所示，该存储介质上存储有可读的计算机程序61；其中，该计算机程序61可以以软件产品的形式存储在上述存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、磁碟或者光盘、ROM(Read-OnlyMemory，只读存储器)、RAM(RandomAccess Memory，随机存取存储器)等各种可以存储程序代码的介质，或者是计算机、服务器、手机、平板等终端设备。
以上内容是结合具体的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应视为本申请的保护范围。
Claims (9)
1.一种数据校验方法，其特征在于，包括：
将待校验数据帧拆分为N组数据帧，使每一组所述数据帧包括多比特数据；
分别为每一组所述数据帧分配一个校验码，以对每一组所述数据帧进行错误检查和纠正校验，分别得到每一组所述数据帧中错误数据的比特位数。
2.如权利要求1所述的一种数据校验方法，其特征在于，还包括：
对每一组所述数据帧中错误数据的比特位数进行映射，得到所述错误数据在所述待校验数据帧中的比特位数。
3.如权利要求1所述的一种数据校验方法，其特征在于，
每一所述校验码的字长分别基于与所述校验码对应的数据帧的字长确定。
4.如权利要求1所述的一种数据校验方法，其特征在于，
每一所述校验码用于校验出一比特的错误数据，并且纠正所述错误数据，或者用于校验出两比特的错误数据。
5.如权利要求1所述的一种数据校验方法，其特征在于，N＝4。
6.一种数据校验装置，其特征在于，包括：
拆分单元，用于将待校验数据帧拆分为N组数据帧，使每一组所述数据帧包括多比特数据；
校验单元，用于分别为每一组所述数据帧分配一个校验码，以对每一组所述数据帧分别进行错误检查和纠正校验，分别得到每一组所述数据帧中错误数据的比特位数。
7.如权利要求6所述的一种数据校验装置，其特征在于，还包括：
映射单元，用于对每一组所述数据帧中错误数据的比特位数进行映射，得到所述错误数据在所述待校验数据帧中的比特位数。
8.一种电子设备，其特征在于，包括存储器和处理器，其中：
所述存储器用于存储计算机程序；
所述处理器用于读取所述存储器中的计算机程序，并执行如权利要求1至5任一所述的一种数据校验方法的步骤。
9.一种计算机可读存储介质，其特征在于，其上存储有可读的计算机程序，该程序被处理器执行时实现如权利要求1至5任一所述的一种数据校验方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311773121.5A CN117909126A (zh) | 2023-12-20 | 2023-12-20 | 一种数据校验方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311773121.5A CN117909126A (zh) | 2023-12-20 | 2023-12-20 | 一种数据校验方法、装置、设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117909126A true CN117909126A (zh) | 2024-04-19 |
Family
ID=90692976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311773121.5A Pending CN117909126A (zh) | 2023-12-20 | 2023-12-20 | 一种数据校验方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117909126A (zh) |
-
2023
- 2023-12-20 CN CN202311773121.5A patent/CN117909126A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6096496B2 (ja) | 格納装置からのデータ読出し方法、エラー訂正装置、及びエラー訂正コードデコーダーを含む格納システム | |
| CN109542668B (zh) | 基于nand flash存储器的校验方法、终端设备及存储介质 | |
| US8266495B2 (en) | Systems and methods for performing concatenated error correction | |
| US9448882B2 (en) | Systems and methods for enhanced data recovery in a solid state memory system | |
| US8234539B2 (en) | Correction of errors in a memory array | |
| KR20090028507A (ko) | 비휘발성 메모리 에러 보정 시스템 및 방법 | |
| US20170123901A1 (en) | Systems and Methods for Side Data Based Soft Data Flash Memory Access | |
| CN110968450A (zh) | 数据存储方法及装置、存储介质、电子设备 | |
| US8843791B2 (en) | Memory error management system | |
| CN110990276A (zh) | 接口字段自动化测试方法、装置和存储介质 | |
| CN110851113A (zh) | 字节序列随机性的检测方法、装置、存储介质及电子设备 | |
| CN110535476B (zh) | Ldpc软译码器软信息存储优化方法、装置、计算机设备及存储介质 | |
| US20170123899A1 (en) | Systems and Methods for Efficient Soft Data Based Flash Memory Data Recovery | |
| US9678924B2 (en) | Method and data processing device for reconstructing a vector | |
| US7243277B2 (en) | Method of combining multilevel memory cells for an error correction scheme | |
| CN111586202B (zh) | 网络掩码校验方法、装置、电子设备及存储介质 | |
| CN117909126A (zh) | 一种数据校验方法、装置、设备及存储介质 | |
| CN111913830A (zh) | 一种重读操作处理方法、装置、设备及可读存储介质 | |
| CN112256691A (zh) | 一种数据映射方法、装置及电子设备 | |
| US9361180B2 (en) | Storing data by an ECC memory | |
| US10250279B2 (en) | Circuits and methods for writing and reading data | |
| US20210182135A1 (en) | Method and apparatus for fault prediction and management | |
| CN111323149A (zh) | 含纠正otp错误功能的温度传感器装置及otp错误的纠正方法 | |
| CN114218937B (zh) | 数据纠错方法、装置及电子设备 | |
| CN109005413B (zh) | 一种算术编码中的概率估计方法、装置及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |