CN117907813A - 嵌入式芯片测试装置 - Google Patents
嵌入式芯片测试装置 Download PDFInfo
- Publication number
- CN117907813A CN117907813A CN202211242848.6A CN202211242848A CN117907813A CN 117907813 A CN117907813 A CN 117907813A CN 202211242848 A CN202211242848 A CN 202211242848A CN 117907813 A CN117907813 A CN 117907813A
- Authority
- CN
- China
- Prior art keywords
- circuit
- electrically connected
- embedded chip
- chip testing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 115
- 238000006243 chemical reaction Methods 0.000 claims abstract description 20
- 230000006870 function Effects 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000000523 sample Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本申请公开了一种嵌入式芯片测试装置，其与一功能电路电性连接，所述嵌入式芯片测试装置包括一处理电路以及一信号转换电路，所述信号转换电路与所述功能电路以及所述处理电路电性连接，所述处理电路执行一边界扫描程式，根据所述边界扫描程式产生一测试信号，通过所述信号转换电路将所述测试信号发送到所述功能电路，以对应产生一测试结果，如此一来，通过所述嵌入式芯片测试装置直接对所述功能电路的功能测试，可避免因受限于探针的物理极限以及测试机台的输入/输出接口的传输速度而影响整体测试速率，达到提升测试效率的目的。
Description
技术领域
本申请是关于一种芯片测试装置，尤指一种嵌入式芯片测试装置。
背景技术
电子产品日新月异，为考量使用者携带的便利性，体积逐渐缩小，而使用者在携带电子产品更为便利的情形下，对于电子产品的依赖度大幅提升，使得电子产品需进一步提供更快速的运算。
目前电子产品在功能的实现上主要仰赖元件之间的电性连接，以通过彼此之间的电性连接进行信号传递，为了确认各元件的功能可正常运作，在各元件进行组装前，将须根据各元件的功能，提供一测试机台，所述测试机台具有一输入/输出接口，接着，将一探针与所述输入/输出接口连接后，进一步将所述探针与相对应的元件的测试点进行接触，以使所述测试机台可通过所述探针对所述元件送入一测试信号，接着，所述元件将根据所述测试信号通过所述探针传送一测试结果到所述测试机台，所述测试机台将根据所述测试结果分析所述元件是否可正常运作。
然而，基于电子产品日渐缩小以及需要更快速的运算的前提下，芯片上各电路的测试点彼此之间将更为紧密，而欲对测试点进行测试时，将因为所述测试机台的所述探针受限于物理极限，若仍通过所述探针对所述测试点进行测试时，将可能接触到芯片上其他电路的测试点，将产生测试错误，而影响整体测试效率，再者，由于需在元件进行组装前，确保元件是可正常发挥功能，所以，在测试上，须对每一个元件进行测试，使得在测试上将花费相当多时间，而所述测试机台的测试速度受限于所述输入/输出接口的传输速度，如此一来，对测试效率也有所影响。
因此，现有技术确实有待进一步提供更加改良方案的必要性。
发明内容
有鉴于上述现有技术的不足，本申请主要目的在于提供一种嵌入式芯片测试装置，通过内部测试技术，避免受限探针的物理极限以及测试机台的输入/输出接口的传输速度，以达到提升测试效率的目的。
为达成上述目的本申请所采取的主要技术手段，主要是令所述嵌入式芯片测试装置，其与一功能电路电性连接，所述嵌入式芯片测试装置包括:
一处理电路；
一信号转换电路，其与所述功能电路以及所述处理电路电性连接；
其中，所述处理电路执行一边界扫描程式，根据所述边界扫描程式产生一测试信号，并经由所述信号转换电路发送所述测试信号到所述功能电路，以对应产生一测试结果。
较佳的，所述嵌入式芯片测试装置还包括:
一信号切换器，其与所述信号转换电路电性连接；
其中，所述信号切换器选择性地从所述信号转换电路接收所述测试信号。
较佳的，所述嵌入式芯片测试装置包括:
一非挥发性记忆体，其与所述处理电路电性连接，且储存所述边界扫描程式。
较佳的，所述处理电路包括:
一处理器，其执行所述边界扫描程式；
一先进高性能汇流排，其与所述处理器电性连接；
一桥接器，其与所述先进高性能汇流排电性连接。
较佳的，所述信号转换电路包括:
一信号测试功能模块，其与所述功能电路、所述先进高性能汇流排以及所述桥接器电性连接；以及
一挥发性记忆体，其与所述功能电路以及所述先进高性能汇流排电性连接。
较佳的，所述非挥发性记忆体与所述桥接器电性连接。
较佳的，所述桥接器包括:
一排队串列周边介面，其与所述非挥发性记忆体以及所述先进高性能汇流排电性连接。
较佳的，所述桥接器还包括:
一通用输入/输出接脚，其与所述先进高性能汇流排以及所述信号测试功能模块电性连接。
较佳的，所述边界扫描程式包括一短路/断路测试程序、一直流电流电压信号测试程序、一芯片逻辑功能测试程序、一交流信号测试程序或一混合电路功能测试程序。
通过上述构造，将所述嵌入式芯片测试装置与所述功能电路的线路直接进行电性连接，以使所述嵌入式芯片测试装置可直接根据所述边界扫描程式对所述功能电路发送所述测试信号，以测试所述功能电路是否正常，如此一来，通过所述嵌入式芯片测试装置直接对所述功能电路的功能测试，可避免因受限于探针的物理极限以及测试机台的输入/输出接口的传输速度而影响整体测试速率，达到提升测试效率的目的。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是本申请与功能电路连接的方块图。
图2是本申请的晶圆堆迭的剖面方块图。
图3是本申请的嵌入式测试装置的具体实施例方块图。
图4是本申请与供电电路连接的方块图。
图5是本申请的嵌入式测试装置的另一具体实施例方块图。
图6是本申请的嵌入式测试装置的又一具体实施例方块图。
图7是本申请的嵌入式测试装置的再一具体实施例方块图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
关于本申请的嵌入式芯片测试装置10，如图1所示，所述嵌入式芯片测试装置10与一功能电路20直接进行电性连接，以确认所述功能电路20是否功能正常。
在本实施例中，如图2所示，通过一晶圆堆迭(Wafer On Wafer,WOW)制程所形成的一晶圆堆迭结构，所述晶圆堆迭结构包含一基底30、一逻辑电路层40以及一记忆体晶体层50，所述基底30通过复数个第一连接垫31与所述逻辑电路层40电性连接，所述逻辑电路层40通过复数个第二连接垫41与所述记忆体晶体层50电性连接，所述嵌入式芯片测试装置10以及所述功能电路20设置在所述逻辑电路层40。
另外，在本实施例中，所述功能电路20也可以设置在所述记忆体晶体层50，所述嵌入式芯片测试装置10经由所述复数个第二连接垫41与所述功能电路20进行信号传递。由于所述等第一连接垫31以及所述等第二连接垫41在所述晶圆堆迭结构中，每一个连接垫宽度尺寸小于1μm，故，通过本申请的嵌入式芯片测试装置10，可更容易对所述逻辑电路层40或所述记忆体晶体层50进行测试，避免受限探针的物理极限以及测试机台的输入/输出接口的传输速度，以达到提升测试效率的目的。
关于本申请的嵌入式芯片测试装置10的具体实施例，如图3所示，所述嵌入式芯片测试装置10包括一处理电路11以及一信号转换电路12，所述信号转换电路12与所述功能电路20以及所述处理电路11电性连接，所述处理电路11执行一边界扫描程式(Boundary Scanprogram)，根据所述边界扫描程式产生一测试信号，并经由所述信号转换电路12发送所述测试信号到所述功能电路20，以对应产生一测试结果。在本实施例中，所述功能电路20可为复数个功能电路，所述等功能电路20是不同功能(例如：无线通信功能、记忆体功能)，且所述等功能电路20分别经由所述信号转换电路12与所述处理电路11连接。
在本实施例中，如图4所示，所述嵌入式芯片测试装置10进一步与一供电电路60电性连接，所述供电电路60分别与所述处理电路11以及所述功能电路20电性连接，以提供一电源信号到所述处理电路11以及所述功能电路20。
在本实施例中，如图5所示，所述嵌入式芯片测试装置10还包括一信号切换器13，所述信号切换器13与所述信号转换电路12电性连接，所述信号切换器13选择性地从所述信号转换电路12接收所述测试信号，以对所述功能电路20进行测试，进一步，为了整合外部测试设备(图未绘示)，通过所述信号切换器13另行与外部测试设备进行连接，以取得外部测试设备的一外部测试信号，此时，当取得所述外部设备的所述外部测试信号时，所述信号切换器13将切换与所述外部设备进行连接，使所述功能电路20可接收所述外部测试设备的所述外部测试信号，以根据所述外部测试信号对所述功能电路20进行测试，以产生所述测试结果。在本实施例中，所述信号切换器13可为一多工器。
在本实施例中，仍参考图5所示，所述嵌入式芯片测试装置10还包括所述非挥发性记忆体14，所述非挥发性记忆体14与所述处理电路11电性连接，且所述非挥发性记忆体14储存所述边界扫描程式。在本实施例中，所述非挥发性记忆体14可为一快闪记忆体(FlashMemory)或唯读记忆体(Read Only Memory,ROM)。
在本实施例中，如图6所示，所述处理电路11包括一处理器110、一先进高性能汇流排(Advanced High Performance Bus,AHB)111以及一桥接器(Bridge)112，所述处理器110与所述先进高性能汇流排111电性连接，所述先进高性能汇流排111与所述桥接器112电性连接，所述处理器110执行所述边界扫描程式，并根据所述边界扫描程式产生所述测试信号，将所述测试信号经由所述先进高性能汇流排进行传输。在本实施例中，所述桥接器112进一步与所述非挥发性记忆体14电性连接，以从所述非挥发性记忆体14取得所述边界扫描程式，并通过所述先进高性能汇流排111将所述边界扫描程式发送到所述处理器110。在本实施例中，所述处理器110可为一RISC-V架构、ARM架构或eFPGA。
在本实施例中，仍参考图6，所述信号转换电路12包括一信号测试功能模块120以及一挥发性记忆体121，所述信号测试功能模块120与所述功能电路20、所述先进高性能汇流排111以及所述桥接器112电性连接，所述挥发性记忆体121与所述功能电路20以及所述先进高性能汇流排111电性连接。在本实施例中，所述挥发性记忆体121可为一随机存取记忆体(Random Access Memory,RAM)。
在本实施例中，如图7所示，所述桥接器112进一步包括一排队串列周边介面(Queued Serial Peripheral Interface,QSPI)113以及一通用输入/输出接脚(General-Purpose Input/Output,GPIO)114，所述排队串列周边介面113分别与所述非挥发性记忆体14以及所述先进高性能汇流排111电性连接，且所述通用输入/输出接脚114分别与所述先进高性能汇流排111以及所述信号测试功能模块120电性连接。
在上述实施例中，所述边界扫描程式包括一短路/断路测试程序、一直流电流电压信号测试程序、一芯片逻辑功能测试程序、一交流信号测试程序或一混合电路功能测试程序。在本实施例中，所述处理器110根据前述的不同测试程序对应发送所述测试信号，举例来说，当所述处理器110欲对所述功能电路20执行所述短路/断路测试程序，将对应发送所述测试信号是所述短路/断路测试信号到所述功能电路20，接着，当所述功能电路20接收到所述短路/断路测试信号后，将产生所述测试结果传输到所述挥发性记忆体121进行储存，以提供测试人员对所述功能电路20从所述挥发性记忆体121获知所述功能电路20是否有发生短路/断路情况。
综上所述，将所述嵌入式芯片测试装置10与所述功能电路20的线路直接进行电性连接，以使所述嵌入式芯片测试装置10可直接根据所述边界扫描程式对所述功能电路20发送所述测试信号，以测试所述功能电路20是否正常，如此一来，通过所述嵌入式芯片测试装置10直接对所述功能电路20的功能测试，可避免因受限于探针的物理极限以及测试机台的输入/输出接口的传输速度而影响整体测试速率，达到提升测试效率的目的。
需要说明的是，在本文中，术语“包括”、“包括”或者其任何其他变体意在涵盖非排他性的包括，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者装置中还存在另外的相同要素。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护范围。
Claims (9)
1.一种嵌入式芯片测试装置，所述嵌入式芯片测试装置与一功能电路电性连接，其特征在于，所述嵌入式芯片测试装置包括:
一处理电路；
一信号转换电路，其与所述功能电路以及所述处理电路电性连接；
其中，所述处理电路执行一边界扫描程式，根据所述边界扫描程式产生一测试信号，并经由所述信号转换电路发送所述测试信号到所述功能电路，以对应产生一测试结果。
2.如权利要求1所述的嵌入式芯片测试装置，其特征在于，所述嵌入式芯片测试装置还包括:
一信号切换器，其与所述信号转换电路电性连接；
其中，所述信号切换器选择性地从所述信号转换电路接收所述测试信号。
3.如权利要求1所述的嵌入式芯片测试装置，其特征在于，所述嵌入式芯片测试装置包括:
一非挥发性记忆体，其与所述处理电路电性连接，且储存所述边界扫描程式。
4.如权利要求3所述的嵌入式芯片测试装置，其特征在于，所述处理电路包括:
一处理器，其执行所述边界扫描程式；
一先进高性能汇流排，其与所述处理器电性连接；
一桥接器，其与所述先进高性能汇流排电性连接。
5.如权利要求4所述的嵌入式芯片测试装置，其特征在于，所述信号转换电路包括:
一信号测试功能模块，其与所述功能电路、所述先进高性能汇流排以及所述桥接器电性连接；以及
一挥发性记忆体，其与所述功能电路以及所述先进高性能汇流排电性连接。
6.如权利要求5所述的嵌入式芯片测试装置，其特征在于，所述非挥发性记忆体与所述桥接器电性连接。
7.如权利要求6所述的嵌入式芯片测试装置，其特征在于，所述桥接器包括:
一排队串列周边介面，其与所述非挥发性记忆体以及所述先进高性能汇流排电性连接。
8.如权利要求6所述的嵌入式芯片测试装置，其特征在于，所述桥接器还包括:
一通用输入/输出接脚，其与所述先进高性能汇流排以及所述信号测试功能模块电性连接。
9.如权利要求1至8中任一项所述的嵌入式芯片测试装置，其特征在于，所述边界扫描程式包括一短路/断路测试程序、一直流电流电压信号测试程序、一芯片逻辑功能测试程序、一交流信号测试程序或一混合电路功能测试程序。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211242848.6A CN117907813A (zh) | 2022-10-11 | 2022-10-11 | 嵌入式芯片测试装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211242848.6A CN117907813A (zh) | 2022-10-11 | 2022-10-11 | 嵌入式芯片测试装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117907813A true CN117907813A (zh) | 2024-04-19 |
Family
ID=90680813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211242848.6A Pending CN117907813A (zh) | 2022-10-11 | 2022-10-11 | 嵌入式芯片测试装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117907813A (zh) |
-
2022
- 2022-10-11 CN CN202211242848.6A patent/CN117907813A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006484B1 (ko) | Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
| US20070232240A1 (en) | Probing system for integrated circuit devices | |
| JP4299760B2 (ja) | 半導体装置のテスト方法 | |
| US20130082731A1 (en) | Switching matrix and testing system for semiconductor characteristic measurement using the same | |
| CN107271879B (zh) | 半导体芯片老化测试装置及方法 | |
| KR100331553B1 (ko) | 여러번의 프로빙 및 안정된 본딩을 허용하는 패드를 갖는 집적회로 장치 | |
| US20100065846A1 (en) | System in package and socket | |
| US20090134901A1 (en) | Integrated circuit die structure simplifying ic testing and testing method thereof | |
| US11476168B2 (en) | Die stack override for die testing | |
| JP2018194356A (ja) | デバイスの検査方法 | |
| CN106771950A (zh) | 一种用于晶圆的测试系统及其测试方法 | |
| JPH1048298A (ja) | 半導体装置の高速試験方法 | |
| US9396765B2 (en) | Stacked semiconductor package | |
| CN117907813A (zh) | 嵌入式芯片测试装置 | |
| CN103915416A (zh) | 具有薄膜覆晶封装的电子装置 | |
| KR101990974B1 (ko) | 시스템-온 칩의 동작 방법 및 이를 포함하는 장치들 | |
| EP2681741B1 (en) | System and method for bonded configuration pad continuity check | |
| US20080197872A1 (en) | Semiconductor chip, multi-chip semiconductor device, inspection method of the same, and electric appliance integrating the same | |
| TWI831410B (zh) | 用於晶圓堆疊結構之嵌入式晶片測試裝置 | |
| US7898279B2 (en) | Circuit for multi-pads test | |
| US7688087B2 (en) | Test apparatus | |
| CN112490215A (zh) | 集成电路、芯片以及晶圆的功能测试方法 | |
| TW202415972A (zh) | 用於晶圓堆疊結構之嵌入式晶片測試裝置 | |
| WO2009144948A1 (ja) | 試験用ユニットおよび試験システム | |
| US20090121735A1 (en) | Method and system for testing a semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |