CN117894829A - 开关元件及半导体装置 - Google Patents

开关元件及半导体装置 Download PDF

Info

Publication number
CN117894829A
CN117894829A CN202311311394.8A CN202311311394A CN117894829A CN 117894829 A CN117894829 A CN 117894829A CN 202311311394 A CN202311311394 A CN 202311311394A CN 117894829 A CN117894829 A CN 117894829A
Authority
CN
China
Prior art keywords
source
drain
pad
pads
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311311394.8A
Other languages
English (en)
Inventor
田村侑也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117894829A publication Critical patent/CN117894829A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种开关元件及半导体装置，能降低源极垫与源极端子之间的导电路径中的寄生电感。作为开关元件的半导体元件具有形成着栅极垫、多个漏极垫及多个源极垫的元件正面。多个源极垫的总面积即源极面积大于多个漏极垫的总面积即漏极面积。

Description

开关元件及半导体装置
技术领域
本发明涉及一种开关元件及半导体装置。
背景技术
已知有一种半导体装置，具备：半导体元件，具有形成着栅极垫、漏极垫及源极垫的元件正面；连接于半导体元件的各垫的栅极端子、漏极端子及源极端子；以及密封树脂，将半导体元件及各端子密封(例如，参照专利文献1)。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2022-118383号公报
发明内容
[发明所要解决的问题]
且说，在所述半导体装置中，期望降低半导体元件的源极垫与源极端子之间的导电路径中的寄生电感。
[解决问题的技术手段]
本发明的一形态的开关元件具有形成着栅极垫、多个漏极垫及多个源极垫的元件正面，所述多个源极垫的总面积即源极面积大于所述多个漏极垫的总面积即漏极面积。
本发明的一形态的半导体装置具备所述开关元件、密封所述开关元件的密封树脂、以及从所述密封树脂露出的栅极端子、源极端子及漏极端子。
[发明的效果]
根据本发明的开关元件及半导体装置，能够降低源极垫与源极端子之间的导电路径中的寄生电感。
附图说明
图1是第1实施方式的半导体装置的立体图。
图2是图1的半导体装置的俯视图。
图3是沿着图2的F3-F3线切断半导体装置所得的剖视图。
图4是沿着图2的F4-F4线切断半导体装置所得的剖视图。
图5是沿着图2的F5-F5线切断半导体装置所得的剖视图。
图6是沿着第1实施方式的开关元件的俯视图。
图7是表示图6的开关元件与漏极配线、源极配线及栅极配线的位置关系的俯视图。
图8是示意性表示开关元件的一部分的剖视图。
图9是第2实施方式的开关元件的俯视图。
图10是表示具备图9的开关元件的半导体装置中的开关元件与漏极配线、源极配线及栅极配线的位置关系的俯视图。
图11是第3实施方式的半导体装置的立体图。
图12是图11的半导体装置的背面图。
图13是图11的半导体装置的示意性剖视图。
图14是表示第3实施方式的开关元件与漏极用导线、源极用导线及栅极用导线的连接构造的俯视图。
图15是表示关于第4实施方式的半导体装置的开关元件与漏极用导线、源极用导线及栅极用导线的连接构造的俯视图。
图16是表示关于第5实施方式的半导体装置的开关元件与漏极用导线、源极用导线及栅极用导线的连接构造的俯视图。
图17是表示关于第6实施方式的半导体装置的开关元件与漏极用夹具、源极用夹具及栅极用导线的连接构造的俯视图。
图18是第6实施方式的半导体装置的示意性剖视图。
图19是第6实施方式的半导体装置的示意性剖视图。
图20是变更例的开关元件的俯视图。
图21是变更例的开关元件的俯视图。
图22是变更例的开关元件的俯视图。
图23是变更例的开关元件的俯视图。
图24是表示关于变更例的半导体装置的开关元件与漏极用夹具、源极用夹具及栅极用导线的位置关系的俯视图。
图25是表示关于变更例的半导体装置的开关元件与漏极配线、源极配线及栅极配线的部分位置关系的俯视图。
具体实施方式
以下，参照附图对本发明的开关元件及半导体装置的几个实施方式进行说明。此外，为了简单且明确地进行说明，附图中所示的构成要素未必以固定的比例尺描绘。另外，为便于理解，有时会在剖视图中省略影线。附图不过例示了本发明的实施方式，不应被视为限制本发明。
以下的详细记载包含将本发明的例示性实施方式具体化的装置、系统及方法。该详细记载原本不过是用来进行说明，并不意图限定本发明的实施方式或所述实施方式的应用及使用。
＜第1实施方式＞
参照图1～图8，对第1实施方式的半导体装置10进行说明。
图1及图2表示半导体装置10的外观构造，图3～图5表示半导体装置10的内部构造。图6及图7表示后述的半导体元件20的平面构造，图8表示半导体元件20的一部分内部构造。
如图1所示，半导体装置10形成为矩形平板状。半导体装置10具备半导体元件20、密封半导体元件20的密封树脂40、以及作为从密封树脂40露出的外部端子的栅极端子50G、源极端子50S及漏极端子50D。
密封树脂40是构成半导体装置10的装置表面的零件，形成为矩形平板状。密封树脂40由例如具有绝缘性的树脂材料形成。作为树脂材料的一例，有黑色环氧树脂。此处，将密封树脂40的厚度方向设为“Z方向”。并且，将与Z方向正交的方向中相互正交的两个方向分别设为“X方向”及“Y方向”。另外，在以后的说明中，将从Z方向观察半导体装置10称为“俯视”。
俯视下，密封树脂40形成为矩形，其中，X方向为宽度方向(短边方向)，Y方向为长边方向。在一例中，密封树脂40的厚度小于密封树脂40的宽度。
密封树脂40具有在Z方向上互相朝向相反侧的密封正面41及密封背面42、以及连结密封正面41与密封背面42的第1～第4密封侧面43～46。在一例中，密封正面41及密封背面42这两者形成为与Z方向正交的平面。第1～第4密封侧面43～46是与密封正面41及密封背面42交叉的面。在第1实施方式中，第1～第4密封侧面43～46是与密封正面41及密封背面42正交的面。第1密封侧面43及第2密封侧面44构成密封树脂40的Y方向上的两个端面，俯视下沿着X方向延伸。第3密封侧面45及第4密封侧面46构成密封树脂40的X方向上的两个端面，俯视下沿着Y方向延伸。
半导体元件20形成为Z方向成为厚度方向的矩形平板状。这样一来，Z方向成为半导体元件20的厚度方向，因此，“俯视下”也可以称为从半导体元件20的厚度方向观察。俯视下，半导体元件20形成为矩形，其中，X方向为宽度方向(短边方向)，Y方向为长边方向。在一例中，半导体元件20的厚度小于半导体元件20的宽度。这样一来，半导体元件20以与密封树脂40的宽度方向及长边方向相同的方式配置。
如图2及图3所示，半导体元件20具有在Z方向上彼此朝向相反侧的元件正面21及元件背面22、以及连结元件正面21与元件背面22的第1～第4元件侧面23～26。在一例中，元件正面21及元件背面22这两者形成为与Z方向正交的平面。元件正面21朝向与密封树脂40的密封正面41相同的一侧，元件背面22朝向与密封背面42相同的一侧。第1元件侧面23及第2元件侧面24构成Y方向上的两个端面，俯视下沿着X方向延伸。第3元件侧面25及第4元件侧面26构成X方向上的两个端面，俯视下沿着Y方向延伸。俯视下，第1元件侧面23及第2元件侧面24与第3元件侧面25及第4元件侧面26相互正交。
半导体元件20是具有后述的栅极电极66G、源极电极66S及漏极电极66D(均参照图8)的开关元件。半导体元件20与栅极端子50G、源极端子50S及漏极端子50D单独地电连接。关于半导体元件20与栅极端子50G、源极端子50S及漏极端子50D的详细的连接构造，将在下文中叙述。
如图4及图5所示，栅极端子50G、源极端子50S及漏极端子50D分别从密封树脂40的密封正面41露出。在一例中，栅极端子50G、源极端子50S及漏极端子50D分别嵌埋在密封树脂40中。此外，栅极端子50G、源极端子50S及漏极端子50D也可以形成在密封正面41上。这样一来，也可以说，栅极端子50G、源极端子50S及漏极端子50D形成在密封正面41。
如图2所示，漏极端子50D配置在比密封正面41的X方向的中央更靠第4密封侧面46的位置。漏极端子50D设有多个(第1实施方式中为3个)。多个漏极端子50D在X方向上处于互为相同的位置，且在Y方向上相互隔开排列。各漏极端子50D在俯视下形成为矩形，其中，Y方向为长边方向，X方向为宽度方向(短边方向)。
源极端子50S配置在比密封正面41的X方向的中央更靠第3密封侧面45的位置。源极端子50S设有多个(第1实施方式中为3个)。多个源极端子50S在X方向上处于互为相同的位置，且在Y方向上相互隔开排列。各源极端子50S在俯视下形成为矩形，其中，Y方向为长边方向，X方向为宽度方向(短边方向)。
栅极端子50G配置在比密封正面41的X方向的中央更靠第3密封侧面45的位置。另外，栅极端子50G在Y方向上配置在比多个源极端子50S更靠第1密封侧面43的位置。栅极端子50G例如在X方向上配置在与多个源极端子50S相同的位置。俯视下，栅极端子50G形成为矩形。
此外，漏极端子50D及源极端子50S的构成能够任意变更。在一例中，漏极端子50D也可以为1个。该情况下，在俯视下，漏极端子50D也可以形成为沿着Y方向延伸的带状。在一例中，源极端子50S也可以为1个。该情况下，在俯视下，源极端子50S也可以形成沿着Y方向延伸的带状。
如图3所示，半导体装置10具备支撑半导体元件20的支撑基板11。支撑基板11由绝缘性材料形成。支撑基板11形成为以Z方向为厚度方向的矩形平板状。支撑基板11从密封背面42露出。半导体元件20搭载在支撑基板11上。更详细来说，半导体元件20通过接合材SD而接合于支撑基板11。
密封树脂40可区分为密封半导体元件20的第1密封部47、及形成在第1密封部47上且包含密封正面41的第2密封部48。支撑基板11设置在第1密封部47。栅极端子50G、源极端子50S及漏极端子50D分别设置在第2密封部48。第1密封部47以覆盖半导体元件20的元件正面21的方式设置。因此，第2密封部48与元件正面21在Z方向上隔开设置。
[半导体元件的平面构造]
图6表示半导体元件20的示意性平面构造。
如图6所示，在第1实施方式中，半导体元件20的元件正面21包含作为Y方向两端部的第1端部21A及第2端部21B。第1端部21A是元件正面21的Y方向两端部中靠近第1元件侧面23的端部，第2端部21B是元件正面21的Y方向两端部中靠近第2元件侧面24的端部。可以说在俯视下，第1端部21A形成在元件正面21中与第1元件侧面23重叠的位置。可以说，第2端部21B形成在元件正面21中与第2元件侧面24重叠的位置。
半导体元件20具有栅极垫21G、多个(第1实施方式中为3个)源极垫21S、及多个(第1实施方式中为3个)漏极垫21D。栅极垫21G、多个源极垫21S及多个漏极垫21D形成在半导体元件20的元件正面21。在第1实施方式中，源极垫21S的数量与漏极垫21D的数量互为相同。
多个源极垫21S及多个漏极垫21D这两者在Y方向上交替排列。也可以说，多个源极垫21S及多个漏极垫21D这两者在元件正面21的长边方向上交替排列。此处，在第1实施方式中，Y方向对应于“沿着元件正面21的第1方向”。因此可以说，多个源极垫21S及多个漏极垫21D这两者在沿着元件正面21的第1方向上交替排列。
在第1实施方式中，多个源极垫21S及多个漏极垫21D从第1端部21A朝向第2端部21B按照源极垫21S、漏极垫21D、源极垫21S、漏极垫21D、源极垫21S及漏极垫21D的顺序配置。因此，可以说在第1端部21A配置着源极垫21S。配置在该第1端部21A的源极垫21S对应于“端垫”。在以后的说明中，有时将对应于端垫的源极垫21S称为“源极垫21SE”。
俯视下，多个源极垫21S及多个漏极垫21D分别为长方形，其中，将Y方向设为宽度方向，将沿着元件正面21并且与Y方向正交的X方向设为长边方向。在第1实施方式中，X方向对应于“沿着元件正面21并且与第1方向(Y方向)正交的第2方向”。
此处，Y方向是多个源极垫21S及多个漏极垫21D的排列方向，所以多个源极垫21S及多个漏极垫21D各自的宽度方向与所述排列方向一致。因此，多个源极垫21S及多个漏极垫21D各自的宽度方向对应于“第1方向”。另外，Y方向是元件正面21的长边方向，所以多个源极垫21S及多个漏极垫21D各自的宽度方向与元件正面21的长边方向一致。另外，X方向是元件正面21的宽度方向(短边方向)，所以多个源极垫21S及多个漏极垫21D各自的长边方向与元件正面21的宽度方向(短边方向)一致。另外，多个源极垫21S及多个漏极垫21D各自的长边方向在俯视下与宽度方向正交，所以对应于“第2方向”。
源极垫21SE包含凹部21SA，所述凹部21SA形成在位于元件正面21靠近第1端部21A的位置的角部分。此处，在第1实施方式中，位于元件正面21靠近第1端部21A的位置的角部分是元件正面21的四个角中偏靠第1元件侧面23及第3元件侧面25的角部分。
栅极垫21G配置在元件正面21中由凹部21SA形成且设于角部分的区域RA。区域RA是俯视下由凹部21SA、第1元件侧面23及第3元件侧面25包围的区域。俯视下，栅极垫21G形成为矩形。
源极垫21SE与元件正面21的第1端部21A之间的在Y方向上的距离，小于多个源极垫21S及多个漏极垫21D各自的宽度。在一例中，源极垫21SE与元件正面21的第1端部21A之间的在Y方向上的距离，为多个源极垫21S及多个漏极垫21D各自宽度的1/2以下。在一例中，源极垫21SE与元件正面21的第1端部21A之间的在Y方向上的距离，为多个源极垫21S及多个漏极垫21D各自宽度的1/3以下。在一例中，源极垫21SE与元件正面21的第1端部21A之间的在Y方向上的距离，为多个源极垫21S及多个漏极垫21D各自宽度的1/4以下。
将多个漏极垫21D中配置在元件正面21的第2端部21B附近的漏极垫21D设为“漏极垫21DE”。漏极垫21DE与元件正面21的第2端部21B之间的在Y方向上的距离，小于多个源极垫21S及多个漏极垫21D各自的宽度。在一例中，漏极垫21DE与元件正面21的第2端部21B之间的在Y方向上的距离，为多个源极垫21S及多个漏极垫21D各自宽度的1/2以下。在一例中，漏极垫21DE与元件正面21的第2端部21B之间的在Y方向上的距离，为多个源极垫21S及多个漏极垫21D各自宽度的1/3以下。在一例中，漏极垫21DE与元件正面21的第2端部21B之间的在Y方向上的距离，为多个源极垫21S及多个漏极垫21D各自宽度的1/4以下。
接下来，对多个源极垫21S及多个漏极垫21D的尺寸关系进行说明。在以下的说明中，多个源极垫21S及多个漏极垫21D各自的尺寸是指多个源极垫21S及多个漏极垫21D中从密封树脂40露出的部分的尺寸。
如图6所示，多个源极垫21S的总面积即源极面积大于多个漏极垫21D的总面积即漏极面积。在第1实施方式中，俯视下，多个源极垫21S各自的面积大于多个漏极垫21D各自的面积。因此，多个源极垫21S的面积的合计(总面积)即源极面积大于多个漏极垫21D的面积的合计(总面积)即漏极面积。源极面积相对于漏极面积的比率为5/3以上2以下。
在第1实施方式中，多个源极垫21S的宽度大于多个漏极垫21D的宽度。在第1实施方式中，多个源极垫21S各自的宽度大于多个漏极垫21D各自的宽度。此处，源极垫21SE的宽度是指源极垫21SE中比凹部21SA更靠第4元件侧面26的部分的宽度。多个源极垫21S的长边方向的长度与多个漏极垫21D的长边方向的长度相等。此处，只要源极垫21S的长边方向的长度与漏极垫21D的长边方向的长度的差为例如漏极垫21D的长边方向的长度的10％以内，那么也可以说源极垫21S的长边方向的长度与漏极垫21D的长边方向的长度相等。
此处，源极垫21S的宽度是指源极垫21S的宽度方向上的大小，换句话说，是指源极垫21S的Y方向(第1方向)上的大小。漏极垫21D的宽度是指漏极垫21D的宽度方向上的大小，换句话说，是指漏极垫21D的Y方向(第1方向)上的大小。
[半导体元件与栅极端子、源极端子及漏极端子的连接构造]
参照图3～图7，对半导体元件20与栅极端子50G、源极端子50S及漏极端子50D的连接构造进行说明。此外，图7中，为便于说明，用双点划线来表示漏极端子50D及源极端子50S、与后述的第2通孔32D、32S。
如图7所示，半导体装置10具备连接栅极垫21G与栅极端子50G的栅极配线30G、连接源极垫21S与源极端子50S的源极配线30S、以及连接漏极垫21D与漏极端子50D的漏极配线30D。栅极配线30G、源极配线30S及漏极配线30D分别由例如包含铜(Cu)的材料形成。
栅极配线30G、源极配线30S及漏极配线30D分别设置在密封树脂40内。更详细来说，如图3～图5所示，栅极配线30G、源极配线30S及漏极配线30D分别跨及第1密封部47及第2密封部48而设置。
如图5及图7所示，栅极配线30G包含与栅极垫21G相接的第1通孔31G、与栅极端子50G相接的第2通孔32G、以及连接第1通孔31G与第2通孔32G的栅极配线部33。
如图7所示，第1通孔31G设置在俯视下与栅极垫21G重叠的位置。第1通孔31G在Z方向上贯通第1密封部47中覆盖半导体元件20的元件正面21的部分。
如图5所示，第2通孔32G设置在俯视下与栅极端子50G重叠的位置。栅极端子50G相比栅极垫21G偏向第1密封侧面43而配置，因此，第2通孔32G相比第1通孔31G偏向第1密封侧面43而配置。第2通孔32G在Z方向上贯通第2密封部48中栅极配线部33与栅极端子50G之间的部分。
栅极配线部33以俯视下与第1通孔31G及第2通孔32G这两者重叠的方式沿着与Z方向正交的方向延伸。栅极配线部33设置在第1密封部47上，被第2密封部48覆盖。
如图3、图5及图7所示，源极配线30S包含与源极垫21S相接的第1通孔31S、与源极端子50S相接的第2通孔32S、以及连接第1通孔31S与第2通孔32S的源极配线部34。此处，第1通孔31S对应于“第1源极用通孔”，第2通孔32S对应于“第2源极用通孔”。
如图7所示，第1通孔31S设置在俯视下与多个源极垫21S各者重叠的位置。第1通孔31S设有多个。如图3所示，多个第1通孔31S在Z方向上贯通第1密封部47中覆盖半导体元件20的元件正面21的部分。
如图7所示，第2通孔32S设置在俯视下与多个源极端子50S各者重叠的位置。第2通孔32S设有多个。在一例中，第2通孔32S的数量少于第1通孔31S的数量。如图5所示，多个第2通孔32S在Z方向上贯通第2密封部48中源极配线部34与源极端子50S之间的部分。
源极配线部34设置在第1密封部47上，被第2密封部48覆盖。如图7所示，源极配线部34以俯视下与多个源极垫21S各者重叠且与多个源极端子50S各者重叠的方式设置。
源极配线部34具有源极齿部34A及源极连结部34B。在第1实施方式中，源极齿部34A与源极连结部34B一体化。
如图7所示，源极齿部34A对应于源极垫21S的数量而设置多个。也就是说，源极齿部34A的数量与源极垫21S的数量相同。多个源极齿部34A各自在X方向上延伸。也就是说，可以说多个源极齿部34A各自在元件正面21的宽度方向(短边方向)上延伸。俯视下的各源极齿部34A的形状为矩形，其中，X方向为长边方向，Y方向为宽度方向(短边方向)。多个源极齿部34A对应于多个源极垫21S而分散配置。因此，在俯视下，源极齿部34A配置在与源极垫21S重叠的位置。多个第1通孔31S设置在俯视下与源极齿部34A及源极垫21S这两者重叠的区域内。
将源极齿部34A中对应于源极垫21SE的源极齿部34A设为“源极齿部34AE”。源极齿部34AE的宽度小于其它源极齿部34A的宽度。因此，连接源极垫21SE与源极齿部34AE的第1通孔31S的数量少于连接其它源极垫21S与源极齿部34A的第1通孔31S的数量。
源极连结部34B在X方向上配置在比多个源极垫21S更靠第3密封侧面45的位置。源极连结部34B在X方向上配置在比半导体元件20更靠第3密封侧面45的位置。源极连结部34B沿着Y方向延伸。也就是说，可以说源极连结部34B沿着半导体元件20(元件正面21)的长边方向延伸。俯视下的源极连结部34B的形状为矩形，其中，Y方向为长边方向，X方向为宽度方向(短边方向)。
漏极配线30D包含与漏极垫21D相接的第1通孔31D、与漏极端子50D相接的第2通孔32D、以及连接第1通孔31D与第2通孔32D的漏极配线部35。此处，第1通孔31D对应于“第1漏极用通孔”，第2通孔32D对应于“第2漏极用通孔”。
第1通孔31D设置在俯视下与多个漏极垫21D各者重叠的位置。如图7所示，第1通孔31D设有多个。多个第1通孔31D在Z方向上贯通第1密封部47中覆盖半导体元件20的元件正面21的部分。
第2通孔32D设置在俯视下与多个漏极端子50D各者重叠的位置。如图7所示，第2通孔32D设有多个。在一例中，第2通孔32D的数量少于第1通孔31D的数量。多个第2通孔32D在Z方向上贯通第2密封部48。
漏极配线部35设置在第1密封部47上。漏极配线部35以俯视下与多个漏极垫21D各者重叠且与多个漏极端子50D各者重叠的方式设置。
漏极配线部35具有漏极齿部35A及漏极连结部35B。在第1实施方式中，漏极齿部35A与漏极连结部35B一体化。
如图7所示，漏极齿部35A对应于漏极垫21D的数量而设有多个。也就是说，漏极齿部35A的数量与漏极垫21D的数量相同。在第1实施方式中，漏极垫21D的数量与源极垫21S的数量相同，因此，漏极齿部35A的数量与源极齿部34A的数量相同。多个漏极齿部35A各者沿着X方向延伸。也就是说，可以说多个漏极齿部35A各者沿着元件正面21的宽度方向(短边方向)延伸。俯视下的各漏极齿部35A的形状为矩形，其中，X方向为长边方向，Y方向为宽度方向(短边方向)。多个漏极齿部35A对应于多个漏极垫21D而分散配置。因此，俯视下，漏极齿部35A配置在与漏极垫21D重叠的位置。多个第1通孔31D设置在俯视下与漏极齿部35A及漏极垫21D这两者重叠的区域内。
漏极齿部35A的长边方向(X方向)上的长度与源极齿部34A的长边方向(X方向)上的长度相同。另一方面，漏极垫21D的宽度小于源极垫21S的宽度，因此，漏极齿部35A的宽度小于源极齿部34A的宽度。由此，俯视下，漏极齿部35A的面积小于源极齿部34A的面积。换句话说，俯视下，源极齿部34A的面积大于漏极齿部35A的面积。因此，在第1实施方式中，连接1个漏极垫21D与1个漏极齿部35A的第1通孔31D的数量，少于连接1个源极垫21S与1个源极齿部34A的源极配线30S的第1通孔31S的数量。换句话说，连接1个源极垫21S与1个源极齿部34A的第1通孔31S的数量，多于连接1个漏极垫21D与1个漏极齿部35A的第1通孔31D的数量。此外，在第1实施方式中，源极垫21S的数量与漏极垫21D的数量互为相同，漏极齿部35A的数量与源极齿部34A的数量互为相同，因此，第1通孔31D的总数少于第1通孔31S的总数。换句话说，第1通孔31S的总数多于第1通孔31D的总数。其结果为，多个源极垫21S与源极配线30S的连接面积大于多个漏极垫21D与漏极配线30D的连接面积。
漏极连结部35B在X方向上配置在比多个漏极垫21D更靠第4密封侧面46的位置。漏极连结部35B在X方向上配置在比半导体元件20更靠第4密封侧面46的位置。漏极连结部35B沿着Y方向延伸。也就是说，可以说漏极连结部35B沿着半导体元件20(元件正面21)的长边方向延伸。俯视下的漏极连结部35B的形状为矩形，其中，Y方向为长边方向，X方向为宽度方向(短边方向)。
俯视下的漏极连结部35B的面积与俯视下的源极连结部34B的面积大致相同。因此，在第1实施方式中，第2通孔32D的数量与源极配线30S的第2通孔32S的数量相同。其结果为，源极配线30S与多个源极端子50S的连接面积和漏极配线30D与多个漏极端子50D的连接面积相同。
这样一来，源极配线30S与多个源极端子50S的连接面积和漏极配线30D与多个漏极端子50D的连接面积相同，另一方面，多个源极垫21S与源极配线30S的连接面积大于多个漏极垫21D与漏极配线30D的连接面积，因此可以说，源极配线30S的连接面积大于漏极配线30D的连接面积。
此外，源极配线30S的多个第1通孔31S及多个第2通孔32S与漏极配线30D的多个第1通孔31D及多个第2通孔32D各自的个数及配置形态简化表示以便说明所述通孔的个数的关系，与实际的个数及配置形态不同。
[半导体元件的内部构造]
图8是表示半导体元件20的概略截面构造的一例的剖视图。此外，从容易观察附图的观点来看，省略了一部分影线。图8所示的半导体元件20为GaNHEMT(Gallium NitrideHigh Electron Mobility Transistor：氮化镓高电子迁移率晶体管)。
半导体元件20具备半导体基板60。半导体基板60形成为矩形平板状。半导体基板60可由硅(Si)、碳化硅(SiC)、氮化镓(GaN)、蓝宝石、或其它基板材料形成。在一例中，半导体基板60也可以为Si基板。半导体基板60的厚度例如为200μm以上1500μm以下。
半导体元件20具备形成在半导体基板60上的缓冲层61、形成在缓冲层61上的电子移行层62、以及形成在电子移行层62上的电子供给层63。缓冲层61、电子移行层62及电子供给层63各自在Z方向上具有厚度。
缓冲层61可由能够抑制因半导体基板60与电子移行层62之间的热膨胀系数的不匹配引起的晶圆翘曲或龟裂产生的任意材料构成。另外，缓冲层61可包含1个或多个氮化物半导体层。缓冲层61例如也可以包含氮化铝(AlN)层、氮化铝镓(AlGaN)层、及具有不同的铝(Al)组成的渐变AlGaN层中的至少一种。例如，缓冲层61也可以由AlN的单膜、AlGaN的单膜、具有AlGaN/GaN超晶格结构的膜、具有AlN/AlGaN超晶格结构的膜、或具有AlN/GaN超晶格结构的膜等构成。
在一例中，缓冲层61可包含第1缓冲层及第2缓冲层，所述第1缓冲层是形成在半导体基板60上的AlN层，所述第2缓冲层是形成在AlN层(第1缓冲层)上的AlGaN层。第1缓冲层例如可为具有200nm的厚度的AlN层，第2缓冲层例如可为具有300nm的厚度的渐变AlGaN层。此外，为了抑制缓冲层61中的漏电流，也可以通过向一部分缓冲层61中导入杂质而使缓冲层61的表层区域以外为半绝缘性。该情况下，杂质例如为碳(C)或铁(Fe)。杂质浓度例如可设为4×1016cm-3以上。
电子移行层62由氮化物半导体构成。电子移行层62例如可为GaN层。电子移行层62的厚度例如可设为0.5μm以上2μm以下。此外，为了抑制电子移行层62中的漏电流，也可以通过向一部分电子移行层62中导入杂质而使电子移行层62的表层区域以外为半绝缘性。该情况下，杂质例如为C。杂质的浓度例如可设为4×1016cm-3以上。也就是说，电子移行层62可包含杂质浓度不同的多个GaN层，在一例中，可包含掺杂C的GaN层及非掺杂GaN层。该情况下，掺杂C的GaN层形成在缓冲层61上。掺杂C的GaN层可具有0.5μm以上2μm以下的厚度。掺杂C的GaN层中的C浓度可设为5×1017cm-3以上9×1019cm-3以下。非掺杂GaN层形成在掺杂C的GaN层上。非掺杂GaN层可具有0.05μm以上0.4μm以下的厚度。非掺杂GaN层与电子供给层63相接。在一例中，电子移行层62包含厚度0.4μm的掺杂C的GaN层及厚度0.4μm的非掺杂GaN层。掺杂C的GaN层中的C浓度为约2×1019cm-3。
电子供给层63具有比电子移行层62大的带隙。电子供给层63例如可为AlGaN层。在氮化物半导体中，Al组成越高，带隙越大。因此，作为AlGaN层的电子供给层63具有比作为GaN层的电子移行层62大的带隙。在一例中，电子供给层63由AlxGa1-xN构成。也就是说，电子供给层63可以被称为AlxGa1-xN层。x为0＜x＜0.4，更优选为0.1＜x＜0.3。电子供给层63例如可具有5nm以上20nm以下的厚度。
电子移行层62与电子供给层63在块状区域具有不同的晶格常数。因此，电子移行层62与电子供给层63为晶格失配系的接合。因电子移行层62及电子供给层63的自发极化、与电子移行层62的异质结部受到的压缩应力所引起的压电极化，使得电子移行层62与电子供给层63之间的异质结界面附近的电子移行层62的传导带的能阶低于费米能阶。由此，在靠近电子移行层62与电子供给层63的异质结界面的位置(例如，与界面相距几nm左右的距离)，二维电子气(2DEG)64在电子移行层62内扩散。
半导体元件20还具备形成在电子供给层63上的栅极层65、形成在栅极层65上的栅极电极66G、以及覆盖电子供给层63、栅极层65及栅极电极66G的钝化层67。钝化层67具有俯视下相对于栅极层65设置在栅极层65的延伸方向的两侧的源极开口67A及漏极开口67B。栅极层65配置在比钝化层67的漏极开口67B更靠源极开口67A的位置。
栅极层65由具有比电子供给层63小的带隙并且包含受体型杂质的氮化物半导体构成。栅极层65例如可由具有比作为AlGaN层的电子供给层63小的带隙的任意材料构成。在一例中，栅极层65为掺杂有受体型杂质的GaN层(p型GaN层)。受体型杂质可包含锌(Zn)、镁(Mg)、及C中的至少一种。栅极层65中的受体型杂质的最大浓度例如为1×1018cm-3以上1×1020cm-3以下。
通过在栅极层65中包含受体型杂质，电子移行层62及电子供给层63的能阶提升。因此，在栅极层65的正下方区域，电子移行层62与电子供给层63之间的异质结界面附近的电子移行层62的传导带的能阶与费米能阶大致相同，或比费米能阶大。因此，在未对栅极电极66G施加电压的零偏压时，在栅极层65的正下方区域的电子移行层62中未形成2DEG64。另一方面，栅极层65的正下方区域以外的区域的电子移行层62中形成有2DEG64。
这样一来，因存在掺杂有受体型杂质的栅极层65，在栅极层65的正下方区域，2DEG64被空乏化。其结果为，实现半导体元件20的常断开动作。当对栅极电极66G施加适当的接通电压时，在栅极电极66G的正下方区域的电子移行层62中形成由2DEG64产生的通道，因此，源极-漏极间导通。
栅极层65具有与电子供给层63相接的底面65A、及与底面65A为相反侧的上表面65B。栅极电极66G形成在栅极层65的上表面65B。在沿着图8中的截面观察时，栅极层65可具有矩形、梯形或脊状截面。此外，沿着图8中的截面观察栅极层65，是指从栅极层65的延伸方向观察以俯视下与栅极层65的延伸方向正交的平面将栅极层65切断所得的构造。
在一例中，栅极层65包括：隆脊部65C，包含供形成栅极电极66G的上表面65B；及2个延伸部(第1延伸部65D及第2延伸部65E)，俯视下向隆脊部65C的外侧延伸。
第1延伸部65D在俯视下从隆脊部65C朝向源极开口67A延伸。第1延伸部65D与源极开口67A隔开距离。
第2延伸部65E在俯视下从隆脊部65C朝向漏极开口67B延伸。第2延伸部65E与漏极开口67B隔开距离。
隆脊部65C位于第1延伸部65D与第2延伸部65E之间，且与第1延伸部65D及第2延伸部65E一体地形成。第1延伸部65D及第2延伸部65E以在隆脊部65C的宽度方向上夹着隆脊部65C的方式形成。此处，隆脊部65C的宽度方向是俯视下与隆脊部65C的延伸方向正交的方向。
因存在第1延伸部65D及第2延伸部65E，栅极层65的底面65A具有比上表面65B大的面积。在一例中，第2延伸部65E相比第1延伸部65D在俯视下朝向隆脊部65C的外侧延伸得更长。
隆脊部65C相当于栅极层65的相对较厚的部分。可在考虑到包含栅极阈值电压在内的参数的情况下来决定隆脊部65C的厚度。在一例中，隆脊部65C的厚度为110nm以上。此处，栅极层65的厚度可由隆脊部65C的上表面65B与底面65A之间的在Z方向上的距离来定义。
第1延伸部65D及第2延伸部65E分别具有比隆脊部65C的厚度小的厚度。在一例中，第1延伸部65D及第2延伸部65E分别具有隆脊部65C的厚度的1/2以下的厚度。
栅极电极66G由1个或多个金属层构成。在一例中，栅极电极66G为氮化钛(TiN)层。或者，栅极电极66G也可以由第1金属层及第2金属层构成，所述第1金属层是由包含Ti的材料形成，所述第2金属层积层在第1金属层上，由包含TiN的材料形成。在一例中，栅极电极66G的厚度可为栅极层65的厚度以上。
钝化层67例如可由包含氮化硅(SiN)、二氧化硅(SiO2)、氮氧化硅(SiON)、氧化铝(Al2O3)、AlN、及氮氧化铝(AlON)中的至少一种的材料构成。在一例中，钝化层67由包含SiN的材料形成。钝化层67中覆盖栅极层65及栅极电极66G的部分沿着栅极层65及栅极电极66G的表面形成，所以具有不平坦表面。钝化层67的厚度例如为200nm以下。
半导体元件20还具备源极电极66S及漏极电极66D。
源极电极66S与通过源极开口67A而露出的电子供给层63相接。漏极电极66D与通过漏极开口67B而露出的电子供给层63相接。
源极电极66S及漏极电极66D由1个或多个金属层(例如Ti、Al、AlCu、TiN等)构成。源极电极66S及漏极电极66D分别经由源极开口67A及漏极开口67B而与2DEG64欧姆接触。
源极电极66S包含源极接触部66SA、及与源极接触部66SA连续的场板部66SB。源极接触部66SA相当于填充在源极开口67A的部分。场板部66SB与源极接触部66SA一体地形成。场板部66SB覆盖钝化层67。场板部66SB包含俯视下位于漏极开口67B与栅极层65之间的端部66SC。因此，场板部66SB与形成在漏极开口67B的漏极电极66D隔开距离。场板部66SB沿着钝化层67的表面从源极接触部66SA朝向漏极电极66D延伸至端部66SC。场板部66SB发挥如下作用：在未对栅极电极66G施加栅极电压的零偏压时，缓和栅极电极66G的端部附近的电场集中。
漏极电极66D包含填充在漏极开口67B的第1部分、及形成在漏极开口67B周缘的钝化层67上的第2部分。第1部分与第2部分一体地形成。
半导体装置10具备覆盖漏极电极66D、源极电极66S及钝化层67的层间绝缘膜68。层间绝缘膜68例如由包含氧化硅(SiO2)的材料形成。
栅极电极66G通过未图示的第1栅极配线层而与栅极垫21G(参照图2)电连接。源极电极66S通过未图示的第1源极配线层而与源极垫21S(参照图2)电连接。漏极电极66D通过未图示的第1漏极配线层而与漏极垫21D(参照图2)电连接。第1栅极配线层、第1源极配线层及第1漏极配线层分别设置在层间绝缘膜68中。
此外，栅极电极66G也可以通过第1栅极配线层及连接于第1栅极配线层的第2栅极配线层而与栅极垫21G电连接。也就是说，也可以通过多个栅极配线层将栅极电极66G与栅极垫21G电连接。另外，源极电极66S也可以通过第1源极配线层及连接于第1源极配线层的第2源极配线层而与源极垫21S电连接。也就是说，也可以通过多个源极配线层将源极电极66S与源极垫21S电连接。另外，漏极电极66D也可以通过第1漏极配线层及连接于第1漏极配线层的第2漏极配线层而与漏极垫21D电连接。也就是说，也可以通过多个漏极配线层将漏极电极66D与漏极垫21D电连接。
[作用]
对第1实施方式的作用进行说明。
在第1实施方式的半导体元件20中，多个源极垫21S各自的面积的合计即源极面积大于多个漏极垫21D各自的面积的合计即漏极面积。由此，可使连接多个源极垫21S与多个源极端子50S的源极配线30S中的多个源极垫21S和源极配线30S的连接面积，大于连接多个漏极垫21D与多个漏极端子50D的漏极配线30D中的多个漏极垫21D和漏极配线30D的连接面积。因此，可降低半导体元件20中的源极电极66S与源极端子50S之间的导电路径中的寄生电感。
源极端子50S与源极电极66S之间的导电路径中的寄生电感会影响半导体装置10的动作。例如，寄生电感会使半导体元件20中的源极电极66S与栅极电极66G之间的源极-栅极间电压变动，从而导致半导体元件20错误接通。因此，通过降低导电路径中的寄生电感，可抑制半导体装置10的误动作。另外，寄生电感会影响半导体元件20中的漏极-源极间流通的漏极电流，所以会导致半导体元件20的开关延迟。因此，通过降低导电路径中的寄生电感，可谋求半导体装置10的开关性能的提高。
[效果]
根据第1实施方式的半导体元件20及半导体装置10，可获得以下效果。
(1-1)半导体元件20具有形成着栅极垫21G、多个漏极垫21D及多个源极垫21S的元件正面21。多个源极垫21S的总面积即源极面积大于多个漏极垫21D的总面积即漏极面积。
根据该构成，可使连接于源极垫21S的源极配线30S与源极垫21S的连接面积大于连接于漏极垫21D的漏极配线30D与漏极垫21D的连接面积，因此，可降低连接于源极配线30S的源极端子50S与源极垫21S之间的寄生电感。
(1-2)源极面积相对于漏极面积的比率为5/3以上2以下。
根据该构成，可抑制半导体元件20的大型化，并且可降低连接于源极配线30S的源极端子50S与源极垫21S之间的寄生电感。
(1-3)多个源极垫21S及多个漏极垫21D这两者在沿着元件正面21的第1方向即Y方向上交替排列。多个源极垫21S各自的面积大于多个漏极垫21D各自的面积。
根据该构成，可使连接于源极垫21S的源极配线30S与源极垫21S的连接面积大于连接于漏极垫21D的漏极配线30D与漏极垫21D的连接面积。
(1-4)半导体装置10具备半导体元件20、密封半导体元件20的密封树脂40、以及从密封树脂40露出的栅极端子50G、源极端子50S及漏极端子50D。另外，半导体装置10具备连接栅极垫21G与栅极端子50G的栅极配线30G、连接多个源极垫21S与源极端子50S的源极配线30S、以及连接多个漏极垫21D与漏极端子50D的漏极配线30D。源极配线30S的连接面积大于漏极配线30D的连接面积。
根据该构成，可降低连接于源极配线30S的源极端子50S与源极垫21S之间的寄生电感。因此，可谋求半导体装置10的开关性能的提高。
(1-5)多个源极垫21S包含作为端垫的源极垫21SE，所述端垫配置在Y方向上的元件正面21的第1端部21A附近。配置着源极垫21SE的元件正面21的第1端部21A与源极垫21SE之间的在Y方向上的距离小于多个源极垫21S及多个漏极垫21D各自的宽度。
根据该构成，可提高源极垫21S及漏极垫21D在元件正面21上的占有率。因此，可增加多个源极垫21S的数量，或者增大各源极垫21S的面积。
(1-6)多个漏极垫21D包含作为端垫的漏极垫21DE，所述端垫配置在Y方向上的元件正面21的第2端部21B附近。配置着漏极垫21DE的元件正面21的第2端部21B与漏极垫21DE之间的在Y方向上的距离，小于多个源极垫21S及多个漏极垫21D各自的宽度。
根据该构成，可提高源极垫21S及漏极垫21D在元件正面21上的占有率。因此，可增加多个源极垫21S的数量，或者增大各源极垫21S的面积。
＜第2实施方式＞
参照图9及图10对第2实施方式的半导体装置10进行说明。第2实施方式的半导体装置10相比第1实施方式的半导体装置10来说，主要不同点在于源极垫21S及漏极垫21D的构成。以下，对与第1实施方式不同的方面进行详细说明，对与第1实施方式共通的构成要素标注相同的符号，并省略其说明。此外，图10中，为便于说明，用双点划线示出漏极端子50D、源极端子50S及第2通孔32D、32S。
如图9所示，在第2实施方式的半导体元件20中，源极垫21S的数量(第2实施方式中为3个)多于漏极垫21D的数量(第2实施方式中为2个)。
另外，在第2实施方式中，除源极垫21SE以外的多个源极垫21S的宽度与多个漏极垫21D的宽度相等。另外，多个源极垫21S的长边方向(X方向)上的长度与多个漏极垫21D的长边方向(X方向)上的长度相等。因此，除源极垫21SE以外的多个源极垫21S各自的面积与多个漏极垫21D各自的面积相同。由此，成为多个源极垫21S的总面积的源极面积大于成为多个漏极垫21D的总面积的漏极面积。
另外，多个源极垫21S各自的宽度小于第1实施方式的多个源极垫21S各自的宽度。因此，多个源极垫21S各自的面积小于第1实施方式的多个源极垫21S各自的面积。
与第1实施方式同样，源极垫21SE包含凹部21SA。凹部21SA中配置着栅极垫21G。因此，源极垫21SE的面积小于其它源极垫21S的面积。
如图10所示，在第2实施方式的半导体元件20中，主要不同点是源极配线30S及漏极配线30D这两者的构成。
与第1实施方式同样，源极配线30S具备多个第1通孔31S、多个第2通孔32S及源极配线部34。
多个第1通孔31S以与多个源极垫21S各者连接的方式设置。在第2实施方式中，多个源极垫21S各自的面积小于第1实施方式，因此，连接于源极垫21S的第1通孔31S的总数少于第1实施方式。另一方面，多个第2通孔32S的总数与第1实施方式的多个第2通孔32S的总数相同。
与第1实施方式同样，源极配线部34包含多个源极齿部34A及源极连结部34B。多个源极齿部34A的数量对应于多个源极垫21S的数量，所以第2实施方式的多个源极齿部34A的数量与第1实施方式的多个源极齿部34A的数量相同。除对应于源极垫21SE的源极齿部34A以外的多个源极齿部34A的宽度对应于源极垫21S的宽度，所以第2实施方式的除对应于源极垫21SE的源极齿部34A以外的多个源极齿部34A的宽度，小于第1实施方式的除对应于源极垫21SE的源极齿部34A以外的多个源极齿部34A的宽度。另一方面，各源极齿部34A的长边方向(X方向)的长度与第1实施方式的各源极齿部34A的长边方向(X方向)的长度相同。因此，第2实施方式的除对应于源极垫21SE的源极齿部34A以外的多个源极齿部34A的面积，小于第1实施方式的除对应于源极垫21SE的源极齿部34A以外的多个源极齿部34A的面积。换句话说，第2实施方式的源极面积小于第1实施方式的源极面积。此外，源极连结部34B的形状及尺寸与第1实施方式的源极连结部34B的形状及尺寸相同。
与第1实施方式同样，漏极配线30D具备多个第1通孔31D、多个第2通孔32D及漏极配线部35。
多个第1通孔31D以与多个漏极垫21D各者连接的方式设置。在第2实施方式中，多个漏极垫21D的数量少于第1实施方式，所以，连接于漏极垫21D的多个第1通孔31D的总数少于第1实施方式。各漏极垫21D的宽度及长边方向的长度与第1实施方式相同。另一方面，多个第2通孔32D的总数与第1实施方式的多个第2通孔32D的总数相同。
与第1实施方式同样，漏极配线部35包含多个漏极齿部35A及漏极连结部35B。多个漏极齿部35A的数量对应于多个漏极垫21D的数量，所以第2实施方式的多个漏极齿部35A的数量少于第1实施方式的多个漏极齿部35A的数量。漏极齿部35A的宽度及长边方向的长度对应于漏极垫21D的宽度及长边方向的长度，所以，第2实施方式的漏极齿部35A的宽度及长边方向的长度与第1实施方式的漏极齿部35A的宽度及长边方向的长度相同。因此，各漏极齿部35A的面积与第1实施方式的各漏极齿部35A的面积相同。此外，漏极连结部35B的形状及尺寸与第1实施方式的漏极连结部35B的形状及尺寸相同。
如上所述，多个源极垫21S及多个源极齿部34A各自的数量多于多个漏极垫21D及多个漏极齿部35A各自的数量，所以源极配线30S的第1通孔31S的总数多于漏极配线30D的第1通孔31D的总数。另一方面，与第1实施方式同样，源极配线30S的第2通孔32S的总数与漏极配线30D的第2通孔32D的总数互为相同。因此，源极配线30S的连接面积大于漏极配线30D的连接面积。
[效果]
根据第2实施方式的半导体装置10，可获得以下效果。
(2-1)多个源极垫21S的宽度与多个漏极垫21D的宽度相同。多个源极垫21S的数量多于多个漏极垫21D的数量。
根据该构成，可使连接于源极垫21S的源极配线30S与源极垫21S的连接面积大于连接于漏极垫21D的漏极配线30D与漏极垫21D的连接面积，因此，可降低连接于源极配线30S的源极端子50S与源极垫21S之间的寄生电感。
＜第3实施方式＞
参照图11～图14，对第3实施方式的半导体装置10进行说明。第3实施方式的半导体装置10相比第1实施方式的半导体装置10来说，主要不同点在于栅极端子50G、源极端子50S及漏极端子50D的构成，以及栅极配线30G、源极配线30S及漏极配线30D的构成。以下，对与第1实施方式不同的方面进行详细说明，对与第1实施方式共通的构成要素标注相同的符号，并省略其说明。
如图11所示，第3实施方式的半导体装置10具备引线框架70，所述引线框架70是与半导体元件20电连接的导电部件的一例。引线框架70以从密封背面42露出的状态被密封树脂40密封。第3实施方式的密封树脂40与第1实施方式的密封树脂40不同，在俯视下形成为正方形。此外，第3实施方式的密封树脂40的形状为一例，并不限定于俯视下呈正方形，也可以是X方向或Y方向成为长边方向的矩形。
引线框架70例如由包含铜(Cu)的材料形成。在一例中，使用铜框架作为引线框架70。在该铜框架的表面，可以设置镀覆膜。作为镀覆膜，例如可例举银(Ag)镀层、镍(Ni)/钯(Pd)/金(Au)镀层等。
引线框架70包含晶粒座(die pad)71、栅极端子72G、源极端子72S及漏极端子72D。栅极端子72G、源极端子72S及漏极端子72D与晶粒座71隔开配置。另外，栅极端子72G、源极端子72S及漏极端子72D相互隔开配置。
漏极端子72D与栅极端子72G及源极端子72S在俯视下分散配置在密封树脂40的X方向两端部。在第3实施方式中，漏极端子72D在俯视下配置在密封树脂40的X方向两端部中靠近第4密封侧面46的端部。栅极端子72G及源极端子72S这两者在俯视下配置在密封树脂40的X方向两端部中靠近第1密封侧面43的端部。俯视下，栅极端子72G及源极端子72S在X方向上处于互为相同的位置且在Y方向上相互隔开排列。
漏极端子72D在Y方向上遍及整个密封树脂40而延伸。漏极端子72D的Y方向两端部从第1密封侧面43及第2密封侧面44露出。漏极端子72D包含多个(第3实施方式中为4个)突出部72DA。多个突出部72DA在Y方向上相互隔开设置。如图12所示，多个突出部72DA从第4密封侧面46露出。
如图12及图13所示，漏极端子72D包含外部电极部72DE及凸缘部72DF。在一例中，外部电极部72DE与凸缘部72DF一体地形成。外部电极部72DE从密封背面42及第4密封侧面46露出。外部电极部72DE包含突出部72DA。因此，也可以说，突出部72DA从密封背面42露出。如图12所示，外部电极部72DE以连结多个突出部72DA的方式设置。凸缘部72DF以漏极端子72D的端子表面72DB(参照图11)的面积变大的方式设置。凸缘部72DF从外部电极部72DE的Y方向两端部沿着Y方向延伸。因此，凸缘部72DF的Y方向两端部从第1密封侧面43及第2密封侧面44露出。另外，凸缘部72DF从外部电极部72DE朝向第3密封侧面45延伸。如图13所示，在比凸缘部72DF更靠密封背面42的部分填充着密封树脂40。
如图11所示，栅极端子72G配置在密封树脂40中偏靠第2密封侧面44且第3密封侧面45的角部分。栅极端子72G包含外部电极部72GE及凸缘部72GF。在一例中，外部电极部72GE与凸缘部72GF一体地形成。外部电极部72GE从密封背面42及第2密封侧面44露出。凸缘部72GF从外部电极部72GE的Y方向两端部沿着Y方向延伸。凸缘部72GF从第3密封侧面45露出。在一例中，如图12所示，从外部电极部72GE朝向第2密封侧面44延伸的凸缘部72GF的Y方向长度，比从外部电极部72GE朝向第1密封侧面43延伸的凸缘部72GF的长度长。在比凸缘部72GF更靠密封背面42的部分填充着密封树脂40。
如图11所示，源极端子72S包含2个源极端子，即源极端子72SP及源极端子72SQ。俯视下，源极端子72SP及源极端子72SQ在X方向上位于互为相同的位置，且在Y方向上相互隔开排列。源极端子72SP配置在比源极端子72SQ更靠栅极端子72G的位置。
如图12所示，源极端子72SP包含外部电极部72SE及凸缘部72SF。在一例中，外部电极部72SE与凸缘部72SF一体地形成。外部电极部72SE从密封背面42及第1密封侧面43露出。凸缘部72SF从外部电极部72SE的Y方向两端部沿着Y方向延伸。在比凸缘部72SF更靠密封背面42的部分填充着密封树脂40。
如图11所示，源极端子72SQ的Y方向长度比源极端子72SP的Y方向长度长。源极端子72SQ包含多个(第3实施方式中为2个)突出部72SA。多个突出部72SA在Y方向上相互隔开设置。多个突出部72SA从第3密封侧面45露出。
如图12及图13所示，源极端子72SQ包含外部电极部72SE及凸缘部72SF。在一例中，源极端子72SQ的外部电极部72SE与凸缘部72SF一体地形成。外部电极部72SE从密封背面42及第3密封侧面45露出。外部电极部72SE包含多个突出部72SA。如图12所示，外部电极部72SE以连结多个突出部72SA的方式设置。凸缘部72SF以源极端子72SQ的端子表面72SB(参照图11)的面积变大的方式设置。凸缘部72SF从外部电极部72SE的Y方向两端部沿着Y方向延伸。因此，凸缘部72SF的Y方向两端部中靠近第1密封侧面43的端部从第1密封侧面43露出。另外，凸缘部72SF从外部电极部72SE朝向第4密封侧面46延伸。在比凸缘部72SF更靠密封背面42的部分填充着密封树脂40。
晶粒座71在俯视下配置在X方向上的栅极端子72G及源极端子72S与漏极端子72D之间。晶粒座71在X方向上相比漏极端子72D更偏靠栅极端子72G及源极端子72S而配置。也就是说，俯视下晶粒座71与栅极端子72G及源极端子72S之间的在X方向上的距离，小于晶粒座71与漏极端子72D之间的在X方向上的距离。
晶粒座71形成为以Z方向为厚度方向的矩形平板状。晶粒座71在Y方向上遍及密封树脂40的大部分而形成。俯视下的晶粒座71的形状为矩形，其中，Y方向为长边方向，X方向为宽度方向(短边方向)。在晶粒座71的Y方向两端部分别设有多个(第3实施方式中为4个)突出部71A。俯视下，各突出部71A沿着Y方向延伸。设置在晶粒座71的Y方向两端部中靠近第1密封侧面43的端部的多个突出部71A分别从第1密封侧面43露出。设置在晶粒座71的Y方向两端部中靠近第2密封侧面44的端部的多个突出部71A分别从第2密封侧面44露出。
如图12所示，晶粒座71包含外部电极部71E及凸缘部71F。在一例中，外部电极部71E与凸缘部71F一体地形成。外部电极部71E从密封背面42露出。外部电极部71E形成为矩形，其中，Y方向为长边方向，X方向为宽度方向(短边方向)。凸缘部71F以晶粒座71的晶粒座表面71B(参照图11)的面积变大的方式设置。凸缘部71F从外部电极部71E的X方向两端部沿着X方向延伸。从外部电极部71E朝向第2密封侧面44延伸的凸缘部71F的长度，比从外部电极部71E朝向第1密封侧面43延伸的凸缘部71F的长度长。如图13所示，在比凸缘部71F更靠密封背面42的部分及比各突出部71A更靠密封背面42的部分，分别填充着密封树脂40。
在晶粒座71上搭载着半导体元件20。更详细来说，半导体元件20通过接合材SD而接合于晶粒座71。半导体元件20的构成与第1实施方式的半导体元件20的构成相同。另一方面，形成在半导体元件20的元件正面21的多个漏极垫21D、多个源极垫21S及栅极垫21G的配置形态与第1实施方式不同。
更详细来说，与第1实施方式同样，多个漏极垫21D及多个源极垫21S在Y方向上交替排列。多个漏极垫21D及多个源极垫21S从第1元件侧面23朝向第2元件侧面24按照漏极垫21D(21DE)、源极垫21S、漏极垫21D、源极垫21S、漏极垫21D及源极垫21S(21SE)的顺序配置。此处，在第3实施方式中，元件正面21的第1端部21A构成元件正面21的偏靠第2元件侧面24的端部，第2端部21B构成元件正面21的偏靠第1元件侧面23的端部。因此，多个漏极垫21D及多个源极垫21S从第1端部21A朝向第2端部21B按照源极垫21S(21SE)、漏极垫21D、源极垫21S、漏极垫21D、源极垫21S及漏极垫21D(21DE)的顺序配置。此外，俯视下的漏极垫21D(21DE)及源极垫21S的形状及尺寸，与第1实施方式的漏极垫21D(21DE)及源极垫21S的形状及尺寸相同。与第1实施方式同样，源极垫21SE包含凹部21SA。凹部21SA以切开源极垫21SE中偏靠第2元件侧面24及第3元件侧面25的角部分的方式形成。栅极垫21G配置在俯视下由第1端部21A(第2元件侧面24)、凹部21SA及第3元件侧面25包围的区域RA。
如图11及图14所示，第3实施方式的半导体装置10具备作为栅极配线的栅极用导线WG、作为源极配线的源极用导线WS及作为漏极配线的漏极用导线WD。栅极用导线WG、源极用导线WS及漏极用导线WD分别由例如金(Au)、银(Ag)、铝(Al)、Cu等形成。在第3实施方式中，栅极用导线WG、源极用导线WS及漏极用导线WD分别为接合线，线径互为相同。此外，栅极用导线WG的线径也可以小于源极用导线WS及漏极用导线WD这两者的线径。
栅极用导线WG连接半导体元件20的栅极垫21G与栅极端子72G。在一例中，栅极用导线WG与栅极垫21G的接合部为第一接合部，与栅极端子72G的接合部为第二接合部。
漏极用导线WD连接半导体元件20的多个漏极垫21D与漏极端子72D。漏极用导线WD对应于多个漏极垫21D的数量而设置多条。在第3实施方式中，漏极垫21D的数量为3个，所以漏极用导线WD为3条。在一例中，各漏极用导线WD与漏极垫21D的接合部为第一接合部，与漏极端子72D的接合部为第二接合部。
源极用导线WS连接半导体元件20的源极垫21S与源极端子72S。在源极垫21SE处接合有1条源极用导线WS。该1条源极用导线WS接合于源极端子72SP。在一例中，1条源极用导线WS与源极垫21SE的接合部为第一接合部，与源极端子72SP的接合部为第二接合部。
如图14所示，在源极垫21SE以外的多个源极垫21S处接合有多条(第3实施方式中为2条)源极用导线WS。此处，多个源极垫21S的宽度大于漏极垫21D的宽度，所以可供多条源极用导线WS接合。多条源极用导线WS接合于源极端子72SQ(参照图11)。在一例中，多条源极用导线WS与源极垫21S的接合部为第一接合部，与源极端子72SQ的接合部为第二接合部。
这样一来，源极用导线WS的总条数多于漏极用导线WD的总条数。因此，源极用导线WS与源极垫21S的连接面积的合计(第1源极连接面积)大于漏极用导线WD与漏极垫21D的连接面积的合计(第1漏极连接面积)。除此以外，源极用导线WS与源极端子72SP、72SQ的连接面积的合计(第2源极连接面积)大于漏极用导线WD与漏极端子72D的连接面积的合计(第2漏极连接面积)。因此，第1源极连接面积与第2源极连接面积的合计即源极连接面积大于第1漏极连接面积与第2漏极连接面积的合计即漏极连接面积。可以换句话说，源极配线(多条源极用导线WS)的连接面积大于漏极配线(多条漏极用导线WD)的连接面积。
此外，也可以为栅极用导线WG与栅极端子72G的接合部为第一接合部，与栅极垫21G的接合部为第二接合部。另外，也可以为漏极用导线WD与漏极端子72D的接合部为第一接合部，与漏极垫21D的接合部为第二接合部。另外，也可以为源极用导线WS与源极端子72SP、72SQ的接合部为第一接合部，与源极垫21S、21SE的接合部为第二接合部。
[效果]
根据第3实施方式的半导体装置10，可获得以下效果。
(3-1)源极配线30S包含多条源极用导线WS。漏极配线30D包含多条漏极用导线WD。作为源极配线30S的连接面积大于漏极配线30D的连接面积的构成，源极用导线WS的条数多于漏极用导线WD的条数。
根据该构成，可降低连接于源极配线30S的源极端子50S与源极垫21S之间的寄生电感。因此，可谋求半导体装置10的开关性能的提高。
＜第4实施方式＞
参照图15对第4实施方式的半导体装置10进行说明。第4实施方式的半导体装置10相比第3实施方式的半导体装置10来说，主要不同点在于源极垫21S及漏极垫21D的构成。以下，对与第3实施方式不同的方面进行详细说明，对与第3实施方式共通的构成要素标注相同的符号，并省略其说明。
如图15所示，第4实施方式的半导体装置10具备第2实施方式的半导体元件20。因此，在第4实施方式的半导体元件20中，源极垫21S的数量(第4实施方式中为3个)多于漏极垫21D的数量(第4实施方式中为2个)。另外，在第4实施方式中，除源极垫21SE以外的多个源极垫21S各自的面积与多个漏极垫21D各自的面积相同。由此，成为多个源极垫21S的总面积的源极面积大于成为多个漏极垫21D的总面积的漏极面积。
与第3实施方式同样，第4实施方式的半导体装置10具备作为栅极配线的栅极用导线WG、作为源极配线的源极用导线WS及作为漏极配线的漏极用导线WD。在第4实施方式中，栅极用导线WG、源极用导线WS及漏极用导线WD分别为接合线，线径互为相同。此外，栅极用导线WG的线径也可以小于源极用导线WS及漏极用导线WD这两者的线径。
源极用导线WS相对于多个源极垫21S各者各连接1条。漏极用导线WD相对于多个漏极垫21D各者各连接1条。源极垫21S的数量多于漏极垫21D的数量，所以源极用导线WS的条数多于漏极用导线WD的条数。因此，源极配线(多条源极用导线WS)的连接面积大于漏极配线(多条漏极用导线WD)的连接面积。此外，根据第4实施方式的半导体装置10，可获得与第3实施方式相同的效果。
＜第5实施方式＞
参照图16对第5实施方式的半导体装置10进行说明。第5实施方式的半导体装置10相比第3实施方式的半导体装置10来说，主要不同点在于源极用导线WS的构成。以下，对与第3实施方式不同的方面进行详细说明，对与第3实施方式共通的构成要素标注相同的符号，并省略其说明。
如图16所示，与第3实施方式同样，第5实施方式的半导体装置10具备作为栅极配线的栅极用导线WG、作为源极配线的源极用导线WS及作为漏极配线的漏极用导线WD。在第5实施方式中，栅极用导线WG、源极用导线WS及漏极用导线WD分别为接合线。源极用导线WS的线径大于栅极用导线WG及漏极用导线WD各自的线径。
源极用导线WS相对于多个源极垫21S各者各连接1条。漏极用导线WD相对于多个漏极垫21D各者各连接1条。此处，源极垫21S的数量与漏极垫21D的数量互为相同。另一方面，源极用导线WS的线径大于漏极用导线WD的线径。也就是说，源极用导线WS相对于源极垫21S的连接面积大于漏极用导线WD相对于漏极垫21D的连接面积。另外，虽未图示，但同样地源极用导线WS相对于源极端子72S的连接面积大于漏极用导线WD相对于漏极端子72D的连接面积。因此，利用源极配线(多条源极用导线WS)的连接面积大于利用漏极配线(多条漏极用导线WD)的连接面积。
此外，源极用导线WS的条数与漏极用导线WD的条数的关系可任意变更。在一例中，源极用导线WS的条数也可以多于漏极用导线WD的条数。
[效果]
根据第5实施方式的半导体装置10，可获得以下效果。
(5-1)作为源极配线30S的连接面积大于漏极配线30D的连接面积的构成，源极用导线WS的条数为漏极用导线WD的条数以上，源极用导线WS的线径大于漏极用导线WD的线径。
根据该构成，可降低连接于源极配线30S的源极端子50S与源极垫21S之间的寄生电感。因此，可谋求半导体装置10的开关性能的提高。
＜第6实施方式＞
参照图17～图19对第6实施方式的半导体装置10进行说明。第6实施方式的半导体装置10相比第1实施方式的半导体装置10来说，主要不同点在于源极配线30S及漏极配线30D的构成。以下，对与第1实施方式不同的方式进行详细说明，对与第1实施方式共通的构成要素标注相同的符号，并省略其说明。
如图17～图19，在第6实施方式的半导体装置10中，源极配线30S由源极用夹具80S构成，所述源极用夹具80S由金属制薄板形成。漏极配线30D由漏极用夹具80D构成，所述漏极用夹具80D由金属制薄板形成。
源极用夹具80S对应于多个源极垫21S的数量而设置多个。在第6实施方式中，源极垫21S为3个，所以设有3个源极用夹具80S。多个源极用夹具80S在Y方向上相互隔开排列。
在多个源极用夹具80S中，与多个源极垫21S单独连接的源极用夹具80S和连接于源极垫21SE的源极用夹具80S中，源极用夹具80S的宽度不同。连接于源极垫21SE的源极用夹具80S的宽度小于连接于源极垫21S的源极用夹具80S的宽度。另外，连接于源极垫21SE的源极用夹具80S的构成与连接于源极垫21S的源极用夹具80S的构成互为相同。在以下的源极用夹具80S的说明中，对连接于源极垫21S的源极用夹具80S的构成进行说明，省略连接于源极垫21SE的源极用夹具80S的构成的说明。
如图17所示，俯视下，源极用夹具80S形成为沿着X方向延伸的带状。源极用夹具80S包含连接于源极垫21S的源极垫连接部81S、连接于源极端子72S(72SQ)的源极端子连接部82S、以及连结源极垫连接部81S与源极端子连接部82S的源极连结部83S。在一例中，源极垫连接部81S、源极端子连接部82S及源极连结部83S一体地形成。源极用夹具80S例如通过弯曲加工而形成。
源极垫连接部81S与源极垫21S相接。源极垫连接部81S例如通过超声波接合而接合于源极垫21S。此外，源极垫连接部81S与源极垫21S的接合方法可任意变更。在一例中，源极垫连接部81S例如也可以使用焊膏等导电性接合材而接合于源极垫21S。
俯视下的源极垫连接部81S的形状为矩形，其中，X方向为长边方向，Y方向为宽度方向(短边方向)。源极垫连接部81S的宽度与源极垫21S的宽度大致相同。
源极端子连接部82S与源极端子72S的端子表面72SB相接。源极端子连接部82S例如通过超声波接合而接合于源极端子72S的端子表面72SB。此外，源极端子连接部82S与源极端子72S的接合方法可任意变更。在一例中，源极端子连接部82S例如也可以使用焊膏等导电性接合材而接合于源极端子72S。
俯视下的源极端子连接部82S的形状为矩形，其中，Y方向为长边方向，X方向为宽度方向(短边方向)。源极端子连接部82S的X方向上的长度比源极垫连接部81S的X方向上的长度短。此外，连接于源极垫21SE的源极用夹具80S的源极端子连接部82S在俯视下的形状为矩形，其中，X方向为长边方向，Y方向为短边方向。
如图18所示，源极连结部83S设置在比半导体元件20更靠源极端子72S的位置。源极连结部83S以随着从源极垫连接部81S朝向源极端子连接部82S而接近密封背面42的方式倾斜。
漏极用夹具80D对应于多个漏极垫21D的数量而设置多个。在第6实施方式中，漏极垫21D为3个，所以设有3个漏极用夹具80D。多个漏极用夹具80D在Y方向上相互隔开排列。另外，多个漏极垫21D与多个源极垫21S在Y方向上交替排列，所以多个漏极用夹具80D与多个源极用夹具80S在Y方向上交替排列。
如图17所示，在俯视下，漏极用夹具80D形成为沿X方向延伸的带状。漏极用夹具80D包含连接于漏极垫21D的漏极垫连接部81D、连接于漏极端子72D的漏极端子连接部82D、以及连结漏极垫连接部81D与漏极端子连接部82D的漏极连结部83D。在一例中，漏极垫连接部81D、漏极端子连接部82D及漏极连结部83D一体地形成。
漏极垫连接部81D与漏极垫21D相接。漏极垫连接部81D例如通过超声波接合而接合于漏极垫21D。此外，漏极垫连接部81D与漏极垫21D的接合方法可任意变更。在一例中，漏极垫连接部81D例如也可以使用焊膏等导电性接合材而接合于漏极垫21D。
俯视下的漏极垫连接部81D的形状为矩形，其中，X方向为长边方向，Y方向为宽度方向(短边方向)。漏极垫连接部81D的宽度与漏极垫21D的宽度大致相同。
漏极端子连接部82D与漏极端子72D的端子表面72DB相接。漏极端子连接部82D例如通过超声波接合而接合于漏极端子72D的端子表面72DB。此外，漏极端子连接部82D与漏极端子72D的接合方法可任意变更。在一例中，漏极端子连接部82D例如也可以使用焊膏等导电性接合材而接合于漏极端子72D。
俯视下的漏极端子连接部82D的形状为矩形，其中，Y方向为长边方向，X方向为宽度方向(短边方向)。漏极端子连接部82D的X方向上的长度比漏极垫连接部81D的X方向上的长度短。
如图19所示，漏极连结部83D设置在比半导体元件20更靠漏极端子72D的位置。漏极连结部83D以随着从漏极垫连接部81D朝向漏极端子连接部82D而接近密封背面42的方式倾斜。
第6实施方式中，漏极垫连接部81D的长边方向(X方向)上的长度与源极垫连接部81S的长边方向(X方向)上的长度相同。另一方面，因漏极垫21D的宽度小于源极垫21S的宽度，所以漏极垫连接部81D的宽度小于源极垫连接部81S的宽度。由此，在俯视下，1个漏极垫连接部81D的面积小于1个源极垫连接部81S的面积。换句话说，在俯视下，1个源极垫连接部81S的面积大于1个漏极垫连接部81D的面积。因此，第6实施方式中，1个漏极垫21D与1个漏极垫连接部81D的连接面积小于1个源极垫21S与1个源极垫连接部81S的连接面积。换句话说，1个源极垫21S与1个源极垫连接部81S的连接面积大于1个漏极垫21D与1个漏极垫连接部81D的连接面积。另一方面，连接于源极垫21SE的源极用夹具80S的源极垫连接部81S的宽度小于漏极垫连接部81D的宽度。由此，在俯视下，连接于源极垫21SE的源极用夹具80S的源极垫连接部81S的面积小于漏极垫连接部81D的面积。因此，连接于源极垫21SE的源极用夹具80S的源极垫连接部81S与源极垫21SE的连接面积小于1个漏极垫21D与1个漏极垫连接部81D的连接面积。但是，即便考虑了所述情况，在第6实施方式中，源极垫21S与源极垫连接部81S的连接面积的合计仍大于漏极垫21D与漏极垫连接部81D的连接面积的合计。
另一方面，漏极端子连接部82D的X方向上的长度与源极端子连接部82S的X方向上的长度相同。另一方面，漏极端子连接部82D的Y方向长度(宽度)小于源极端子连接部82S的Y方向长度(宽度)。换句话说，源极端子连接部82S的Y方向长度(宽度)大于漏极端子连接部82D的Y方向长度(宽度)。由此，在俯视下，1个源极垫连接部81S的面积大于1个漏极垫连接部81D的面积。因此，在第6实施方式中，1个漏极垫21D与1个漏极垫连接部81D的连接面积小于1个源极垫21S与1个源极垫连接部81S的连接面积。换句话说，1个源极垫21S与1个源极垫连接部81S的连接面积大于1个漏极垫21D与1个漏极垫连接部81D的连接面积。另一方面，连接于源极端子72SP的源极用夹具80S的源极端子连接部82S的Y方向长度(宽度)小于漏极端子连接部82D的Y方向长度(宽度)。由此，在俯视下，连接于源极端子72SP的源极用夹具80S的源极端子连接部82S的面积小于漏极垫连接部81D的面积。因此，连接于源极端子72SP的源极用夹具80S的源极端子连接部82S与源极端子72SP的连接面积小于1个漏极垫21D与1个漏极垫连接部81D的连接面积。但是，即便考虑了所述情况，在第6实施方式中，俯视下漏极端子72D与漏极端子连接部82D的连接面积的合计仍大于源极端子72SP、72SQ与源极端子连接部82S的连接面积的合计。这样一来，可以说，源极配线30S(源极用夹具80S)的连接面积大于漏极配线30D(漏极用夹具80D)的连接面积。
[效果]
根据第6实施方式的半导体装置10，可获得以下效果。
(6-1)多个源极垫21S各自的面积大于多个漏极垫21D各自的面积。源极配线30S由源极用夹具80S构成。漏极配线30D由漏极用夹具80D构成。源极用夹具80S连接于源极垫21S，漏极用夹具80D连接于漏极垫21D。
根据该构成，连接于多个源极垫21S的源极用夹具80S与源极垫21S的连接面积的合计大于连接于多个漏极垫21D的漏极用夹具80D与漏极垫21D的连接面积的合计。因此，可降低连接于源极配线30S的源极端子50S与源极垫21S之间的寄生电感。
此外，由于源极用夹具80S连接于源极垫21S与源极端子72S这两者，所以相比例如用源极用导线将源极垫21S与源极端子72S电连接的构成来看，可容易增大与源极垫21S和源极端子72S这两者的连接面积。
＜变更例＞
所述各实施方式能够以如下方式加以变更实施。另外，所述各实施方式及以下的各变更例能够在技术不矛盾的范围内相互组合实施。
·在第2及第4实施方式中，半导体元件20的漏极垫21D的面积及源极垫21S的面积的关系可任意变更。在一例中，如图20所示，各源极垫21S的宽度也可以如第1实施方式那样大于漏极垫21D的宽度。在一例中，以源极面积相对于漏极面积的比率成为5/3以上2以下的范围的方式变更源极垫21S的宽度及漏极垫21D的宽度中的至少一者。
另外，在一例中，如图21所示，源极垫21S也可以包含源极垫21S的宽度与漏极垫21D的宽度相同的窄幅源极垫21SN、及源极垫21S的宽度大于漏极垫21D的宽度的宽幅源极垫21SW。
例如，在源极配线部34连接于源极垫21S的情况下，对应于宽幅源极垫21SW的源极齿部34A的宽度大于对应于窄幅源极垫21SN的源极齿部34A的宽度。
例如，在源极用导线WS连接于源极垫21S的情况下，连接于宽幅源极垫21SW的源极用导线WS的条数多于连接于窄幅源极垫21SN的源极用导线WS的条数。
·在各实施方式中，多个漏极垫21D及多个源极垫21S的排列形态可任意变更。在一例中，在多个漏极垫21D及多个源极垫21S的排列方向上，多个源极垫21S也可以按在其排列方向上相邻的方式排列。
·在各实施方式中，半导体元件20的漏极垫21D及源极垫21S各自在俯视下的形状可任意变更。在一例中，俯视下的漏极垫21D的形状可为长边方向的两端部弯曲的长圆形，也可以为椭圆形。另外，俯视下的源极垫21S的形状可为长边方向的两端部弯曲的长圆形，也可以为椭圆形。
·在各实施方式中，半导体元件20的元件正面21上的栅极垫21G的位置可任意变更。
第1例中，如图22所示，多个源极垫21S及多个漏极垫21D从第1端部21A朝向第2端部21B按照漏极垫21D、源极垫21S、漏极垫21D、源极垫21S、漏极垫21D及源极垫21S的顺序配置。因此可以说，在第1端部21A配置漏极垫21D。配置在该第1端部21A的漏极垫21D对应于“端垫”。在以后的说明中，有时将对应于端垫的漏极垫21D称为“漏极垫21DE”。
漏极垫21DE包含凹部21DA，该凹部21DA形成在位于接近元件正面21的第1端部21A的位置的角部分。此处，在图22所示的变更例中，位于接近元件正面21的第1端部21A的位置的角部分是元件正面21的四个角中偏靠第1元件侧面23及第3元件侧面25的角部分。
栅极垫21G配置在元件正面21中由凹部21DA形成且设置在角部分的区域RB。区域RB是俯视下由凹部21DA、第1元件侧面23及第3元件侧面25包围的区域。
第2例中，栅极垫21G也可以配置在构成元件正面21的四个角的角部分以外的位置。如图23所示，多个源极垫21S中的1个第1源极垫21S1与在Y方向上和第1源极垫21S1相邻的第1漏极垫21D1中的至少一者具有凹部。在图23所示的例子中，第1源极垫21S1具有凹部21SA，第1漏极垫21D1具有凹部21DA。凹部21SA以将第1源极垫21S1中偏靠第3元件侧面25及第1漏极垫21D1的角部分切开的方式形成。凹部21DA以将第1漏极垫21D1中偏靠第3元件侧面25及第1源极垫21S1的角部分切开的方式形成。
栅极垫21G配置在凹部21SA、21DA。更详细来说，栅极垫21G配置在俯视下由凹部21SA、凹部21DA及第3元件侧面25包围的区域RC。
·在各实施方式中，配置在半导体元件20的元件正面21的第1端部21A附近的源极垫21S与第1端部21A之间的在Y方向上的距离也可以为漏极垫21D的宽度以上。另外，配置在元件正面21的第1端部21A附近的源极垫21S与第1端部21A之间的在Y方向上的距离也可以为源极垫21S的宽度以上。
·在第6实施方式中，也可以应用第2实施方式的半导体元件20作为半导体元件20。该情况下，如图24所示，源极用夹具80S的数量对应于多个源极垫21S的数量，因此，变更例的多个源极用夹具80S的数量与第6实施方式的多个源极用夹具80S的数量相同。连接于源极垫21SE的源极用夹具80S的源极垫连接部81S的宽度小于连接于其它源极垫21S的源极用夹具80S的源极垫连接部81S的宽度。
漏极用夹具80D的数量对应于多个漏极垫21D的数量，因此，变更例的多个漏极用夹具80D的数量少于第6实施方式的多个漏极用夹具80D的数量。因此，多个漏极用夹具80D的数量少于多个源极用夹具80S的数量。
如上所述，多个源极垫21S及多个源极用夹具80S各自的数量多于多个漏极垫21D及多个漏极用夹具80D各自的数量，因此，源极配线30S的连接面积大于漏极配线30D的连接面积。
·在图24的变更例中，各源极垫21S的宽度也可以如第6实施方式所述大于漏极垫21D的宽度。在一例中，以源极面积相对于漏极面积的比率成为5/3以上2以下的范围的方式变更源极垫21S的宽度及漏极垫21D的宽度中的至少一者。源极用夹具80S的宽度也可以对应于源极垫21S的宽度而变大。
·在第6实施方式中，源极用夹具80S的俯视下的形状可任意变更。在一例中，源极用夹具80S也可以按源极连结部83S的宽度随着从源极垫连接部81S朝向源极端子连接部82S而逐渐变大的方式形成。该情况下，源极端子连接部82S的宽度(Y方向上的大小)大于源极垫连接部81S的宽度(Y方向上的大小)。
·在第6实施方式中，漏极用夹具80D的俯视下的形状可任意变更。在一例中，漏极用夹具80D也可以按漏极连结部83D的宽度随着从漏极垫连接部81D朝向漏极端子连接部82D而逐渐变大的方式形成。该情况下，漏极端子连接部82D的宽度(Y方向上的大小)大于漏极垫连接部81D的宽度(Y方向上的大小)。
·在第6实施方式中，从Y方向观察的源极用夹具80S的形状可任意变更。在一例中，从Y方向观察时，源极连结部83S也可以形成为L字状。也就是说，源极连结部83S包含从源极垫连接部81S连续地沿X方向延伸的第1部分、从源极端子连接部82S弯曲地沿Z方向延伸的第2部分、以及连接第1部分与第2部分的弯曲部。
·在第6实施方式中，从Y方向观察的漏极用夹具80D的形状可任意变更。在一例中，从Y方向观察时，漏极连结部83D也可以形成为L字状。也就是说，漏极连结部83D包含从漏极垫连接部81D连续地沿X方向延伸的第1部分、从漏极端子连接部82D弯曲地沿Z方向延伸的第2部分、以及连接第1部分与第2部分的弯曲部。
·在第1及第2实施方式中，对应于源极垫21SE的源极配线部34的俯视下的形状可任意变更。在一例中，如图25所示，源极齿部34AE包含具有与其它源极齿部34AE的宽度相同的宽度的宽幅部、及比其它源极齿部34AE的宽度窄的窄幅部。窄幅部连接于源极连结部34B。由此，可增加连接源极齿部34AE与源极垫21SE的第1通孔31S的数量。此外，在第6实施方式中，对应于源极垫21SE的源极用夹具80S的构成也可以同样地变更。也就是说，连接于源极垫21SE的源极用夹具80S包含具有与其它源极用夹具80S的宽度相同的宽度的宽幅部、及比其它源极用夹具80S的宽度窄的窄幅部。
本发明中使用的用语“在～上”只要不表示根据上下文明确并非如此，则包含“在～上”和“在～的上方”的意思。因此，关于“A形成在B上”的表达，在所述各实施方式中指A与B接触而直接配置在B上，但作为变更例，指A不与B接触而配置在B的上方。也就是说，用语“在～上”不排除在A与B之间形成其它部件的构造。
本发明中使用的Z方向未必为铅直方向，也无须与铅直方向完全一致。因此，本发明的各种构造并不限定于本说明书中说明的Z方向的“上”及“下”为铅直方向的“上”及“下”。例如，也可以是X方向为铅直方向，或者Y方向为铅直方向。
＜附记＞
以下记载能够根据所述各实施方式及各变更例而掌握的技术思想。此外，为了辅助理解并不进行限定的意思，针对附记中记载的构成以括号形式表示实施方式中对应的符号。符号是作为例子示出以进行辅助理解，各符号中记载的构成要素不应限定于符号所示的构成要素。
[附记1]
一种开关元件(20)，具有形成着栅极垫(21G)、多个漏极垫(21D)及多个源极垫(21S)的元件正面(21)，且
所述多个源极垫(21S)的总面积即源极面积大于所述多个漏极垫(21D)的总面积即漏极面积。
[附记2]
根据附记1记载的开关元件，其中
所述源极面积相对于所述漏极面积的比率为5/3以上2以下。
[附记3]
根据附记1或2记载的开关元件，其中
所述多个源极垫(21S)及所述多个漏极垫(21D)这两者在沿着所述元件正面(21)的第1方向(Y方向)上交替排列。
[附记4]
根据附记3记载的开关元件，其中
所述多个源极垫(21S)各自的面积大于所述多个漏极垫(21D)各自的面积。
[附记5]
根据附记4记载的开关元件，其中
所述多个源极垫(21S)形成为相同大小，且
所述多个漏极垫(21D)形成为相同大小。
[附记6]
根据附记4或5记载的开关元件，其中
在所述第1方向(Y方向)上，所述多个源极垫(21S)的宽度大于所述多个漏极垫(21D)的宽度。
[附记7]
根据附记3至5中任一项记载的开关元件，其中
所述多个源极垫(21S)的宽度与所述多个漏极垫(21D)的宽度相同，且
所述多个源极垫(21S)的数量多于所述多个漏极垫(21D)的数量。
[附记8]
根据附记3至7中任一项记载的开关元件，其中
从相对于所述元件正面(21)垂直的方向(Z方向)观察时，所述多个源极垫(21S)及所述多个漏极垫(21D)分别为长方形，该长方形中，将所述第1方向(Y方向)设为宽度方向，将沿着所述元件正面(21)并且与所述第1方向(Y方向)正交的第2方向(X方向)设为长边方向。
[附记9]
根据附记3至8中任一项记载的开关元件，其中
所述多个源极垫(21S)及所述多个漏极垫(21D)中的任一者包含端垫(21SE)，所述端垫(21SE)配置在所述第1方向(Y方向)上的述元件正面(21)的第1端部(21A)附近，
所述端垫(21SE)包含凹部(21SA)，所述凹部(21SA)形成在位于接近所述第1端部(21A)的位置的角部分，
所述栅极垫(21G)配置在由所述凹部(21SA)形成且设置在所述角部分的区域(RA)。
[附记10]
根据附记3至8中任一项记载的开关元件，其中
所述多个源极垫(21S)中的1个第1源极垫(21S1)及在所述第1方向(Y方向)上与所述第1源极垫(21S1)相邻的第1漏极垫(21D1)中的至少一者具有凹部(21SA、21DA)，
所述栅极垫(21G)配置在所述凹部(21SA、21DA)。
[附记11]
根据附记3至8中任一项记载的开关元件，其中
所述多个源极垫(21S)及所述多个漏极垫(21D)中的任一者包含端垫(21SE)，所述端垫(21SE)配置在所述第1方向(Y方向)上的所述元件正面(21)的第1端部(21A)附近，
配置有所述端垫(21SE)的所述元件正面(21)的所述第1端部(21A)与所述端垫(21SE)之间的在所述第1方向(Y方向)上的距离，小于所述多个源极垫(21S)及所述多个漏极垫(21D)各自的宽度。
[附记12]
根据附记1至11中任一项记载的开关元件，其中
所述开关元件(20)为GaNHEMT。
[附记13]
一种半导体装置(10)，具备：
附记1至12中任一项记载的开关元件(20)、
密封所述开关元件(20)的密封树脂(40)、以及
从所述密封树脂(40)露出的栅极端子(50G)、源极端子(50S)及漏极端子(50D)。
[附记14]
根据附记13记载的半导体装置，具备：
栅极配线(30G)，连接所述栅极垫(21G)与所述栅极端子(50G)；
源极配线(30S)，连接所述多个源极垫(21S)与所述源极端子(50S)；以及
漏极配线(30D)，连接所述多个漏极垫(21D)与所述漏极端子(50D)；且
所述源极配线(30S)的连接面积大于所述漏极配线(30D)的连接面积。
[附记15]
根据附记14记载的半导体装置，其中
所述源极配线(30S)包含连接所述源极垫(21S)与所述源极端子(72S)的源极用夹具(80S)，
所述漏极配线(30D)包含连接所述漏极垫(21D)与所述漏极端子(72D)的漏极用夹具(80D)，
作为所述源极配线(30S)的连接面积大于所述漏极配线(30D)的连接面积的构成，所述源极用夹具(80S)的连接面积大于所述漏极用夹具(80D)的连接面积。
[附记16]
根据附记15记载的半导体装置，其中
所述源极用夹具(80S)包含连接于所述源极垫(21S)的源极垫连接部(81S)，
所述漏极用夹具(80D)包含连接于所述漏极垫(21D)的漏极垫连接部(81D)，
作为所述源极用夹具(80S)的连接面积大于所述漏极用夹具(80D)的连接面积的构成，所述源极垫连接部(81S)的宽度大于所述漏极垫连接部(81D)的宽度。
[附记17]
根据附记15记载的半导体装置，其中
作为所述源极用夹具(80S)的连接面积大于所述漏极用夹具(80D)的连接面积的构成，所述源极用夹具(80S)的数量多于所述漏极用夹具(80D)的数量。
[附记18]
根据附记14记载的半导体装置，其中
所述源极配线(30S)包含：
多个第1源极用通孔(31S)，连接于所述多个源极垫(21S)各者；
多个第2源极用通孔(32S)，连接于所述源极端子(50S)；以及
源极配线部(34)，连接所述多个第1源极用通孔(31S)与所述多个第2源极用通孔(32S)；且
所述漏极配线(30D)包含：
多个第1漏极用通孔(31D)，连接于所述多个漏极垫(21D)各者；
多个第2漏极用通孔(32D)，连接于所述漏极端子(50D)；以及
漏极配线部(35)，连接所述多个第1漏极用通孔(31D)与所述多个第2漏极用通孔(32D)。
[附记19]
根据附记18记载的半导体装置，其中
作为所述源极配线(30S)的连接面积大于所述漏极配线(30D)的连接面积的构成，所述多个第1源极用通孔(31S)及所述多个第2源极用通孔(32S)的总数多于所述多个第1漏极用通孔(31D)及所述多个第2漏极用通孔(32D)的总数。
[附记20]
根据附记14记载的半导体装置，其中
所述源极配线(30S)包含多条源极用导线(WS)，且
所述漏极配线(30D)包含多条漏极用导线(WD)。
[附记21]
根据附记20记载的半导体装置，其中
作为所述源极配线(30S)的连接面积大于所述漏极配线(30D)的连接面积的构成，所述源极用导线(WS)的线径与所述漏极用导线(WD)的线径相同，所述源极用导线(WS)的条数多于所述漏极用导线(WD)的条数。
[附记22]
根据附记20记载的半导体装置，其中
作为所述源极配线(30S)的连接面积大于所述漏极配线(30D)的连接面积的构成，所述源极用导线(WS)的线径大于所述漏极用导线(WD)的线径，所述源极用导线(WS)的条数与所述漏极用导线(WD)的条数相同。
以上说明仅为例示。业者认识到，除以说明本发明的技术为目的而例举的构成要素及方法(制造工艺)以外，可考虑更多的组合及替换。本发明意图包括包含权利要求书在内的本发明的范围内所包含的所有代替、变化及变更。
[符号的说明]
10:半导体装置
11:支撑基板
20:半导体元件(开关元件)
21:元件正面
21A:第1端部
21B:第2端部
21G:栅极垫
21S,21SE:源极垫
21SA:凹部
21SN:窄幅源极垫
21SW:宽幅源极垫
21S1:第1源极垫
21D,21DE:漏极垫
21DA:凹部
21D1:第1漏极垫
22:元件背面
23～26:第1～第4元件侧面
27:第1端部
30G:栅极配线
30S:源极配线
30D:漏极配线
31G,31S,31D:第1通孔
32G,32S,32D:第2通孔
33:栅极配线部
34:源极配线部
34A,34AE:源极齿部
34B:源极连结部
35:漏极配线部
35A:漏极齿部
35B:漏极连结部
40:密封树脂
41:密封正面
42:密封背面
43～46:第1～第4密封侧面
47:第1密封部
48:第2密封部
50G:栅极端子
50S:源极端子
50D:漏极端子
60:半导体基板
61:缓冲层
62:电子移行层
63:电子供给层
64:二维电子气(2DEG)
65:栅极层
65A:底面
65B:上表面
65C:隆脊部
65D:第1延伸部
65E:第2延伸部
66D:漏极电极
66G:栅极电极
66S:源极电极
66SA:源极接触部
66SB:场板部
66SC:端部
67:钝化层
67A:源极开口
67B:漏极开口
68:层间绝缘膜
70:引线框架
71:晶粒座
71A:突出部
71B:晶粒座表面
71E:外部电极部
71F:凸缘部
72G:栅极端子
72GE:外部电极部
72GF:凸缘部
72D:漏极端子
72DA:突出部
72DB:端子表面
72DE:外部电极部
72DF:凸缘部
72S:源极端子
72SP,72SQ:源极端子
72SA:突出部
72SB:端子表面
72SE:外部电极部
72SF:凸缘部
80S:源极用夹具
81S:源极垫连接部
82S:源极端子连接部
83S:源极连结部
80D:漏极用夹具
81D:漏极垫连接部
82D:漏极端子连接部
83D:漏极连结部
SD:接合材
RA,RB,RC:区域
WG:栅极用导线
WD:漏极用导线
WS:源极用导线。

Claims (14)

1.一种开关元件，具有形成着栅极垫、多个漏极垫及多个源极垫的元件正面，且所述多个源极垫的总面积即源极面积大于所述多个漏极垫的总面积即漏极面积。
2.根据权利要求1所述的开关元件，其中
所述源极面积相对于所述漏极面积的比率为5/3以上2以下。
3.根据权利要求1或2所述的开关元件，其中
所述多个源极垫及所述多个漏极垫这两者在沿着所述元件正面的第1方向上交替排列。
4.根据权利要求3所述的开关元件，其中
所述多个源极垫各自的面积大于所述多个漏极垫各自的面积。
5.根据权利要求4所述的开关元件，其中
所述多个源极垫形成为相同大小，且
所述多个漏极垫形成为相同大小。
6.根据权利要求4或5所述的开关元件，其中
在所述第1方向上，所述多个源极垫的宽度大于所述多个漏极垫的宽度。
7.根据权利要求3至5中任一项所述的开关元件，其中
所述多个源极垫的宽度与所述多个漏极垫的宽度相同，且
所述多个源极垫的数量多于所述多个漏极垫的数量。
8.根据权利要求3至7中任一项所述的开关元件，其中
从相对于所述元件正面垂直的方向观察时，所述多个源极垫及所述多个漏极垫分别为长方形，该长方形中，将所述第1方向设为宽度方向，将沿着所述元件正面并且与所述第1方向正交的第2方向设为长边方向。
9.根据权利要求3至8中任一项所述的开关元件，其中
所述多个源极垫及所述多个漏极垫中的任一者包含端垫，所述端垫配置在所述第1方向上的所述元件正面的第1端部附近，
所述端垫包含凹部，所述凹部形成在位于接近所述第1端部的位置的角部分，且
所述栅极垫配置在由所述凹部形成且设置在所述角部分的区域。
10.根据权利要求3至8中任一项所述的开关元件，其中
所述多个源极垫中的1个第1源极垫及在所述第1方向上与所述第1源极垫相邻的第1漏极垫中的至少一者具有凹部，且
所述栅极垫配置在所述凹部。
11.根据权利要求3至8中任一项所述的开关元件，其中
所述多个源极垫及所述多个漏极垫中的任一者包含端垫，所述端垫配置在所述第1方向上的所述元件正面的第1端部附近，
配置着所述端垫的所述元件正面的所述第1端部与所述端垫之间的在所述第1方向上的距离，小于所述多个源极垫及所述多个漏极垫各自的宽度。
12.根据权利要求1至11中任一项所述的开关元件，其中
所述开关元件为GaNHEMT。
13.一种半导体装置，具备：
根据权利要求1至12中任一项所述的开关元件、
密封所述开关元件的密封树脂、以及
从所述密封树脂中露出的栅极端子、源极端子及漏极端子。
14.根据权利要求13所述的半导体装置，具备：
栅极配线，连接所述栅极垫与所述栅极端子；
源极配线，连接所述多个源极垫与所述源极端子；以及
漏极配线，连接所述多个漏极垫与所述漏极端子；且
所述源极配线的连接面积大于所述漏极配线的连接面积。
CN202311311394.8A 2022-10-14 2023-10-11 开关元件及半导体装置 Pending CN117894829A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-165571 2022-10-14
JP2022165571A JP2024058298A (ja) 2022-10-14 2022-10-14 スイッチング素子および半導体装置

Publications (1)

Publication Number Publication Date
CN117894829A true CN117894829A (zh) 2024-04-16

Family

ID=90625625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311311394.8A Pending CN117894829A (zh) 2022-10-14 2023-10-11 开关元件及半导体装置

Country Status (3)

Country Link
US (1) US20240128338A1 (zh)
JP (1) JP2024058298A (zh)
CN (1) CN117894829A (zh)

Also Published As

Publication number Publication date
JP2024058298A (ja) 2024-04-25
US20240128338A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
US8748995B2 (en) Nitride semiconductor device with metal layer formed on active region and coupled with electrode interconnect
US11881479B2 (en) Nitride semiconductor device
US10833185B2 (en) Heterojunction semiconductor device having source and drain pads with improved current crowding
WO2014097524A1 (ja) 半導体装置
US8866231B2 (en) Nitride semiconductor device
US12094826B2 (en) Semiconductor device
CN117894829A (zh) 开关元件及半导体装置
US11984387B2 (en) Plurality of stacked transistors attached by solder balls
CN113410288B (zh) 半导体装置
US20220319964A1 (en) Semiconductor device
US20240136434A1 (en) Nitride semiconductor element and nitride semiconductor device
WO2023084927A1 (ja) 半導体装置
US20230378013A1 (en) Semiconductor device
US11538779B2 (en) Semiconductor device with electrode pad having different bonding surface heights
US20240313059A1 (en) Nitride semiconductor device and nitride semiconductor module
CN115732555B (zh) 氮化物半导体器件、互连结构及其制造方法
US20240088282A1 (en) Semiconductor device and semiconductor module
WO2024000475A1 (en) Semiconductor packaged device and method for manufacturing thereof
JP2024143377A (ja) 窒化物半導体装置、および半導体モジュール
CN118591889A (zh) 半导体装置和半导体模块
CN118591886A (zh) 半导体模块和半导体组件
CN118511288A (zh) 半导体封装器件及其制造方法
CN118284963A (zh) 氮化物基半导体器件及其制造方法
CN117981074A (zh) 半导体封装器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication