CN117879398A - 马达驱动芯片和马达驱动装置 - Google Patents

Abstract

本申请提供的马达驱动芯片和装置，涉及控制技术领域，包括信号输入端口、解码器、驱动器和驱动信号输出端口；信号输入端口用于基于微控制器时钟信号输出端输出的时钟信号，从微控制器的数据信号输出端接收串行数据信号，以及将所接收到的串行数据信号提供至解码器；解码器从串行数据信号的地址字段提取地址数据，将驱动芯片的地址位与地址数据进行比较，当地址位与地址数据相同时，从串行数据信号的功能字段提取功能数据，以及将功能数据提供至驱动器；驱动器基于功能数据，通过驱动信号输出端口向至少一个马达发送驱动信号，以驱动至少一个马达工作。实施本申请提供的技术方案，可以降低微控制器的复杂度，从而降低马达驱动装置的成本。

Description

马达驱动芯片和马达驱动装置

技术领域

本申请涉及控制技术领域，具体涉及一种马达驱动芯片和马达驱动装置。

背景技术

随着电子工业技术的发展、以及各种自动化电子产品（例如电动玩具、小型家电等）的大量普及，各种马达应用也越来越广，相应的驱动芯片也是种类繁多。

现有技术中，为了控制一个马达的正反转，用于驱动马达的主控芯片通常需要两根控制信号线与该一个马达连接。然而，某些电动产品中通常设置多个马达，当一个主控芯片驱动多个马达时，例如N个马达，则在主动芯片与N个马达之间需要设置2N根控制信号线。这就需要主控芯片上设置更多的端口数量，导致主控芯片的系统设计复杂，增加了主控芯片的成本；此外，过多的信号线导致主控芯片与多个驱动马达之间的信号线庞杂，增加了电路板的版图以及布线的复杂度，从而增加了生产成本。

发明内容

本申请实施例提供的马达驱动芯片和马达驱动装置，可以降低微控制器的复杂度，从而降低马达驱动装置的成本。

第一方面，本申请实施例提供了一种马达驱动芯片，包括：信号输入端口、解码器、逻辑控制器和驱动信号输出端口；信号输入端口与微控制器中的时钟信号输出端以及数据信号输出端连接，驱动信号输出端口与至少一个马达连接；信号输入端口用于基于时钟信号输出端输出的时钟信号，从数据信号输出端接收串行数据信号，以及将所接收到的串行数据信号提供至解码器；解码器，从串行数据信号的地址字段提取地址数据，将驱动芯片的地址位与地址数据进行比较，当地址位与地址数据相同时，从串行数据信号的功能字段提取功能数据，以及将功能数据提供至逻辑控制器；逻辑控制器，基于功能数据，通过驱动信号输出端口向至少一个马达发送驱动信号，以驱动至少一个马达工作。

本申请实施例提供的马达驱动芯片，可以连接多个马达；当马达驱动芯片包括多个时，该多个马达驱动芯片复用同一条时钟信号总线和数据信号总线，以从微控制器接收时钟信号和串行数据信号。也即是说，本申请实施例提供的马达驱动芯片，可以使得微控制器仅需要设置时钟信号输出端和数据信号输出端该两个输出端口、且电路板上仅需要设置时钟信号总线和数据信号总线该两条信号总线，即可实现对多个（例如6个）马达的驱动。而现有技术中当需要驱动多个马达时，主控芯片需要设置多个输出端口，电路板上需要设置多条信号线，主控芯片的输出端口的数目以及电路板上的信号线的数目，均是所要驱动的马达的数目的2倍；例如当需要驱动6个马达时，现有技术中的主控芯片需要设置12个输出端口，且需要通过12条信号线将主控芯片与马达连接，由此大大增加了主控芯片的端口数量以及电路板上信号线的数目。由此，与现有技术相比，本申请实施例提供的马达驱动芯片，可以降低微控制器的输出端口的数量，从而可以降低微控制器的复杂度，进而降低微控制器的设计成本以及生产成本。此外，本申请实施例提供的马达驱动芯片，还可以降低电路板上微控制器与马达之间的信号线的数量，还可以降低布线的复杂度。

在一种可能的实现方式中，解码器具体用于：对串行数据信号的帧格式进行校验，其中，帧格式包括起始字段、地址字段、功能字段和结束字段，校验包括以下至少一项：校验帧格式中每一个字段所包括的比特位的数目是否为预设数目；校验帧格式中每一个字段中的有效位对应的值是否为预设值；当串行数据信号的帧格式校验成功时，将地址位与串行数据信号中的地址数据进行比较。

在一种可能的实现方式中，解码器还用于：当检测出地址位与串行数据信号中的地址数据不同时，丢弃串行数据信号。

在一种可能的实现方式中，驱动信号输出端口包括第一驱动信号输出端口和第二驱动信号输出端口，至少一个马达包括第一马达，第一驱动信号输出端口和第二驱动信号输出端口，均与第一马达连接；功能数据用于指示第一驱动信号输出端口输出的信号以及第二驱动信号输出端口输出的信号。

在一种可能的实现方式中，驱动信号输出端口还包括第三驱动信号输出端口和第四驱动信号输出端口，至少一个马达还包括第二马达，第三驱动信号输出端口和第四驱动信号输出端口，均与第二马达连接；功能数据还用于指示第三驱动信号输出端口输出的信号以及第四驱动信号输出端口输出的信号。

在一种可能的实现方式中，马达驱动芯片还包括异常处理模块，异常处理模块用于：检测预设周期内信号输入端口是否接收到数据；当预设周期内信号输入端口未接收到数据时，通过驱动信号输出端口控制至少一个马达停止工作。

本申请实施例通过设置异常处理模块，可以在微控制器出现异常（例如掉电或者程序执行异常）时，及时控制马达停止运动，避免马达基于逻辑控制器13传输的信号持续运动。在一种可能的实现方式中，异常处理模块可以包括数值比较器和计数器。

在一种可能的实现方式中，马达驱动芯片还包括温度检测模块，温度检测模块用于：检测马达驱动芯片的温度是否大于或等于预设温度；当马达驱动芯片的温度大于或等于预设温度时，通过驱动信号输出端口控制至少一个马达停止工作。

由于马达运转会产生热量，通过设置温度检测模块，可以对马达运转产生的热量进行实时监测，从而避免马达温度过高将马达驱动芯片烧坏，从而可以对马达驱动芯片进行过热保护。在一种可能的实现方式中，温度检测模块可以包括比较器和放大器。

在一种可能的实现方式中，马达驱动芯片还包括地址端口，地址端口用于设置驱动芯片的地址位。

在一种可能的实现方式中，信号输入端口包括多个；马达驱动芯片包括相对设置的第一边和第二边，驱动信号输出端口设置于靠近第一边的一侧，多个信号输入端口和地址端口设置于靠近第二边的一侧；其中，多个信号输入端口和地址端口之间交替间隔设置。

第二方面，本申请实施例提供一种马达驱动装置，该马达驱动装置包括：微控制器以及如第一方面所述的马达驱动芯片；其中，马达驱动芯片的信号输入端口包括时钟信号输入端口和数据信号输入端口；时钟信号输入端口，通过时钟信号总线与微控制器的时钟信号输出端连接；数据信号输入端口，通过数据信号总线与微控制器的数据信号输出端连接。

附图说明

图1是本申请实施例提供的马达驱动装置的一个应用场景示意图；

图2是本申请实施例提供的马达驱动芯片的一个芯片架构示意图；

图3是本申请实施例提供的马达驱动芯片的又一个芯片架构示意图；

图4是本申请实施例提供的马达驱动芯片的一个端口排布结构示意图；

图5是本申请实施例提供的马达驱动芯片的一个封装结构示意图；

图6是本申请实施例提供的马达驱动芯片的一个兼容普通控制模式的封装结构示意图。

具体实施方式

为了使本领域的技术人员更好地理解本说明书中的技术方案，下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。

在本申请实施例的描述中，“例如”或者“举例来说”等词用于表示作例子、例证或说明。本申请实施例中被描述为“例如”或者“举例来说”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“例如”或者“举例来说”等词旨在以具体方式呈现相关概念。

在本申请实施例的描述中，术语“多个”的含义是指两个或两个以上。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

请参考图1，图1是本申请实施例提供的马达驱动装置100的一个应用场景示意图。如图1所示的场景中，包括马达驱动装置100和马达，马达驱动装置100驱动马达运行。如图1所示，马达驱动装置100包括马达驱动芯片和微控制器（MCU，Micro Control Unit）C。其中，微控制器也可以称为主控芯片。本申请实施例中，对马达驱动装置100所包括的马达驱动芯片的数目不做具体限定，可以包括一个、两个或多个，根据实际场景的需要设置，图1中示意性的示出了马达驱动芯片1、马达驱动芯片2、马达驱动芯片3和马达驱动芯片4该四个马达驱动芯片。此外，本申请实施例中，一个马达驱动芯片可以驱动一个或多个马达，对每一个马达驱动芯片所驱动的马达的数目不做具体限定，根据实际场景的需要设置，图1中示意性的示出了马达驱动芯片1驱动马达M1和马达M2两个马达，马达驱动芯片2驱动马达M3一个马达，马达驱动芯片3驱动马达M4一个马达，马达驱动芯片4驱动马达M5和马达M6两个马达。本申请实施例中，当马达驱动装置100包括多个马达驱动芯片时，该多个马达驱动芯片可以具有相同的结构。

本申请实施例中，微控制器C可以包括时钟信号输出端co和数据信号输出端do。马达驱动芯片包括信号输入端口和驱动信号输出端口，其中，信号输入端口包括时钟信号输入端口ci和数据信号输入端口di。每一个马达驱动芯片的时钟信号输入端口ci，通过时钟信号总线与与微控制器C中的时钟信号输出端co连接，每一个马达驱动芯片的数据信号输入端口di，通过数据信号总线与微控制器C中的数据信号输出端do连接。每一个马达驱动芯片的驱动信号输出端口，与马达连接。微控制器C可以包括但不限于PLC（ProgrammableLogic Controller，可编程逻辑控制器）、FPGA（Field-Programmable Gate Array，现场可编程门阵列）、单片机等各种控制器件。

本申请实施例中，马达驱动芯片基于时钟信号输入端口ci接收到的时钟信号，通过数据信号输入端口di接收串行数据信号。然后，马达驱动芯片将马达驱动芯片中预先设置的地址位与串行数据信号中地址字段的地址数据进行比较，当马达驱动芯片中的地址位与串行数据信号中地址字段的地址数据相同时，基于串行数据信号中功能字段的功能数据，通过驱动信号输出端口向所连接的马达发送驱动信号。

从图1中可以看出，本申请实施例提供的马达驱动装置100，通过设置马达驱动芯片，使得每一个马达驱动芯片可以连接多个马达；当马达驱动芯片包括多个时，该多个马达驱动芯片复用同一条时钟信号总线和数据信号总线，以从微控制器接收时钟信号和串行数据信号。也即是说，本申请实施例提供的马达驱动装置100，微控制器C仅需要设置时钟信号输出端co和数据信号输出端do该两个输出端口、且电路板上仅需要设置时钟信号总线和数据信号总线该两条信号总线，即可实现对多个（例如图1所示的6个）马达的驱动。而现有技术中当需要驱动多个马达时，主控芯片需要设置多个输出端口，电路板上需要设置多条信号线，主控芯片的输出端口的数目以及电路板上的信号线的数目，均是所要驱动的马达的数目的2倍；例如当需要驱动6个马达时，现有技术中的主控芯片需要设置12个输出端口，且需要通过12条信号线将主控芯片与马达连接，由此大大增加了主控芯片的端口数量以及电路板上信号线的数目。再例如图6所示的普通马达驱动方式，马达驱动芯片上设置有INA~IND四个输入端口，微控制器C需要设置四个输出端口，微控制器C通过四条数据信号线与马达驱动芯片连接，以驱动两个马达；而本申请实施例中，当驱动两个马达时，微控制器C只需要设置两个输出端，通过一条数据信号线和一条时钟信号线该两条信号线，与马达驱动芯片连接，以驱动两个马达。由此，与现有技术相比，本申请实施例提供的马达驱动装置100，可以降低微控制器C的输出端口的数量，从而可以降低微控制器C的复杂度，进而降低微控制器C的设计成本以及生产成本。此外，本申请实施例提供的马达驱动装置100，还可以降低电路板上微控制器C与马达之间的信号线的数量，还可以降低布线的复杂度。

基于图1所示的马达驱动装置100，下面以图1中所示的马达驱动芯片1为例，结合图1和图2，对马达驱动芯片的结构以及工作原理进行更为详细的描述。请继续参考图2，图2是本申请实施例提供的马达驱动芯片200的一个芯片架构示意图。如图2所示，马达驱动芯片200包括信号输入端口10，信号输入端口10包括时钟信号输入端口ci和数据信号输入端口di，信号输入端口10与微控制器C的时钟信号输出端co和数据信号输出端do连接。此外，马达驱动芯片200还包括接口缓冲器11、解码器12、逻辑控制器13和驱动信号输出端口14。接口缓冲器11设置于信号输入端口10和解码器12之间，逻辑控制器13设置于解码器12和驱动信号输出端口14之间。信号输入端口10基于微控制器C发出的时钟信号，从微控制器C接收串行数据信号。信号输入端口10将所接收到的串行数据信号存储至接口缓冲器11，以对所接收到的串行数据信号进行缓冲。

解码器12按照预先设置的帧格式，对接口缓冲器11缓冲的串行数据信号解码。具体的，串行数据信号的帧格式可以包括起始字段、地址字段、功能字段和结束字段。解码器12可以对串行数据信号的帧格式进行校验，校验成功后执行后续动作，如果校验不成功，则丢弃该串行数据信号。对帧格式的校验可以包括以下至少一项：校验每一个字段所包括的比特位的数目是否为预设数目；校验每一个字段中的有效位（也可以称为校验位）对应的值是否为预设值。举例来说，假设预先约定的起始字段的位数为六个比特位，约定该六个比特位中第二和第三个比特位为校验位，并且该第二和第三个比特位的值约定为“00”。解码器12对地址字段进行校验时，可以校验地址字段所包括的比特位是否为六个比特位、以及该六个比特位中第二和第三个比特位是否为“00”。需要说明的是，解码器12需要对每一个字段进行校验，当所有的字段均正确时，则指示对帧格式校验成功，也即串行数据信号为有效信号。当解码器12对帧格式校验成功后，可以进一步将地址字段中的地址数据与预先设置的马达驱动芯片200的地址位进行比对，确定地址字段中的地址数据与马达驱动芯片200的地址位是否相同。当地址字段中的地址数据与马达驱动芯片200的地址位不同时，可以将串行数据信号丢弃；当地址字段中的地址数据与马达驱动芯片200的地址位相同时，则提取功能字段对应的功能数据，以及将功能数据提供至逻辑控制器13。

逻辑控制器13基于串行数据信号中功能字段对应的功能数据，生成控制信号通过驱动信号输出端口14发送至马达，以对马达进行控制。功能数据用于指示驱动信号输出端口输出的信号，也即功能数据用于指示控制与马达驱动芯片200连接的哪一个马达工作以及马达的工作方向。假设功能数据除了校验位之外，还包括四位比特位。该四位比特位中，其中两位用于指示控制马达M1，另外两位控制马达M2工作；二位比特位控制为：00对应马达停止，10对应马达正转，01对应马达反转，11对应马达刹车。

此外，本申请实施例中，驱动信号输出端口14的端口数量可以包括四个，其中两个输出端口o1和o2分别通过两根信号线与马达M1连接，另外两个输出端口o3和o4通过两根信号线与马达M2连接。则功能数据用于指示驱动信号输出端口14中的o1~o4输出的信号。假设功能数据指示控制马达M2正向工作，则逻辑控制器13通过驱动信号输出端口14中的o1~o4输出的信号例如可以为“0010”。

请继续参考图3，图3是本申请实施例提供的马达驱动芯片的又一个芯片架构示意图。与图2所示的马达驱动芯片200不同的是，图3所示的马达驱动芯片300中，除了包括图2所示的马达驱动芯片200的结构之外，还包括异常处理模块15、内部基准模块16、内部时钟模块17和温度检测模块18。其中，异常处理模块15与信号输入端口10和驱动信号输出端口14连接。异常处理模块15用于检测预设周期内信号输入端口10是否接收到数据，当预设周期内信号输入端口10未接收到数据时，可以通过驱动信号输出端口14控制马达驱动芯片300所连接的马达停止工作。假设“00”代表控制马达M1和马达M2停止工作。当信号输入端口10在预设时间周期内未接收到串行数据信号时，异常处理模块15可以通过驱动信号输出端口14中的o1~o4输出“0000”以控制马达M1和马达M2停止工作。本申请实施例通过设置异常处理模块15，可以在微控制器C出现异常（例如掉电或者程序执行异常）时，及时控制马达停止运动，避免马达基于逻辑控制器13传输的信号持续运动。在一种可能的实现方式中，异常处理模块15可以包括数值比较器和计数器。

内部基准模块16分别与内部时钟模块17以及温度检测模块18连接。内部时钟模块17设置于信号输入端口10和内部基准模块16之间；温度检测模块18设置于内部基准模块16和驱动信号输出端口14之间。内部基准模块16可以提供马达驱动芯片300内部的基准数据和基准信号。例如，内部基准模块16可以提供基准时钟信号，此外，内部基准模块16还可以保存有预设温度阈值。内部基准模块16可以向内部时钟模块17提供基准时钟信号，内部时钟模块17基于微控制器C发送的时钟信号，对基准时钟信号进行校准，从而使得马达驱动芯片300的时钟信号和微控制器C之间的时钟信号同步，以准确的基于时钟周期对串行数据信号解码。另外，温度检测模块18实时对马达驱动芯片300的温度进行检测，以及将检测到的马达驱动芯片300的温度与内部基准模块16存储的预设温度阈值进行比较，当马达驱动芯片300的温度大于或等于预设温度阈值时，温度检测模块18可以通过驱动信号输出端口14控制马达驱动芯片300所连接的马达停止工作。由于马达运转会产生热量，通过设置温度检测模块18，可以对马达运转产生的热量进行实时监测，从而避免马达温度过高将马达驱动芯片300烧坏，从而可以对马达驱动芯片300进行过热保护。在一种可能的实现方式中，温度检测模块18可以包括比较器和放大器。

需要说明的是，图3中示意性的示出了马达驱动芯片300同时包括异常处理模块15和温度检测模块18的情况，在其他可能的实现方式中，马达驱动芯片300可以包括异常处理模块15和温度检测模块18中的任一项。例如，马达驱动芯片300可以仅包括异常处理模块15，不包括温度检测模块18；或者，马达驱动芯片300可以仅包括温度检测模块18，不包括异常处理模块15。

在以上任意实施例所示的马达驱动芯片的结构的基础上，本申请实施例所述的马达驱动芯片，还可以包括地址端口，该地址端口用于设置马达驱动芯片的地址位。进一步参看图4，图4是本申请实施例提供的马达驱动芯片的一个端口排布结构400示意图4。如图4所示，马达驱动芯片还包括地址端口a1和地址端口a2，地址端口a1和地址端口a2共同决定马达驱动芯片的地址位。地址端口a1可以与马达驱动芯片电源端或者公共地连接，或者地址端口a1也可以悬空；同样，地址端口a2可以与马达驱动芯片的电源端或者公共地连接，或者地址端口a2也可以悬空。举例来说，假设图1所示的马达驱动芯片1的地址位为“00”、马达驱动芯片2的地址位为“01”，则马达驱动芯片1的地址端口a1和地址端口a2均与马达驱动芯片的公共地连接；马达驱动芯片2的地址端口a1与马达驱动芯片的公共地连接，马达驱动芯片2的地址端口a2与马达驱动芯片的电源端连接。需要说明的是，在其他可能的实现方式中，马达驱动芯片可以不设置地址端口，可以设置有寄存器，该寄存器用于存储马达驱动芯片的地址位。此外，图4所示的马达驱动芯片的端口数目为示意性的，基于马达驱动装置中所包括的马达驱动芯片的数目来设置。例如，当马达驱动装置包括两个马达驱动芯片时，马达驱动芯片可以设置一个地址端口。

本申请实施例所示的马达驱动芯片中，驱动信号输出端口可以设置于马达驱动芯片的一侧，地址端口和信号输入端口可以设置于马达驱动芯片的另外一侧，地址端口可以与信号输入端口交替间隔设置。继续参考图4，如图4所示，马达驱动芯片包括相对设置的第一边S1和第二边S2，马达驱动芯片上的驱动信号输出端口o1~o4设置于靠近第一边S1的一侧；马达驱动芯片的信号输入端口10中的时钟信号输入端口ci和数据信号输入端口di，均设置于靠近第二边S2的一侧；地址端口a1和地址端口a2也设置于靠近第二边S2的一侧。此外，信号输入端口和地址端之间交替间隔设置；从图4中可以看出，地址端口a1设置于时钟信号输入端口ci和数据信号输入端口di之间；时钟信号输入端口ci设置于地址端口a1和地址端口a2之间。此外，如图4所示的端口排布结构中，还包括电源端vdd和公共地gnd，其中驱动信号输出端口o1~o4设置于电源端vdd和公共地gnd之间；电源端vdd设置于驱动信号输出端口o1~o4与信号输入端口10之间。本申请实施例提供的马达驱动芯片的端口排布结构，可以实现将马达驱动芯片集成于普通的单面PCB板上，且在单面PCB板上不需要跳线，从而可以简化PCB版的设计和工艺。

基于图4所示的马达驱动芯片的端口排布结构400，本申请实施例进一步提供了基于马达驱动芯片的封装结构。如图5所示，图5是本申请实施例提供的马达驱动芯片的一个封装结构示意图。下面结合图4和图5进行描述。如图5所示的用于封装马达驱动芯片的PCB板引线框架中，PCB板上公共地GND环绕马达驱动芯片的第一边、第二边和第三边该三个侧边，PCB板上电源端VDD设置于马达驱动芯片的第四边，该第四边未设置输入输出端口、且未被公共地GND环绕。PCB板上电源端VDD与马达驱动芯片上的电源端vdd连接，PCB板上公共地GND与马达驱动芯片上的公共地gnd连接。PCB板上输入输出端口以及地址端口均设置于公共地GND的外围。其中，输出端口OUTA~OUTD设置于靠近第一边S1的一侧，且分别与马达驱动芯片上的驱动信号输出端口o1~o4一一对应连接；输入端口DATA、A1、CLK、A2设置于靠近第二边S2的一侧，输入端口DATA与马达驱动芯片的数据信号输入端口di连接，输入端口A1与马达驱动芯片的地址端口a1连接，输入端口CLK与马达驱动芯片的时钟信号输入端口ci连接，输入端口A2与马达驱动芯片的地址端口a2连接。

需要说明的是，本申请实施例提供的用于封装马达驱动芯片的PCB板引线框架，还可以兼容现有技术中的马达驱动方式，如图6所示，图6是本申请实施例提供的一个兼容通用马达驱动芯片的封装结构示意图。与图5所示的封装结构不同的是，图6所示的封装结构示意图中，PCB板引线框架包括INA~IND四个输入端口。当采用本申请实施例提供的马达驱动芯片进行马达驱动时，输入端口INA与马达驱动芯片的数据信号输入端口di连接，输入端口INB与马达驱动芯片的地址端口a1连接，输入端口INC与马达驱动芯片的时钟信号输入端口ci连接，输入端口IND与马达驱动芯片的地址端口a2连接；当采用通用技术中的马达驱动芯片驱动马达时，微控制器C需要设置四个输出端口，主控芯片通过四条数据信号线，分别与输入端口INA~IND连接具体的，当兼容现有技术中的马达驱动方式时，可以在马达驱动芯片上设置选择器。选择器可以设置于如图2所示的接口缓冲器11与解码器12之间，选择器的输出端分别与解码器12和逻辑控制器13连接。当需要采用传统的四输出端口微控制器驱动两马达时，选择器将信号输入端口10传输的信号提供至逻辑控制器13，逻辑控制器13将输出信号通过驱动信号输出端口提供至马达；当需要采用本申请实施例提供的串行数据传输的方式驱动马达时，选择器将信号输入端口10传输的信号提供至解码器12。

以上所述者，仅为本公开的示例性实施例，不能以此限定本公开的范围。即但凡依本公开教导所作的等效变化与修饰，皆仍属本公开涵盖的范围内。本领域技术人员在考虑说明书及实践真理的公开后，将容易想到本公开的其他实施方案。

本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未记载的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的范围和精神由权利要求限定。

Claims (10)

1.一种马达驱动芯片，其特征在于，包括信号输入端口、解码器、逻辑控制器和驱动信号输出端口；

所述信号输入端口与微控制器中的时钟信号输出端以及数据信号输出端连接，所述驱动信号输出端口与至少一个马达连接；

所述信号输入端口用于基于所述时钟信号输出端输出的时钟信号，从所述数据信号输出端接收串行数据信号，以及将所述串行数据信号提供至所述解码器；

所述解码器，从所述串行数据信号的地址字段提取地址数据，将所述驱动芯片的地址位与所述地址数据进行比较，当所述地址位与所述地址数据相同时，从所述串行数据信号的功能字段提取功能数据，以及将所述功能数据提供至所述逻辑控制器；

所述逻辑控制器，基于所述功能数据，通过所述驱动信号输出端口向所述至少一个马达发送驱动信号，以驱动所述至少一个马达工作。

2.根据权利要求1所述的马达驱动芯片，其特征在于，所述解码器具体用于：

对所述串行数据信号的帧格式进行校验，其中，所述帧格式包括起始字段、地址字段、功能字段和结束字段，所述校验包括以下至少一项：校验所述帧格式中每一个字段所包括的比特位的数目是否为预设数目；校验所述帧格式中每一个字段中的有效位对应的值是否为预设值；

当所述串行数据信号的帧格式校验成功时，将所述地址位与所述地址数据进行比较。

3.根据权利要求1或2所述的马达驱动芯片，其特征在于，所述解码器还用于：

当检测出所述地址位与所述串行数据信号中的地址数据不同时，丢弃所述串行数据信号。

4.根据权利要求1所述的马达驱动芯片，其特征在于，所述驱动信号输出端口包括第一驱动信号输出端口和第二驱动信号输出端口，所述至少一个马达包括第一马达，所述第一驱动信号输出端口和所述第二驱动信号输出端口，均与所述第一马达连接；

所述功能数据用于指示所述第一驱动信号输出端口输出的信号以及所述第二驱动信号输出端口输出的信号。

5.根据权利要求4所述的马达驱动芯片，其特征在于，所述驱动信号输出端口还包括第三驱动信号输出端口和第四驱动信号输出端口，所述至少一个马达还包括第二马达，所述第三驱动信号输出端口和所述第四驱动信号输出端口，均与所述第二马达连接；

所述功能数据还用于指示所述第三驱动信号输出端口输出的信号以及所述第四驱动信号输出端口输出的信号。

6.根据权利要求1所述的马达驱动芯片，其特征在于，所述马达驱动芯片还包括异常处理模块，所述异常处理模块用于：

检测预设周期内所述信号输入端口是否接收到数据；

当所述预设周期内所述信号输入端口未接收到数据时，通过所述驱动信号输出端口控制所述至少一个马达停止工作。

7.根据权利要求1所述的马达驱动芯片，其特征在于，所述马达驱动芯片还包括温度检测模块，所述温度检测模块用于：

检测所述马达驱动芯片的温度是否大于或等于预设温度；

当所述马达驱动芯片的温度大于或等于预设温度时，通过所述驱动信号输出端口控制所述至少一个马达停止工作。

8.根据权利要求1所述的马达驱动芯片，其特征在于，所述马达驱动芯片还包括地址端口，所述地址端口用于设置所述驱动芯片的地址位。

9.根据权利要求8所述的马达驱动芯片，其特征在于，所述信号输入端口包括多个；

所述马达驱动芯片包括相对设置的第一边和第二边，所述驱动信号输出端口设置于靠近所述第一边的一侧，多个所述信号输入端口和所述地址端口设置于靠近所述第二边的一侧；其中，多个所述信号输入端口和所述地址端口之间交替间隔设置。

10.一种马达驱动装置，其特征在于，包括微控制器以及如权利要求1~9任一项所述的马达驱动芯片；其中，

所述马达驱动芯片的信号输入端口包括时钟信号输入端口和数据信号输入端口；

所述时钟信号输入端口，通过时钟信号总线与所述微控制器的时钟信号输出端连接；

所述数据信号输入端口，通过数据信号总线与所述微控制器的数据信号输出端连接。