CN117877409A - 显示装置以及显示装置的上电方法 - Google Patents

Abstract

本申请提供一种显示装置以及显示装置的上电方法，属于显示技术领域，本申请提供的显示装置包括电源管理集成电路、源极驱动器、时序控制器以及显示面板，电源管理集成电路被配置为输出数据驱动信号，时序控制器被配置为输出数据锁存信号，并根据数据驱动信号的电压值调整数据锁存信号的上升沿，源极驱动器被配置为在数据锁存信号的下降沿时点根据数据驱动信号输出灰阶电压信号，显示面板被配置为接收灰阶电压信号并显示，通过调整数据锁存信号的上升沿和源极驱动器接收数据驱动信号而开始上电的先后顺序，降低在源极驱动器的上电时段内发生电压抽载而导致显示装置出现黑屏的问题。

Description

显示装置以及显示装置的上电方法

技术领域

本申请涉及显示技术领域，具体涉及一种显示装置以及显示装置的上电方法。

背景技术

显示装置的像素单元正常点亮以向时序控制器(TCON，Timing Controller)提供使其工作的驱动电压，向源极驱动器以及栅极驱动器提供使其工作的驱动电压为前提，这些驱动电压通常由电源管理集成电路(Power Management IC，PMIC)供给至时序控制器、源极驱动器以及栅极驱动器的。

在源极驱动器的上电时段内，如果出现源极驱动器的数据驱动电压(VAA)还没有正常输出而作为电压负载的源极驱动器又需要抽载的情况，则会触发PMIC过流保护，如逐周期电流限制保护，以至于PMIC没有数据驱动电压输出而导致像素无法正常点亮，显示装置出现黑屏。

发明内容

本申请提供一种显示装置，可以解决因在源极驱动器的上电时段内发生电压抽载而导致显示装置出现黑屏的问题。

第一方面，本申请的实施例提供一种显示装置，包括：

电源管理集成电路，所述电源管理集成电路被配置为输出数据驱动信号；

时序控制器，所述时序控制器与所述电源管理集成电路电性连接，所述时序控制器被配置为输出所述数据锁存信号，并根据所述数据驱动信号的电压值调整所述数据锁存信号的上升沿；

源极驱动器，所述源极驱动器与所述电源管理集成电路以及所述时序控制器电性连接，所述源极驱动器被配置为接收所述数据锁存信号以及所述数据驱动信号，并在所述数据锁存信号的下降沿时点根据所述数据驱动信号输出灰阶电压信号；

显示面板，所述显示面板被配置为接收所述灰阶电压信号并显示。

在本申请的实施例提供的显示装置中，所述时序控制器被配置为侦测所述数据驱动信号的电压值大于或者等于目标电压值时的第一时点，并控制所述数据锁存信号的上升沿时点不早于所述第一时点。

在本申请的实施例提供的显示装置中，所述时序控制器被配置为控制所述上升沿时点为第二时点，所述第二时点和所述第一时点之间相差预设时长。

在本申请的实施例提供的显示装置中，所述时序控制器还被配置为接收指令信号并根据所述指令信号输出控制信号；

所述电源管理集成电路还被配置为基于所述控制信号分时输出电压值不同的所述数据驱动信号。

在本申请的实施例提供的显示装置中，所述控制信号包括n个控制子信号，所述时序控制器被配置为根据所述指令信号输出n个所述控制子信号中的第p个控制子信号；

所述电源管理集成电路被配置为根据所述第p个控制子信号输出与所述第p个控制子信号对应的所述数据驱动信号，其中，在上电起始时点至上电稳定时点之间包括连续的p个上电时段，在任意相邻的两个所述上电时段内，所述数据驱动信号在第一个所述上电时段内的电压值小于在第二个所述上电时段内的电压值，且所述数据驱动信号在第p个上电时段内的电压值等于所述数据驱动信号的工作电压值，p和n均为大于或者等于2的整数，且n大于或者等于p。

在本申请的实施例提供的显示装置中，在任意相邻的两个所述上电时段内，所述数据驱动信号在第二个所述上电时段内的电压值和在第一个所述上电时段内的电压值之间的差值等于所述数据驱动信号的工作电压值的p分之一。

在本申请的实施例提供的显示装置中，任意两个所述上电时段的时长相等。

第二方面，本申请的实施例还提供一种显示装置的上电方法，包括以下步骤：

获取源极驱动器接收到的数据驱动信号的电压值；

比较所述数据驱动信号的电压值和所述目标电压值之间的大小并输出比较结果；

基于所述比较结果调整数据锁存信号的上升沿。

在本申请的实施例提供的一种显示装置的上电方法中，所述基于所述比较结果调整数据锁存信号的上升沿的步骤包括：

基于所述数据驱动信号的电压值大于或者等于所述目标电压值的所述比较结果，获取所述数据驱动信号的电压值大于或等于所述目标电压值的第一时点；

控制所述数据锁存信号的上升沿时点不早于所述第一时点。

在本申请的实施例提供的一种显示装置的上电方法中，所述上电方法还包括：

基于所述数据驱动信号的电压值小于所述目标电压的电压值的比较结果，重复执行所述获取所述源极驱动器接收到的数据驱动信号的电压值的步骤。

在本申请的实施例提供的显示装置中，由时序控制器获取数据驱动信号的电压值来调整数据锁存信号的上升沿，以调整数据锁存信号持续为上升沿时段和源极驱动器接收数据驱动信号而进行的上电时段之间的先后顺序，减小电源管理集成电路在源极驱动器的上电时段内产生的瞬间大电流，避免电源管理集成电路因瞬间大电流而进入逐周期电流限制保护状态，从而解决在源极驱动器的上电时段内发生电压抽载而导致显示装置出现黑屏的问题。

附图说明

图1为本申请的实施例提供的显示装置的一种框图；

图2为图1所示出的数据驱动器的一种框图；

图3为电源管理集成电路触发OCP机制时数据驱动信号的波形的示意图；

图4为图1所示出的数据锁存信号以及数据驱动信号的第一种波形的示意图；

图5为图1所示出的数据锁存信号以及数据驱动信号的第二种波形的示意图；

图6为图1所示出的电源管理集成电路输出的数据驱动信号的第三种波形的示意图；

图7为图1所示出的电源管理集成电路输出的数据驱动信号的第四种波形的示意图；

图8为时序控制器中的寄存器设定的示意图；

图9为本申请的实施例提供的显示装置的上电方法的第一种流程的示意图；

图10为本申请的实施例提供的显示装置的上电方法的第二种流程的示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。所描述的实施例仅用于对本发明创造的思想进行解释说明，而不应视为对本申请的保护范围的限制。

在本申请提供的一些实施例中，如图1所示，显示装置1000包括显示面板100、源极驱动器200、时序控制器400以及电源管理集成电路500。

时序控制器400分别与电源管理集成电路500以及源极驱动器200电性连接，电源管理集成电路500还与源极驱动器200电性连接，源极驱动器200还与显示面板100电性连接。

其中，显示面板100被配置为接收灰阶电压信号(下文将述)并显示。

具体的，显示面板100包括m*n个像素单元PX、m条数据线(DL1至DLm)、n条扫描线(GL1至GLn)。m*n个像素单元PX阵列布置于显示面板100的显示区，m条数据线(DL1至DLm)沿第一方向d1排布且沿第二方向d2延伸，n条扫描线(GL1至GLn)沿第二方向d2排布且沿第一方向d1延伸，每个像素单元PX与一条数据线和一条扫描线电性连接。

其中，每个像素单元PX至少包括一开关薄膜晶体管(图中未示出)以及一像素电极(图中未示出)，开关薄膜晶体管的栅极与一条扫描线GL电性连接，开关薄膜晶体管的源极与一条数据线DL电性连接，开关薄膜晶体管的漏极与像素电极电性连接。

同一行像素单元PX的开关薄膜晶体管与同一条扫描线电性连接，同一列像素单元PX的开关薄膜晶体管与同一条数据线电性连接。在任一行像素单元PX中，开关薄膜晶体管接收扫描线传输的扫描信号导通而将数据线传输的灰阶电压信号经开关薄膜晶体管提供至像素电极，以对像素电极进行充电。

其中，源极驱动器200被配置为接收时序控制器400提供的数据锁存信号TP以及电源管理集成电路提供的数据驱动信号VAA，源极驱动器200在数据锁存信号TP的下降沿时点根据数据驱动信号VAA输出灰阶电压信号。具体的，源极驱动器200将灰阶电压信号提供至m条数据线DL1至DLm。

在本申请提供的实施例中，源极驱动器200响应于数据锁存信号TP的上升沿而对显示数据RGB(下文将述)进行锁存，并响应于数据锁存信号TP的下降沿输出经锁存的显示数据RGB转换而成的灰阶电压信号。

具体的，如图2所示，源极驱动器200包括数据寄存器201、数据锁存器202、数模转换器203以及输出缓冲器204。

数据寄存器201包括用于寄存显示数据RGB的多个寄存器单元，寄存器单元的数量对应于源极驱动器200的输出通道的数量。例如，假设源极驱动器200具有384个输出通道，则数据寄存器201可具有384个寄存器单元。

数据锁存器202包括多个锁存器单元，每个锁存器单元响应于数据锁存信号TP的上升沿而对数据寄存器201的显示数据RGB进行锁存，具体的，每个锁存器单元响应于数据锁存信号TP的上升沿时点而开始对数据寄存器201的显示数据RGB进行锁存。依照前述的示例，数据锁存器202可包括384个锁存器单元，一个锁存器单元响应于一个数据锁存信号TP的上升沿将一个寄存器单元中的一个显示数据RGB进行锁存。

数模转换器203包括多个数模转换单元，多个数模转换单元将多个锁存器单元中锁存的显示数据RGB(显示数据为数字信号)转换成对应的灰阶电压信号(灰阶电压信号为模拟信号)。依照前述的示例，数模转换器203可包括384个数模转换单元。

输出缓冲器204包括多个缓冲单元，多个输出缓冲单元与多个数模转换单元一一对应且电性连接，且多个输出缓冲单元与多个输出通道一一对应且电性连接。每个缓冲单元向对应的输出通道输出经对应的数模转换单元转换得到的灰阶电压信号。每个缓冲单元响应于接收到的数据锁存信号TP的下降沿而将数模转换器203输出的灰阶电压信号输出至对应的输出通道，具体的，每个缓冲单元响应于数据锁存信号TP的下降沿时点而开始将数模转换器203输出的灰阶电压信号输出至对应的输出通道，以提供至对应列像素单元中的开关薄膜晶体管的源极。数据驱动信号VAA的电压值作为输出缓冲器204的上限电压值，也即最大的伽马(Gamma)电压值。

依照前述的示例，输出缓冲器204包括384个缓冲单元，从384个缓冲单元输出的各个灰阶电压信号经像素单元PX的开关薄膜晶体管提供至像素单元PX的像素电极，以对像素电极进行充电。示例性的，缓冲单元被图2示为有运算放大器OPA形成的电压跟随器，尽管实际情况可以不限于此。

源极驱动器200的多个输出通道与多列像素单元PX一一对应，即多个输出通道中的每一个输出通道都连接到不同的一列像素单元PX的开关薄膜晶体管的源极。当扫描信号提供到当前行像素单元PX时，当前行像素单元PX的开关薄膜晶体管的栅极接收到高电平，以控制该行像素单元的开关薄膜晶体管导通，此时，来自源极驱动器200的每个输出通道的输出信号(即灰阶电压信号)对当前行像素单元PX的像素电极进行充电。

源极驱动器200通常采用源极驱动集成电路(IC)的形式，即源极驱动器200包括多个源极驱动IC。多个源极驱动IC中的每个可以被提供在带载封装TCP中，或者作为膜上芯片(COF)。源极驱动IC也可以直接安装在显示面板100上。

其中，时序控制器400被配置为输出数据锁存信号TP以及根据数据驱动信号VAA的电压值调整数据锁存信号TP的上升沿。

相关技术中，如果数据锁存信号TP在数据驱动信号VAA上电完成以前便开始从低电平上升至高电平，而作为电压负载的源极驱动器200需要进行抽载时，则会触发电源管理集成电路500的OCP(逐周期电流限制保护，Over Current Protection)机制，如图3所示，以至于电源管理集成电路500没有输出，导致显示面板100黑屏。

基于此，本实施例提出由时序控制器400获取数据驱动信号VAA的电压值来调整数据锁存信号TP的上升沿，以调整数据锁存信号TP持续为上升沿时段和源极驱动器200接收数据驱动信号VAA而进行的上电时段之间的先后顺序，减小电源管理集成电路500在源极驱动器200的上电时段内产生的瞬间大电流，降低电源管理集成电路500因瞬间大电流而进入OCP状态而使显示面板100黑屏的出现。

具体的，时序控制器400可通过I2C总线(Inter－Integrated Circuit，两线式串行总线)与电源管理集成电路500电性连接，从而时序控制器400通过I2C通道传输以数字信号为载体存在的控制信号到电源集成管理电路500，以调整数据驱动信号VAA的电压值。

除此以外，时序控制器400响应于外部输入的控制信号(如水平同步控制信号(Hsync)、垂直同步信号(Vsync)、主时钟信号CLK等)，基于外部输入的视频信号和/或图像信号产生数据驱动控制信号DDC以及显示数据RGB，并将数据驱动控制信号DDC和显示数据RGB施加于源极驱动器200。其中，数据驱动控制信号DDC包括源极移位时钟性信号、源极起始脉冲信号、数据锁存信号TP等。

其中，电源管理集成电路500被配置为向源极驱动器200输出数据驱动信号VAA。

具体的，电源管理集成电路500除向源极驱动器200提供数据驱动信号VAA以外，还向源极驱动器200提供伽马电压信号VGAM，向时序控制器400提供用以供电的电源电压信号VDD，向显示面板100中的像素单元PX的开关薄膜晶体管提供导通电压信号VGH以及关断电压信号VGL，以及向显示面板100内部提供公共电极电压信号VCOM。

值得一提的是，如图1所示，显示装置1000还包括栅极驱动器300。

栅极驱动器300被配置为将扫描信号提供到扫描线GL1至GLn。具体的，栅极驱动器300响应于时钟信号依次在扫描线GL1、GL2、…GLn上输出扫描信号以控制相应扫描线GL上的开关薄膜晶体管的导通以及关闭。

时序控制器400还基于外部输入的控制信号产生栅极驱动控制信号GDC，并将栅极驱动控制信号GDC施加到栅极驱动器300中。其中，栅极驱动控制信号GDC可以包括栅极起始信号、栅极输出使能信号等。

进一步的，在本申请提供的一些实施例中，时序控制器400被配置为侦测数据驱动信号的电压值大于或等于目标电压值的第一时点，并控制数据锁存信号的上升沿时点不早于第一时点。

示例性的，如图4所示，在第一时点t1，经侦测到的数据驱动信号VAA的电压值Vtest等于预先设定的目标电压值Vtar。时序控制器400侦测到数据驱动信号VAA的电压值Vtest等于目标电压值Vtar以后，获取数据驱动信号VAA的电压值Vtest等于目标电压值Vtar对应的第一时点t1，在确定第一时点t1的基础上，控制数据锁存信号TP的上升沿时点tr晚于第一时点t1。

应当理解，图4所示的数据锁存信号TP的上升沿时点tr指数据锁存信号TP的电压值自低电平切换至高电平的起始时点。

基于图4所示的情形，源极驱动器200在上电稳定以后，即源极驱动器接收到的数据驱动信号的电压值达到目标电压值Vtar并维持在目标电压值Vtar以后，时序控制器400再开始输出为高电平的数据锁存信号TP，从而使数据驱动信号VAA的上电时段和数据锁存信号TP的上升沿时段在时间上不存在交叠，减少上电时段产生的瞬间大电流，从而避免电源管理集成电路500因上电时段产生的瞬间大电流而进入OCP状态而导致显示面板100出现黑屏。

其中，“源极驱动器200在上电稳定以后”指源极驱动器200接收到的数据驱动信号VAA的电压值稳定以后，也即源极驱动器200接收到的数据驱动信号VAA的电压值在某一时点起及这某一时点以后不再变化。

图4仅是本实施例的一种示例，在另一些实施例中，时序控制器400在确定第一时点t1的基础上，直接控制数据锁存信号TP的电压值于第一时点t1从低电平切换至高电平，即控制数据锁存信号TP的上升沿时点tr为第一时点t1。

进一步的，在本申请的实施例提供的一些实施例中，时序控制器400被配置为控制数据锁存信号TP的上升沿时点为第二时点，且第二时点和第一时点之间相差预设时长。

示例性的，如图5所示，数据锁存信号TP的电压值VTP在第二时点t2从低电平切换至高电平，第二时点t2比第一时点t1晚预设时长Δt。

在本实施例中，通过时序控制器400控制数据锁存信号TP的上升沿时点tr为第二时点t2，实现数据锁存信号TP的上升沿时点tr晚于第一时点t1一预设时长Δt，确保数据驱动信号VAA的电压值达到稳定之后，时序控制器400再输出为高电平的数据锁存信号TP，从而源极驱动器200的上电时段和数据锁存信号TP的上升沿时段在时间上不存在交叠，减小上电时段产生的瞬时大电流，避免电源管理集成电路500进入OCP状态而导致显示面板100出现黑屏。

其中，预设时长的具体大小取决于显示装置1000的机种类型。

进一步的，在本申请的实施例提供的一些实施例中，时序控制器400还被配置为接收指令信号并根据指令信号输出控制信号。

其中，指令信号为时序控制器400所接收的来自外部源的信号，时序控制器400基于接收到的指令信号输出与指令信号对应的控制信号。也就是说，时序控制器400接收到的指令信号不同则时序控制器400输出的控制信号不同。并且，控制信号是可以以数字信号的形式经I2C总线传输至电源集成管理电路500。

电源管理集成电路500还被配置为基于接收到的控制信号分时输出电压值不同的数据驱动信号。

其中，“分时输出电压值不同的数据驱动信号”指，电源集成管理电路500在第m预设时段输出的数据驱动信号的电压值和在第m+1预设时段输出的数据驱动信号的电压值不同。m为大于或者等于1的整数。

在本实施例提供的显示装置1000中，时序控制器400通过接收到的指令信号分时对数据驱动信号的电压值进行调整，从而针对数据驱动电压带载做阶梯式细分，以减小源极驱动器200的上电启动瞬间产生的大电流。

进一步的，控制信号包括n个控制子信号，时序控制器400被配置为根据指令信号输出n个所述控制子信号中的第p个控制子信号。

电源管理集成电路500被配置为根据第p个控制子信号输出与第p个控制子信号对应的数据驱动信号。其中，在源极驱动器200的上电起始时点至源极驱动器200的上电稳定时点之间包括连续的p个上电时段。而在连续的p个上电时段中，任意相邻的两个上电时段内，数据驱动信号在第一个上电时段内的电压值小于在第二个上电时段内的电压值，且数据驱动信号在第p个上电时段内的电压值等于数据驱动信号的工作电压值。p和n均为大于或者等于2的整数，且n大于p。

需要注意的是，“源极驱动器200的上电起始时点”指源极驱动器200接收到的数据驱动信号VAA的电压值从0伏(V)开始增大所对应的时点。“源极驱动器200的上电稳定时点”指源极驱动器200接收到的数据驱动信号的电压值增大至工作电压值(也即目标电压值Vtar)所对应的时点。显示装置的特性不同则数据驱动电压的工作电压值大小不同，一般来讲，数据驱动信号VAA的工作电压值在14V至20V的范围以内。

示例性的，时序控制器400根据指令信号输出第二个控制子信号，则电源管理集成电路500根据第二个控制子信号输出与第二个控制子信号对应的数据驱动信号。

如图6所示，数据驱动信号VAA在源极驱动器200的上电起始时点ts至源极驱动器200的上电稳定时点tw之间包括连续的两个上电时段t21、t22。在连续的两个上电时段t21、t22中，数据驱动信号VAA在第一个上电时段t21内的电压值vaa2_1小于在第二个上电时段t22内的电压值vaa2_2，并且，数据驱动信号VAA在第二个上电时段t22内的电压值vaa2_2等于数据驱动信号VAA的工作电压值Vtar。

如此一来，在源极驱动器200的上电过程中，通过时序控制器400针对数据驱动信号VAA的电压做两阶梯细分，减小源极驱动器200的上电启动瞬间产生的大电流。

示例性的，时序控制器400根据指令信号输出第四个控制子信号，电源管理集成电路500根据第四个控制子信号输出与第四个控制子信号对应的数据驱动信号。

如图7所示，数据驱动信号VAA在源极驱动器200的上电起始时点ts至源极驱动器200的上电稳定时点tw之间包括连续的四个上电时段t41、t42、t43以及t44。

在连续的四个上电时段t41～t44中，数据驱动信号VAA在第一个上电时段t41内的电压值vaa4_1小于在第二个上电时段t42内的电压值vaa4_2，数据驱动信号VAA的第二个上电时段t42内的电压值vaa4_2小于在第三个上电时段t43内的电压值vaa4_3，数据驱动信号VAA的第三个上电时段t43内的电压值vaa4_3小于在第四个上电时段t44内的电压值vaa4_4，且数据驱动信号VAA在第四个上电时段t44内的电压值vaa4_4等于数据驱动信号VAA的工作电压值Vtar。

如此一来，在源极驱动器200的上电过程中，通过时序控制器400针对第二数据驱动信号VAA2做四阶梯细分，以减小源极驱动器200的上电启动瞬间产生的大电流。

进一步的，在本申请的实施例提供的一些实施例中，在任意相邻的两个上电时段内，数据驱动信号在第二个上电时段内的电压值和在第一个上电时段内的电压值之间的差值等于数据驱动信号的工作电压值的p分之一。

示例性的，在本实施例中，时序控制器400中的寄存器存储了2比特(bit)的控制子信号。如图8所示，第一控制子信号对应存储于bit1为0且bit2为0，第二控制子信号对应存储于bit1为0且bit2为1，第三控制子信号对应存储于bit1为1且bit2为0，第四控制子信号对应存储于bit1为1且bit2为1。

具体的，如图5所示，数据驱动信号VAA的电压值在源极驱动器200的上电过程中做了两阶梯细分，则数据驱动信号VAA在第二个上电时段t22内的电压值vaa2_2和第一个上电时段t22内的电压值vaa2_1之间的差值等于数据驱动信号VAA的工作电压值Vtar的二分之一。

具体的，如图6所示，数据驱动信号VAA的电压值在源极驱动器200的上电过程中做了四阶梯细分，即数据驱动信号VAA自上电起始时点ts至上电稳定时点tw具有四个上电时段，则数据驱动信号VAA在第三个上电时段t43内的电压值vaa4_3和第二个上电时段t42内的电压值vaa4_2之间的差值等于数据驱动信号VAA的工作电压值Vtar的四分之一。换言之，数据驱动信号VAA的电压值在这四个上电时段内满足等差数列关系。

进一步的，在本申请的实施例提供的一些实施例中，如图5以及图6所示，任意两个上电时段的时长相等。

需要注意的是，本实施例中所指的“任意两个上电时段的时长相等”指，将上电起始时点至上电稳定时点之间的时段等分为p个上电时段。基于上电起始时点至上电稳定时点之间的时段被等分为p个上电时段，故在p个上电时段中的任意一个上电时段的具体时长取决于p的具体数值以及源极驱动器200上电实际所需时长。对于同一源极驱动器200而言，p的具体数值不同则上电时段的具体时长不同。

第二方面，如图9所示，本申请的实施例还提供一种显示装置的上电方法2000至少包括步骤S2001、步骤S2002以及步骤S2003。

步骤S2001，获取电源管理集成电路输出的数据驱动信号的电压值。

在步骤S2001中，可以是实时获取数据驱动信号的电压值，也可以是依照设定的时间间隔获取数据驱动信号的电压值。

步骤S2002，比较数据驱动信号的电压值和目标电压值之间的大小并输出比较结果；

在步骤S2002中，目标电压值为显示装置开机上电以前便已设定的电压值。

步骤S2003，基于比较结果调整数据锁存信号的上升沿。

具体的，步骤S2003包括：

步骤S20031，基于数据驱动信号的电压值大于或者等于目标电压值的比较结果，获取数据驱动信号的电压值大于或者等于目标电压值的第一时点。

步骤S20032，控制数据锁存信号的上升沿时点不早于第一时点。

在步骤S20032中，数据锁存信号的上升沿时点指数据锁存信号的电压值自低电平切换至高电平的起始时点。

基于步骤S20032，当数据驱动信号的电压值经上电达到稳定(即数据驱动信号的电压值经上电达到数据驱动信号的工作电压值)以后，数据锁存信号再从低电平切换至高电平，从而使数据驱动信号的上电时段和数据锁存信号的上升沿时段在时间上错开，可以减少上电时段产生的瞬时电流。

步骤S20032具体为控制数据驱动信号的上升沿时点为第二时点，第二时点和第一时点之间相差预设时长。

进一步的，在一些实施例中，如图10所示，显示装置的上电方法2000还包括步骤S2004，基于数据驱动信号的电压值小于目标电压值的比较结果，重复执行步骤S2001“获取源极驱动器接收到的数据驱动信号的电压值”。

如此一来，直到源极驱动器接收到的第二数据驱动信号的电压值满足大于或者等于目标电压值的预设条件，数据锁存信号的上升沿时点才得以调整。

当然，本申请还可有其他多种实施例，在不背离本申请的精神及其实质要点的情况下，熟悉本领域的技术人员可根据本申请作出各种相应的改变和变形，但这些相应的改变和变形都应属于本申请所附的权利要求的保护范围。

Claims (10)

1.一种显示装置，其特征在于，包括：

电源管理集成电路，所述电源管理集成电路被配置为输出数据驱动信号；

时序控制器，所述时序控制器与所述电源管理集成电路电性连接，所述时序控制器被配置为输出数据锁存信号，并根据所述数据驱动信号的电压值调整所述数据锁存信号的上升沿；

源极驱动器，所述源极驱动器与所述电源管理集成电路以及所述时序控制器电性连接，所述源极驱动器被配置为接收所述数据锁存信号以及所述数据驱动信号，并在所述数据锁存信号的下降沿时点根据所述数据驱动信号输出灰阶电压信号；

显示面板，所述显示面板被配置为接收所述灰阶电压信号并显示。

2.根据权利要求1所述的显示装置，其特征在于，所述时序控制器被配置为侦测所述数据驱动信号的电压值大于或者等于目标电压值时的第一时点，并控制所述数据锁存信号的上升沿时点不早于所述第一时点。

3.根据权利要求2所述的显示装置，其特征在于，所述时序控制器被配置为控制所述上升沿时点为第二时点，所述第二时点和所述第一时点之间相差预设时长。

4.根据权利要求1至3任一项所述的显示装置，其特征在于，所述时序控制器还被配置为接收指令信号并根据所述指令信号输出控制信号；

所述电源管理集成电路还被配置为基于所述控制信号分时输出电压值不同的所述数据驱动信号。

5.根据权利要求4所述的显示装置，其特征在于，所述控制信号包括n个控制子信号，所述时序控制器被配置为根据所述指令信号输出n个所述控制子信号中的第p个控制子信号；

所述电源管理集成电路被配置为根据所述第p个控制子信号输出与所述第p个控制子信号对应的所述数据驱动信号，其中，在上电起始时点至上电稳定时点之间包括连续的p个上电时段，在任意相邻的两个所述上电时段内，所述数据驱动信号在第一个所述上电时段内的电压值小于在第二个所述上电时段内的电压值，且所述数据驱动信号在第p个上电时段内的电压值等于所述数据驱动信号的工作电压值，p和n均为大于或者等于2的整数，且n大于或者等于p。

6.根据权利要求5所述的显示装置，其特征在于，在任意相邻的两个所述上电时段内，所述第二数据驱动信号在第二个所述上电时段内的电压值和在第一个所述上电时段内的电压值之间的差值等于所述数据驱动信号的工作电压值的p分之一。

7.根据权利要求5或6所述的显示装置，其特征在于，任意两个所述上电时段的时长相等。

8.一种显示装置的上电方法，其特征在于，包括以下步骤：

获取源极驱动器接收到的数据驱动信号的电压值；

比较所述数据驱动信号的电压值和目标电压值之间的大小并输出比较结果；

基于所述比较结果调整数据锁存信号的上升沿。

9.根据权利要求8所述的显示装置的上电方法，其特征在于，所述基于所述比较结果调整数据锁存信号的上升沿的步骤包括：

基于所述数据驱动信号的电压值大于或者等于所述目标电压值的所述比较结果，获取所述数据驱动信号的电压值大于或等于所述目标电压值的第一时点；

控制所述数据锁存信号的上升沿时点不早于所述第一时点。

10.根据权利要求9所述的显示装置的上电方法，其特征在于，所述上电方法还包括：

基于所述数据驱动信号的电压值小于所述目标电压的电压值的比较结果，重复执行所述获取所述源极驱动器接收到的数据驱动信号的电压值的步骤。