CN117877404A - 显示装置 - Google Patents

Abstract

一种显示装置包括：显示区域，包括多个像素以及电连接到多个像素的数据线和栅线；非显示区域，与显示区域邻近设置；多个焊盘，设置在非显示区域的一侧；栅控制线，电连接到多个焊盘中的至少一个，并且供应栅控制信号；驱动电压线，电连接到多个焊盘中的至少一个，并且供应驱动电压；防静电电路，电连接到栅控制线；扫描驱动器，基于从栅控制线接收的栅控制信号生成栅信号，并且将栅信号供应给栅线；以及屏蔽层，与驱动电压线为一体，以覆盖防静电电路的顶部。

Description

显示装置

技术领域

本公开涉及显示装置。

背景技术

随着信息化社会的发展，对用于以各种方式显示图像的显示装置提出了越来越多的要求。例如，在诸如智能电话、数码相机、膝上型计算机、导航装置和智能电视的各种电子装置中使用显示装置。在显示装置中，由于显示面板的每个像素可以包括能够自发光的发光元件，因此能够在没有向显示面板提供光的背光单元的情况下显示图像。

显示装置可以包括包含多个像素以及连接到像素的数据线和栅线的显示区域以及设置在显示区域周围并包括焊盘单元和扇出线的非显示区域。非显示区域可以包括连接到扇出线的防静电电路。

发明内容

本公开的各方面提供能够通过保护包括氧化物类晶体管的防静电电路或点亮电路来防止防静电电路或点亮电路的晶体管的阈值电压偏移的显示装置。

然而，本公开的各方面不限于上述记载的一个或多个方面。通过参考下面给出的本公开的详细描述，本公开的以上和其他方面对于本公开所属领域的普通技术人员将变得更加显而易见。

根据实施例，显示装置可以包括：显示区域，包括多个像素以及电连接到多个像素的数据线和栅线；非显示区域，与显示区域邻近设置；多个焊盘，设置在非显示区域的一侧；栅控制线，电连接到多个焊盘中的至少一个，并且供应栅控制信号；防静电电路，电连接到栅控制线；扫描驱动器，基于从栅控制线接收的栅控制信号生成栅信号，并且将栅信号供应给栅线；以及屏蔽层，覆盖防静电电路的顶部。

防静电电路可以包括包含氧化物类半导体区的晶体管。

屏蔽层可以包括不与晶体管的半导体区重叠的多个孔。

显示装置可以进一步包括连接到多个焊盘中的至少一个并且供应低电位电压的低电位线。屏蔽层可以与低电位线为一体，以覆盖防静电电路的顶部。可替代地，显示装置可以进一步包括电连接到多个焊盘中的至少一个并且供应驱动电压的驱动电压线。屏蔽层可以与驱动电压线为一体，以覆盖防静电电路的顶部。

显示装置可以进一步包括：栅高电压线，电连接到多个焊盘中的至少一个，并且供应栅高电压；第一栅低电压线，电连接到多个焊盘中的至少一个并且供应第一栅低电压；以及第二栅低电压线，电连接到多个焊盘中的至少一个，以供应比第一栅低电压低的第二栅低电压。

防静电电路可以包括：第一晶体管，电连接在栅高电压线与栅控制线之间；第二晶体管，电连接在栅控制线与第一栅低电压线之间；第一电阻线，电连接在第一晶体管的栅电极与栅控制线之间；以及第二电阻线，电连接在第二晶体管的栅电极与第一栅低电压线之间。

第一晶体管可以包括电连接到第二栅低电压线以与第一晶体管的半导体区重叠的第一偏置电极。第二晶体管可以包括电连接到第二栅低电压线以与第二晶体管的半导体区重叠的第二偏置电极。

屏蔽层可以与栅高电压线、第一栅低电压线和第二栅低电压线中的每一个的一部分重叠。屏蔽层的多个孔可以与栅高电压线、第一栅低电压线和第二栅低电压线中的每一个的另一部分重叠。

显示装置可以进一步包括：DC电极，电连接到多个焊盘中的至少一个，并且供应DC电压；测试信号线，电连接到多个焊盘中的至少一个，并且供应测试栅信号；以及测试晶体管，基于测试栅信号，将DC电压供应给数据线。DC电极可以与测试晶体管的半导体区重叠。

测试晶体管可以包括：漏电极，与DC电极重叠并且电连接到DC电极；栅电极，接收测试栅信号并且与测试晶体管的半导体区重叠；以及源电极，电连接到数据线。

根据实施例，显示装置可以包括：基板；显示区域，包括位于基板上的多个像素以及连接到多个像素的数据线和栅线；非显示区域，与显示区域邻近设置；多个焊盘，设置在非显示区域的一侧；栅控制线，电连接到多个焊盘中的至少一个，并且供应栅控制信号；防静电电路，电连接到栅控制线并且包括晶体管和电阻线；屏蔽层，覆盖晶体管和电阻线。晶体管的偏置电极可以设置在基板上的第一金属层中，晶体管的半导体区可以设置在第一金属层上的有源层中，晶体管的栅电极可以设置在有源层上的第二金属层中，电阻线可以设置在第二金属层上的第三金属层中，栅控制线可以设置在第三金属层上的第四金属层中，并且屏蔽层可以设置在第四金属层上的第五金属层中。

晶体管可以包括氧化物类半导体区。屏蔽层可以覆盖晶体管的半导体区。

屏蔽层可以包括不与晶体管的半导体区重叠的多个孔。

显示装置可以进一步包括：低电位线，设置在第五金属层中并且电连接到多个焊盘中的至少一个，并且供应低电位电压。屏蔽层可以与低电位线为一体，以覆盖防静电电路的顶部。可替代地，显示装置可以进一步包括：设置在第五金属层中、电连接到多个焊盘中的至少一个并且供应驱动电压的驱动电压线。屏蔽层可以与驱动电压线为一体，以覆盖防静电电路的顶部。

显示装置可以进一步包括：栅高电压线，电连接到多个焊盘中的至少一个，并且供应栅高电压；第一栅低电压线，电连接到多个焊盘中的至少一个，并且供应第一栅低电压；以及第二栅低电压线，电连接到多个焊盘中的至少一个，并且供应比第一栅低电压低的第二栅低电压。

栅高电压线、第一栅低电压线和第二栅低电压线中的每一个可以包括：垂直部分，设置在第四金属层中以电连接到多个焊盘中的至少一个；以及水平部分，设置在第二金属层中以电连接到防静电电路。

屏蔽层可以与栅高电压线、第一栅低电压线和第二栅低电压线中的每一个的一部分重叠。屏蔽层的多个孔可以与栅高电压线、第一栅低电压线和第二栅低电压线中的每一个的另一部分重叠。

根据实施例，显示装置可以包括：显示区域，包括多个像素以及电连接到多个像素的数据线和栅线；非显示区域，与显示区域邻近设置；多个焊盘，设置在非显示区域的一侧；DC电极，电连接到多个焊盘中的至少一个，并且供应DC电压；测试信号线，电连接到多个焊盘中的至少一个，并且供应测试栅信号；以及测试晶体管，基于测试栅信号，将DC电压供应给数据线。DC电极可以覆盖测试晶体管的半导体区。

测试晶体管可以包括：漏电极，与DC电极重叠并且电连接到DC电极；栅电极，接收测试栅信号并且与测试晶体管的半导体区重叠；以及源电极，电连接到数据线。

DC电极可以包括：水平部分，在第一方向上延伸；以及垂直部分，从水平部分延伸以与测试晶体管的半导体区重叠。

按照根据实施例的显示装置，通过利用与驱动电压线一体地形成的屏蔽层保护包括氧化物类晶体管的防静电电路的顶部，并且利用DC电极保护包括氧化物类晶体管的测试晶体管的顶部，可以防止防静电电路或点亮电路的晶体管的阈值电压偏移。

应当注意，本公开的效果不限于上述那些，并且本公开的其他效果将通过以下描述而显而易见。

附图说明

通过参考附图详细描述本公开的实施例，本公开的上述及其他方面和特征将变得更加显而易见，附图中：

图1是示出根据实施例的显示装置的示意性透视图；

图2是图示根据实施例的显示装置的示意性截面图；

图3是图示根据实施例的显示装置的显示面板的示意性平面图；

图4是图示根据实施例的显示面板和显示驱动器的示意性框图；

图5是图示根据实施例的显示装置的非显示区域的一部分的示意性平面图；

图6是其中第五金属层被添加到图5的非显示区域的示意图；

图7是其中根据另一示例的第五金属层被添加到图5的非显示区域的示意图；

图8是图6和图7的区域A1的放大示意图；

图9是图示根据实施例的显示装置中的多个防静电电路的示意性平面图；

图10是其中屏蔽层被添加到图9的防静电电路的示意图；

图11是图示根据实施例的显示装置中的防静电电路的示意性平面图；

图12是沿着图11的线I-I’截取的示意性截面图；

图13是图示根据实施例的显示装置中的防静电电路的示意性电路图；

图14是图示根据实施例的点亮电路的示意性平面图；

图15是图示根据实施例的显示装置中的点亮电路中的第一DC电极和第二DC电极的示意图；

图16是图14的区域A2的放大示意图；

图17是沿着图16的线II-II’截取的示意性截面图；并且

图18是图示根据实施例的显示装置中的点亮电路的示意性电路图。

具体实施方式

在下面的描述中，为了解释的目的，阐述了许多具体细节以便提供对本公开的各种实施例或实现方式的透彻理解。如本文中使用的，“实施例”与“实现方式”是与本公开的一个或多个方面有关的装置或方法的非限制性示例的可互换词。然而，显而易见的是，可以在没有这些具体细节或具有一个或多个等同设置的情况下来实践各种实施例。在其他实例中，以框图形式示出了结构和装置，以避免不必要地混淆各种实施例。此外，各种实施例可以不同，但不必是排他性的也不是对本公开的限制。例如，一个实施例的具体形状、配置和特性可以在其他实施例中加以使用或实现，而不脱离本公开。

除非另有指明，否则图示的实施例应当被理解为提供本公开可以在实践中被实现的一些方式的不同细节的特征。因此，除非另有指明，否则各种实施例的特征、部件、模块、层、膜、面板、区域和/或方面等(下文单独或统称为“元件”)可以以其他方式组合、分离、互换和/或重新设置，而不脱离本公开的精神。

在附图中交叉影线和/或阴影的使用通常被提供用以使邻近元件之间的边界清晰。因此，除非指明，否则无论是交叉影线或阴影的存在还是不存在均不传达或者指示对特定材料、材料性质、尺寸、比例、示出元件之间的共性和/或元件的任何其他特征、属性、性质等的任何偏好或需求。

此外，在附图中，为了清楚和/或描述性目的，元件的尺寸和相对尺寸可能被夸大。当实施例可以以不同方式实现时，具体的工艺顺序可以以与所描述的顺序不同地执行。例如，两个连续描述的工艺可以被基本同时地执行或者以与所描述的顺序相反的顺序来执行。此外，相同的附图标记指代相同的元件。

当元件或层被称为“在”另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，该元件或层可以直接在该另一元件或层上、直接连接到或耦接到该另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，不存在居间元件或层。

将理解，术语“连接到”或“耦接到”可以包括物理和/或电连接或耦接。

此外，X轴方向、Y轴方向和Z轴方向不限于与直角坐标系的三个轴对应的方向，并且因此，X轴方向、Y轴方向和Z轴方向可以以更广泛的意义进行解释。例如，X轴方向、Y轴方向和Z轴方向可以彼此垂直，或者可以表示彼此不垂直的不同方向。

为了本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z构成的组中选择出的至少一个”可以被解释为仅X、仅Y、仅Z或X、Y和Z中的两个或更多个的任意组合，诸如，例如，XYZ、XYY、YZ或ZZ等。如本文所使用的，术语“和/或”包括相关联的所列项目中的一个或多个的任意和所有的组合。例如，“A和/或B”可以理解为是指包括“A、B或者A和B”的任何组合。术语“和”和“或”可以以结合或分离的意义使用，并且可以理解为等同于“和/或”。

尽管在本文中可以使用术语“第一”和“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，以下所讨论的第一元件可以被称为第二元件，而不脱离本公开的教导。

为了描述性目的，在本文中可以使用诸如“下面”、“下方”、“之下”、“下”、“上方”、“上”、“之上”、“较高”、“侧”(例如，如在“侧壁”中)等空间相对术语，并且由此来描述如图中所示的一个元件与另一个(些)元件的关系。除了图中所描绘的方位之外，空间相对术语旨在涵盖设备在使用、操作和/或制造中的不同方位。例如，如果图中的设备被翻转，则被描述为在其他元件或特征“下方”或“下面”的元件将会随之被定向为在其他元件或特征“上方”。因此，术语“下方”可以涵盖上方和下方两种方位。此外，设备可以被另外(例如，旋转90度或以其他方位)定向，并且因此，本文所使用的空间相对描述语应被相应地解释。

本文所使用的术语仅是用于描述特定实施例的目的，而并不旨在进行限制。除非上下文另有明确指示，否则如本文所使用的单数形式的“一”、“该(所述)”也旨在包括复数形式。此外，当在此说明书中使用时，术语“包括”及其变型、具有及其变型和/或“包含”及其变型表明存在所陈述的特征、整体、步骤、操作、元件、部件和/或它们的组，但并不排除存在或添加一个或多个其他的特征、整体、步骤、操作、元件、部件和/或它们的组。还应注意的是，如本文所使用的，术语“基本”、“约”和其他类似的术语被用作近似的术语而不用作程度的术语，并且因此被用于包含本领域的普通技术人员公认的在测量的、计算的和/或提供的值中的固有偏差。

术语“重叠”或“重叠的”是指第一对象可以在第二对象的上方或下方或旁边，并且反之亦然。附加地，术语“重叠”可以包括层叠、堆叠、面向或面对、在……之上延伸、覆盖或部分覆盖或者本领域普通技术人员所了解和理解的任何其他合适的术语。

当元件被描述为与另一元件是“不重叠的”或“不重叠”时，这可以包括元件彼此间隔开、彼此偏移、或设置在彼此旁边或者本领域普通技术人员所了解和理解的任何其他合适的术语。

本文参照截面图和/或分解图来描述各种实施例，截面图和/或分解图是实施例和/或中间结构的示意图。因此，应预期到由于例如制造技术和/或公差而导致的图示的形状的变化。因此，本文公开的实施例不应该一定被解释为限于示出的区域的特定形状，而是包括由例如制造引起的形状偏差。以此方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可能不反映装置的区域的实际形状，并且因此，不一定旨在进行限制。

如本领域中的惯例，从功能块、单元、部件和/或模块的角度描述并在附图中图示一些实施例。本领域技术人员将理解，这些块、单元、部件和/或模块可以由可使用基于半导体的制造技术或其他制造技术形成的电子(或光学)电路(例如逻辑电路、分立部件、微处理器、硬布线电路、存储器元件和布线连接等)物理地实现。在块、单元、部件和/或模块由微处理器或其他类似硬件实现的情况下，它们可以使用软件(例如，微代码)被编程和控制为执行本文中讨论的各种功能，并且可以可选地由固件和/或软件驱动。还应预期的是，每个块、单元、部件和/或模块可以由专用硬件实现，或者被实现为执行某些功能的专用硬件和执行其他功能的处理器(例如，一个或多个编程的微处理器和相关电路)的组合。此外，一些实施例中的每个块、单元、部件和/或模块可以被物理地分成两个或更多个交互且离散的块、单元、部件和/或模块，而不脱离本公开的范围。进一步，一些实施例的块、单元、部件和/或模块可以物理地合并为更加复杂的块、单元、部件和/或模块，而不脱离本公开的范围。

除非本文中另有限定或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。将进一步理解，诸如在常用词典中定义的那些术语应被解释为具有与其在相关领域和本公开的情境中的含义一致的含义，并且不应以理想化或过度正式的意义来解释，除非本文中清楚地如此限定。

图1是示出根据实施例的显示装置的示意性透视图。

参考图1，显示装置10可以应用于诸如移动电话、智能电话、平板个人计算机、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP)、导航系统或超移动PC(UMPC)等的便携式电子装置。例如，显示装置10可以被应用为电视、膝上型计算机、监视器、广告牌或物联网(IoT)装置的显示单元。作为另一示例，显示装置10可以应用于诸如智能手表、手表电话、眼镜式显示器或头戴式显示器(HMD)的可穿戴装置。

显示装置10可以具有类似于四边形形状的平面形状。例如，在平面图中，显示装置10可以具有类似于四边形形状的具有沿X轴方向的短边和沿Y轴方向的长边的形状。沿X轴方向的短边与沿Y轴方向的长边相交的拐角可以被倒圆以具有预定或选择的曲率，或者可以是直角。显示装置10的平面形状不限于四边形形状，并且可以被形成为类似于其他多边形形状、圆形形状和/或椭圆形形状的形状。

显示装置10可以包括显示面板100、显示驱动器200、电路板300、触摸驱动器400和电源单元500。

显示面板100可以包括主区域MA和副区域SBA。

主区域MA可以包括包含显示图像的像素的显示区域DA以及与显示区域DA邻近设置(例如，设置在显示区域DA周围)的非显示区域NDA。显示区域DA可以从多个发射区域或多个开口区域发光。例如，显示面板100可以包括包含开关元件的像素电路、限定发射区域或开口区域的像素限定层以及自发光元件。

例如，自发光元件可以包括包含有机发光层的有机发光二极管、包含量子点发光层的量子点发光二极管、包含无机半导体的无机发光二极管以及微型发光二极管(微型LED)中的至少一种，但是不限于此。

非显示区域NDA可以是显示区域DA外部的区域。非显示区域NDA可以被定义为显示面板100的主区域MA的边缘区域。非显示区域NDA可以包括将栅信号供应给栅线的扫描驱动器以及将显示驱动器200连接到显示区域DA的扇出线。

副区域SBA可以从主区域MA的一侧延伸。副区域SBA可以包括能够被弯折、折叠和/或卷曲的柔性材料。例如，在副区域SBA被弯折的情况下，副区域SBA可以在厚度方向(Z轴方向)上与主区域MA重叠。副区域SBA可以包括连接到显示驱动器200和电路板300的焊盘单元(多个焊盘)。可替代地，可以省略副区域SBA，并且显示驱动器200和焊盘单元可以布置在非显示区域NDA中。

显示驱动器200可以输出用于驱动显示面板100的信号和电压。显示驱动器200可以将数据电压供应给数据线。显示驱动器200可以被形成为集成电路(IC)并且通过玻璃上芯片(COG)方法、塑料上芯片(COP)方法和/或超声波焊接方法安装在显示面板100上。例如，显示驱动器200可以设置在副区域SBA中，并且可以通过副区域SBA的弯折在厚度方向(Z轴方向)上与主区域MA重叠。作为另一示例，显示驱动器200可以安装在电路板300上。

电路板300可以通过使用各向异性导电膜(ACF)附接到显示面板100的焊盘单元。电路板300的引线可以电连接到显示面板100的焊盘单元。电路板300可以是柔性印刷电路板、印刷电路板或诸如膜上芯片的柔性膜。

触摸驱动器400可以安装在电路板300上。触摸驱动器400可以电连接到显示面板100的触摸感测单元。触摸驱动器400可以将触摸驱动信号供应给触摸感测单元的多个触摸电极，并且可以感测触摸电极之间的电容变化量。例如，触摸驱动信号可以是具有预定或选择的频率的脉冲信号。触摸驱动器400可以基于触摸电极之间的电容变化量计算是否进行输入以及输入坐标。触摸驱动器400可以由集成电路(IC)形成。

电源单元500可以设置在电路板300上，以将电源电压供应给显示驱动器200和显示面板100。电源单元500可以生成驱动电压并将其供应给驱动电压线，生成初始化电压并将其供应给初始化电压线，并且生成公共电压并将其供应给多个像素的发光元件公用的公共电极。例如，驱动电压可以是用于驱动发光元件的高电位电压，并且公共电压可以是用于驱动发光元件的低电位电压。电源单元500可以生成DC(Direct Current)电压、参考电压、栅高电压和栅低电压，并且将其供应给显示面板100。

图2是图示根据实施例的显示装置的示意性截面图。

参考图2，显示面板100可以包括显示单元DU、触摸感测单元TSU和滤色器层CFL。显示单元DU可以包括基板SUB、薄膜晶体管层TFTL、发光元件层EDL和封装层TFEL。

基板SUB可以是基底基板或基底构件。基板SUB可以是能够被弯折、折叠或卷曲的柔性基板。例如，基板SUB可以包括诸如聚酰亚胺(PI)的聚合物树脂，但是不限于此。作为另一示例，基板SUB可以包括玻璃材料或金属材料。

薄膜晶体管层TFTL可以设置在基板SUB上。薄膜晶体管层TFTL可以包括构成像素的像素电路的多个薄膜晶体管。薄膜晶体管层TFTL可以进一步包括栅线、数据线、电源线、栅控制线、将显示驱动器200连接到数据线的扇出线以及将显示驱动器200连接到焊盘单元的引线。薄膜晶体管中的每一个可以包括半导体区、源电极、漏电极和栅电极。例如，在扫描驱动器形成在显示面板100的非显示区域NDA的一侧的情况下，扫描驱动器可以包括薄膜晶体管。

薄膜晶体管层TFTL可以设置在显示区域DA、非显示区域NDA和副区域SBA中。薄膜晶体管层TFTL的栅线、数据线、电源线以及像素中的每一个的薄膜晶体管可以设置在显示区域DA中。薄膜晶体管层TFTL的栅控制线和扇出线可以设置在非显示区域NDA中。薄膜晶体管层TFTL的引线可以设置在副区域SBA中。

发光元件层EDL可以设置在薄膜晶体管层TFTL上。发光元件层EDL可以包括其中像素电极、发光层和公共电极顺序堆叠以发光的多个发光元件以及限定像素的像素限定层。发光元件层EDL的多个发光元件可以设置在显示区域DA中。

例如，发光层可以是包括有机材料的有机发光层。发光层可以包括空穴传输层、有机发光层和电子传输层。在像素电极通过薄膜晶体管层TFTL的薄膜晶体管接收预定或选择的电压并且公共电极接收公共电压的情况下，空穴和电子可以分别通过空穴传输层和电子传输层被传送到有机发光层，并且可以在有机发光层中彼此复合以发光。例如，像素电极可以是阳极电极并且公共电极可以是阴极电极，但是本公开不限于此。

作为另一示例，发光元件可以包括各自包括量子点发射层的量子点发光二极管、各自包括无机半导体的无机发光二极管或者微型发光二极管。

封装层TFEL可以覆盖发光元件层EDL的上表面和侧表面，并且能够保护发光元件层EDL。封装层TFEL可以包括用于封装发光元件层EDL的至少一个无机层和至少一个有机层。

触摸感测单元TSU可以设置在封装层TFEL上。触摸感测单元TSU可以包括用于通过电容感测来感测用户的触摸的多个触摸电极以及将触摸电极与触摸驱动器400连接的触摸线。例如，触摸感测单元TSU可以通过互电容感测或自电容感测来感测用户的触摸。

作为另一示例，触摸感测单元TSU可以设置在单独的基板上，该单独的基板设置在显示单元DU上。支撑触摸感测单元TSU的基板可以是封装显示单元DU的基底构件。

触摸感测单元TSU的触摸电极可以设置在与显示区域DA重叠的触摸感测器区域中。触摸感测单元TSU的触摸线可以设置在与非显示区域NDA重叠的触摸外围区域中。

滤色器层CFL可以设置在触摸感测单元TSU上。滤色器层CFL可以包括分别与发射区域相关联的多个滤色器。滤色器中的每一个可以选择性地透射特定波长的光，并且阻挡或吸收其他波长的光。滤色器层CFL可以吸收从显示装置10的外部引入的一些光，以减少外部光的反射。相应地，滤色器层CFL能够防止由外部光的反射而导致的颜色失真。

由于滤色器层CFL直接设置在触摸感测单元TSU上，因此显示装置10可以不需要用于滤色器层CFL的单独的基板。因此，能够相对减小显示装置10的厚度。

显示面板100的副区域SBA可以从主区域MA的一侧延伸。副区域SBA可以包括能够被弯折、折叠和/或卷曲的柔性材料。例如，在副区域SBA被弯折的情况下，副区域SBA可以在厚度方向(Z轴方向)上与主区域MA重叠。副区域SBA可以包括电连接到显示驱动器200和电路板300的焊盘单元。

图3是图示根据实施例的显示装置的显示面板的示意性平面图，并且图4是图示根据实施例的显示面板和显示驱动器的示意性框图。

参考图3和图4，显示面板100可以包括显示区域DA和非显示区域NDA。

显示区域DA可以包括多个像素SP以及连接到像素SP的多条驱动电压线VDDL、多条栅线GL、多条发射控制线EML和多条数据线DL。

像素SP中的每一个可以连接到栅线GL、数据线DL、发射控制线EML和驱动电压线VDDL。像素SP中的每一个可以包括发光元件、电容器和至少一个晶体管。

栅线GL可以在X轴方向上延伸，并且可以在与X轴方向交叉的Y轴方向上彼此间隔开。栅线GL可以将栅信号顺序地供应给像素SP。

发射控制线EML可以在X轴方向上延伸，并且可以在Y轴方向上彼此间隔开。发射控制线EML可以将发射信号顺序地供应给像素SP。

数据线DL可以在Y轴方向上延伸，并且可以在X轴方向上彼此间隔开。数据线DL可以将数据电压供应给像素SP。数据电压可以确定像素SP中的每一个的亮度。

驱动电压线VDDL可以在Y轴方向上延伸，并且可以在X轴方向上彼此间隔开。驱动电压线VDDL可以将驱动电压供应给像素SP。驱动电压可以是用于驱动像素SP的发光元件的高电位电压。

非显示区域NDA可以围绕显示区域DA。非显示区域NDA可以包括扫描驱动器600、扇出线FL和栅控制线GSL。

扇出线FL可以从显示驱动器200延伸到显示区域DA。扇出线FL可以将从显示驱动器200接收的数据电压供应给数据线DL。

栅控制线GSL可以从焊盘单元PAD延伸到扫描驱动器600。栅控制线GSL可以通过焊盘单元PAD将从电路板300接收的栅控制信号GCS和发射控制信号ECS供应给扫描驱动器600。

副区域SBA可以从非显示区域NDA的一侧延伸。副区域SBA可以包括连接到显示驱动器200的焊盘单元PAD。焊盘单元PAD可以比显示驱动器200靠近副区域SBA的边缘设置。焊盘单元PAD可以通过各向异性导电膜(ACF)电连接到电路板300。

时序控制器210可以接收数字视频数据DATA和时序信号。时序控制器210可以基于时序信号生成数据控制信号DCS以控制显示驱动器200的操作时序，生成栅控制信号GCS以控制栅驱动器610的操作时序，并且生成发射控制信号ECS以控制发射控制驱动器620的操作时序。时序控制器210可以通过栅控制线GSL将栅控制信号GCS供应给栅驱动器610，并且通过栅控制线GSL将发射控制信号ECS供应给发射控制驱动器620。时序控制器210可以将数字视频数据DATA和数据控制信号DCS输出到显示驱动器200。

显示驱动器200可以将数字视频数据DATA转换成模拟数据电压，并且通过扇出线FL将模拟数据电压供应给数据线DL。栅驱动器610的栅信号可以选择被供应数据电压的像素SP，并且选择的像素SP可以通过数据线DL接收数据电压。

电源单元500可以设置在电路板300上，以将电源电压供应给显示驱动器200和显示面板100。电源单元500可以生成驱动电压并将其供应给驱动电压线VDDL，生成初始化电压并将其供应给初始化电压线，并且生成公共电压并将其供应给多个像素的发光元件公用的公共电极。

扫描驱动器600可以包括栅驱动器610和发射控制驱动器620。扫描驱动器600可以设置在非显示区域NDA的两侧，但是扫描驱动器600的位置不限于此。

栅驱动器610可以包括基于栅控制信号GCS生成栅信号的多个晶体管。发射控制驱动器620可以包括基于发射控制信号ECS生成发射信号的多个晶体管。栅控制信号GCS和发射控制信号ECS中的每一个可以包括起始信号、时钟信号、栅高电压、栅低电压和电源电压。例如，栅驱动器610的晶体管和发射控制驱动器620的晶体管可以与像素SP中的每一个的晶体管形成在同一层上。栅驱动器610可以将栅信号供应给栅线GL，并且发射控制驱动器620可以将发射信号供应给发射控制线EML。

图5是图示根据实施例的显示装置的非显示区域的一部分的示意性平面图，并且图6是其中第五金属层被添加到图5的非显示区域的示意图。图7是其中根据另一示例的第五金属层被添加到图5的非显示区域的示意图，并且图8是图6和图7的区域A1的放大示意图。

参考图5至图8，焊盘单元PAD可以电连接到电路板300，以接收栅控制信号GCS、发射控制信号ECS、栅高电压、第一栅低电压、第二栅低电压、驱动电压、公共电压、初始化电压、参考电压和DC电压。

焊盘单元PAD可以电连接到栅控制线GSL，以供应栅控制信号GCS和发射控制信号ECS。焊盘单元PAD可以电连接到第一栅低电压线VGL1，以供应第一栅低电压。第一栅低电压线VGL1可以包括设置在不同层中并且彼此电连接的垂直部分和水平部分。这里，水平部分可以在X轴方向上延伸，并且垂直部分可以在Y轴方向上延伸。例如，第一栅低电压线VGL1的垂直部分可以设置在图12的第四金属层MTL4中，并且第一栅低电压线VGL1的水平部分可以设置在图12的第二金属层MTL2中，但是垂直部分和水平部分的堆叠结构不限于此。第一栅低电压线VGL1的水平部分可以电连接到焊盘单元PAD并延伸到扫描驱动器600，并且第一栅低电压线VGL1的水平部分可以将第一栅低电压供应给防静电电路ESC。

焊盘单元PAD可以电连接到第二栅低电压线VGL2以供应第二栅低电压。第二栅低电压可以低于第一栅低电压，但是不限于此。第二栅低电压线VGL2可以包括设置在不同层中并且彼此电连接的垂直部分和水平部分。第二栅低电压线VGL2的水平部分可以电连接到焊盘单元PAD并延伸到扫描驱动器600，并且第二栅低电压线VGL2的水平部分可以将第二栅低电压供应给防静电电路ESC。

焊盘单元PAD可以电连接到栅高电压线VGH以供应栅高电压。栅高电压线VGH可以包括设置在不同层中并且彼此电连接的垂直部分(未图示)和水平部分。栅高电压线VGH的水平部分可以电连接到焊盘单元PAD并延伸到扫描驱动器600，并且栅高电压线VGH的水平部分可以将栅高电压供应给防静电电路ESC。

焊盘单元PAD可以电连接到电压线VL以供应电源电压。

在图6中，焊盘单元PAD可以电连接到驱动电压线VDDL以供应驱动电压或高电位电压。驱动电压线VDDL可以设置在图12的第五金属层MTL5中，但是驱动电压线VDDL的堆叠结构不限于此。驱动电压线VDDL可以包括在X轴方向上延伸的屏蔽层SDL。屏蔽层SDL可以与驱动电压线VDDL一体地形成(与驱动电压线VDDL为一体)，以从驱动电压线VDDL接收驱动电压或高电位电压。屏蔽层SDL可以与电压线VL、第一栅低电压线VGL1和第二栅低电压线VGL2、栅高电压线VGH以及防静电电路ESC重叠。防静电电路ESC可以包括包含氧化物类半导体区的晶体管。屏蔽层SDL可以通过覆盖防静电电路ESC的顶部来保护防静电电路ESC，以防止防静电电路ESC的晶体管的阈值电压偏移(Vth偏移)。

在图7中，焊盘单元PAD可以电连接到低电位线VSSL以供应低电位电压。低电位电压可以与供应给像素SP的公共电极的公共电压相对应。低电位线VSSL可以设置在图12的第五金属层MTL5中，但是低电位线VSSL的堆叠结构不限于此。低电位线VSSL和驱动电压线VDDL可以在同一工艺中形成在同一层上。低电位线VSSL可以包括在X轴方向上延伸的屏蔽层SDL。屏蔽层SDL可以与低电位线VSSL一体地形成，以从低电位线VSSL接收低电位电压。通过覆盖防静电电路ESC的顶部，即使在屏蔽层SDL接收低电位电压的情况下，屏蔽层SDL也可以保护防静电电路ESC，以防止防静电电路ESC的晶体管的阈值电压偏移(Vth偏移)。

屏蔽层SDL可以包括多个孔HOL。屏蔽层SDL可以以槽(tank)电极的形式设置在有机层上。由于屏蔽层SDL包括多个孔HOL，因此可以防止屏蔽层SDL从有机层翘起。屏蔽层SDL可以与栅高电压线VGH、第一栅低电压线VGL1和第二栅低电压线VGL2中的每一个的一部分重叠，并且屏蔽层SDL的多个孔HOL可以与栅高电压线VGH、第一栅低电压线VGL1和第二栅低电压线VGL2中的每一个的另一部分重叠。孔HOL可以不与防静电电路ESC的晶体管的半导体区重叠。相应地，屏蔽层SDL可以在包括孔HOL的同时，保护防静电电路ESC的晶体管的半导体区免受光或电磁波的影响。

图9是图示根据实施例的显示装置中的多个防静电电路的示意性平面图，并且图10是其中屏蔽层被添加到图9的防静电电路的示意图。图11是图示根据实施例的显示装置中的防静电电路的示意性平面图，图12是沿着图11的线I-I’截取的示意性截面图，并且图13是图示根据实施例的显示装置中的防静电电路的示意性电路图。图12是图示其中第五金属层MTL5设置在图11的平面图中的状态的视图。

参考图9至图13，防静电电路ESC可以消除施加到栅控制线GSL的静电。防静电电路ESC可以包括第一晶体管DT1和第二晶体管DT2以及第一电阻线DR1和第二电阻线DR2。防静电电路ESC可以设置在栅控制线GSL的输入单元IN与输出单元OUT之间。栅控制线GSL的输入单元IN可以从焊盘单元PAD接收栅控制信号GCS和发射控制信号ECS，并且栅控制线GSL的输出单元OUT可以将栅控制信号GCS和发射控制信号ECS供应给扫描驱动器600。这里，栅控制线GSL的输入单元IN和输出单元OUT不被固定地限定为特定部分，并且可以根据防静电电路ESC的位置被修改。

第一晶体管DT1可以连接在栅高电压线VGH与栅控制线GSL之间。第一晶体管DT1的栅电极GE1可以电连接到第一电阻线DR1，漏电极DE1可以电连接到栅高电压线VGH，并且源电极SE1可以电连接到栅控制线GSL。第一电阻线DR1可以连接在第一晶体管DT1的栅电极GE1与栅控制线GSL之间。

第二晶体管DT2可以连接在第一栅低电压线VGL1与栅控制线GSL之间。第二晶体管DT2的栅电极GE2可以电连接到第二电阻线DR2，漏电极DE2可以电连接到栅控制线GSL，并且源电极SE2可以电连接到第一栅低电压线VGL1。第二电阻线DR2可以连接在第二晶体管DT2的栅电极GE2与第一栅低电压线VGL1之间。

在图11和图12中，显示面板100可以包括基板SUB、第一金属层MTL1、缓冲层BF、有源层ACTL、第一栅绝缘层GI1、第二金属层MTL2、第二栅绝缘层GI2、第三金属层MTL3、第一层间绝缘层ILD1、第四金属层MTL4、第二层间绝缘层ILD2和第五金属层MTL5。

基板SUB可以是基底基板或基底构件。基板SUB可以是能够被弯折、折叠和/或卷曲的柔性基板。例如，基板SUB可以包括诸如聚酰亚胺(PI)的聚合物树脂，但是不限于此。作为另一示例，基板SUB可以包括玻璃材料或金属材料。

第一金属层MTL1可以设置在基板SUB上。第一金属层MTL1可以包括第一偏置电极BE1和第二偏置电极BE2。第一偏置电极BE1可以电连接到第二栅低电压线VGL2，以从第二栅低电压线VGL2接收第二栅低电压。第一偏置电极BE1可以通过与第一晶体管DT1的半导体区ACT1重叠来将反向偏置电压供应给第一晶体管DT1。

第二偏置电极BE2可以电连接到第二栅低电压线VGL2，以从第二栅低电压线VGL2接收第二栅低电压。第二偏置电极BE2可以通过与第二晶体管DT2的半导体区ACT2重叠来将反向偏置电压供应给第二晶体管DT2。

缓冲层BF可以设置在第一金属层MTL1和基板SUB上。缓冲层BF可以包括能够防止空气或湿气的渗透的无机绝缘材料。缓冲层BF可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层、氧化铝层和非晶硅层中的至少一种，但是不限于此。

有源层ACTL可以设置在缓冲层BF上。有源层ACTL可以包括第一晶体管DT1的半导体区ACT1、漏电极DE1和源电极SE1以及第二晶体管DT2的半导体区ACT2、漏电极DE2和源电极SE2。

第一晶体管DT1的半导体区ACT1可以与栅电极GE1重叠，并且可以通过第一栅绝缘层GI1与栅电极GE1绝缘。第一晶体管DT1的半导体区ACT1可以包括氧化物类材料。第一晶体管DT1可以具有其中栅电极设置在其顶部的共面结构。第一晶体管DT1可以与n型晶体管相对应。可以通过使半导体区ACT1的材料导电来提供第一晶体管DT1的漏电极DE1和源电极SE1。

第二晶体管DT2的半导体区ACT2可以与栅电极GE2重叠，并且可以通过第一栅绝缘层GI1与栅电极GE2绝缘。第二晶体管DT2的半导体区ACT2可以包括氧化物类材料。第二晶体管DT2可以具有其中栅电极设置在其顶部的共面结构。第二晶体管DT2可以与n型晶体管相对应。可以通过使半导体区ACT2的材料导电来提供第二晶体管DT2的漏电极DE2和源电极SE2。

第一栅绝缘层GI1可以设置在有源层ACTL上。第一栅绝缘层GI1可以使有源层ACTL和第二金属层MTL2彼此绝缘。第一栅绝缘层GI1可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层、氧化铝层和非晶硅层中的至少一种，但是不限于此。

第二金属层MTL2可以设置在第一栅绝缘层GI1上。第二金属层MTL2可以包括第一栅低电压线VGL1和第二栅低电压线VGL2、栅高电压线VGH、第一晶体管DT1的栅电极GE1以及第二晶体管DT2的栅电极GE2。

第二栅绝缘层GI2可以设置在第二金属层MTL2上。第二栅绝缘层GI2可以使第二金属层MTL2和第三金属层MTL3彼此绝缘。第二栅绝缘层GI2可以包含在本文中与第一栅绝缘层GI1关联讨论的材料。

第三金属层MTL3可以设置在第二栅绝缘层GI2上。第三金属层MTL3可以包括第一电阻线DR1和第二电阻线DR2。第一电阻线DR1可以连接在第一晶体管DT1的栅电极GE1与栅控制线GSL之间。第二电阻线DR2可以连接在第二晶体管DT2的栅电极GE2与第一栅低电压线VGL1之间。

第一层间绝缘层ILD1可以设置在第三金属层MTL3上。第一层间绝缘层ILD1可以使第三金属层MTL3和第四金属层MTL4彼此绝缘。

第四金属层MTL4可以设置在第一层间绝缘层ILD1上。第四金属层MTL4可以包括栅控制线GSL以及第一连接电极CE1至第四连接电极CE4。

第一连接电极CE1可以将栅高电压线VGH和第一晶体管DT1的漏电极DE1电连接。第二连接电极CE2可以将第一电阻线DR1和第一晶体管DT1的栅电极GE1电连接。第三连接电极CE3可以将第一栅低电压线VGL1和第二晶体管DT2的源电极SE2电连接。第四连接电极CE4可以将第二电阻线DR2和第二晶体管DT2的栅电极GE2电连接。

第二层间绝缘层ILD2可以设置在第四金属层MTL4上。第二层间绝缘层ILD2可以包括诸如聚酰亚胺(PI)的有机绝缘材料，但是不限于此。

第五金属层MTL5可以设置在第二层间绝缘层ILD2上。第五金属层MTL5可以包括驱动电压线VDDL和屏蔽层SDL。屏蔽层SDL可以与驱动电压线VDDL一体地形成，以从驱动电压线VDDL接收驱动电压或高电位电压。屏蔽层SDL可以通过覆盖防静电电路ESC的顶部来保护防静电电路ESC，以防止防静电电路ESC的晶体管的阈值电压偏移(Vth偏移)。

屏蔽层SDL可以被形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和其合金中的至少一种制成的单层或多层。例如，屏蔽层SDL可以具有钛/铝/钛(Ti/Al/Ti)堆叠的结构，但是不限于此。

屏蔽层SDL可以包括多个孔HOL。屏蔽层SDL可以以槽电极的形式设置在第二层间绝缘层ILD2上。由于屏蔽层SDL包括孔HOL，因此可以防止屏蔽层SDL从有机层翘起。孔HOL可以与除了第一晶体管DT1的半导体区ACT1和第二晶体管DT2的半导体区ACT2之外的防静电电路ESC重叠。相应地，屏蔽层SDL可以在包括孔HOL的同时，保护第一晶体管DT1的半导体区ACT1和第二晶体管DT2的半导体区ACT2免受光或电磁波的影响。

图14是图示根据实施例的点亮电路的示意性平面图，并且图15是图示根据实施例的显示装置中的点亮电路中的第一DC电极和第二DC电极的示意图。图16是图14的区域A2的放大示意图，图17是沿着图16的线II-II’截取的示意性截面图，并且图18是图示根据实施例的显示装置中的点亮电路的示意性电路图。

参考图14至图18，显示装置10的点亮电路可以设置在非显示区域NDA中，或者在显示装置10的点亮测试完成之后，可以从显示面板100去除。显示装置10的点亮电路可以包括多个测试晶体管。点亮电路可以将DC电压供应给数据线DL，并且检查像素SP的点亮状态。

点亮电路可以包括第一至第三测试晶体管TTR1、TTR2和TTR3。第一测试晶体管TTR1的栅电极TGE可以电连接到测试信号线TGL以接收测试栅信号。第一测试晶体管TTR1的栅电极TGE可以是测试信号线TGL的一部分。测试信号线TGL可以连接到水平测试信号线HTG以接收测试栅信号。水平测试信号线HTG可以设置在第四金属层MTL4中并在X轴方向上延伸，并且测试信号线TGL可以设置在第二金属层MTL2中并在Y轴方向或与Y轴方向相反的方向上延伸。水平测试信号线HTG和测试信号线TGL可以电连接到焊盘单元PAD以接收测试栅信号。

第一测试晶体管TTR1的漏电极TDE、半导体区TACT和源电极TSE可以设置在有源层ACTL中。有源层ACTL可以包括氧化物类材料。第一测试晶体管TTR1的漏电极TDE可以电连接到第一DC电极DCR，以从第一DC电极DCR接收第一直流电压。第一测试晶体管TTR1的源电极TSE可以通过第四金属层MTL4的第五连接电极CE5电连接到第三金属层MTL3的第一数据线DL1。作为另一示例，第一数据线DL1可以设置在不同于第三金属层MTL3的金属层中。相应地，第一测试晶体管TTR1可以基于测试栅信号将第一直流电压供应给第一数据线DL1。第一测试晶体管TTR1的偏置电极TBE可以设置在第一金属层MTL1中，并且与第一测试晶体管TTR1的半导体区TACT重叠。第一测试晶体管TTR1的偏置电极TBE可以将反向偏置电压供应给第一测试晶体管TTR1。

第二测试晶体管TTR2的栅电极可以从测试信号线TGL接收测试栅信号。第二测试晶体管TTR2的漏电极可以电连接到第二DC电极DCG，以从第二DC电极DCG接收第二直流电压。第二测试晶体管TTR2的源电极可以电连接到第二数据线DL2。相应地，第二测试晶体管TTR2可以基于测试栅信号将第二直流电压供应给第二数据线DL2。

第三测试晶体管TTR3的栅电极可以从测试信号线TGL接收测试栅信号。第三测试晶体管TTR3的漏电极可以电连接到第三DC电极DCB，以从第三DC电极DCB接收第三直流电压。第三测试晶体管TTR3的源电极可以电连接到第三数据线DL3。相应地，第三测试晶体管TTR3可以基于测试栅信号将第三直流电压供应给第三数据线DL3。

第一至第三DC电极DCR、DCG和DCB中的每一个可以电连接到焊盘单元PAD以供应第一至第三直流电压。第一至第三DC电极DCR、DCG和DCB中的每一个可以设置在第四金属层MTL4中，以分别将第一至第三直流电压供应给第一至第三数据线DL1、DL2和DL3。第一至第三DC电极DCR、DCG和DCB中的每一个可以包括在X轴方向上延伸的水平部分以及在Y轴方向上或在与Y轴方向相反的方向上延伸的垂直部分。第一DC电极DCR的垂直部分可以在Y轴方向上或在与Y轴方向相反的方向上从第一DC电极DCR的水平部分延伸。第一DC电极DCR的垂直部分可以与第一测试晶体管TTR1的半导体区TACT和漏电极TDE重叠。相应地，第一DC电极DCR可以通过覆盖第一测试晶体管TTR1的半导体区TACT来保护第一测试晶体管TTR1，以防止第一测试晶体管TTR1的阈值电压偏移(Vth偏移)。

第一至第三DC电极DCR、DCG和DCB中的每一个可以被形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和其合金中的至少一种制成的单层或多层。例如，第一至第三DC电极DCR、DCG和DCB中的每一个可以具有钛/铝/钛(Ti/Al/Ti)堆叠的结构，但是不限于此。

本文已经公开了实施例，并且尽管使用了术语，但是它们仅以一般和描述性的意义被使用和解释，而不是为了限制的目的。在一些情况下，如对本领域普通技术人员来说将是显而易见的那样，结合实施例描述的特征、特性和/或要素可以单独使用，或者与结合其他实施例描述的特征、特性和/或要素组合使用，除非另有明确说明。因此，本领域普通技术人员将理解，可以在形式和细节上进行各种改变，而不脱离本公开的精神和范围。

Claims (20)

1.一种显示装置，包括：

显示区域，包括多个像素以及电连接到所述多个像素的数据线和栅线；

非显示区域，与所述显示区域邻近设置；

多个焊盘，设置在所述非显示区域的一侧；

栅控制线，电连接到所述多个焊盘中的至少一个，并且供应栅控制信号；

防静电电路，电连接到所述栅控制线；

扫描驱动器，基于从所述栅控制线接收的所述栅控制信号生成栅信号，并且将所述栅信号供应给所述栅线；以及

屏蔽层，覆盖所述防静电电路的顶部。

2.根据权利要求1所述的显示装置，其中，所述防静电电路包括包含氧化物类半导体区的晶体管。

3.根据权利要求2所述的显示装置，其中，所述屏蔽层包括不与所述晶体管的所述半导体区重叠的多个孔。

4.根据权利要求1所述的显示装置，其中，所述显示装置进一步包括：电连接到所述多个焊盘中的至少一个并且供应低电位电压的低电位线，并且其中，所述屏蔽层与所述低电位线为一体，以覆盖所述防静电电路的所述顶部，或者

其中，所述显示装置进一步包括：电连接到所述多个焊盘中的至少一个并且供应驱动电压的驱动电压线，并且其中，所述屏蔽层与所述驱动电压线为一体，以覆盖所述防静电电路的所述顶部。

5.根据权利要求3所述的显示装置，进一步包括：

栅高电压线，电连接到所述多个焊盘中的至少一个，并且供应栅高电压；

第一栅低电压线，电连接到所述多个焊盘中的至少一个，并且供应第一栅低电压；以及

第二栅低电压线，电连接到所述多个焊盘中的至少一个，并且供应比所述第一栅低电压低的第二栅低电压。

6.根据权利要求5所述的显示装置，其中，所述防静电电路包括：

第一晶体管，电连接在所述栅高电压线与所述栅控制线之间；

第二晶体管，电连接在所述栅控制线与所述第一栅低电压线之间；

第一电阻线，电连接在所述第一晶体管的栅电极与所述栅控制线之间；以及

第二电阻线，电连接在所述第二晶体管的栅电极与所述第一栅低电压线之间。

7.根据权利要求6所述的显示装置，其中，

所述第一晶体管包括电连接到所述第二栅低电压线以与所述第一晶体管的半导体区重叠的第一偏置电极，并且

所述第二晶体管包括电连接到所述第二栅低电压线以与所述第二晶体管的半导体区重叠的第二偏置电极。

8.根据权利要求5所述的显示装置，其中，

所述屏蔽层与所述栅高电压线、所述第一栅低电压线和所述第二栅低电压线中的每一个的一部分重叠，并且

所述屏蔽层的所述多个孔与所述栅高电压线、所述第一栅低电压线和所述第二栅低电压线中的每一个的另一部分重叠。

9.根据权利要求1至8中任一项所述的显示装置，进一步包括：

DC电极，电连接到所述多个焊盘中的至少一个，并且供应DC电压；

测试信号线，电连接到所述多个焊盘中的至少一个，并且供应测试栅信号；以及

测试晶体管，基于所述测试栅信号，将所述DC电压供应给所述数据线，

其中，所述DC电极与所述测试晶体管的半导体区重叠。

10.根据权利要求9所述的显示装置，其中，所述测试晶体管包括：

漏电极，与所述DC电极重叠并且电连接到所述DC电极；

栅电极，接收所述测试栅信号并且与所述测试晶体管的所述半导体区重叠；以及

源电极，电连接到所述数据线。

11.一种显示装置，包括：

基板；

显示区域，包括位于所述基板上的多个像素以及电连接到所述多个像素的数据线和栅线；

非显示区域，与所述显示区域邻近设置；

多个焊盘，设置在所述非显示区域的一侧；

栅控制线，电连接到所述多个焊盘中的至少一个，并且供应栅控制信号；

防静电电路，电连接到所述栅控制线并且包括晶体管和电阻线；

屏蔽层，覆盖所述晶体管和所述电阻线，其中，

所述晶体管的偏置电极设置在所述基板上的第一金属层中，

所述晶体管的半导体区设置在所述第一金属层上的有源层中，

所述晶体管的栅电极设置在所述有源层上的第二金属层中，

所述电阻线设置在所述第二金属层上的第三金属层中，

所述栅控制线设置在所述第三金属层上的第四金属层中，并且

所述屏蔽层设置在所述第四金属层上的第五金属层中。

12.根据权利要求11所述的显示装置，其中，

所述晶体管包括氧化物类半导体区，并且

所述屏蔽层覆盖所述晶体管的所述半导体区。

13.根据权利要求12所述的显示装置，其中，所述屏蔽层包括不与所述晶体管的所述半导体区重叠的多个孔。

14.根据权利要求11所述的显示装置，其中，所述显示装置进一步包括：设置在所述第五金属层中、电连接到所述多个焊盘中的至少一个并且供应低电位电压的低电位线，并且其中，所述屏蔽层与所述低电位线为一体，以覆盖所述防静电电路的顶部，或者

其中，所述显示装置进一步包括：设置在所述第五金属层中、电连接到所述多个焊盘中的至少一个并且供应驱动电压的驱动电压线，并且其中，所述屏蔽层与所述驱动电压线为一体，以覆盖所述防静电电路的所述顶部。

15.根据权利要求11所述的显示装置，进一步包括：

栅高电压线，电连接到所述多个焊盘中的至少一个，并且供应栅高电压；

第一栅低电压线，电连接到所述多个焊盘中的至少一个，并且供应第一栅低电压；以及

第二栅低电压线，电连接到所述多个焊盘中的至少一个，并且供应比所述第一栅低电压低的第二栅低电压。

16.根据权利要求15所述的显示装置，其中，所述栅高电压线、所述第一栅低电压线和所述第二栅低电压线中的每一个包括：

垂直部分，设置在所述第四金属层中以电连接到所述多个焊盘中的至少一个；以及

水平部分，设置在所述第二金属层中以电连接到所述防静电电路。

17.根据权利要求15所述的显示装置，其中，

所述屏蔽层与所述栅高电压线、所述第一栅低电压线和所述第二栅低电压线中的每一个的一部分重叠，并且

所述屏蔽层包括不与所述晶体管的所述半导体区重叠的多个孔，并且所述屏蔽层的所述多个孔与所述栅高电压线、所述第一栅低电压线和所述第二栅低电压线中的每一个的另一部分重叠。

18.一种显示装置，包括：

显示区域，包括多个像素以及电连接到所述多个像素的数据线和栅线；

非显示区域，与所述显示区域邻近设置；

多个焊盘，设置在所述非显示区域的一侧；

DC电极，电连接到所述多个焊盘中的至少一个，并且供应DC电压；

测试信号线，电连接到所述多个焊盘中的至少一个，并且供应测试栅信号；以及测试晶体管，基于所述测试栅信号，将所述DC电压供应给所述数据线，其中，所述DC电极覆盖所述测试晶体管的半导体区。

19.根据权利要求18所述的显示装置，其中，所述测试晶体管包括：

漏电极，与所述DC电极重叠并且电连接到所述DC电极；

栅电极，接收所述测试栅信号并且与所述测试晶体管的所述半导体区重叠；以及

源电极，电连接到所述数据线。

20.根据权利要求18所述的显示装置，其中，所述DC电极包括：

水平部分，在第一方向上延伸；以及

垂直部分，从所述水平部分延伸以与所述测试晶体管的所述半导体区重叠。