CN117859169A - 驱动电路、驱动方法、显示装置和显示控制方法 - Google Patents

驱动电路、驱动方法、显示装置和显示控制方法 Download PDF

Info

Publication number
CN117859169A
CN117859169A CN202280001915.7A CN202280001915A CN117859169A CN 117859169 A CN117859169 A CN 117859169A CN 202280001915 A CN202280001915 A CN 202280001915A CN 117859169 A CN117859169 A CN 117859169A
Authority
CN
China
Prior art keywords
control
driving
circuit
node
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280001915.7A
Other languages
English (en)
Inventor
马瑶希
范龙飞
江尚洪
卢鹏程
杨盛际
陈小川
李大超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Yunnan Chuangshijie Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Yunnan Chuangshijie Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Yunnan Chuangshijie Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117859169A publication Critical patent/CN117859169A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种驱动电路、驱动方法、显示装置和显示控制方法。驱动电路包括多级驱动单元和通断控制电路(10)；驱动单元包括输入端和驱动信号输出端，驱动单元用于根据输入端提供的输入信号，通过驱动信号输出端输出相应的驱动信号；第一级驱动单元(G1)包括的输入端与起始信号端电连接；通断控制电路(10)分别与通断控制端(SW)和多级驱动单元包括的输入端电连接，用于在通断控制端(SW)提供的通断控制信号的控制下，控制多级驱动单元包括的输入端之间连通或断开。该驱动电路能够依次输出初始电压和数据电压，当在同一帧时间内，需要先后输入初始电压和数据电压至像素电路时，多行像素电路接入数据电压的时间不会发生交叠，像素电路功能正常。

Description

驱动电路、驱动方法、显示装置和显示控制方法 技术领域
本公开涉及显示技术领域，尤其涉及一种驱动电路、驱动方法、显示装置和显示控制方法。
背景技术
当在同一帧时间内，当需要先后输入初始电压和数据电压至像素电路时，使用传统的驱动电路时，多行像素电路接入之间的数据电压的时间会发生交叠，导致像素电路功能异常。
发明内容
在一个方面中，本公开实施例提供了一种驱动电路，包括多级驱动单元和通断控制电路；
所述驱动单元包括输入端和驱动信号输出端，所述驱动单元用于根据所述输入端提供的输入信号，通过所述驱动信号输出端输出相应的驱动信号；
第一级驱动单元包括的输入端与起始信号端电连接；
所述通断控制电路分别与通断控制端和所述多级驱动单元包括的输入端电连接，用于在所述通断控制端提供的通断控制信号的控制下，控制所述多级驱动单元包括的输入端之间连通或断开，以在一帧时间的前半部分控制所述多级驱动单元都输出有效的驱动信号，在一帧时间的后半部分控制所述多级驱动单元依次输出有效的驱动信号。
可选的，所述驱动电路包括N级驱动单元，N为大于1的正整数；所述驱动电路还包括正向扫描控制电路；
所述正向扫描控制电路分别与正向扫描控制端、第n级驱动单元包括的驱动信号输出端和第n+1级驱动单元包括的输入端电连接，用于在所述正向扫描控制端提供的正向扫描控制信号的控制下，控制第n级驱动单元包括的驱动信号输出端与第n+1级驱动单元包括的输入端之间连通；
n+1小于等于N；n为正整数。
可选的，所述驱动电路包括N级驱动单元，N为大于1的正整数；所述驱动电路还包括反向扫描控制电路；
所述反向扫描控制电路分别与反向扫描控制端、第n级驱动单元包括的输入端和第n+1级驱动单元包括的驱动信号输出端电连接，用于在所述反向扫描控制端提供的反向扫描控制信号的控制下，控制第n级驱动单元包括的输入端和第n+1级驱动单元包括的驱动信号输出端之间连通；
n+1小于等于N；n为正整数。
可选的，所述驱动电路包括N级驱动单元，N为大于1的正整数；所述通断控制电路包括N-1个通断控制晶体管；
第n通断控制晶体管的控制极与所述通断控制端电连接，第n通断控制晶体管的第一极与第n级驱动单元包括的输入端电连接，第n通断控制晶体管的第二极与第n+1级驱动单元包括的输入端电连接；
n+1小于等于N；n为正整数。
可选的，所述N-1个通断控制晶体管都为n型晶体管，或者，所述N-1个通断控制晶体管都为p型晶体管。
可选的，所述正向扫描控制电路包括N-1个正向扫描控制晶体管；
第n正向扫描控制晶体管的控制极与所述正向扫描控制端电连接，所述第n正向扫描控制晶体管的第一极与所述第n级驱动单元包括的驱动信号输出端电连接，第n正向扫描控制晶体管的第二极与所述第n+1级驱动单元包括的输入端电连接。
可选的，所述N-1个正向扫描控制晶体管都为n型晶体管，或者，所述N-1个正向扫描控制晶体管都为p型晶体管。
可选的，所述反向扫描控制电路包括N-1个反向扫描控制晶体管；
第n反向扫描控制晶体管的控制极与所述反向扫描控制端电连接，所述第n反向扫描控制晶体管的第一极与所述第n级驱动单元包括的输入端电连接，所述第n反向扫描控制晶体管的第二极与所述第n+1级驱动单元包括的驱动信号输出端电连接。
可选的，所述N-1个反向扫描控制晶体管都为n型晶体管，或者，所述N-1个反向扫描控制晶体管都为p型晶体管。
可选的，所述驱动单元包括第一节点控制电路、第二节点控制电路、第一储能电路、第二储能电路和输出电路，其中，
所述第一节点控制电路分别与第一时钟信号端、输入端、第一节点、第二时钟信号端、第二节点和第一电压端电连接，用于在所述第一时钟信号端提供的第一时钟信号的控制下，控制所述第一节点与所述输入端之间连通，在所述第二时钟信号端提供的第二时钟信号和所述第二节点的电位的控制下，控制所述第一节点与所述第一电压端之间连通；
所述第二节点控制电路分别与所述第一节点、所述第二节点、所述第一时钟信号端和第二电压端电连接，用于在所述第一节点的电位的控制下，控制所述第二节点与所述第一时钟信号端之间连通，在所述第一时钟信号的控制下，控制所述第二节点与所述第二电压端之间连通；
所述第一储能电路与所述第一节点电连接，用于储存电能；
所述第二储能电路与所述第二节点电连接，用于储存电能；
所述输出电路分别与所述第一节点、所述第二节点、第一电压端、第二时钟信号端和驱动信号输出端电连接，用于在所述第一节点的电位的控制下，控制所述驱动信号输出端与所述第二时钟信号端之间连通，在所述第二节点的电位的控制下，控制所述驱动信号输出端与所述第一电压端之间连通。
可选的，所述驱动单元包括第一节点控制电路、第二节点控制电路、输出控制节点控制电路、第一储能电路、第二储能电路和输出电路，其中，
所述第一节点控制电路分别与第一时钟信号端、输入端、第一节点、第二时钟信号端、第二节点和第一电压端电连接，用于在所述第一时钟信号端提供的第一时钟信号的控制下，控制所述第一节点与所述输入端之间连通，在所述第二时钟信号端提供的第二时钟信号和所述第二节点的电位的控制下，控制所述第一节点与所述第一电压端之间连通；
所述第二节点控制电路分别与所述第一节点、所述第二节点、所述第一时钟信号端和第二电压端电连接，用于在所述第一节点的电位的控制下，控制所述第二节点与所述第一时钟信号端之间连通，在所述第一时钟信号的控制下，控制所述第二节点与所述第二电压端之间连通；
所述输出控制节点控制电路分别与所述第二电压端、所述第一节点和输 出控制节点电连接，用于在所述第二电压端提供的第二电压信号的控制下，控制所述第一节点与所述输出控制节点之间连通；
所述第一储能电路与所述输出控制节点电连接，用于储存电能；
所述第二储能电路与所述第二节点电连接，用于储存电能；
所述输出电路分别与所述输出控制节点、所述第二节点、第一电压端、第二时钟信号端和驱动信号输出端电连接，用于在所述输出控制节点的电位的控制下，控制所述驱动信号输出端与所述第二时钟信号端之间连通，在所述第二节点的电位的控制下，控制所述驱动信号输出端与所述第一电压端之间连通。
在第二个方面中，本公开实施例提供一种驱动方法，应用于上述的驱动电路，所述驱动方法包括：
通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间连通或断开，以在一帧时间的前半部分控制所述驱动电路包括的所有驱动单元都输出有效的驱动信号，在一帧时间的后半部分控制多级驱动单元依次输出有效的驱动信号。
可选的，所述驱动电路用于为显示面板包括的像素电路提供驱动信号，一帧时间的前半部分包括先后设置的第一输入阶段和第一输出阶段；所述驱动方法包括：
在所述第一输入阶段，通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间连通；
在所述第一输出阶段，所述驱动电路包括的所有驱动单元都输出有效的驱动信号；
在一帧时间的后半部分，通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间断开，所述驱动电路包括的多级驱动单元依次输出有效的驱动信号。
可选的，所述驱动电路用于为显示面板包括的像素电路提供驱动信号；所述驱动方法包括：
在一帧时间的前半部分，通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间断开，以控制所述驱动电路包括的所有驱动 单元依次输出有效的驱动信号；
在一帧时间的后半部分，通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间断开，以控制所述驱动电路包括的多级驱动单元依次输出有效的驱动信号。
可选的，所述驱动电路包括N级驱动单元，N为大于1的正整数；所述驱动电路还包括正向扫描控制电路；所述驱动方法包括：所述驱动电路在进行正向扫描时，
所述正向扫描控制电路在正向扫描控制信号的控制下，控制第n级驱动单元包括的驱动信号输出端与第n+1级驱动单元包括的输入端之间连通；
n+1小于等于N；n为正整数。
可选的，所述驱动电路包括N级驱动单元，N为大于1的正整数；所述驱动电路还包括反向扫描控制电路；所述驱动方法还包括：所述驱动电路在进行反向扫描时，
所述反向扫描控制电路在反向扫描控制信号的控制下，控制第n级驱动单元包括的输入端和第n+1级驱动单元包括的驱动信号输出端之间连通；
n+1小于等于N；n为正整数。
在第三个方面中，本公开实施例提供一种显示装置，包括多行多列像素电路和上述的驱动电路；
所述驱动电路用于为所述像素电路提供驱动信号。
可选的，所述显示装置包括N行M列像素电路，N和M都为大于1的整数；
第a行第m列像素电路包括第a行第m列数据写入电路、第a行第m列发光控制电路、第a行第m列第三储能电路、第a行第m列第四储能电路、第a行第m列显示驱动电路和第a行第m列发光元件；a为小于等于N的正整数，m为小于等于M的正整数；
所述第a行第m列数据写入电路分别与第a驱动信号输出端、第m列数据线和所述第a行第m列显示驱动电路的控制端电连接，用于在所述第a驱动信号输出端提供的第a驱动信号的控制下，控制所述第m列数据线与所述第a行第m列显示驱动电路的控制端之间连通；
所述第a行第m列发光控制电路分别与第a发光控制端、电源电压端和所述第a行第m列显示驱动电路的第一端电连接，用于在所述第a发光控制端提供的第a发光控制信号的控制下，控制所述电源电压端与所述第a行第m列显示驱动电路的第一端之间连通；
所述第a行第m列第三储能电路的第一端与所述第a行第m列显示驱动电路的控制端电连接，所述第a行第m列第三储能电路的第二端与所述第a行第m列显示驱动电路的第一端电连接，所述第a行第m列第三储能电路用于储存电能；
所述第a行第m列第四储能电路的第一端与所述第a行第m列显示驱动电路的第一端电连接，所述第a行第m列第四储能电路的第二端与所述电源电压端电连接，所述第a行第m列第四储能电路用于储存电能；
所述第a行第m列显示驱动电路与所述第a行第m列发光元件电连接，用于在所述第a行第m列显示驱动电路的控制端的电位的控制下，驱动所述第a行第m列发光元件发光；
所述驱动电路包括的第a级驱动单元用于为所述第a驱动信号输出端提供第a驱动信号。
可选的，第a行第m列像素电路包括第a行第m列置位电路；所述第a行第m列显示驱动电路与所述第a行第m列发光元件的第一极电连接，所述第a行第m列发光元件的第二极与第三电压端电连接；
所述第a行第m列置位电路分别与第a置位控制端、所述第a行第m列发光元件的第一极和置位电压端电连接，用于在所述第a置位控制端提供的第a置位控制信号的控制下，控制所述置位电压端提供置位电压至所述第a行第m列发光元件的第一极。
在第四个方面中，本公开实施例一种显示控制方法，应用于上述的显示装置，一帧时间的后半部分包括N个数据写入阶段；所述显示控制方法包括：
在一帧时间的前半部分，驱动电路包括的所有驱动单元都输出有效的驱动信号，M列数据线提供初始电压，N行M列数据写入电路分别在相应的驱动信号输出端提供的驱动信号的控制下，将所述初始电压提供N行M列显示驱动电路的控制端；
在第a数据写入阶段，第m列数据线提供相应的数据电压，第a行第m列数据写入电路在第a驱动信号输出端提供的第a驱动信号的控制下，控制第m列数据线与所述第a行第m列显示驱动电路的控制端之间连通。
附图说明
图1是本公开至少一实施例所述的驱动电路的结构图；
图2是本公开至少一实施例所述的驱动电路的结构图；
图3是本公开至少一实施例所述的驱动电路的结构图；
图4是本公开至少一实施例所述的驱动电路的电路图；
图5是图4所示的驱动电路的至少一实施例的工作时序图；
图6是本公开所述的驱动电路包括的驱动单元的至少一实施例的结构图；
图7是所述驱动单元的至少一实施例的电路图；
图8是图7所示的驱动单元的至少一实施例的工作时序图；
图9是第a行第m列像素电路的至少一实施例的结构图；
图10是第a行第m列像素电路的至少一实施例的电路图；
图11是图10所示的第a行第m列像素电路的至少一实施例的工作时序图；
图12是图10所示的第a行第m列像素电路的至少一实施例的工作时序图；
图13是本公开至少一实施例包括的三行像素电路接入的信号的时序图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
本公开所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本公开实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
本公开实施例所述的驱动电路包括多级驱动单元和通断控制电路；
所述驱动单元包括输入端和驱动信号输出端，所述驱动单元用于根据所述输入端提供的输入信号，通过所述驱动信号输出端输出相应的驱动信号；
第一级驱动单元包括的输入端与起始信号端电连接；
所述通断控制电路分别与通断控制端和所述多级驱动单元包括的输入端电连接，用于在所述通断控制端提供的通断控制信号的控制下，控制所述多级驱动单元包括的输入端之间连通或断开，以在一帧时间的前半部分控制所述多级驱动单元都输出有效的驱动信号，在一帧时间的后半部分控制所述多级驱动单元依次输出有效的驱动信号。
本公开实施例所述的驱动电路在工作时，在一帧时间的前半部分控制所述多级驱动单元都输出有效的驱动信号，以使得多行像素电路能够接入初始电压，在一帧时间的后半部分控制所述多级驱动单元依次输出有效的驱动信号，以使得多行像素电路能够依次接入相应的数据电压，使得当在同一帧时间内，需要先后输入初始电压和数据电压至像素电路时，多行像素电路接入相应的数据电压的时间不会发生交叠，像素电路功能正常。
在本公开至少一实施例中，在一帧时间的前半部分控制所述多级驱动单元都输出有效的驱动信号指的可以是：
在一帧时间的前半部分包括的第一输出阶段，所述多级驱动单元都输出有效的驱动信号；或者，
在一帧时间的前半部分，所述多级驱动单元依次输出有效的驱动信号；
但不以此为限。
在本公开至少一实施例中，一帧时间可以包括先后设置的第一阶段和第二阶段，一帧时间的前半部分可以为所述第一阶段，一帧时间的后半部分可 以为所述第二阶段；
所述第一阶段持续的时间可以与第二阶段持续的时间相等；或者，所述第一阶段持续的时间可以大于第二阶段持续的时间；或者，所述第一阶段持续的时间可以小于第二阶段持续的时间。
在本公开至少一实施例中，在接入驱动信号的所述像素电路的晶体管为p型晶体管时，所述有效信号为低电压信号；在接入驱动信号的所述像素电路的晶体管为n型晶体管时，所述有效信号为高电压信号；但不以此为限。
在第一种情况下，本公开实施例所述的驱动电路在工作时，
所述驱动电路用于为显示面板包括的像素电路提供驱动信号；一帧时间的后半部分可以包括先后设置的第一输入阶段和第一输出阶段；
在所述第一输入阶段，通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间连通；
在所述第一输出阶段，所述驱动电路包括的所有驱动单元都输出有效的驱动信号，以控制像素电路中的相应的晶体管导通，以使得所述像素电路中的相应的晶体管都接入初始电压；
在一帧时间的后半部分，通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间断开，所述驱动电路包括的多级驱动单元依次输出有效的驱动信号，以使得多行像素电路中相应的晶体管依次接入相应的数据电压。
本公开实施例所述的驱动电路在工作时，在第一输出阶段，像素电路中的相应的晶体管都接入初始电压，在一帧时间的后半部分，多行像素电路中的相应的晶体管依次接入相应的数据电压，使得当在同一帧时间内，需要先后输入初始电压和数据电压至像素电路时，多行像素电路接入相应的数据电压的时间不会发生交叠，像素电路功能正常。
在第二种情况下，本公开实施例所述的驱动电路在工作时，所述驱动电路用于为显示面板包括的像素电路提供驱动信号
在一帧时间的前半部分，通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间断开，以控制所述驱动电路包括的所有驱动单元依次输出有效的驱动信号，以使得多行像素电路中的相应的晶体管依次 接入初始电压；
在一帧时间的后半部分，通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间断开，以控制所述驱动电路包括的多级驱动单元依次输出有效的驱动信号，以使得多行像素电路中相应的晶体管依次接入相应的数据电压。
本公开实施例所述的驱动电路在工作时，在一帧时间的前半部分，多行像素电路中的相应的晶体管依次接入初始电压，在一帧时间的后半部分，多行像素电路中的相应的晶体管依次接入相应的数据电压，使得当在同一帧时间内，需要先后输入初始电压和数据电压至像素电路时，多行像素电路接入相应的数据电压的时间不会发生交叠，像素电路功能正常。
如图1所示，本公开实施例所述的驱动电路可以包括第一级驱动单元G1、第二级驱动单元G2、第三级驱动单元G3和通断控制电路10；
所述第一级驱动单元G1包括第一输入端和第一驱动信号输出端O1；
所述第二级驱动单元G2包括第二输入端和第二驱动信号输出端O2；
所述第三级驱动单元G3包括第三输入端和第三驱动信号输出端O3；
所述第一级驱动单元G1用于根据所述第一输入端提供的输入信号，通过所述第一驱动信号输出端O1输出相应的驱动信号；
所述第二级驱动单元G2用于根据所述第二输入端提供的输入信号，通过所述第二驱动信号输出端O2输出相应的驱动信号；
所述第三级驱动单元G3用于根据所述第三输入端提供的输入信号，通过所述第三驱动信号输出端O3输出相应的驱动信号；
第一级驱动单元G1包括的输入端与起始信号端电连接；
所述通断控制电路10分别与通断控制端SW、所述第一级驱动单元G1包括的输入端、所述第二级驱动单元G2包括的输入端和所述第三级驱动单元G3包括的输入端电连接，用于在所述通断控制端SW提供的通断控制信号的控制下，控制所述第一级驱动单元G1包括的输入端、所述第二级驱动单元G2包括的输入端和第三级驱动单元G3包括的输入端之间连通或断开。
在本公开至少一实施例中，所述第一级驱动单元G1包括的输入端为所述第一输入端，所述第二级驱动单元G2包括的输入端为所述第二输入端， 所述第三级驱动单元G3包括的输入端为所述第三输入端。
在图1-图4的至少一实施例中，第一级驱动单元G1分别与第一时钟信号端SCK1和第二时钟信号端SCK2电连接，第二级驱动单元G2分别与第二时钟信号端SCK2和第一时钟信号端SCK1电连接，第三级驱动单元G3分别与第一时钟信号端SCK1和第二时钟信号端SCK2电连接。
在本公开至少一实施例中，所述驱动电路包括N级驱动单元，N为大于1的正整数；所述驱动电路还包括正向扫描控制电路；
所述正向扫描控制电路分别与正向扫描控制端、第n级驱动单元包括的驱动信号输出端和第n+1级驱动单元包括的输入端电连接，用于在所述正向扫描控制端提供的正向扫描控制信号的控制下，控制第n级驱动单元包括的驱动信号输出端与第n+1级驱动单元包括的输入端之间连通；
n+1小于等于N；n为正整数。
在具体实施时，所述驱动电路还可以包括正向扫描控制电路，正向扫描控制电路在正向扫描控制信号的下，控制第n级驱动单元包括的驱动信号输出端与第n+1级驱动单元包括的输入端之间连通，以能够进行正向扫描。
如图2所示，在图1所示的驱动电路的至少一实施例的基础上，所述驱动电路还包括正向扫描控制电路21；
所述正向扫描控制电路21分别与正向扫描控制端FS、第一驱动信号输出端O1、第二级驱动单元G2包括的输入端、第二驱动信号输出端O2和第三级驱动单元G3包括的输入端电连接，用于在所述正向扫描控制端提供FS的正向扫描控制信号的控制下，控制第一驱动信号输出端O1与第二级驱动单元G2包括的输入端之间连通，并控制第二驱动信号输出端O2与第三级驱动单元G3包括的输入端之间连通。在本公开至少一实施例中，所述驱动电路包括N级驱动单元，N为大于1的正整数；所述驱动电路还包括反向扫描控制电路；
所述反向扫描控制电路分别与反向扫描控制端、第n级驱动单元包括的输入端和第n+1级驱动单元包括的驱动信号输出端电连接，用于在所述反向扫描控制端提供的反向扫描控制信号的控制下，控制第n级驱动单元包括的输入端和第n+1级驱动单元包括的驱动信号输出端之间连通；
n+1小于等于N；n为正整数。
在具体实施时，所述驱动电路还可以包括反向扫描控制电路，反向扫描控制电路在反向扫描控制信号的下，控制第n+1级驱动单元包括的驱动信号输出端与第n+1级驱动单元包括的输入端之间连通，以能够进行反向扫描。
如图3所示，在图2所示的驱动电路的至少一实施例的基础上，本公开至少一实施例所述的驱动电路还包括反向扫描控制电路31；
所述反向扫描控制电路31分别与反向扫描控制端BS、第一级驱动单元G1包括的输入端和第二驱动信号输出端O2电连接，用于在所述反向扫描控制端BS提供的反向扫描控制信号的控制下，控制第一级驱动单元G1包括的输入端和第二驱动信号输出端O2之间连通，并控制第二级驱动单元G2包括的输入端和第三驱动信号输出端O3之间连通，以能够进行反向扫描。
在本公开至少一实施例中，所述驱动电路包括N级驱动单元，N为大于1的正整数；所述通断控制电路包括N-1个通断控制晶体管；
第n通断控制晶体管的控制极与所述通断控制端电连接，第n通断控制晶体管的第一极与第n级驱动单元包括的输入端电连接，第n通断控制晶体管的第二极与第n+1级驱动单元包括的输入端电连接；
n+1小于等于N；n为正整数。
可选的，所述N-1个通断控制晶体管都为n型晶体管，或者，所述N-1个通断控制晶体管都为p型晶体管。
可选的，所述正向扫描控制电路包括N-1个正向扫描控制晶体管；
第n正向扫描控制晶体管的控制极与所述正向扫描控制端电连接，所述第n正向扫描控制晶体管的第一极与所述第n级驱动单元包括的驱动信号输出端电连接，第n正向扫描控制晶体管的第二极与所述第n+1级驱动单元包括的输入端电连接。
可选的，所述N-1个正向扫描控制晶体管都为n型晶体管，或者，所述N-1个正向扫描控制晶体管都为p型晶体管。
在本公开至少一实施例中，所述反向扫描控制电路包括N-1个反向扫描控制晶体管；
第n反向扫描控制晶体管的控制极与所述反向扫描控制端电连接，所述 第n反向扫描控制晶体管的第一极与所述第n级驱动单元包括的输入端电连接，所述第n反向扫描控制晶体管的第二极与所述第n+1级驱动单元包括的驱动信号输出端电连接。
可选的，所述N-1个反向扫描控制晶体管都为n型晶体管，或者，所述N-1个反向扫描控制晶体管都为p型晶体管。
如图4所示，在图3所示的驱动电路的至少一实施例中，所述通断控制电路10包括第一通断控制晶体管TK1和第二通断控制晶体管TK2；
第一通断控制晶体管TK1的栅极与所述通断控制端SW电连接，第一通断控制晶体管TK1的源极与第一级驱动单元G1包括的输入端电连接，第一通断控制晶体管TK1的漏极与第二级驱动单元G2包括的输入端电连接；
第二通断控制晶体管TK2的栅极与所述通断控制端SW电连接，第二通断控制晶体管TK2的源极与第二级驱动单元G2包括的输入端电连接，第二通断控制晶体管TK2的漏极与第三级驱动单元G3包括的输入端电连接；
所述正向扫描控制电路21包括第一正向扫描控制晶体管TZ1和二正向扫描控制晶体管TZ2；
第一正向扫描控制晶体管TZ1的栅极与所述正向扫描控制端FS电连接，所述第一正向扫描控制晶体管TZ1的源极与所述第一驱动信号输出端O1电连接，第一正向扫描控制晶体管TZ1的漏极与所述第二级驱动单元G2包括的输入端电连接；
第二正向扫描控制晶体管TZ2的栅极与所述正向扫描控制端FS电连接，所述第二正向扫描控制晶体管TZ2的源极与所述第二驱动信号输出端O2电连接，第二正向扫描控制晶体管TZ2的漏极与所述第三级驱动单元G3包括的输入端电连接；
所述反向扫描控制电路31包括第一反向扫描控制晶体管TF1和第二反向扫描控制晶体管TF2；
第一反向扫描控制晶体管TF1的栅极与所述反向扫描控制端BS电连接，所述第一反向扫描控制晶体管TF1的源极与所述第一级驱动单元G1包括的输入端电连接，所述第一反向扫描控制晶体管TF1的漏极与所述第二驱动信号输出端O2电连接；
第二反向扫描控制晶体管TF2的栅极与所述反向扫描控制端BS电连接，所述第二反向扫描控制晶体管TF2的源极与所述第二级驱动单元G2包括的输入端电连接，所述第二反向扫描控制晶体管TF2的漏极与所述第三驱动信号输出端O3电连接。
在图4所示的驱动电路的至少一实施例中，TK1、TK2、TF1、TF2、TZ1和TZ2都可以为p型晶体管，但不以此为限。
如图5所示，本公开图4所示的驱动电路的至少一实施例在工作时，一帧时间的前半部分包括先后设置的第一输入阶段S11和第一输出阶段S12；
在所述第一输入阶段S11，SIN提供低电压信号，FS和BS提供高电压信号，SW提供低电压信号，TZ1、TZ2、TF1和TF2都关断，TK1和TK2导通，以控制第一级驱动单元G1包括的输入端、第二级驱动单元G2包括的输入端和第三级驱动单元G3包括的输入端之间连通；
在所述第一输出阶段S12，SIN提供高电压信号，FS和BS都提供高电压信号，SW提供高电压信号，TZ1、TZ2、TF1和TF2都关断，TK1和TK2关断，第一级驱动单元G1、第二级驱动单元G2和第三级驱动单元G3都输出低电压信号，以控制像素电路中的相应的晶体管导通；
在一帧时间的后半部分S2，FS提供低电压信号，BS提供高电压信号，SW提供高电压信号，TZ1和TZ2导通，TF1、TF2、TK1和TK2都关断，O1与G2的输入端电连接，O2与G3的输入端电连接，第一级驱动单元G1包括的输入端、第二级驱动单元G2包括的输入端和第三级驱动单元G3包括的输入端之间断开，第一级驱动单元G1、第二级驱动单元G2和第三级驱动单元G3依次输出低电压信号。
在本公开至少一实施例中，所述驱动单元包括第一节点控制电路、第二节点控制电路、第一储能电路、第二储能电路和输出电路，其中，
所述第一节点控制电路分别与第一时钟信号端、输入端、第一节点、第二时钟信号端、第二节点和第一电压端电连接，用于在所述第一时钟信号端提供的第一时钟信号的控制下，控制所述第一节点与所述输入端之间连通，在所述第二时钟信号端提供的第二时钟信号和所述第二节点的电位的控制下，控制所述第一节点与所述第一电压端之间连通；
所述第二节点控制电路分别与所述第一节点、所述第二节点、所述第一时钟信号端和第二电压端电连接，用于在所述第一节点的电位的控制下，控制所述第二节点与所述第一时钟信号端之间连通，在所述第一时钟信号的控制下，控制所述第二节点与所述第二电压端之间连通；
所述第一储能电路与所述第一节点电连接，用于储存电能；
所述第二储能电路与所述第二节点电连接，用于储存电能；
所述输出电路分别与所述第一节点、所述第二节点、第一电压端、第二时钟信号端和驱动信号输出端电连接，用于在所述第一节点的电位的控制下，控制所述驱动信号输出端与所述第二时钟信号端之间连通，在所述第二节点的电位的控制下，控制所述驱动信号输出端与所述第一电压端之间连通。
在本公开至少一实施例中，所述驱动单元包括第一节点控制电路、第二节点控制电路、输出控制节点控制电路、第一储能电路、第二储能电路和输出电路，其中，
所述第一节点控制电路分别与第一时钟信号端、输入端、第一节点、第二时钟信号端、第二节点和第一电压端电连接，用于在所述第一时钟信号端提供的第一时钟信号的控制下，控制所述第一节点与所述输入端之间连通，在所述第二时钟信号端提供的第二时钟信号和所述第二节点的电位的控制下，控制所述第一节点与所述第一电压端之间连通；
所述第二节点控制电路分别与所述第一节点、所述第二节点、所述第一时钟信号端和第二电压端电连接，用于在所述第一节点的电位的控制下，控制所述第二节点与所述第一时钟信号端之间连通，在所述第一时钟信号的控制下，控制所述第二节点与所述第二电压端之间连通；
所述输出控制节点控制电路分别与所述第二电压端、所述第一节点和输出控制节点电连接，用于在所述第二电压端提供的第二电压信号的控制下，控制所述第一节点与所述输出控制节点之间连通；
所述第一储能电路与所述输出控制节点电连接，用于储存电能；
所述第二储能电路与所述第二节点电连接，用于储存电能；
所述输出电路分别与所述输出控制节点、所述第二节点、第一电压端、第二时钟信号端和驱动信号输出端电连接，用于在所述输出控制节点的电位 的控制下，控制所述驱动信号输出端与所述第二时钟信号端之间连通，在所述第二节点的电位的控制下，控制所述驱动信号输出端与所述第一电压端之间连通。
可选的，所述第一电压端可以为高电压端，所述第二电压端可以为低电压端，但不以此为限。
如图6所示，所述驱动单元的至少一实施例可以包括第一节点控制电路61、第二节点控制电路62、输出控制节点控制电路63、第一储能电路64、第二储能电路65和输出电路66，其中，
所述第一节点控制电路61分别与第一时钟信号端SCK1、输入端SIN、第一节点N1、第二时钟信号端SCK2、第二节点N2和高电压端VGH电连接，用于在所述第一时钟信号端SCK1提供的第一时钟信号的控制下，控制所述第一节点N1与所述输入端SIN之间连通，在所述第二时钟信号端SCK2提供的第二时钟信号和所述第二节点N2的电位的控制下，控制所述第一节点N1与所述高电压端VGH之间连通；
所述第二节点控制电路62分别与所述第一节点N1、所述第二节点N2、所述第一时钟信号端SCK1和低电压端VGL电连接，用于在所述第一节点N1的电位的控制下，控制所述第二节点N2与所述第一时钟信号端SCK1之间连通，在所述第一时钟信号的控制下，控制所述第二节点N2与所述低电压端VGL之间连通；
所述输出控制节点控制电路63分别与所述低电压端VGL、所述第一节点N1和输出控制节点N0电连接，用于在所述低电压端VGL提供的低电压信号的控制下，控制所述第一节点N1与所述输出控制节点N0之间连通；
所述第一储能电路64与所述输出控制节点N0电连接，用于储存电能；
所述第二储能电路65与所述第二节点N2电连接，用于储存电能；
所述输出电路66分别与所述输出控制节点N0、所述第二节点N2、高电压端VGH、第二时钟信号端SCK2和驱动信号输出端O0电连接，用于在所述输出控制节点N0的电位的控制下，控制所述驱动信号输出端O0与所述第二时钟信号端SCK2之间连通，在所述第二节点N2的电位的控制下，控制所述驱动信号输出端O0与所述高电压端VGH之间连通。
如图7所示，在图6所示的驱动电路的至少一实施例的基础上，第一节点控制电路61包括第一晶体管M1、第二晶体管M2和第三晶体管M3；
所述第一晶体管M1的栅极与第一时钟信号端SCK1电连接，所述第一晶体管M1的源极与输入端SIN电连接，所述第一晶体管M1的漏极与第一节点N1电连接；
所述第二晶体管M2的栅极与第二时钟信号端SCK2电连接，所述第二晶体管M2的源极与第一节点N1电连接，所述第二晶体管M2的漏极与所述第三晶体管M3的漏极电连接，所述第三晶体管M3的源极与高电压端VGH电连接；
第二节点控制电路62包括第四晶体管M4和第五晶体管M5；
所述第四晶体管M4的栅极与所述第二节点电连接，所述第四晶体管M4的源极与所述第一时钟信号端SCK1电连接，所述第四晶体管M4的漏极与所述第二节点N2电连接；
所述第五晶体管M5的栅极与所述第一时钟信号端SCK1电连接，所述第五晶体管M5的源极与所述低电压端VGL电连接，所述第五晶体管M5的漏极与所述第二节点N2电连接；
所述输出控制节点控制电路63包括第六晶体管M6；
所述第六晶体管M6的栅极与所述低电压端VGL电连接，所述第六晶体管T6的源极与所述输出控制节点N0电连接，所述第六晶体管T6的漏极与第一节点N1电连接；
所述第一储能电路64包括第一电容C1，所述第二储能电路65包括第二电容C2；
C1的第一端与输出控制节点N0电连接，C1的第二端与所述驱动信号输出端O0电连接；
C2的第一端与所述第二节点N2电连接，C2的第二端与高电压端VGH电连接；
所述输出电路66包括第七晶体管M7和第八晶体管M8；
M7的栅极与输出控制节点N0电连接，M7的源极与第二时钟信号端SCK2电连接，M7的漏极与驱动信号输出端O0电连接；
M8的栅极与第二节点N2电连接，M8的源极与所述驱动信号输出端O0电连接，M8的漏极与高电压端VGH电连接。
在图7所示的至少一实施例中，所有晶体管都为p型晶体管，但不以此为限。
如图8所示，本公开图7所示的驱动电路的至少一实施例在工作时，一帧时间的后半部分包括先后设置的第二输入阶段S21、第二输出阶段S22、第二输出复位阶段S23和第三输出复位阶段S24；
在第一输入阶段S11，SIN提供低电压信号，SCK1提供低电压信号，SCK2提供高电压信号，M5打开，N2的电位为低电压，M8打开，M1打开，M6打开，以将N1的电位和N0的电位变为低电压，M7打开，O0输出高电压信号；
在第一输出阶段S12，SIN提供高电压信号，SCK1提供高电压信号，SCK2提供低电压信号，M2打开，M4导通，M6打开，N2的电位变为高电压，N1的电位和N0的电位维持为低电压，M7打开，O0输出低电压信号；
在第二输出复位阶段S23，SIN提供高电压信号，SCK1提供低电压信号，SCK2提供高电压信号，M1和M6打开，以将N0的电位的电位和N1的电位为高电压，M5打开，以使得N2的电位为低电压，M8打开，M7关闭，O0输出高电压信号；
在第三输出复位阶段S24，SIN提供高电压信号，SCK1提供高电压信号，SCK2提供低电压信号，M2打开，N2的电位维持为低电压，M3打开，M6打开，N0的电位和N1的电位为电压，M8打开，O0输出高电压信号。
本公开实施例所述的驱动方法，应用于上述的驱动电路，述驱动方法包括：
通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间连通或断开，以控制在一帧时间的前半部分控制所述驱动电路包括的所有驱动单元都输出有效的驱动信号，在一帧时间的后半部分控制多级驱动单元依次输出有效的驱动信号。
在本公开实施例所述的驱动方法中，在一帧时间的前半部分控制所述多级驱动单元都输出有效的驱动信号，以使得多行像素电路能够接入初始电压， 在一帧时间的后半部分控制所述多级驱动单元依次输出有效的驱动信号，以使得多行像素电路能够依次接入相应的数据电压，使得当在同一帧时间内，需要先后输入初始电压和数据电压至像素电路时，多行像素电路接入相应的数据电压的时间不会发生交叠，像素电路功能正常。
在本公开至少一实施例中，所述驱动电路用于为显示面板包括的像素电路提供驱动信号，一帧时间的前半部分包括先后设置的第一输入阶段和第一输出阶段；所述驱动方法包括：
在所述第一输入阶段，通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间连通；
在所述第一输出阶段，所述驱动电路包括的多级驱动单元都输出有效的驱动信号，以使得所述像素电路中的相应的晶体管都接入初始电压；
在一帧时间的后半部分，通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间断开，所述驱动电路包括的多级驱动单元依次输出有效的驱动信号，以使得多行像素电路中相应的晶体管依次接入相应的数据电压。
在本公开至少一实施例中，所述驱动电路用于为显示面板包括的像素电路提供驱动信号；所述驱动方法包括：
在一帧时间的前半部分，通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间断开，以控制所述驱动电路包括的所有驱动单元依次输出有效的驱动信号，以使得多行像素电路中的相应的晶体管依次接入初始电压；
在一帧时间的后半部分，通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间断开，以控制所述驱动电路包括的多级驱动单元依次输出有效的驱动信号，以使得多行像素电路中相应的晶体管依次接入相应的数据电压。
在本公开至少一实施例中，所述驱动电路包括N级驱动单元，N为大于1的正整数；所述驱动电路还包括正向扫描控制电路；所述驱动方法包括：所述驱动电路在进行正向扫描时，
所述正向扫描控制电路在正向扫描控制信号的控制下，控制第n级驱动 单元包括的驱动信号输出端与第n+1级驱动单元包括的输入端之间连通；
n+1小于等于N；n为正整数。
在本公开至少一实施例中，所述驱动电路包括N级驱动单元，N为大于1的正整数；所述驱动电路还包括反向扫描控制电路；所述驱动方法还包括：所述驱动电路在进行反向扫描时，
所述反向扫描控制电路在反向扫描控制信号的控制下，控制第n级驱动单元包括的输入端和第n+1级驱动单元包括的驱动信号输出端之间连通；
n+1小于等于N；n为正整数。
本公开实施例所述的显示装置包括多行多列像素电路和上述的驱动电路；
所述驱动电路用于为所述像素电路提供驱动信号。
可选的，所述显示装置包括N行M列像素电路以及M列数据线，N和M都为大于1的整数；
第a行第m列像素电路包括第a行第m列数据写入电路、第a行第m列发光控制电路、第a行第m列第三储能电路、第a行第m列第四储能电路、第a行第m列显示驱动电路和第a行第m列发光元件；a为小于等于N的正整数，m为小于等于M的正整数；
所述第a行第m列数据写入电路分别与第a驱动信号输出端、第m列数据线和所述第a行第m列显示驱动电路的控制端电连接，用于在所述第a驱动信号输出端提供的第a驱动信号的控制下，控制所述第m列数据线与所述第a行第m列显示驱动电路的控制端之间连通；
所述第a行第m列发光控制电路分别与第a发光控制端、电源电压端和所述第a行第m列显示驱动电路的第一端电连接，用于在所述第a发光控制端提供的第a发光控制信号的控制下，控制所述电源电压端与所述第a行第m列显示驱动电路的第一端之间连通；
所述第a行第m列第三储能电路的第一端与所述第a行第m列显示驱动电路的控制端电连接，所述第a行第m列第三储能电路的第二端与所述第a行第m列显示驱动电路的第一端电连接，所述第a行第m列第三储能电路用于储存电能；
所述第a行第m列第四储能电路的第一端与所述第a行第m列显示驱动 电路的第一端电连接，所述第a行第m列第四储能电路的第二端与所述电源电压端电连接，所述第a行第m列第四储能电路用于储存电能；
所述第a行第m列显示驱动电路与所述第a行第m列发光元件电连接，用于在所述第a行第m列显示驱动电路的控制端的电位的控制下，驱动所述第a行第m列发光元件发光；
所述驱动电路包括的第a级驱动单元用于为所述第a驱动信号输出端提供第a驱动信号。
可选的，第a行第m列像素电路包括第a行第m列置位电路；所述第a行第m列显示驱动电路与所述第a行第m列发光元件的第一极电连接，所述第a行第m列发光元件的第二极与第三电压端电连接；
所述第a行第m列置位电路分别与第a置位控制端、所述第a行第m列发光元件的第一极和置位电压端电连接，用于在所述第a置位控制端提供的第a置位控制信号的控制下，控制所述置位电压端提供置位电压至所述第a行第m列发光元件的第一极。
如图9所示，第a行第m列像素电路包括第a行第m列数据写入电路91、第a行第m列发光控制电路92、第a行第m列第三储能电路93、第a行第m列第四储能电路94、第a行第m列显示驱动电路95、第a行第m列置位电路96和第a行第m列发光元件E0；a为小于等于N的正整数，m为小于等于M的正整数；
所述第a行第m列数据写入电路91分别与第a驱动信号输出端Oa、第m列数据线Dm和所述第a行第m列显示驱动电路95的控制端电连接，用于在所述第a驱动信号输出端Oa提供的第a驱动信号的控制下，控制所述第m列数据线Dm与所述第a行第m列显示驱动电路95的控制端之间连通；
所述第a行第m列发光控制电路92分别与第a发光控制端ESa、电源电压端VDD和所述第a行第m列显示驱动电路95的第一端电连接，用于在所述第a发光控制端ESa提供的第a发光控制信号的控制下，控制所述电源电压端VDD与所述第a行第m列显示驱动电路95的第一端之间连通；
所述第a行第m列第三储能电路93的第一端与所述第a行第m列显示驱动电路95的控制端电连接，所述第a行第m列第三储能电路93的第二端 与所述第a行第m列显示驱动电路95的第一端电连接，所述第a行第m列第三储能电路93用于储存电能；
所述第a行第m列第四储能电路94的第一端与所述第a行第m列显示驱动电路95的第一端电连接，所述第a行第m列第四储能电路94的第二端与所述电源电压端VDD电连接，所述第a行第m列第四储能电路94用于储存电能；
所述第a行第m列显示驱动电路95与所述第a行第m列发光元件E0电连接，用于在所述第a行第m列显示驱动电路95的控制端的电位的控制下，驱动所述第a行第m列发光元件E0发光；
所述驱动电路包括的第a驱动单元用于为所述第a驱动信号输出端Oa提供第a驱动信号。
所述第a行第m列显示驱动电路95与所述第a行第m列发光元件E0的第一极电连接，所述第a行第m列发光元件E0的第二极与第二低电压端VSS电连接；
所述第a行第m列置位电路96分别与第a置位控制端AZa、所述第a行第m列发光元件E0的第一极和置位电压端Vz电连接，用于在所述第a置位控制端AZa提供的第a置位控制信号的控制下，控制所述置位电压端Vz提供置位电压至所述第a行第m列发光元件E0的第一极。
在本公开至少一实施例中，所述第三电压端可以为第二低电压端，但不以此为限。
如图10所示，在图9所示的第a行第m列像素电路的至少一实施例的基础上，第a行第m列发光元件为有机发光二极管E1；
第a行第m列数据写入电路91包括第九晶体管T1，第a行第m列发光控制电路92包括第十晶体管T2，第a行第m列第三储能电路93包括第三电容C3，第a行第m列第四储能电路94包括第四电容C4，第a行第m列显示驱动电路95包括第十一晶体管T3，所述第a行第m列置位电路96包括第十二晶体管T4；
T1的栅极与第a驱动信号输出端Oa电连接，T1的源极与Dm电连接，T1的漏极与T3的栅极电连接；
T2的栅极与第a发光控制端ESa电连接，T2的源极与电源电压端VDD电连接，T2的漏极与T0的源极电连接；
T3的漏极与E1的阳极电连接；
T4的栅极与第a置位控制端AZa电连接，T4的源极与第二低电压端VSS电连接，T4的漏极E1的阳极电连接；
C3的第一端与T3的栅极电连接,C3的第二端与T3的源极电连接；C4的第一端与T3的源极电连接，C4的第二端与电源电压端VDD电连接。
E1的阴极与第二低电压端VSS电连接。
在图10所示的第a行第m列像素电路的至少一实施例中，所有晶体管都为p型晶体管，但不以此为限。
如图11和图12所示，如图10所示的第a行第m列像素电路的至少一实施例在工作时，
当ESa、Oa和AZa都输出低电压信号时，T2打开，T1打开，T4打开，Dm提供初始电压Vofs，以将Vofs写入T3的栅极，并控制E1不发光；
当ESa提供高电压信号，Oa提供低电压信号，AZa提供低电压信号时，Dm提供数据电压，T4打开，以将Vdata写入T3的栅极，并控制E1不发光。
在图11和图12中，标号为Vs的为T3的源极电压，标号为Vg的为T3的栅极电压。
如图11和图12所示，如图10所示的第a行第m列像素电路的至少一实施例在工作时，一帧时间可以包括先后设置的初始化阶段t1、自放电阶段t2、数据写入阶段t3和发光阶段t4；
在初始化阶段t1，ESa、Oa和AZa都输出低电压信号，T2打开，T1打开，T4打开，Dm提供初始电压Vofs，以将Vofs写入T3的栅极，并控制E1不发光，此时，由于T3的栅源电压小于Vth，T3导通，其中，Vth为T3的阈值电压；
在自放电阶段t2，Oa提供高电压信号，ESa提供高电压信号，AZa提供低电压信号，T4导通，T3的栅极浮空，T3关断，T3的源极浮空，开始放电，T3的栅极电压随着T3的源极电压的下降而下降，直至T3的栅源电压等于Vth，将Vth存储于C1中；
在数据写入阶段t3，Oa提供低电压信号，ESa提供高电压信号，AZa提供低电压信号，Dm提供数据电压Vdata，T4导通，并将Vdata写入T3的栅极，由于此时T3的源极浮空，此时C3和C4为串联关系，电容串联分压，写入数据电压；
在发光阶段t4，Oa提供高电压信号，ESa提供低电压信号，AZa提供高电压信号，T1关断，T2打开，T3打开，T4关断，T3驱动E1发光。
本公开至少一实施例在工作时，单列像素电路全部先写入初始电压Vofs，再分别写入对应行数据电压，本公开至少一实施例能够使得数据线上的数据信号更稳定，并对Source Driver(源极驱动器)的提供至数据线的电压信号跳变需求更宽松。
如图11所示，当第十一晶体管T3的阈值电压的绝对值较大时，在自放电阶段t2，Vg和Vs较大；
如图12所示，当第十一晶体管T3的阈值电压的绝对值较小时，在自放电阶段t2，Vg和Vs较小。
在本公开至少一实施例中，当刷新频率为60Hz，显示装置包括4000行像素电路时，在前半帧时间，数据线可以保持输出初始电压Vofs，在后半帧时间，才开始进行数据电压的跳变。
当所述显示装置包括第一行像素电路、第二行像素电路和第三行像素电路，第一行像素电路与第一驱动信号输出端O1、第一发光控制端ES1和第一置位控制端DS1电连接，第二行像素电路与第二驱动信号输出端O2、第二发光控制端ES2和第二置位控制端DS2电连接，第三行像素电路与第三驱动信号输出端O3、第三发光控制端ES3和第三置位控制端DS3电连接时，如图13所示，
在一帧时间的前半部分S1，O1、O2、O3依次输出低电压信号，Dm输出初始电压Vofs，第一行像素电路、第二行像素电路和第三行像素电路接入所述初始电压Vofs；
在一帧时间的后半部分S2，O1、O2、O3依次输出低电压信号，Dm依次输出第一数据电压、第二数据电压和第三数据电压，第一行像素电路、第二行像素电路和第三行像素电路依次接入相应的数据电压。
在本公开至少一实施例中，所述显示装置包括的所有行像素电路也可以在一帧时间的前半部分包括的第一输出阶段同时接入初始电压，在一帧时间的后半部分依次接入相应的数据电压。
在本公开至少一实施例中，所述显示装置可以为硅基OLED(有机发光二极管)微显示器，但不以此为限。
硅基OLED微显示器主要由称为硅基BP(Backplate，背板)的驱动模块部分组成。BP部分可以由像素驱动电路阵列、Source Driver(源极驱动器)、Gate Driver(栅极驱动器)、Emission Driver(发光控制驱动器)、OSC(Oscillator，振荡器)、Gamma Register(伽马寄存器)、Interface(接口)和显示控制模块等几部分组成；OLED器件部分主要由OLED、TFE(Thin File Encapsulation，薄膜封装)、CF(Color Filter，彩膜)以及Micro Lens(微透镜)等部分组成。其中，传统的硅基背板将像素驱动电路、Source Driver、Gate Driver、OSC、Gamma Register以及显示控制模块使用集成电路制造技术集成在同一芯片上，像素驱动电路、Source Driver、Gate Driver、Emission Driver等部分是模拟电路模块，而Gamma Register、Interface以及显示控制模块主要为数字模块，集成了数字模块以及模拟模块的硅基背板是典型的SOC(System ON Chip，系统级芯片)。因为将模拟部分以及数字部分混合在同一芯片上，该芯片的制造工艺节点由模拟与数字两部分中要求较高的数字部分决定，大部分One Chip(单一芯片)的硅基驱动背板使用0.11um或55nm以下的集成电路制造工艺。随着VR(Virtual Reality，虚拟显示)对大FOV(Field of View，视场)的要求的提高，带动了VR制造商对大尺寸硅基微显示器的需求。硅基微显示器的尺寸从0.39inch(英寸)、0.50inch等小尺寸发展到了目前主流的1inch及以上。随着微显示器尺寸的加大，从一片12inch的wafer(晶元)上制造出的硅基驱动背板数量从几百颗降低到了几十颗，单颗硅基驱动背板的成本提高了5～10倍。所以，针对高成本的大尺寸硅基驱动背板，有人提出了将像素驱动电路阵列、source driver、gate driver、Emission driver等模拟电路部分与OSC、Gamma register、Interface以及显示控制模块分开，由one chip变为two chip(两个芯片)。其中，模拟电路部分尺寸由硅基微显器显示区域尺寸决定，但其制造工艺要求低，可使用低工艺制程降低这部分成本，且因为将数字部分 剥离，其尺寸较one chip模式有所减小，一片12inch wafer上可切割数量更多，成本进一步降低。而数字部分主要包括OSC、gamma register、interface及显示控制模块，这部分尺寸较小，可使用与电路制造要求匹配的高制程，通过增加一片12inch wafer上的切割数量降低成本。这就是所谓的Two chip模式。Two chip模式采用Panel(面板)部分与DDIC(Display Driver Integrated Chip，显示驱动集成芯片)分离的模式，在Panel上进行OLED器件的加工，完成加工与检测后，将可正常显示的成品与DDIC通过COF(Chip on FPC，将芯片设置于柔性电路板上)或者COC(Chip On Chip，叠层芯片)等方式bonding(绑定)在一起，最终形成可控制的硅基微显示器。
本公开实施例所述的显示控制方法，应用于上述的显示装置，一帧时间的后半部分包括N个数据写入阶段，所述显示控制方法包括：
在一帧时间的前半部分，驱动电路包括的所有驱动单元都输出有效的驱动信号，M列数据线提供初始电压，N行M列数据写入电路分别在相应的驱动信号端提供的驱动信号的控制下，将所述初始电压提供N行M列显示驱动电路的控制端；
在第a数据写入阶段，第m列数据线提供相应的数据电压，第a行第m列数据写入电路在第a驱动信号端提供的第a驱动信号的控制下，控制第m列数据线与所述第a行第m列显示驱动电路的控制端之间连通，以将第m列数据线提供的数据电压写入第a行第m列显示驱动电路的控制端。
本公开实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本公开所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (20)

  1. 一种驱动电路，包括多级驱动单元和通断控制电路；
    所述驱动单元包括输入端和驱动信号输出端，所述驱动单元用于根据所述输入端提供的输入信号，通过所述驱动信号输出端输出相应的驱动信号；
    第一级驱动单元包括的输入端与起始信号端电连接；
    所述通断控制电路分别与通断控制端和所述多级驱动单元包括的输入端电连接，用于在所述通断控制端提供的通断控制信号的控制下，控制所述多级驱动单元包括的输入端之间连通或断开，以在一帧时间的前半部分控制所述多级驱动单元都输出有效的驱动信号，在一帧时间的后半部分控制所述多级驱动单元依次输出有效的驱动信号。
  2. 如权利要求1所述的驱动电路，其中，所述驱动电路包括N级驱动单元，N为大于1的正整数；所述驱动电路还包括正向扫描控制电路；
    所述正向扫描控制电路分别与正向扫描控制端、第n级驱动单元包括的驱动信号输出端和第n+1级驱动单元包括的输入端电连接，用于在所述正向扫描控制端提供的正向扫描控制信号的控制下，控制第n级驱动单元包括的驱动信号输出端与第n+1级驱动单元包括的输入端之间连通；
    n+1小于等于N；n为正整数。
  3. 如权利要求2所述的驱动电路，其中，所述驱动电路包括N级驱动单元，N为大于1的正整数；所述驱动电路还包括反向扫描控制电路；
    所述反向扫描控制电路分别与反向扫描控制端、第n级驱动单元包括的输入端和第n+1级驱动单元包括的驱动信号输出端电连接，用于在所述反向扫描控制端提供的反向扫描控制信号的控制下，控制第n级驱动单元包括的输入端和第n+1级驱动单元包括的驱动信号输出端之间连通；
    n+1小于等于N；n为正整数。
  4. 如权利要求1所述的驱动电路，其中，所述驱动电路包括N级驱动单元，N为大于1的正整数；所述通断控制电路包括N-1个通断控制晶体管；
    第n通断控制晶体管的控制极与所述通断控制端电连接，第n通断控制晶体管的第一极与第n级驱动单元包括的输入端电连接，第n通断控制晶体 管的第二极与第n+1级驱动单元包括的输入端电连接；
    n+1小于等于N；n为正整数。
  5. 如权利要求4所述的驱动电路，其中，所述N-1个通断控制晶体管都为n型晶体管，或者，所述N-1个通断控制晶体管都为p型晶体管。
  6. 如权利要求2所述的驱动电路，其中，所述正向扫描控制电路包括N-1个正向扫描控制晶体管；
    第n正向扫描控制晶体管的控制极与所述正向扫描控制端电连接，所述第n正向扫描控制晶体管的第一极与所述第n级驱动单元包括的驱动信号输出端电连接，第n正向扫描控制晶体管的第二极与所述第n+1级驱动单元包括的输入端电连接。
  7. 如权利要求6所述的驱动电路，其中，所述N-1个正向扫描控制晶体管都为n型晶体管，或者，所述N-1个正向扫描控制晶体管都为p型晶体管。
  8. 如权利要求3所述的驱动电路，其中，所述反向扫描控制电路包括N-1个反向扫描控制晶体管；
    第n反向扫描控制晶体管的控制极与所述反向扫描控制端电连接，所述第n反向扫描控制晶体管的第一极与所述第n级驱动单元包括的输入端电连接，所述第n反向扫描控制晶体管的第二极与所述第n+1级驱动单元包括的驱动信号输出端电连接。
  9. 如权利要求8所述的驱动电路，其中，所述N-1个反向扫描控制晶体管都为n型晶体管，或者，所述N-1个反向扫描控制晶体管都为p型晶体管。
  10. 如权利要求1至9中任一权利要求所述的驱动电路，其中，所述驱动单元包括第一节点控制电路、第二节点控制电路、第一储能电路、第二储能电路和输出电路，其中，
    所述第一节点控制电路分别与第一时钟信号端、输入端、第一节点、第二时钟信号端、第二节点和第一电压端电连接，用于在所述第一时钟信号端提供的第一时钟信号的控制下，控制所述第一节点与所述输入端之间连通，在所述第二时钟信号端提供的第二时钟信号和所述第二节点的电位的控制下，控制所述第一节点与所述第一电压端之间连通；
    所述第二节点控制电路分别与所述第一节点、所述第二节点、所述第一 时钟信号端和第二电压端电连接，用于在所述第一节点的电位的控制下，控制所述第二节点与所述第一时钟信号端之间连通，在所述第一时钟信号的控制下，控制所述第二节点与所述第二电压端之间连通；
    所述第一储能电路与所述第一节点电连接，用于储存电能；
    所述第二储能电路与所述第二节点电连接，用于储存电能；
    所述输出电路分别与所述第一节点、所述第二节点、第一电压端、第二时钟信号端和驱动信号输出端电连接，用于在所述第一节点的电位的控制下，控制所述驱动信号输出端与所述第二时钟信号端之间连通，在所述第二节点的电位的控制下，控制所述驱动信号输出端与所述第一电压端之间连通。
  11. 如权利要求1至9中任一权利要求所述的驱动电路，其中，所述驱动单元包括第一节点控制电路、第二节点控制电路、输出控制节点控制电路、第一储能电路、第二储能电路和输出电路，其中，
    所述第一节点控制电路分别与第一时钟信号端、输入端、第一节点、第二时钟信号端、第二节点和第一电压端电连接，用于在所述第一时钟信号端提供的第一时钟信号的控制下，控制所述第一节点与所述输入端之间连通，在所述第二时钟信号端提供的第二时钟信号和所述第二节点的电位的控制下，控制所述第一节点与所述第一电压端之间连通；
    所述第二节点控制电路分别与所述第一节点、所述第二节点、所述第一时钟信号端和第二电压端电连接，用于在所述第一节点的电位的控制下，控制所述第二节点与所述第一时钟信号端之间连通，在所述第一时钟信号的控制下，控制所述第二节点与所述第二电压端之间连通；
    所述输出控制节点控制电路分别与所述第二电压端、所述第一节点和输出控制节点电连接，用于在所述第二电压端提供的第二电压信号的控制下，控制所述第一节点与所述输出控制节点之间连通；
    所述第一储能电路与所述输出控制节点电连接，用于储存电能；
    所述第二储能电路与所述第二节点电连接，用于储存电能；
    所述输出电路分别与所述输出控制节点、所述第二节点、第一电压端、第二时钟信号端和驱动信号输出端电连接，用于在所述输出控制节点的电位的控制下，控制所述驱动信号输出端与所述第二时钟信号端之间连通，在所 述第二节点的电位的控制下，控制所述驱动信号输出端与所述第一电压端之间连通。
  12. 一种驱动方法，应用于如权利要求1至11中任一权利要求所述的驱动电路，所述驱动方法包括：
    通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间连通或断开，以在一帧时间的前半部分控制所述驱动电路包括的所有驱动单元都输出有效的驱动信号，在一帧时间的后半部分控制多级驱动单元依次输出有效的驱动信号。
  13. 如权利要求12所述的驱动方法，其中，所述驱动电路用于为显示面板包括的像素电路提供驱动信号，一帧时间的前半部分包括先后设置的第一输入阶段和第一输出阶段；所述驱动方法包括：
    在所述第一输入阶段，通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间连通；
    在所述第一输出阶段，所述驱动电路包括的所有驱动单元都输出有效的驱动信号；
    在一帧时间的后半部分，通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间断开，所述驱动电路包括的多级驱动单元依次输出有效的驱动信号。
  14. 如权利要求12所述的驱动方法，其中，所述驱动电路用于为显示面板包括的像素电路提供驱动信号；所述驱动方法包括：
    在一帧时间的前半部分，通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间断开，以控制所述驱动电路包括的所有驱动单元依次输出有效的驱动信号；
    在一帧时间的后半部分，通断控制电路在通断控制信号的控制下，控制多级驱动单元包括的输入端之间断开，以控制所述驱动电路包括的多级驱动单元依次输出有效的驱动信号。
  15. 如权利要求12至14中任一权利要求所述的驱动方法，其中，所述驱动电路包括N级驱动单元，N为大于1的正整数；所述驱动电路还包括正向扫描控制电路；所述驱动方法包括：所述驱动电路在进行正向扫描时，
    所述正向扫描控制电路在正向扫描控制信号的控制下，控制第n级驱动单元包括的驱动信号输出端与第n+1级驱动单元包括的输入端之间连通；
    n+1小于等于N；n为正整数。
  16. 如权利要求12至14中任一权利要求所述的驱动方法，其中，所述驱动电路包括N级驱动单元，N为大于1的正整数；所述驱动电路还包括反向扫描控制电路；所述驱动方法还包括：所述驱动电路在进行反向扫描时，
    所述反向扫描控制电路在反向扫描控制信号的控制下，控制第n级驱动单元包括的输入端和第n+1级驱动单元包括的驱动信号输出端之间连通；
    n+1小于等于N；n为正整数。
  17. 一种显示装置，包括多行多列像素电路和如权利要求1至11中任一权利要求所述的驱动电路；
    所述驱动电路用于为所述像素电路提供驱动信号。
  18. 如权利要求17所示的显示装置，其中，所述显示装置包括N行M列像素电路，N和M都为大于1的整数；
    第a行第m列像素电路包括第a行第m列数据写入电路、第a行第m列发光控制电路、第a行第m列第三储能电路、第a行第m列第四储能电路、第a行第m列显示驱动电路和第a行第m列发光元件；a为小于等于N的正整数，m为小于等于M的正整数；
    所述第a行第m列数据写入电路分别与第a驱动信号输出端、第m列数据线和所述第a行第m列显示驱动电路的控制端电连接，用于在所述第a驱动信号输出端提供的第a驱动信号的控制下，控制所述第m列数据线与所述第a行第m列显示驱动电路的控制端之间连通；
    所述第a行第m列发光控制电路分别与第a发光控制端、电源电压端和所述第a行第m列显示驱动电路的第一端电连接，用于在所述第a发光控制端提供的第a发光控制信号的控制下，控制所述电源电压端与所述第a行第m列显示驱动电路的第一端之间连通；
    所述第a行第m列第三储能电路的第一端与所述第a行第m列显示驱动电路的控制端电连接，所述第a行第m列第三储能电路的第二端与所述第a行第m列显示驱动电路的第一端电连接，所述第a行第m列第三储能电路用 于储存电能；
    所述第a行第m列第四储能电路的第一端与所述第a行第m列显示驱动电路的第一端电连接，所述第a行第m列第四储能电路的第二端与所述电源电压端电连接，所述第a行第m列第四储能电路用于储存电能；
    所述第a行第m列显示驱动电路与所述第a行第m列发光元件电连接，用于在所述第a行第m列显示驱动电路的控制端的电位的控制下，驱动所述第a行第m列发光元件发光；
    所述驱动电路包括的第a级驱动单元用于为所述第a驱动信号输出端提供第a驱动信号。
  19. 如权利要求18所述的显示装置，其中，第a行第m列像素电路包括第a行第m列置位电路；所述第a行第m列显示驱动电路与所述第a行第m列发光元件的第一极电连接，所述第a行第m列发光元件的第二极与第三电压端电连接；
    所述第a行第m列置位电路分别与第a置位控制端、所述第a行第m列发光元件的第一极和置位电压端电连接，用于在所述第a置位控制端提供的第a置位控制信号的控制下，控制所述置位电压端提供置位电压至所述第a行第m列发光元件的第一极。
  20. 一种显示控制方法，应用于如权利要求18或19所述的显示装置，一帧时间的后半部分包括N个数据写入阶段；所述显示控制方法包括：
    在一帧时间的前半部分，驱动电路包括的所有驱动单元都输出有效的驱动信号，M列数据线提供初始电压，N行M列数据写入电路分别在相应的驱动信号输出端提供的驱动信号的控制下，将所述初始电压提供N行M列显示驱动电路的控制端；
    在第a数据写入阶段，第m列数据线提供相应的数据电压，第a行第m列数据写入电路在第a驱动信号输出端提供的第a驱动信号的控制下，控制第m列数据线与所述第a行第m列显示驱动电路的控制端之间连通。
CN202280001915.7A 2022-06-24 2022-06-24 驱动电路、驱动方法、显示装置和显示控制方法 Pending CN117859169A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/101045 WO2023245602A1 (zh) 2022-06-24 2022-06-24 驱动电路、驱动方法、显示装置和显示控制方法

Publications (1)

Publication Number Publication Date
CN117859169A true CN117859169A (zh) 2024-04-09

Family

ID=89379012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280001915.7A Pending CN117859169A (zh) 2022-06-24 2022-06-24 驱动电路、驱动方法、显示装置和显示控制方法

Country Status (3)

Country Link
US (1) US20240296802A1 (zh)
CN (1) CN117859169A (zh)
WO (1) WO2023245602A1 (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502575B (zh) * 2013-03-07 2015-10-01 Innolux Corp 顯示裝置
KR102211133B1 (ko) * 2014-08-20 2021-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치의 발광 구동 유닛, 이를 포함하는 유기 발광 표시 장치 및 전자 기기
CN105118419B (zh) * 2015-09-28 2017-11-10 深圳市华星光电技术有限公司 一种显示装置、tft基板及goa驱动电路
KR102525548B1 (ko) * 2015-12-29 2023-04-26 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
KR102560314B1 (ko) * 2015-12-29 2023-07-28 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
CN106328040B (zh) * 2016-10-31 2019-06-28 昆山国显光电有限公司 Gip电路及其驱动方法和平板显示装置
CN106681568B (zh) * 2017-03-29 2020-01-21 厦门天马微电子有限公司 显示面板的驱动方法和显示面板
CN110085171A (zh) * 2019-04-22 2019-08-02 上海天马有机发光显示技术有限公司 一种显示面板、其驱动方法及显示装置
US11158228B1 (en) * 2020-04-20 2021-10-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display driving circuit and display device
US11250765B2 (en) * 2020-06-15 2022-02-15 Wuhan China Star Optoelectronics Technology Co., Ltd. Display driving circuit
CN112967678B (zh) * 2021-03-17 2022-04-29 维沃移动通信有限公司 显示面板和电子设备
CN113436585B (zh) * 2021-06-23 2022-11-04 京东方科技集团股份有限公司 驱动电路、驱动方法和显示装置
KR20230034464A (ko) * 2021-09-02 2023-03-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법

Also Published As

Publication number Publication date
WO2023245602A1 (zh) 2023-12-28
US20240296802A1 (en) 2024-09-05

Similar Documents

Publication Publication Date Title
CN109509433B (zh) 像素电路、显示装置和像素驱动方法
CN114495829B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN111710298B (zh) 像素电路及其驱动方法、显示面板
US11380261B2 (en) Pixel circuit, pixel driving method and display device
US11238811B2 (en) Stage with multiple output buffers and scan driver having the same
CN109003574B (zh) 像素单元、驱动方法、像素模组及其驱动方法和显示装置
US11270624B2 (en) Gate driver circuit including shift register with high stability and low power consumption
US20230260463A1 (en) Gate driver and display device including the same
CN114023264B (zh) 驱动电路、驱动模组、驱动方法和显示装置
US11887683B2 (en) Shift register unit, driving method, gate driving circuit and display device
US20190096311A1 (en) Shift register and display apparatus including the same
WO2023207215A1 (zh) 移位寄存器、栅极驱动电路、显示面板及电子设备
CN111971736B (zh) 移位寄存器、其驱动方法及装置
WO2023245602A1 (zh) 驱动电路、驱动方法、显示装置和显示控制方法
CN113823226A (zh) 像素电路及其驱动方法、显示基板和显示装置
CN115836392A (zh) 显示基板和显示装置
CN113994416A (zh) 阵列基板、显示面板以及阵列基板的驱动方法
CN112088400A (zh) 显示驱动方法、显示驱动装置及显示装置
CN215527203U (zh) 移位寄存器单元、栅极驱动电路及显示面板
US12106707B2 (en) Inverter circuit, scan driving circuit and display device
CN113808519B (zh) 像素电路及其驱动方法、显示面板
CN113299243B (zh) 一种像素电路及其驱动方法、显示装置
EP4297005A1 (en) Shift register, gate drive circuit, display panel and electronic device
US20240257753A1 (en) Display panel, driving method thereof and display device
US20240135882A1 (en) Voltage supply circuit, voltage supply method, voltage supply module and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination