CN117857247A - 一种基于FPGA的EtherCAT从站设计系统及方法 - Google Patents
一种基于FPGA的EtherCAT从站设计系统及方法 Download PDFInfo
- Publication number
- CN117857247A CN117857247A CN202311613955.XA CN202311613955A CN117857247A CN 117857247 A CN117857247 A CN 117857247A CN 202311613955 A CN202311613955 A CN 202311613955A CN 117857247 A CN117857247 A CN 117857247A
- Authority
- CN
- China
- Prior art keywords
- slave station
- ethercat
- communication module
- module
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000013461 design Methods 0.000 title claims abstract description 25
- 238000004891 communication Methods 0.000 claims abstract description 109
- 230000005540 biological transmission Effects 0.000 claims abstract description 35
- 238000012546 transfer Methods 0.000 claims abstract description 33
- 230000008569 process Effects 0.000 claims abstract description 16
- 238000012545 processing Methods 0.000 claims abstract description 9
- 239000013307 optical fiber Substances 0.000 claims description 7
- 239000000284 extract Substances 0.000 claims description 3
- 230000008901 benefit Effects 0.000 abstract description 7
- 101150005660 PHY1 gene Proteins 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- ATHVAWFAEPLPPQ-VRDBWYNSSA-N 1-stearoyl-2-oleoyl-sn-glycero-3-phosphocholine Chemical compound CCCCCCCCCCCCCCCCCC(=O)OC[C@H](COP([O-])(=O)OCC[N+](C)(C)C)OC(=O)CCCCCCC\C=C/CCCCCCCC ATHVAWFAEPLPPQ-VRDBWYNSSA-N 0.000 description 1
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 235000015429 Mirabilis expansa Nutrition 0.000 description 1
- 244000294411 Mirabilis expansa Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 235000013536 miso Nutrition 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Small-Scale Networks (AREA)
Abstract
一种基于FPGA的EtherCAT从站设计系统及方法，包括主站EtherCAT通信模块、从站EtherCAT通信模块、FPGA信息传递模块、从站SVG控制器模块；主站EtherCAT通信模块与从站EtherCAT通信模块相连；所述主站EtherCAT通信模块用于向从站发送报文，并接收处理从站发回的报文；从站EtherCAT通信模块用于接收报文后，摘出与本机有关的报文，将处理后的报文发送出去；FPGA信息传递模块用于在从站EtherCAT通信模块和从站SVG控制器模块之间传递信息；从站SVG控制器模块将从FPGA信息传递模块传递发送过来的信息进行处理，并将执行结果、装置的状态量等所有主站需要的相关信息传递给FPGA信息传递模块。与现有技术相比，基于FPGA的EtherCAT从站设计方法硬件成本较低，应用场景非常广泛，适应性强，装置可靠性高。
Description
技术领域
本申请属于工业以太网通信领域，具体涉及一种基于FPGA的EtherCAT从站设计系统及方法。
背景技术
EtherCAT是一个开放架构，以以太网为基础的现场总线系统，其名称的CAT为控制自动化技术字首的缩写。EtherCAT是确定性的工业以太网，最早是由德国的Beckhoff公司研发。
EtherCAT使用相同的物理和数据链路层。EtherCAT中，主站发送数据，整个网络可能只有一个数据帧依次将通过每个节点。主站是唯一允许发送帧的节点，子站只能转发帧，数据帧从主站开出，途经各个子站，把对于子站的数据放下或者带上，最后回到主站。EtherCAT网络不需要交换机。每个EtherCAT设备通常有两个以太网端口，第一个端口是接收端口，另一个是发送端口，发送给另一个设备。
实时性是EtherCAT的主要优势，使得EtherCAT可以成为高性能的分散式I/O系统：包含一千个分散式数位输入/输出的程序资料交换只需30us，相当于在100Mbit/s的以太网传输125个字节的资料。虽然子站设备添加数据过程到数据帧过程中仍有一点延迟，但EtherCAT的单一数据流大大提高了带宽利用率。这个优点也可能是一个缺点。因为许多子站设备可能无法适应这种高速，使得EtherCAT网络可能需要放慢速度以适应这些设备。
作为现场总线的一部分，一个EtherCAT从站一般至少包含两个任务，一个从主站获取EtherCAT数据，另一个与控制设备(比如电机或CAN总线)交互。在多任务环境下，为了确保EtherCAT通信的实时性、增强任务调度的合理性、有效利用系统资源，从站应当基于实时操作系统进行开发。
本专利使用的FPGA芯片是Xilinx公司7系列ZYNQ，其内部除了具有FPGA逻辑资源之外，还集成了两个ARM核，可用于嵌入式系统的开发，尤其方便于嵌入式软件与FPGA逻辑相同开发使用。具体来说，ZYNQ是由一个双核的ARM构成的处理系统PS和一个等价于一个片上FPGA可编程逻辑部分部分构成，它具有集成的存储器和外设的高速通信接口。在现有成熟的SVG装置中，增加一块EtherCAT通讯模块，能够与主站以及其他从站实现EtherCAT通讯，与本装置CPU插件的通讯是通过FT3采用外部光纤跳线的方式。该模块的CPU芯片使用的是Xilinx的ZYNQ 7020，ESC芯片用的是ASIX的AX58100，这样设计的优势在于，现有装置的软硬件改动量很小，节约研发的时间成本和元器件成本。
现有专利CN115776422A公开了一种EtherCAT从站及数据传输系统，第一网口模块传输第一站点发送的第一以太网数据包至EtherCAT从站控制器，然后EtherCAT从站控制器解析第一以太网数据包，得到第一数据，且在第一数据中存在发送至处理器的数据时进行数据触发操作，处理器在检测到数据触发操作时从第一数据中读取发送给自身的数据，并将处理器读取后剩余的第一数据和待发送至其他站点的第二数据发送至EtherCAT从站控制器，EtherCAT从站控制器封装数据，得到第二以太网数据包，最后第二网口模块传输第二以太网数据包至第二站点；但是此申请非电力系统装置。
发明内容
为解决现有技术中存在的不足，本发明提供一种基于FPGA的EtherCAT从站设计系统及方法。
本发明采用如下的技术方案。
一种基于FPGA的EtherCAT从站设计系统，包括主站EtherCAT通信模块、从站EtherCAT通信模块、FPGA信息传递模块、从站SVG控制器模块：
主站EtherCAT通信模块与从站EtherCAT通信模块相连；所述主站EtherCAT通信模块用于向从站发送报文，并接收处理从站发回的报文；
从站EtherCAT通信模块的数量有n个，n个从站EtherCAT通信模块之间相互连接，且每个从站ETherCAT通信模块都与主站EtherCAT通信模块相连；所述从站EtherCAT通信模块用于接收报文后，摘出与本机有关的报文，将处理后的报文发送出去；
所述FPGA信息传递模块用于在从站EtherCAT通信模块和从站SVG控制器模块之间传递信息；
从站SVG控制器模块将从FPGA信息传递模块传递发送过来的信息进行处理，并将执行结果、装置的状态量等所有主站需要的相关信息传递给FPGA信息传递模块。
进一步优选地，所述主站EtherCAT通信模块使用RJ45接口的网线作为传输介质与从站EtherCAT通信模块相连。
进一步优选地，从站EtherCAT通信模块还包括报文接收单元和报文报文发送单元；
报文接收单元用于接收主站或者其他从站发送过来的报文，报文发送单元用于向其他从站以及主站发送报文。
进一步优选地，n个从站EtherCAT通信模块之间使用RJ45接口的网线作为传输介质相互连接。
进一步优选地，FPGA信息传递模块与从站EtherCAT通信模块之间通过过程数据接口PDI连接，与从站SVG控制器模块通过光纤跳线作为传输介质连接，使用的是FT3通讯协议。
进一步优选地，FPGA信息传递模块是将本机通过从站EtherCAT通信模块接收到的报文解析后，信息传递给从站SVG控制器模块，也将从站SVG控制器模块发送过来的信息传递给从站EtherCAT通信模块。
进一步优选地，从站SVG控制器模块与FPGA信息传递模块通过光纤跳线作为传输介质连接，使用的是FT3通讯协议。
本申请同时公开了一种基于上述的基于FPGA的EtherCAT从站设计方法，包括以下步骤：
步骤1：主站EtherCAT通信模块向从站发送报文，并接收处理从站发回的报文；
步骤2：从站EtherCAT通信模块在接收报文后，摘出与本机有关的报文；
步骤3：从站SVG控制器模块将从FPGA信息传递模块传递发送过来的信息进行处理，并将执行结果、装置的状态量等所有主站需要的相关信息传递给FPGA信息传递模块。
步骤4：FPGA信息传递模块将从站SVG控制器模块的执行结果、装置的状态量等信息传递给从站EtherCAT通信模块，从站EtherCAT通信模块将主站EtherCAT通信模块需要的信息发送出去到下一个从站EtherCAT通信模块；
步骤5：重复步骤4，直至最后一个从站EtherCAT通信模块报文发至主站EtherCAT通信模块，主站解析所有从站EtherCAT通信模块返回的报文，读取各个从站信息。
在步骤2中，从站EtherCAT通信模块分为两部分，第一部分接收主站或者其他从站发送过来的报文，第二部分用于向其他从站以及主站发送报文。
在步骤3中，FPGA信息传递模块是将本机通过从站EtherCAT通信模块接收到的报文解析后，信息传递给从站控制器模块，也将从站控制器模块发送过来的信息传递给从站EtherCAT通信模块。
本发明的有益效果在于，与现有技术相比，基于FPGA的EtherCAT从站设计方法硬件成本较低，应用场景非常广泛，适应性强，装置可靠性高。
附图说明
图1：基于FPGA的EtherCAT从站设计装置系统结构图；
图2：ESC芯片AX58100原理图1；
图3：ESC芯片AX58100原理图2；
图4：AX58100芯片配置及最小系统相关回路；
图5：本申请的电口回路；
图6：XA7Z020原理图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明的技术方案进行清楚、完整地描述。本申请所描述的实施例仅仅是本发明一部分的实施例，而不是全部实施例。基于本发明精神，本领域普通技术人员在没有作出创造性劳动前提下所获得的有所其它实施例，都属于本发明的保护范围。
本发明采用如下的技术方案：
基于例图1所示，一种基于FPGA的EtherCAT从站设计系统，包括主站EtherCAT通信模块、从站EtherCAT通信模块、FPGA信息传递模块、从站SVG控制器模块：
主站EtherCAT通信模块与从站EtherCAT通信模块相连；所述主站EtherCAT通信模块用于向从站发送报文，并接收处理从站发回的报文；
从站EtherCAT通信模块的数量有n个，n个从站EtherCAT通信模块之间相互连接，且每个从站ETherCAT通信模块都与主站EtherCAT通信模块相连；所述从站EtherCAT通信模块用于接收报文后，摘出与本机有关的报文，将处理后的报文发送出去；
所述FPGA信息传递模块用于在从站EtherCAT通信模块和从站SVG控制器模块之间传递信息；
从站SVG控制器模块将从FPGA信息传递模块传递发送过来的信息进行处理，并将执行结果、装置的状态量等所有主站需要的相关信息传递给FPGA信息传递模块。
进一步优选地，所述主站EtherCAT通信模块使用RJ45接口的网线作为传输介质与从站EtherCAT通信模块相连。
进一步优选地，从站EtherCAT通信模块还包括报文接收单元和报文报文发送单元；
报文接收单元用于接收主站或者其他从站发送过来的报文，报文发送单元用于向其他从站以及主站发送报文。
进一步优选地，n个从站EtherCAT通信模块之间使用RJ45接口的网线作为传输介质相互连接。
进一步优选地，FPGA信息传递模块与从站EtherCAT通信模块之间通过过程数据接口PDI连接，与从站SVG控制器模块通过光纤跳线作为传输介质连接，使用的是FT3通讯协议。
进一步优选地，FPGA信息传递模块是将本机通过从站EtherCAT通信模块接收到的报文解析后，信息传递给从站SVG控制器模块，也将从站SVG控制器模块发送过来的信息传递给从站EtherCAT通信模块。
进一步优选地，从站SVG控制器模块与FPGA信息传递模块通过光纤跳线作为传输介质连接，使用的是FT3通讯协议。
本申请同时公开了一种基于上述的基于FPGA的EtherCAT从站设计方法，包括以下步骤：
步骤1：主站EtherCAT通信模块向从站发送报文，并接收处理从站发回的报文；
步骤2：从站EtherCAT通信模块在接收报文后，摘出与本机有关的报文；
步骤3：从站SVG控制器模块将从FPGA信息传递模块传递发送过来的信息进行处理，并将执行结果、装置的状态量等所有主站需要的相关信息传递给FPGA信息传递模块。
步骤4：FPGA信息传递模块将从站SVG控制器模块的执行结果、装置的状态量等信息传递给从站EtherCAT通信模块，从站EtherCAT通信模块将主站EtherCAT通信模块需要的信息发送出去到下一个从站EtherCAT通信模块；
步骤5：重复步骤4，直至最后一个从站EtherCAT通信模块报文发至主站EtherCAT通信模块，主站解析所有从站EtherCAT通信模块返回的报文，读取各个从站信息。
在步骤2中，从站EtherCAT通信模块分为两部分，第一部分接收主站或者其他从站发送过来的报文，第二部分用于向其他从站以及主站发送报文。
在步骤3中，FPGA信息传递模块是将本机通过从站EtherCAT通信模块接收到的报文解析后，信息传递给从站控制器模块，也将从站控制器模块发送过来的信息传递给从站EtherCAT通信模块。
如例图2～6所示，提供一种基于FPGA的EtherCAT从站设计实例：
基于FPGA的EtherCAT从站包括CPU芯片和ESC芯片及其相关回路。FPGA使用的是XA7Z020的SOPC模块，具有85K可编程逻辑单元。，该芯片包括PS和PL两部分，PS端包含双核ARM Cortex-A9处理芯片、AMBA互连、内部存储器、外部储器接口和外设。PL端可以作为传统的FPGA使用。ESC芯片是ASIX的AX58100芯片，支持2个或3个端口，内部带有两个支持100Mbps全双工和HPAuto-MDIX功能的高速以太网物理层PHY，支持EtherCAT协议，该芯片内部有3个MII网络端口。
AX58100的PDI接口采用SPI Slave接口，该芯片的六根信号线包括SCS_ESC、SCS_FUNC、SCLK、MOSI、MISO、SINT。能够实现AX58100对FPGA的读写控制。
EtherCAT从站带两个分布时钟SYNC_L0和SYNC_L1，SYNC_L1用来继续保持与其它DC从站同步，SYNC_L0用于从站的内部采样。这两根信号线分别接到FPGA的引脚上。
LED_RUN在芯片一上电的时候，配置是IIC EEPROM的容量，使用1Kbit到16Kbit容量的EEPROM时拉低，使用32Kbit到4Mbit容量的EEPROM时拉高。芯片正常使用时,通过该引脚点亮运行灯。
LED_ERR在芯片一上电的时候，配置成ESC的端口数量，拉低时为2个端口模式，拉高时为3个端口模式。芯片运行出问题时，通过该引脚点亮报错灯。
EEP_DONE是EEPROM已加载引脚，PDI正常通讯时芯片点亮该指示灯。
P0_TXOP、P0_TXON、P0_RXIP、P0_RXIN和P1_TXOP、P1_TXON、P1_RXIP、P1_RXIN分别是PHY0和PHY1的信号线，本设计中使用的是电口。因此P0_SD和P1_SD都是拉低。PHY0和PHY1也可以接光口，此模式下P0_SD和P1_SD应该拉高。
P0_ACT和P1_ACT在一上电的时候拉低表示此时芯片接的是电口模式，芯片正常工作过程中，其分别是PHY0和PHY1正常工作指示灯。
片外偏置电阻器RSET_BG信号必须通过外部误差为1％的12KΩ精密电阻接到模拟地。
XSCI和XSCO是25MHz晶振的输入和输出管脚。AX58100使用25MHz作为外部25MHz的内部时钟源。
在芯片正常工作时，TEST引脚需要拉低。
RSTn为芯片的复位管脚，拉低有效。RSTO为芯片的复位输出，本设计中默认拉高。
PDI_EMU拉低时为外部MCU控制模式。
AX58100与EEPROM芯片24LC16BT之间使用的是IIC接口，AX58100的SCL引脚连接到24LC16BT的SCL引脚，作为时钟线，AX58100的SDA连接到24LC16BT的SDA引脚，作为数据线。
本发明的有益效果在于，与现有技术相比，基于FPGA的EtherCAT从站设计方法硬件成本较低，应用场景非常广泛，适应性强，装置可靠性高。
本公开可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其它自由传播的电磁波、通过波导或其它传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。
Claims (10)
1.一种基于FPGA的EtherCAT从站设计系统，包括主站EtherCAT通信模块、从站EtherCAT通信模块、FPGA信息传递模块、从站SVG控制器模块，其特征在于：
主站EtherCAT通信模块与从站EtherCAT通信模块相连；所述主站EtherCAT通信模块用于向从站发送报文，并接收处理从站发回的报文；
从站EtherCAT通信模块的数量有n个，n个从站EtherCAT通信模块之间相互连接，且每个从站ETherCAT通信模块都与主站EtherCAT通信模块相连；所述从站EtherCAT通信模块用于接收报文后，摘出与本机有关的报文，将处理后的报文发送出去；
FPGA信息传递模块用于在从站EtherCAT通信模块和从站SVG控制器模块之间传递信息；
从站SVG控制器模块将从FPGA信息传递模块传递发送过来的信息进行处理，并将执行结果、装置的状态量等所有主站需要的相关信息传递给FPGA信息传递模块。
2.根据权利要求1所述的一种基于FPGA的EtherCAT从站设计系统，其特征在于：
所述主站EtherCAT通信模块使用RJ45接口的网线作为传输介质与从站EtherCAT通信模块相连。
3.根据权利要求1所述的一种基于FPGA的EtherCAT从站设计系统，其特征在于：
从站EtherCAT通信模块还包括报文接收单元和报文报文发送单元；
报文接收单元用于接收主站或者其他从站发送过来的报文，报文发送单元用于向其他从站以及主站发送报文。
4.根据权利要求1或3所述的一种基于FPGA的EtherCAT从站设计系统，其特征在于：
n个从站EtherCAT通信模块之间使用RJ45接口的网线作为传输介质相互连接。
5.根据权利要求1所述的一种基于FPGA的EtherCAT从站设计系统，其特征在于：
FPGA信息传递模块与从站EtherCAT通信模块之间通过过程数据接口PDI连接，与从站SVG控制器模块通过光纤跳线作为传输介质连接，使用的是FT3通讯协议。
6.根据权利要求1所述的一种基于FPGA的EtherCAT从站设计系统，其特征在于：
FPGA信息传递模块是将本机通过从站EtherCAT通信模块接收到的报文解析后，信息传递给从站SVG控制器模块，也将从站SVG控制器模块发送过来的信息传递给从站EtherCAT通信模块。
7.根据权利要求1所述的一种基于FPGA的EtherCAT从站设计系统，其特征在于：
从站SVG控制器模块与FPGA信息传递模块通过光纤跳线作为传输介质连接，使用的是FT3通讯协议。
8.根据权利要求1-7任一项所述的一种基于FPGA的EtherCAT从站设计方法，包括以下步骤，其特征在于：
步骤1：主站EtherCAT通信模块向从站发送报文，并接收处理从站发回的报文；
步骤2：从站EtherCAT通信模块在接收报文后，摘出与本机有关的报文；
步骤3：从站SVG控制器模块将从FPGA信息传递模块传递发送过来的信息进行处理，并将执行结果、装置的状态量等所有主站需要的相关信息传递给FPGA信息传递模块。
步骤4：FPGA信息传递模块将从站SVG控制器模块的执行结果、装置的状态量等信息传递给从站EtherCAT通信模块，从站EtherCAT通信模块将主站EtherCAT通信模块需要的信息发送出去到下一个从站EtherCAT通信模块；
步骤5：重复步骤4，直至最后一个从站EtherCAT通信模块报文发至主站EtherCAT通信模块，主站解析所有从站EtherCAT通信模块返回的报文，读取各个从站信息。
9.根据权利要求8任一项所述的一种基于FPGA的EtherCAT从站设计方法，其特征在于：
在步骤2中，从站EtherCAT通信模块分为两部分，第一部分接收主站或者其他从站发送过来的报文，第二部分用于向其他从站以及主站发送报文。
10.根据权利要求9所述的一种基于FPGA的EtherCAT从站设计方法，其特征在于：
在步骤3中，FPGA信息传递模块是将本机通过从站EtherCAT通信模块接收到的报文解析后，信息传递给从站控制器模块，也将从站控制器模块发送过来的信息传递给从站EtherCAT通信模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311613955.XA CN117857247A (zh) | 2023-11-29 | 2023-11-29 | 一种基于FPGA的EtherCAT从站设计系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311613955.XA CN117857247A (zh) | 2023-11-29 | 2023-11-29 | 一种基于FPGA的EtherCAT从站设计系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117857247A true CN117857247A (zh) | 2024-04-09 |
Family
ID=90536861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311613955.XA Pending CN117857247A (zh) | 2023-11-29 | 2023-11-29 | 一种基于FPGA的EtherCAT从站设计系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117857247A (zh) |
-
2023
- 2023-11-29 CN CN202311613955.XA patent/CN117857247A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0459753A2 (en) | Network access controller having logical FIFO buffer | |
| CN101963808B (zh) | 一种支持多种现场总线协议的系统的实现方法 | |
| CN113093658A (zh) | 一种基于EtherCAT的多轴伺服系统架构设计方法 | |
| CN105516142A (zh) | 一种智能电网系统中的相互通讯方法 | |
| CN106873541A (zh) | 一种基于DSP的EtherCAT分布式伺服运动控制系统 | |
| CN103595598A (zh) | 一种基于光纤的远程透明传输串口服务器及其控制模式 | |
| CN109412897A (zh) | 基于多核处理器及fpga的共享mac实现系统及方法 | |
| CN201860344U (zh) | 一种支持多种现场总线协议的系统 | |
| CN107070937B (zh) | 一种基于fpga的协议转换装置、方法 | |
| CN117857247A (zh) | 一种基于FPGA的EtherCAT从站设计系统及方法 | |
| Adhane et al. | Distributed control system for ship engines using dual fieldbus | |
| CN107395478A (zh) | 一种用于高速卷烟包装设备的网络控制系统以及网络通信模块 | |
| CN214042097U (zh) | 一种可自定义协议的plc串口通讯扩展模块 | |
| CN110445569B (zh) | 一种具有定时与指令同步功能的集成系统 | |
| CN201601690U (zh) | 一种基于EtherCAT技术的输入输出模块 | |
| CN111988113B (zh) | 一种EtherCAT协议和ASI协议通讯系统及方法 | |
| CN113626363A (zh) | 一种面向微纳星载计算机的多总线架构装置及其控制方法 | |
| CN112671624A (zh) | 一种构建实时处理EtherCAT帧的方法 | |
| CN106210016B (zh) | 网络设备及其配置升级方法 | |
| CN204836207U (zh) | 一种1394b总线接口防护型综合记录器 | |
| CN217883683U (zh) | 一种基于工业制造的数据交换设备 | |
| CN221784188U (zh) | EtherCAT从站通讯系统 | |
| CN115543908B (zh) | 基于FPGA的Aurora总线数据交互系统 | |
| CN219496953U (zh) | 冗余可编程逻辑控制器系统 | |
| CN203643778U (zh) | 一种变频器控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |