CN117855163A - 封装结构及其形成方法 - Google Patents
封装结构及其形成方法 Download PDFInfo
- Publication number
- CN117855163A CN117855163A CN202410038991.6A CN202410038991A CN117855163A CN 117855163 A CN117855163 A CN 117855163A CN 202410038991 A CN202410038991 A CN 202410038991A CN 117855163 A CN117855163 A CN 117855163A
- Authority
- CN
- China
- Prior art keywords
- substrate
- groove
- heat
- chip unit
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 164
- 230000017525 heat dissipation Effects 0.000 claims abstract description 118
- 239000004033 plastic Substances 0.000 claims abstract description 51
- 238000004806 packaging method and process Methods 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 238000000465 moulding Methods 0.000 claims description 18
- 239000000945 filler Substances 0.000 claims description 10
- 230000004907 flux Effects 0.000 claims description 10
- 238000005476 soldering Methods 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 9
- 238000003466 welding Methods 0.000 claims description 8
- 239000005022 packaging material Substances 0.000 claims description 6
- 238000005507 spraying Methods 0.000 claims description 6
- 238000005336 cracking Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 28
- 230000008569 process Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 230000032798 delamination Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000307 polymer substrate Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供一种封装结构及形成方法,所述封装结构包括:基板;散热单元,设置在所述基板上方,所述散热单元包括散热盖及导热件,所述散热盖具有第一凹槽以及设置在所述第一凹槽底部的第二凹槽,所述第一凹槽的开口朝向所述基板,所述散热盖朝向所述基板的表面与所述基板之间具有间隔,所述导热件设置在所述第二凹槽内;芯片单元,设置在所述基板上方,且位于所述第一凹槽内,所述芯片单元设置在所述导热件上,所述芯片单元与所述导热件连接的表面位于所述第二凹槽内,且所述芯片单元的侧壁与所述第二凹槽的侧壁接触;塑封体,填充在所述第一凹槽内,且包覆所述芯片单元。该封装结构避免了导热件分层以及开裂,以及导热件与芯片的偏移。
Description
技术领域
本发明涉及半导体封装领域,尤其涉及一种封装结构及其形成方法。
背景技术
随着电子技术的发展,尺寸小型化、结构和功能高集成化成为电子元器件发展趋势。在电子元器件的封装结构中可能产生和积聚更多的热量,如果热量不被有效地消散,其将影响封装结构中的半导体组件的性能。
在高导热的封装结构中,通常采用散热盖、导热件、芯片、基板的叠层结构来实现良好的散热。在该种封装结构中,散热盖不仅要起到散热作用也要扮演着控制基板翘曲的角色,而基板在高低温过程中产生的应力极易传递到散热盖,从而导致导热件分层甚至开裂,影响了封装结构的可靠性。
发明内容
本发明提供了一种封装结构包括:基板;散热单元,设置在所述基板上方,所述散热单元包括散热盖及导热件,所述散热盖具有第一凹槽以及设置在所述第一凹槽底部的第二凹槽,所述第一凹槽的开口朝向所述基板,所述散热盖朝向所述基板的表面与所述基板之间具有间隔,所述导热件设置在所述第二凹槽内;芯片单元,位于所述第一凹槽内,所述芯片单元设置在所述导热件上,所述芯片单元与所述导热件连接的表面位于所述第二凹槽内,且所述芯片单元的部分侧壁与所述第二凹槽的侧壁接触;塑封体,填充在所述第一凹槽内,且包覆所述芯片单元。
在一实施例中,所述第二凹槽内表面具有第一金属层,所述导热件与所述第一金属层焊接连接,所述芯片单元的部分侧壁与所述第一金属层接触。
在一实施例中,至少所述芯片单元高度的一半位于所述第二凹槽内。
在一实施例中,所述塑封体的表面与所述散热盖的表面平齐。
在一实施例中,还包括填充体,所述填充体填充在所述塑封体与所述基板之间以及所述散热盖与所述基板之间。
在一实施例中,所述填充体还覆盖所述散热盖的部分侧面。
在一实施例中,所述芯片单元背离所述导热件的表面具有至少一焊垫,所述焊垫与所述基板之间通过导电柱电连接。
在一实施例中,还包括环形构件,所述环形构件设置在所述基板表面边缘,且环绕所述散热单元。
在一实施例中,还包括无源器件,设置在所述基板表面,且位于所述环形构件与所述散热单元之间。
在一实施例中,所述散热单元的散热盖包括多个所述第二凹槽,所述散热单元包括多个所述导热件,所述第二凹槽与所述导热件一一对应,在每一所述第二凹槽内均设置有一所述芯片单元。
本发明实施例还提供一种封装结构的形成方法,包括:形成散热单元,所述散热单元包括散热盖及导热件,所述散热盖具有第一凹槽以及设置在所述第一凹槽底部的第二凹槽,所述导热件设置在所述第二凹槽内;设置芯片单元,所述芯片单元位于所述第一凹槽内,且设置在所述导热件上,所述芯片单元与所述导热件连接的表面位于所述第二凹槽内,且所述芯片单元的侧壁与所述第二凹槽的侧壁接触;塑封,以形成塑封体,所述塑封体填充在所述第一凹槽内,且包覆所述芯片单元;将所述芯片单元倒装在一基板上,所述散热盖的所述第一凹槽的开口朝向所述基板。
在一实施例中,在所述第二凹槽内设置所述导热件的方法包括:在所述第二凹槽的内表面形成第一金属层;在所述第一金属层表面喷涂助焊剂;将所述导热件贴装在所述第二凹槽内;设置所述芯片单元的步骤进一步包括:在所述芯片单元需要与所述导热件连接的表面形成第二金属层;在所述导热件表面喷涂助焊剂;将所述芯片单元具有第二金属层的表面贴装在所述导热件表面;进行回流焊,所述第二凹槽内的第一金属层与所述导热件焊接,所述芯片单元表面的第二金属层与所述导热件焊接,所述芯片单元的侧壁与所述第一金属层接触。
在一实施例中,塑封,以形成塑封体的步骤进一步包括:塑封,塑封料填充满所述第一凹槽,且覆盖所述散热盖的表面以及所述芯片单元的表面;减薄所述塑封料,至暴露所述芯片单元的焊垫,剩余的所述塑封料作为所述塑封体。
在一实施例中,减薄所述塑封料的步骤中,所述散热盖同时被减薄。
在一实施例中,所述芯片单元背离所述导热件的表面具有至少一焊垫;塑封,以形成塑封体的步骤进一步包括:所述焊垫的表面暴露于所述塑封体;塑封,以形成塑封体的步骤之后包括:于所述焊垫表面形成导电柱;将所述芯片单元倒装在一基板上的步骤进一步包括:将所述导电柱与所述基板电连接。
在一实施例中,将所述芯片单元倒装在一基板上的步骤之后还包括:形成填充体,所述填充体填充在所述塑封体与所述基板之间以及所述散热盖与所述基板之间。
在一实施例中,将所述芯片单元倒装在一基板上的步骤之后还包括:在所述基板表面设置无源器件,所述无源器件位于所述散热单元的外周。
在一实施例中,将所述芯片单元倒装在一基板上的步骤之后还包括:在所述基板表面边缘设置环形构件,所述环形构件环绕所述散热单元。
本发明实施例提供的封装结构及其形成方法中,所述导热件设置在所述散热盖的第二凹槽内,且所述芯片单元与所述导热件连接的表面位于所述第二凹槽内,所述第二凹槽限制了所述导热件的位置以及所述芯片单元与所述导热件的连接处的位置,避免了所述导热件与所述芯片单元的偏移,进而避免该偏移所带来的对所述封装结构的散热性能的影响,同时,部分所述芯片单元位于第二凹槽内,在所述第二凹槽内,所述芯片单元的部分侧壁与所述第二凹槽的侧壁接触,所述芯片单元侧壁的热量能够传递至所述散热盖,有助于所述芯片单元侧壁的散热,提高了所述封装结构的散热性能。另外,所述芯片单元设置在所述散热单元内,所述散热单元设置在所述基板上,且所述散热盖朝向所述基板的表面与所述基板之间具有间隔,所述散热盖并未直接与所述基板连接,则所述基板在高低温过程中产生的应力无法传递到散热盖,进而避免了导热件分层以及开裂,提高了所述封装结构的散热性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简要介绍。显而易见地,下面描述中的附图仅是本发明的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1是一种封装结构的示意图;
图2A及图2B是封装结构的局部扫描电镜图;
图3是本发明一实施例提供的封装结构的示意图;
图4是本发明一实施例提供的封装结构的形成方法的步骤示意图
图5A~图5H是本发明一实施例提供的封装结构的形成方法的工艺流程图。
具体实施方式
图1是一种封装结构的示意图,请参阅图1,所述封装结构包括基板100及设置在所述基板100上的散热盖110,所述散热盖110与所述基板100之间形成容纳腔120,一芯片130设置在所述容纳腔120内,且位于所述基板100的表面,在所述芯片130与所述散热盖110之间设置有导热件140。
在该种封装结构中,散热盖110不仅起到散热作用也起到控制基板100翘曲的作用,但是,基板100在高低温过程中产生的应力极易传递到散热盖110,进而导致与散热盖110连接的导热件140分层甚至开裂。如图2A及图2B所示,其为封装结构的局部扫描电镜图,从图2A可以看出,导热件140与芯片130的接触界面分层(如框A所圈示区域),从图2B可以看出,导热件140本身出现了开裂(如框B所圈示区域)。
发明人对此进行深入研究后发现,可通过分离散热盖110与基板100来避免基板100在高低温过程中产生的应力传递到散热盖110,进而避免导热件140分层以及开裂,降低封装结构的散热性能;并且,发明人进一步研究还发现,在封装过程中,芯片130与导热件140之间容易发生偏移,进而导致芯片130与导热件140的接触面积降低,影响了芯片130的热传导,降低了封装结构的散热性能。
鉴于此,本发明提供一种封装结构及其形成方法,能够避免导热件分层以及开裂,并且能够避免芯片与导热件偏移,大大提高了封装结构的散热性能。
下面结合附图对本发明提供的封装结构及其形成方法的具体实施方式做详细说明。
图3是本发明一实施例提供的封装结构的示意图,请参阅图3,所述封装结构包括基板300、散热单元310、芯片单元313以及塑封体315。所述散热单元310设置在所述基板300上方,所述散热单元310包括散热盖311及导热件312,所述散热盖311具有第一凹槽3110以及设置在所述第一凹槽3110底部的第二凹槽3111,所述第一凹槽3110的开口朝向所述基板300,且所述散热盖311朝向所述基板300的表面与所述基板300之间具有间隔,所述导热件312设置在所述第二凹槽3111内。所述芯片单元313设置在所述基板300上方,且位于所述第一凹槽3110内,所述芯片单元313设置在所述导热件312上,且所述芯片单元313与所述导热件312连接的表面位于所述第二凹槽3111内,所述芯片单元313的部分侧壁与所述第二凹槽3111的侧壁接触。所述塑封体315填充在所述第一凹槽3110内,且包覆所述芯片单元313。
本发明实施例提供的封装结构中,所述导热件312设置在所述散热盖311的第二凹槽3111内,且所述芯片单元313与所述导热件312连接的表面位于所述第二凹槽3111内,所述第二凹槽3111限制了所述导热件312的位置以及所述芯片单元313与所述导热件312的连接处的位置,避免了所述导热件312与所述芯片单元313的偏移,进而避免该偏移所带来的对所述封装结构的散热性能的影响;同时,部分所述芯片单元313位于第二凹槽3111内,在所述第二凹槽3111内,所述芯片单元313的部分侧壁与所述第二凹槽3111的侧壁接触,所述芯片单元313侧壁的热量能够传递至所述散热盖311,有助于所述芯片单元313侧壁的散热,提高了所述封装结构的散热性能。另外,所述芯片单元313倒装设置在基板300上,所述散热单元310设置在所述基板300上,且所述散热盖311朝向所述基板300的表面与所述基板300之间具有间隔,所述散热盖311并未直接与所述基板300连接,则所述基板300在高低温过程中产生的应力无法传递到散热盖311,进而避免了导热件312分层以及开裂,提高了所述封装结构的散热性能。
所述基板300具有上表面及下表面,所述上表面与所述下表面相对设置,所述芯片单元313倒装设置在所述基板300的上表面。
所述基板300用于支撑所述芯片单元313以及用于将所述芯片单元313与外部电路板电性连接。所述基板300包括但不限于硅基基板、玻璃基板、金属基板、半导体基板、聚合物基板、陶瓷基板中的任意一种。在所述基板300内设置有导电互连结构,所述芯片单元313通过所述导电互连结构与外部电路板电性连接。在一些实施例中,所述基板300的下表面还设置有焊球301,所述焊球301与所述基板300内的导电互连结构电连接,以将所述导电互连结构电学引出。在一些实施例中,在所述基板300的下表面还设置有无源器件340,以利用所述基板300的空间集成所述无源器件340,进一步提高所述封装结构的集成度。所述无源器件340包括但不限于电容、电感、电阻等元器件。
所述散热盖311设置在所述基板300的上方,且与所述基板300不接触,所述基板300在高低温过程中产生的应力也无法传递到散热盖311。在一些实施例中,所述散热盖311为凹型构型,所述凹陷构型的凹部为所述第一凹槽3110,所述凹型构型的开口朝向所述基板300,在所述凹陷构型的底部具有朝向所述散热盖311本体内凹陷的凹槽,该凹槽为所述第二凹槽3111。
所述导热件312的材料可为散热介质材料,例如,金属铟,金属铟具有很强的导热性能,是理想的散热介质。
所述导热件312设置在所述散热盖311的第二凹槽3111内,在一些实施例中,为了进一步限位所述导热件312,避免所述导热件312在所述第二凹槽3111内的位置偏移过大,所述第二凹槽3111的横截面的尺寸设置为略大于所述导热件312的尺寸,以使所述导热件312能够放入所述第二凹槽3111即可,若所述第二凹槽3111的横截面的尺寸过大,所述导热件312在所述第二凹槽3111内的设置位置与预设计的位置可能存在较大偏移,使得芯片单元313与导热件312的重叠区域(即两者直接连接的区域)变小,进而影响导热件312对芯片单元313的热传导。
在一些实施例中,所述第二凹槽3111的深度设置为大于所述导热件312的厚度,以使得所述芯片单元313与所述导热件312连接的表面位于所述第二凹槽3111内,则可通过所述第二凹槽3111限位所述第二芯片单元313的位置,进而避免所述芯片单元313与所述导热件312之间的位置发生偏移,以增大所述导热件312对所述芯片单元313的热传导,进而增强所述封装结构的散热性能。
在一些实施例中,所述第二凹槽3111内表面具有第一金属层3112,所述导热件312与所述第一金属层3112焊接连接,进而实现所述导热件312的固定,可以理解的是,在另一些实施例中,也可通过粘结层等将所述导热件312固定在所述第二凹槽3111内。
在一些实施例中,至少所述芯片单元313高度的一半位于所述第二凹槽3111内,即所述芯片单元313至少一半的侧壁位于所述第二凹槽内,有利于所述芯片单元313侧壁的散热,进一步提高了所述封装结构的散热性能。
所述芯片单元313包括相对的背面和功能面,所述功能面内部具有电路,在本发明实施例中,所述芯片单元313的背面与所述导热件312连接,所述芯片单元313的功能面为所述芯片单元313背离所述导热件312的表面,其朝向所述基板300。在一些实施例中,所述芯片单元313的背面与所述导热件312焊接连接,例如,所述芯片单元313的背面具有第二金属层3130,所述第二金属层3130与所述导热件312焊接,进而使所述芯片单元313与所述导热件312连接。
在一些实施例中,所述芯片单元313背离所述导热件312的表面具有至少一焊垫3140,所述焊垫3140与所述基板300之间通过导电柱3141电连接。在本实施例中,所述焊垫3140设置在所述芯片单元313的功能面上,所述导电柱3141设置在所述焊垫3140与所述基板300之间,且所述导电柱3141的一端与所述焊垫3140电连接,另一端与所述基板300电连接。所述焊垫3140以及所述导电柱3141的材料可为金属材料,例如,铝、镍、锡、钨、铂、铜、钛、铬、钽、金、银中的一种或几种。所述焊垫3140与所述导电柱3141的材料的可相同,也可不同。在本实施例中,以所述焊垫3140与所述导电柱3141的材料相同为例进行说明。在本发明实施例提供的封装结构中,所述芯片单元313通过所述导电柱3141与所述基板300电连接,进而使所述芯片单元313倒装设置在所述基板300上。
在一些实施例中,所述芯片单元313包括一个芯片;在另一些实施例中,所述芯片单元313包括多个堆叠或者并行设置的芯片,多个所述芯片被封装形成一个封装体。
所述塑封体315填充在所述第一凹槽3110内,并包覆所述芯片单元313,所述塑封体315用于保护所述芯片单元313以及所述导热件312,并防止导热件312偏移。在一些实施例中,所述塑封体315的材料可为绝缘树脂,例如环氧树脂。在本实施例中,所述焊垫3140位于所述塑封体315内,所述导电柱3141位于所述塑封体315外。
在一些实施例中,所述塑封体315的表面与所述散热盖311的表面平齐,即所述塑封体315朝向所述基板300的表面与所述散热盖311朝向所述基板300的表面平齐,所述塑封体315并不包覆所述散热盖311朝向所述基板300的表面,所述塑封体315仅是填充满所述第一凹槽3110。在一些实施例中,所述塑封体315的表面与所述焊垫3140的表面平齐,即所述塑封体315朝向所述基板300的表面与所述焊垫3140朝向所述基板300的表面平齐。
在一些实施例中,所述封装结构还包括填充体320。所述填充体320填充在所述塑封体315与所述基板300之间以及所述散热盖311与所述基板300之间。在本实施例中,所述填充体320为绝缘体,其填充在所述塑封体315与所述基板300以及所述散热盖311与所述基板300之间,并包覆所述导电柱3141,以起到保护以及支撑作用。在一些实施例中,所述填充体320还覆盖所述散热盖311的部分侧面,以进一步加强对所述芯片单元313以及导电柱3141的保护作用。
在一些实施例中,所述封装结构还包括环形构件330,所述环形构件330设置在所述基板300表面边缘,且环绕所述散热单元310。所述环形构件330与所述基板300连接,基板300在高低温过程中产生的应力传递到所述环形构件330而被分散,进而避免所述基板300在应力的作用下变形,控制了所述基板300的翘曲。
在一些实施例中,所述封装结构还包括无源器件340,所述无源器件340设置在所述基板300表面,且位于所述环形构件330与所述散热单元310之间。具体地说,所述无源器件340设置在所述基板300的上表面,且位于所述环形构件330与所述散热单元310之间。在所述封装结构中,利用在所述基板300位于所述环形构件330与所述散热单元310之间的区域设置所述无源器件340,能够进一步提高所述封装结构的集成度。所述无源器件340包括但不限于电感、电容、电阻等元器件。
在一些实施例中,所述散热盖311包括多个所述第二凹槽3111,所述散热单元310包括多个所述导热件312,所述第二凹槽3111与所述导热件312一一对应,且每一所述第二凹槽3111内设置有一所述芯片单元313,以实现多芯片单元313的封装。具体地说,在所述第一凹槽3110底部具有多个间隔设置的第二凹槽3111,在每一所述第二凹槽3111内均设置有一所述导热件312以及与所述导热件312连接的所述芯片单元313。可以理解的是,所述第二凹槽3111的排布方式可根据所述封装结构所规定的芯片单元313的排布方式而设置。
本发明实施提供的封装结构中,所述第二凹槽3111限制了所述导热件312的位置以及所述芯片单元313与所述导热件312的连接处的位置,避免了所述导热件312与所述芯片单元313的偏移,同时,部分所述芯片单元313位于第二凹槽3111内,所述芯片单元313侧壁的热量能够传递至所述散热盖311,有助于所述芯片单元313侧壁的散热,提高了所述封装结构的散热性能。另外,所述散热盖311并未直接与所述基板300连接,则所述基板300在高低温过程中产生的应力无法传递到散热盖311,进而避免了导热件312分层以及开裂,提高了所述封装结构的散热性能。
基于同一发明构思,本发明实施例还提供了一种上述封装结构的形成方法,请参阅图4,其为本发明一实施例提供的形成方法的步骤示意图,所述形成方法包括:步骤S40,形成散热单元,所述散热单元包括散热盖及导热件,所述散热盖具有第一凹槽以及设置在所述第一凹槽底部的第二凹槽,所述导热件设置在所述第二凹槽内;步骤S41,设置芯片单元,所述芯片单元位于所述第一凹槽内,且设置在所述导热件上,所述芯片单元与所述导热件连接的表面位于所述第二凹槽内,且所述芯片单元的侧壁与所述第二凹槽的侧壁接触;步骤S42,塑封,以形成塑封体,所述塑封体填充在所述第一凹槽内,且包覆所述芯片单元;步骤S43,将所述芯片单元倒装在一基板上,所述散热盖的所述第一凹槽的开口朝向所述基板,且所述散热盖朝向所述基板的表面与所述基板之间具有间隔。
采用本发明方法形成的封装结构中,所述导热件设置在所述散热盖的第二凹槽内,且所述芯片单元与所述导热件连接的表面位于所述第二凹槽内,所述第二凹槽限制了所述导热件的位置以及所述芯片单元与所述导热件的连接处的位置,避免了所述导热件与所述芯片单元的偏移,进而避免该偏移所带来的对所述封装结构的散热性能的影响,同时,部分所述芯片单元位于第二凹槽内,在所述第二凹槽内,所述芯片单元的部分侧壁与所述第二凹槽的侧壁接触,所述芯片单元侧壁的热量能够传递至所述散热盖,有助于所述芯片单元侧壁的散热,提高了所述封装结构的散热性能。另外,所述芯片单元设置在所述散热单元内,所述散热单元设置在所述基板上,且所述散热盖朝向所述基板的表面与所述基板之间具有间隔,所述散热盖并未直接与所述基板连接,则所述基板在高低温过程中产生的应力无法传递到散热盖,进而避免了导热件分层以及开裂,提高了所述封装结构的散热性能。
图5A~图5H是本发明一实施例提供的形成方法的工艺流程图。
请参阅图4以及图5B,步骤S40,形成散热单元310,所述散热单元310包括散热盖311及导热件312,所述散热盖311具有第一凹槽3110以及设置在所述第一凹槽3110底部的第二凹槽3111,所述导热件312设置在所述第二凹槽3111内。
在一些实施例中,形成所述散热单元310的步骤具体包括:
请参阅图5A,提供所述散热盖311,所述散热盖311具有第一凹槽3110以及设置在所述第一凹槽3110底部的第二凹槽3111。
在一实施例中,所述散热盖311为凹型构型,所述凹陷构型的凹部为所述第一凹槽3110,在所述凹陷构型的底部具有朝向所述散热盖311本体内凹陷的凹槽,该凹槽为所述第二凹槽3111。在一些实施例中,可通过一体成型工艺形成所述散热盖311。在一些实施例中,所述第一凹槽3110底部设置有一个所述第二凹槽3111,在另一些实施例中,在所述第一凹槽3110底部设置有多个间隔设置的第二凹槽3111。可以理解的是,所述第二凹槽3111的排布方式可根据最终形成的所述封装结构所规定的芯片单元313的排布方式而设置。
请参阅图5B,在所述第二凹槽3111内设置所述导热件312。在该步骤中,将所述导热件312贴装在所述第二凹槽3111内。所述导热件312的材料可为散热介质材料,例如,金属铟。
在一些实施例中,在所述第二凹槽3111内设置所述导热件312的步骤具体包括:在所述第二凹槽3111底部喷涂助焊剂(附图中未绘示),将所述导热件312贴装在所述第二凹槽3111内。由于所述第二凹槽3111底面具有助焊剂,则在后续设置所述芯片单元313的步骤中,可通过回流焊使所述导热件312与所述散热盖311焊接,进而实现所述导热件312的固定。
在一些实施例中,在所述第二凹槽3111内设置所述导热件312的步骤具体包括:在所述第二凹槽3111的内表面形成第一金属层3112;在所述第一金属层3112表面喷涂助焊剂(附图中未绘示);将所述导热件312贴装在所述第二凹槽3111内。其中,所述第二凹槽3111的内表面包括所述第二凹槽3111的底面与侧面。由于所述第一金属层3112表面具有助焊剂,则在后续设置所述芯片单元313的步骤中,可通过回流焊使所述导热件312与所述第一金属层3112焊接,进而实现所述导热件312的固定。
可以理解的是,在另一些实施例中,在该步骤中,也可不设置所述第一金属层3112,而是通过粘结层将所述导热件312固定在所述第二凹槽3111内。具体地说,在贴装所述导热件312之前,在所述第二凹槽3111底面或者内表面涂覆粘结剂,形成粘结层,在贴装导热件312后,所述导热件312通过所述粘结层固定在所述第二凹槽3111内。
请参阅图4以及图5C,步骤S41,设置芯片单元313,所述芯片单元313位于所述第一凹槽3110内,且设置在所述导热件312上,所述芯片单元313与所述导热件312连接的表面位于所述第二凹槽3111内,且所述芯片单元313的侧壁与所述第二凹槽3111的侧壁接触。
所述芯片单元313包括相对的背面和功能面,所述功能面内部具有电路,在一些实施例中,所述芯片单元313的背面与所述导热件312连接,所述芯片单元313的功能面背离所述导热件312。在一些实施例中,可在所述芯片单元313背面形成金属层,以使所述芯片单元313的背面能够与所述导热件312焊接。具体地说,在所述芯片单元313需要与所述导热件312连接的表面形成第二金属层3130;在所述导热件312表面喷涂助焊剂(附图中未绘示);将所述芯片单元313具有第二金属层3130的表面贴装在所述导热件312表面;进行回流焊,在助焊剂的作用下,所述第二凹槽3111内的第一金属层3112与所述导热件312焊接,所述芯片单元313表面的第二金属层3130与所述导热件312焊接。
所述芯片单元313的侧壁与所述第一金属层3112接触,所述芯片单元313的侧壁的热量能够通过所述第一金属层3112传递至所述散热盖311,进而有利于所述芯片单元313的侧壁的散热。
在本实施例中,所述芯片单元313背离所述导热件312的表面具有至少一焊垫3140,所述焊垫3140的表面低于所述散热盖311的表面,即所述焊垫3140全部位于所述第一凹槽3110内。
请参阅图4及图5E,步骤S42,塑封,以形成塑封体315,所述塑封体315填充在所述第一凹槽3110内,且包覆所述芯片单元313。在本实施例中,所述焊垫3140的表面暴露于所述塑封体315。所述塑封体315用于保护所述芯片单元313以及所述导热件312,以及避免所述导热件312偏移。在一些实施例中,所述塑封体315的材料可为绝缘树脂,例如环氧树脂。
在一些实施例中,形成所述塑封体315的步骤具体包括:请参阅图5D,塑封,塑封料500填充满所述第一凹槽3110,且覆盖所述散热盖311的表面以及所述焊垫3140的表面。请参阅图5E,减薄所述塑封料500,至暴露所述焊垫3140,剩余的所述塑封料500作为所述塑封体315。在该步骤中,可通过研磨工艺减薄所述塑封料500。若所述散热盖311的表面高于所述焊垫3140的表面,则减薄所述塑封料500的步骤中,所述散热盖311同时被减薄,最终形成的所述塑封体315的表面与所述散热盖311的表面平齐,所述塑封体315的表面与所述焊垫3140的表面平齐。
请参阅图5F,于所述焊垫3140表面形成导电柱3141。在该步骤中,可通过电镀工艺在所述焊垫3140上形成所述导电柱3141。
所述焊垫3140以及所述导电柱3141的材料可为金属材料,例如,铝、镍、锡、钨、铂、铜、钛、铬、钽、金、银中的一种或几种。所述焊垫3140与所述导电柱3141的材料的可相同,也可不同。
请参阅图4以及图5G,步骤S43,将所述芯片单元313倒装在一基板300上,所述散热盖311的所述第一凹槽3110的开口朝向所述基板300,且所述散热盖311朝向所述基板300的表面与所述基板300之间具有间隔。
在本实施例中,所述导电柱3141设置在所述基板300表面且与所述基板300电连接。
在该步骤之前,可在所述导电柱3141的端部形成焊料层3142(参阅图5F),将所述芯片单元313倒装在所述基板300上后,所述导电柱3141通过所述焊料层3142与所述基板300表面的焊垫电连接。所述基板300用于支撑所述芯片单元313以及用于将所述芯片单元313与外部电路板电性连接。所述基板300包括但不限于硅基基板玻璃基板、金属基板、半导体基板、聚合物基板、陶瓷基板中的任意一种。
在一些实施例中,将所述散热单元310倒装在一基板300上的步骤之后还包括:在所述基板300表面设置无源器件340,所述无源器件340位于所述散热单元310的外周。所述无源器件340包括但不限于电感、电容、电阻等元器件。
请参阅图4以及图5H,将所述芯片单元313倒装在一基板300上的步骤之后还包括:形成填充体320,所述填充体320填充在所述塑封体315与所述基板300之间以及所述散热盖311与所述基板300之间,以起到保护以及支撑作用。在该步骤中,可通过点胶等工艺形成所述填充体320。所述填充体320为绝缘体。
在本实施例中,所述填充体320还包覆所述导电柱3141,以保护及支撑所述导电柱3141。
在一些实施例中,所述填充体320还覆盖所述散热盖311的部分侧面,以进一步加强对所述芯片单元313以及导电柱3141的保护作用。可以理解的是,所述填充体320并未覆盖所述无源器件340,以避免所述填充体320对所述无源器件340的性能产生影响。
在一些实施例中,将所述芯片单元313倒装在一基板300上的步骤之后还包括在所述基板300表面边缘设置环形构件330的步骤。具体地说,在本实施例中,在所述基板300与所述散热单元310之间形成填充体320的步骤之后还包括:在所述基板300表面边缘设置环形构件330,所述环形构件330环绕所述散热单元310,请参阅图3。所述环形构件330与所述基板300连接,基板300在高低温过程中产生的应力传递到所述环形构件330而被分散,进而避免所述基板300在应力的作用下变形,控制了所述基板300的翘曲。在一些实施例中,所述无源器件340位于所述环形构件330与所述散热单元310之间,能够进一步提高所述封装结构的集成度。
在一些实施例中,在所述基板300表面边缘设置环形构件330的步骤之后,还包括在所述基板的下表面形成焊球301以及无源器件340(请参阅图3),所述焊球301与所述基板300内的导电互连结构电连接,以将所述导电互连结构电学引出。所述无源器件340设置在所述基板300的下表面,以利用所述基板300的空间集成所述无源器件340,进一步提高所述封装结构的集成度。所述无源器件340包括但不限于电容、电感、电阻等元器件。
本发明实施例提供的形成方法形成的封装结构中,所述第二凹槽3111限制了所述导热件312的位置以及所述芯片单元313与所述导热件312的连接处的位置,避免了所述导热件312与所述芯片单元313的偏移,进而避免该偏移所带来的对所述封装结构的散热性能的影响,且部分所述芯片单元313位于第二凹槽3111内,所述芯片单元313的侧壁与散热盖311接触,有助于所述芯片单元313侧壁的散热,提高了所述封装结构的散热性能。另外,所述散热盖311并未直接与所述基板300连接,则所述基板300在高低温过程中产生的应力无法传递到散热盖311,进而避免了导热件312分层以及开裂,提高了所述封装结构的散热性能。
需要说明的是,本发明的文件中涉及的术语“包括”和“具有”以及它们的变形,意图在于覆盖不排他的包含。术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序,除非上下文有明确指示,应该理解这样使用的数据在适当情况下可以互换。术语“一个或多个”至少部分取决于上下文,可以用于以单数意义描述特征、结构或特性,或可以用于以复数意义描述特征、结构或特征的组合。术语“基于”可以被理解为不一定旨在表达一组排他性的因素,而是可以替代地,同样至少部分地取决于上下文,允许存在不一定明确描述的其它因素。另外,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。此外,在以上说明中,省略了对公知组件和技术的描述,以避免不必要地混淆本发明的概念。上述各个实施例中,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同/相似的部分互相参见即可。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (18)
1.一种封装结构,其特征在于,包括:
基板;
散热单元,设置在所述基板上方,所述散热单元包括散热盖及导热件,所述散热盖具有第一凹槽以及设置在所述第一凹槽底部的第二凹槽,所述第一凹槽的开口朝向所述基板,所述散热盖朝向所述基板的表面与所述基板之间具有间隔,所述导热件设置在所述第二凹槽内;
芯片单元,位于所述第一凹槽内,所述芯片单元设置在所述导热件上,所述芯片单元与所述导热件连接的表面位于所述第二凹槽内,且所述芯片单元的部分侧壁与所述第二凹槽的侧壁接触;
塑封体,填充在所述第一凹槽内,且包覆所述芯片单元。
2.根据权利要求1所述的封装结构,其特征在于,所述第二凹槽内表面具有第一金属层,所述导热件与所述第一金属层焊接连接,所述芯片单元的部分侧壁与所述第一金属层接触。
3.根据权利要求1所述的封装结构,其特征在于,至少所述芯片单元高度的一半位于所述第二凹槽内。
4.根据权利要求1所述的封装结构,其特征在于,所述塑封体的表面与所述散热盖的表面平齐。
5.根据权利要求1所述的封装结构,其特征在于,还包括填充体,所述填充体填充在所述塑封体与所述基板之间以及所述散热盖与所述基板之间。
6.根据权利要求5所述的封装结构,其特征在于,所述填充体还覆盖所述散热盖的部分侧面。
7.根据权利要求1所述的封装结构,其特征在于,所述芯片单元背离所述导热件的表面具有至少一焊垫,所述焊垫与所述基板之间通过导电柱电连接。
8.根据权利要求1所述的封装结构,其特征在于,还包括环形构件,所述环形构件设置在所述基板表面边缘,且环绕所述散热单元。
9.根据权利要求8所述的封装结构,其特征在于,还包括无源器件,设置在所述基板表面,且位于所述环形构件与所述散热单元之间。
10.根据权利要求1所述的封装结构,其特征在于,所述散热单元的散热盖包括多个所述第二凹槽,所述散热单元还包括多个所述导热件,所述第二凹槽与所述导热件一一对应,在每一所述第二凹槽内均设置有一所述芯片单元。
11.一种封装结构的形成方法,其特征在于,包括:
形成散热单元,所述散热单元包括散热盖及导热件,所述散热盖具有第一凹槽以及设置在所述第一凹槽底部的第二凹槽,所述导热件设置在所述第二凹槽内;
设置芯片单元,所述芯片单元位于所述第一凹槽内,且设置在所述导热件上,所述芯片单元与所述导热件连接的表面位于所述第二凹槽内,且所述芯片单元的侧壁与所述第二凹槽的侧壁接触;
塑封,以形成塑封体,所述塑封体填充在所述第一凹槽内,且包覆所述芯片单元;
将所述芯片单元倒装在一基板上,所述散热盖的所述第一凹槽的开口朝向所述基板。
12.根据权利要求11所述的形成方法,其特征在于,在所述第二凹槽内设置所述导热件的方法包括:在所述第二凹槽的内表面形成第一金属层;在所述第一金属层表面喷涂助焊剂;将所述导热件贴装在所述第二凹槽内;
设置所述芯片单元的步骤进一步包括:在所述芯片单元需要与所述导热件连接的表面形成第二金属层;在所述导热件表面喷涂助焊剂;将所述芯片单元具有第二金属层的表面贴装在所述导热件表面;进行回流焊,所述第二凹槽内的第一金属层与所述导热件焊接,所述芯片单元表面的第二金属层与所述导热件焊接,所述芯片单元的部分侧壁与所述第一金属层接触。
13.根据权利要求11所述的形成方法,其特征在于,塑封,以形成塑封体的步骤进一步包括:
塑封,塑封料填充满所述第一凹槽,且覆盖所述散热盖的表面以及所述芯片单元的表面;
减薄所述塑封料,至暴露所述芯片单元的焊垫,剩余的所述塑封料作为所述塑封体。
14.根据权利要求13所述的形成方法,其特征在于,减薄所述塑封料的步骤中,所述散热盖同时被减薄。
15.根据权利要求11所述的形成方法,其特征在于,
所述芯片单元背离所述导热件的表面具有至少一焊垫;
塑封,以形成塑封体的步骤进一步包括:所述焊垫的表面暴露于所述塑封体;塑封,以形成塑封体的步骤之后包括:于所述焊垫表面形成导电柱;将所述芯片单元倒装在一基板上的步骤进一步包括:将所述导电柱与所述基板电连接。
16.根据权利要求11所述的形成方法,其特征在于,将所述芯片单元倒装在一基板上的步骤之后还包括:形成填充体,所述填充体填充在所述塑封体与所述基板之间以及所述散热盖与所述基板之间。
17.根据权利要求11所述的形成方法,其特征在于,将所述芯片单元倒装在一基板上的步骤之后还包括:在所述基板表面设置无源器件,所述无源器件位于所述散热单元的外周。
18.根据权利要求17所述的形成方法,其特征在于,将所述芯片单元倒装在一基板上的步骤之后还包括:在所述基板表面边缘设置环形构件,所述环形构件环绕所述散热单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410038991.6A CN117855163A (zh) | 2024-01-10 | 2024-01-10 | 封装结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410038991.6A CN117855163A (zh) | 2024-01-10 | 2024-01-10 | 封装结构及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117855163A true CN117855163A (zh) | 2024-04-09 |
Family
ID=90547954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410038991.6A Pending CN117855163A (zh) | 2024-01-10 | 2024-01-10 | 封装结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117855163A (zh) |
-
2024
- 2024-01-10 CN CN202410038991.6A patent/CN117855163A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6995448B2 (en) | Semiconductor package including passive elements and method of manufacture | |
US6472743B2 (en) | Semiconductor package with heat dissipating structure | |
US10438873B2 (en) | Semiconductor chip package having heat dissipating structure | |
KR100583494B1 (ko) | 반도체패키지 | |
US5583377A (en) | Pad array semiconductor device having a heat sink with die receiving cavity | |
US7126218B1 (en) | Embedded heat spreader ball grid array | |
US6429513B1 (en) | Active heat sink for cooling a semiconductor chip | |
US6737750B1 (en) | Structures for improving heat dissipation in stacked semiconductor packages | |
US9142473B2 (en) | Stacked type power device module | |
US7994633B2 (en) | Substrate for electrical device | |
US7361986B2 (en) | Heat stud for stacked chip package | |
US20030001252A1 (en) | Semiconductor package including stacked chips | |
US8648461B2 (en) | Semiconductor device | |
US10461061B2 (en) | Apparatuses and methods for semiconductor die heat dissipation | |
US20040036172A1 (en) | Semiconductor device package with integrated heatspreader | |
US20020189853A1 (en) | BGA substrate with direct heat dissipating structure | |
KR20190004964A (ko) | 반도체 패키지 | |
CN113130405A (zh) | 半导体封装件及其制造方法 | |
US10115673B1 (en) | Embedded substrate package structure | |
US9576873B2 (en) | Integrated circuit packaging system with routable trace and method of manufacture thereof | |
US20200402883A1 (en) | Semiconductor packages having heat spreader | |
US10707161B2 (en) | Cavity wall structure for semiconductor packaging | |
KR20100069007A (ko) | 반도체 패키지 및 그 제조 방법 | |
CN117855163A (zh) | 封装结构及其形成方法 | |
CN114582851A (zh) | 半导体封装 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |